JP3597913B2 - 半導体装置とその実装方法 - Google Patents

半導体装置とその実装方法 Download PDF

Info

Publication number
JP3597913B2
JP3597913B2 JP18427595A JP18427595A JP3597913B2 JP 3597913 B2 JP3597913 B2 JP 3597913B2 JP 18427595 A JP18427595 A JP 18427595A JP 18427595 A JP18427595 A JP 18427595A JP 3597913 B2 JP3597913 B2 JP 3597913B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
circuit board
carrier
concave portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18427595A
Other languages
English (en)
Other versions
JPH0936174A (ja
Inventor
浩一 鶴見
憲一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP18427595A priority Critical patent/JP3597913B2/ja
Priority to CNB961956968A priority patent/CN1144277C/zh
Priority to PCT/JP1996/002007 priority patent/WO1997004481A1/ja
Priority to US08/983,136 priority patent/US6037657A/en
Priority to KR1019980700420A priority patent/KR100355323B1/ko
Publication of JPH0936174A publication Critical patent/JPH0936174A/ja
Application granted granted Critical
Publication of JP3597913B2 publication Critical patent/JP3597913B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子を回路基板に高密度、高信頼性で実装することを可能とする半導体装置、特に、半導体素子と半導体素子を保持するとともに半導体素子の電極に接続された複数の電極に対して、電気的接続がなされた外部電極端子を有する絶縁基体からなる半導体キャリアとを備えた半導体装置とその実装方法に関する。
【０００２】
【従来の技術】
従来の半導体装置について、図面を参照しながら説明する。図８に示すように半導体装置１は、半導体素子２を絶縁性材料からなる半導体キャリア３上に配置して構成されている。半導体キャリア３の上面には、半導体素子２の電極４に半田もしくは金のバンプ５で接続された複数の電極６が配置され、底面には格子上に配置された外部電極端子８が配列され、かつこれらの電極６と外部電極端子８は電気的接続がなされている。また、半導体素子２と半導体キャリア３との間の隙間および半導体素子２の周辺部が、エポキシ系樹脂の封止剤７にて充填被覆されている。外部電極端子８の表面には半田バンプ９が形成されている場合もある。図８において、１２は半導体装置１を実装する回路基板であり、半導体装置１の実装位置に外部電極端子８に対応して格子状に電極１１が設けられており、その上にはクリーム半田１３が印刷されている。図９に示すように、半導体装置１の外部電極端子８が回路基板１２の電極１１に合致するように半導体装置１を回路基板１２上に積載して加熱することにより、クリーム半田１３が溶融して、外部電極端子８と電極１１は半田１０を介して接合される。
【０００３】
【発明が解決しようとする問題点】
しかしながら、このような構成の半導体装置１では、回路基板１２に搭載する際、図９に示す半導体キャリア３と回路基板１２との間の間隔Ｈを調節することが難しい。間隔Ｈが小さいとキャリア３と回路基板１２の熱膨張係数の差によって生ずる熱応力が半田接合部に集中し、接合部にクラックが生じたり、場合によっては剥離することもある。
【０００４】
本発明は、上記従来の問題に鑑み、プリント基板に高い信頼性を持って実装できる半導体装置及び半導体装置の実装方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】
前記問題点を解決するために、本発明の半導体装置は、半導体の集積回路を形成する素子の表面上に形成された出力電極を、半導体キャリアの上に形成された導電回路と接続することにより、半導体キャリアに形成された外部電極により外部との電気的接続を可能にした半導体装置において、半導体キャリアに凹部を設けその底部に外部電極を形成することを特徴とする。
【０００６】
さらに、半導体キャリアは半導体装置の厚み方向に対して、平板状の上方部分と凹部を形成するため上方部分から下部表面に突出する下方部分を積層して構成することを特徴とし、さらに、前記上方部分と下方部分を異なる材料で構成し、さらに、異なる材料で構成する場合の材料は、半導体装置の半導体キャリアの熱膨張係数から順次半導体装置を実装する回路基板の熱膨張係数に近づくように熱膨張係数の異なる材料を複数層積層して構成することを特徴とする。
【０００７】
次に、半導体装置による実装方法は、半導体装置の外部電極の凹部に対してクリーム半田を充填し、半導体装置を反転してから回路基板に装着し加熱することにより半田付けを行なうことを特徴とし、さらに、半導体装置の外部電極の凹部に対して粘着性のフラックスを塗布した後半田ボールを充填し、半導体装置を反転してから回路基板に装着し加熱することにより半田付けを行なうことを特徴とし、半導体キャリアの凹部に設けた電極と回路基板上の電極とを電気的に接合する場合に、半導体装置と回路基板が接触し、かつ電気的に接続の必要のない部分において接着剤を塗布し、半導体装置を回路基板に装着し、次に加熱することにより半田付けを行なうことを特徴とするものである。
【０００８】
【発明の実施の形態】
以下本発明の第１実施例について図面を参照しながら説明する。
図１（ａ）は本発明に基づく半導体装置の構造の一例を示している。半導体素子２が絶縁基体からなる半導体キャリア３上に配置されている。半導体キャリア３の上面には半導体素子２の電極４と電気的に接続される電極６が配設され、底面には図１（ｂ）に示すように格子上に配置された外部電極端子８が配設され、かつ、これら電極６と外部電極端子８は電気的に接続されている。また、半導体素子２と半導体キャリア３との間の間隙及び半導体素子２の周辺部は封止材７によって充填被覆されている。外部電極端子８は半導体キャリア３の表面に設けた凹部の底部に形成されている。凹部の深さは回路基板と半田付けを行なう場合の接合高さがどの程度必要かによって決定される。例えば、外部電極端子８の配列ピッチが１ｍｍで直径が０．５ｍｍの場合、凹部の深さは０．２ｍｍから１．０ｍｍが好ましい。半導体キャリア３の材料はアルミナやガラスセラミックスのようなセラミックスが一般的に用いられる。また、エポキシ等の樹脂材料を用いることも可能である。
【０００９】
この場合、凹部の形成方法として種々の方法があるが、例えば感光性のエポキシ樹脂フィルムを用いて、露光現像により凹部も形成することも可能である。
このように、半導体素子の表面に凹部を設け、凹部の底部に外部電極を形成することにより、回路基板に半田付け等の電気的接合を行なう場合、接合部の高さＨを凹部の深さによって任意に制御することが可能となる。凹部を有しない半導体装置を実装した場合に比べて接合部の高さＨを高くすることができ、接合界面にかかる応力を低減できるため耐ヒートサイクル性等の信頼性が向上する。
【００１０】
また、半導体装置に凹部を設けないで実装した場合は、周辺に膨らんだ太鼓状の形状になるが、凹部にクリーム半田又は半田ボールを充填してから半田付けを行なうので、半田接合部の形状が接合の高さ方向に対して中央部が凹んだ鼓状の形状にすることが可能になる。
次に、第２実施例について図２を参照しながら説明する。この実施例では、半導体キャリア３は、半導体装置の厚み方向に対して凹部の存在する側の凹部の底面から下部表面までの下方部分５２と、凹部のない平板状の上方部分５１からなり、それぞれ異なる材料で構成される。半導体キャリア３の平板部５１は、例えばアルミナにガラスを混合したガラスセラミックス等のセラミックで構成される。その理由は、樹脂材料に比べて半導体素子の材料であるシリコンに熱膨張係数が近いからである。一方、半導体キャリア３の下方部分５２を構成する材料は、例えばポリフェニレンサルファイドのような耐熱性のエンジニアリングプラスチックを用いる。その理由は、半導体装置を実装する回路基板の熱膨張係数と、半導体キャリアに用いているガラスセラミックスの熱膨張係数との中間の値を持つ材料を、キャリア下方部分５２に用いることにより、熱応力を緩和し半田付け部の信頼性を向上させることが可能となるからである。同様の理由により、図３に示すようにキャリア下方部分５３〜５５を厚さ方向に複数の材料で構成しても同様の効果が得られる。この実施例では、ポリフェニレンサルファイドにフィラーを混合し、フィラーの種類や量を変えることにより熱膨張率を調整することができる。例えば、５３の材料はガラスフィラーを約６０％混合し、５４の材料はフィラー量約５０％、５５の材料は約４０％とする。フィラー量を低減することにより熱膨張率は増加する。各層は接着剤を用いて張り合わせる。
【００１１】
半導体装置の半導体キャリアに設けた凹部の底部にある電極から、半導体素子の存在しない側の表面までを、半導体装置の半導体キャリアの熱膨張係数から順次半導体装置を実装する回路基板の熱膨張係数に近づくように、異なる材料を複数層積層して構成することにより、接着部分にかかる応力を緩和することが可能となる。
【００１２】
上記実施例において使用された材料の熱膨張係数は図７に示されている。
次に、本発明の半導体装置の実装方法について図４を用いて説明する。半導体装置１を反転し、半導体キャリア３に設けてある凹部の開口部を上部に向け、凹部にクリーム半田を充填する。充填する方法の一例は、凹部の開口パターンに対応した開口を有するメタルマスクの開口部を、半導体キャリア３の凹部と位置合わせし、メタルマスク上に置いたクリーム半田１３をスキージを用いて印刷することにより充填が実現できる。また、メタルマスクを用いない場合でも充填は可能である。例えば、半導体キャリア３上に直接クリーム半田１３を置き、スキージを用いてかきとることにより充填は可能である。次に、クリーム半田１３を充填した半導体装置１を再度反転し、クリーム半田の充填された半導体キャリアの凹部を下に向ける。一方、半導体装置を実装する回路基板１２にはメタルマスクを用いてクリーム半田を印刷してもよい。通常回路基板の周辺には、本発明の半導体装置以外にも抵抗やコンデンサーなどの電子部品が実装されるのが一般的であり、これらの電子部品を実装するために、メタルマスクを用いたクリーム半田の印刷が行なわれるのが通常である。ただし、本半導体装置の実装には必ずしも回路基板１２へのクリーム半田印刷は必要ではない。その理由は、既に半導体キャリア３の凹部にクリーム半田が充填されているからである。回路基板にクリーム半田の印刷を行なうか否かは、メタルマスクの開口をあけるかあけないかによって決定され、工程上は全く同一である。次に、半導体装置１を回路基板１２上で位置合わせを行なってから装着する。次に、リフロー工程においてクリーム半田の融点以上の温度に加熱することにより、クリーム半田を溶融させ半田付けを行なう。共晶半田の場合は好ましくは２２０℃に加熱するのが一般的である。
【００１３】
さらに、本発明の半導体装置の別の実装方法について図５を用いて説明する。半導体装置１を反転し、半導体キャリア３に設けた凹部の開口部を上部に向け、凹部の底部に粘着性フラックス１５を塗布した後半田ボール１６を充填する。粘着性フラックス１５の塗布方法の一例はディスペンスによって行なわれ、半田ボール１６の充填は電子部品を搭載する装着機を用いて行われる。
【００１４】
次に、半田ボール１６を充填した半導体装置１を再度反転し、半田ボールの充填された半導体キャリアの凹部を下に向ける。一方、半導体装置を実装する回路基板１２にはメタルマスクを用いてクリーム半田を印刷してもよい。通常回路基板の周辺には本発明の半導体装置以外にも抵抗やコンデンサーなどの電子部品が実装されるのが一般的であり、これらの電子部品を実装するためにメタルマスクを用いたクリーム半田の印刷が行なわれるのが通常である。ただし、本半導体装置の実装には必ずしも回路基板へのクリーム半田印刷は必要ではない。その理由は既に半導体キャリア３の凹部に半田ボールが充填されているからである。回路基板にクリーム半田の印刷を行なうか否かはメタルマスクの開口をあけるかあけないかによって決定され、工程上は全く同一である。次に、半導体装置１を回路基板１２上で位置合わせを行なってから装着する。次に、リフロー工程において、クリーム半田の融点以上の温度に加熱することにより、クリーム半田を溶融させ半田付けを行なう。共晶半田の場合好ましくは２２０℃に加熱するのが一般的である。
【００１５】
さらに、本発明の半導体装置の別の実装方法について図６を用いて説明する。半導体装置１を反転し、半導体キャリア３にある凹部の開口部を上部に向け、凹部にクリーム半田を充填する。充填する方法の一例は、凹部の開口パターンに対応した開口を有するメタルマスクの開口部を、半導体キャリア３の凹部と位置合わせし、メタルマスク上に置いたクリーム半田１３をスキージを用いて印刷することにより充填が実現できる。また、メタルマスクを用いない場合でも充填は可能である。例えば、半導体キャリア３上に直接クリーム半田１３を置き、スキージを用いてかきとることにより充填は可能である。次に、クリーム半田１３を充填した半導体装置１を反転し、クリーム半田の充填された半導体キャリアの凹部を下に向ける。一方、半導体装置を実装する回路基板１２にはメタルマスクを用いてクリーム半田を印刷してもよい。通常回路基板の周辺には、本発明の半導体装置以外にも抵抗やコンデンサーなどの電子部品が実装されるのが一般的であり、これらの電子部品を実装するために、メタルマスクを用いたクリーム半田の印刷が行なわれるのが通常である。ただし、本半導体装置の実装には必ずしも回路基板へのクリーム半田印刷は必要ではない。その理由は既に半導体キャリア３の凹部にクリームが充填されているからである。回路基板にクリーム半田の印刷を行なうか否かはメタルマスクの開口をあけるかあけないかによって決定され、工程上は全く同一である。次に、半導体装置と回路基板が接触し、かつ電気的に接続の必要のない部分において接着剤１４を回路基板１２に塗布する。接着剤１４は半導体キャリア側に塗布してもかまわない。次に、半導体装置１を回路基板１２上で位置合わせを行なってから装着する。次に、リフロー工程でクリーム半田の融点以上の温度に加熱することにより、クリーム半田を溶融させ半田付けを行なう。共晶半田の場合好ましくは２２０℃に加熱するのが一般的である。
【００１６】
このように、半導体装置と回路基板が接触し、かつ電気的に接続の必要のない部分において接着剤を介してから回路基板に装着し、加熱して半田付けを行なうことにより、接着した部分が応力を吸収し、電気的接合部にかかる応力を低減することが可能となる。
【００１７】
【発明の効果】
本発明の半導体装置とその製造および実装方法においては、半導体素子の表面に凹部を設け、凹部の底部に外部電極を形成することにより、回路基板に半田付け等の電気的接合を行なう場合、接合部の高さＨを凹部の深さによって任意に制御することが可能となる。凹部を有しない半導体装置を実装した場合に比べて、接合部の高さＨを高くすることができ、接合界面にかかる応力を低減できるため、耐ヒートサイクル性等の信頼性を向上するという効果を奏する。
【００１８】
また、半導体装置に凹部を設けないで実装した場合は、接合部の形状が周辺に膨らんだ太鼓状の形状になるが、本発明においては凹部にクリーム半田又は半田ボールを充填してから半田付けを行なうので、半田接合部の形状が接合の高さ方向に対して中央部が凹んだ鼓状の形状にすることが可能になる。その理由はクリーム半田が溶融時に体積収縮するからである。半田接合部の形状を鼓状にすることにより、応力の集中部が接合界面から接合の中央部に変化し、強度が強くなり接合界面の破壊を防ぐことが可能になるという効果を奏する。
【００１９】
半導体キャリアに設けた凹部と回路基板上の電極とを電気的に接合する場合に、半導体装置と回路基板が接触し、かつ電気的に接続の必要のない部分において、接着剤を介して回路基板に装着し、加熱して半田付けを行なうことにより、接着した部分が応力を吸収し、電気的接合部にかかる応力を低減することが可能となるという効果を奏する。
【００２０】
また、半導体装置の半導体キャリアに設けた凹部の底部にある電極から、半導体素子の存在しない側の表面までを、半導体装置の半導体キャリアの熱膨張係数から半導体装置を実装する回路基板の熱膨張係数に順次近づくように、異なる材料を複数層積層して構成することにより、接着部分にかかる応力を緩和することが可能となり、電気的接合部の応力を低減することが可能となるという効果を奏する。
【図面の簡単な説明】
【図１】（ａ）（ｂ）は、本発明の半導体装置の第１実施例の構成を示す側断面図および平面図である。
【図２】本発明の半導体装置の第２実施例の構成を示す側断面図である。
【図３】本発明の半導体装置の第３実施例の構成を示す側断面図である。
【図４】本発明の半導体装置の実装方法の一実施例を示す工程図である。
【図５】本発明の半導体装置の実装方法の別の実施例を示す工程図である。
【図６】本発明の半導体装置の実装方法の別の実施例を示す工程図である。
【図７】本発明の半導体装置を実装した場合に用いる材料の熱膨張係数表である。
【図８】従来の半導体装置の構成を示す側断面図である。
【図９】従来の半導体装置を回路基板に実装した場合の構成を示す側断面図である。
【符号の説明】
１ 半導体装置
２ 半導体素子
３ 半導体キャリア
４ 半導体素子上の電極
５ バンプ
６ 半導体キャリア上の電極（半導体素子と接続）
７ 封止剤
８ 半導体キャリア上の外部電極
９ 半田バンプ
１０ 溶融後の半田
１１ 回路基板上の電極
１２ 回路基板
１３ クリーム半田
１４ 接着剤
１５ 粘着性フラックス
１６ 半田ボール
５１ キャリアの上方部分
５２〜５５ キャリアの下方部分

Claims (3)

  1. 半導体の集積回路を形成した素子の表面上に形成された出力電極を、半導体キャリアの上に形成された導電回路と接続することにより、半導体キャリアに設けた凹部に形成された外部電極により外部との電気的接続を可能にした半導体装置において、半導体キャリアは、半導体装置の厚み方向に対して、平板状の上方部分と、上方部分に積層され凹部を形成するため上方部分から下部表面に突出する下方部分からなり、上方部分は半導体素子の熱膨張係数に近い材料で、下方部分は実装する回路基板の熱膨張係数と上方部分の半導体キャリアの熱膨張係数との中間の値を持つ材料で構成したことを特徴とする半導体装置。
  2. 半導体の集積回路を形成した素子の表面上に形成された出力電極を、半導体キャリアの上に形成された導電回路と接続することにより、半導体キャリアに設けた凹部に形成された外部電極により外部との電気的接続を可能にした半導体装置において、半導体キャリアは、半導体装置の厚み方向に対して、凹部のない上方部分と、凹部を形成するため上方部分から下部表面に突出し複数層が積層された下方部分から構成され、下方部分で積層される材料は半導体キャリア上方部分の熱膨張係数から半導体キャリアに実装される回路基板の熱膨張係数に順次近づくように、熱膨張係数の異なる材料を複数層積層して構成したことを特徴とする半導体装置。
  3. 半導体キャリアの凹部に設けた電極と回路基板上の電極の電気的接合において、半導体装置と回路基板が接触し、かつ電気的接続の必要のない部分に接着剤を塗布し、半導体装置を回路基板に装着し、次に加熱することにより半田付けを行なう請求項１または２に記載の半導体装置による実装方法。
JP18427595A 1995-07-20 1995-07-20 半導体装置とその実装方法 Expired - Fee Related JP3597913B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP18427595A JP3597913B2 (ja) 1995-07-20 1995-07-20 半導体装置とその実装方法
CNB961956968A CN1144277C (zh) 1995-07-20 1996-07-18 载体和半导体器件
PCT/JP1996/002007 WO1997004481A1 (fr) 1995-07-20 1996-07-18 Support, dispositif semi-conducteur et procede de montage
US08/983,136 US6037657A (en) 1995-07-20 1996-07-18 Carrier, semiconductor device, and method of their mounting
KR1019980700420A KR100355323B1 (ko) 1995-07-20 1996-07-18 캐리어와 그를 포함하는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18427595A JP3597913B2 (ja) 1995-07-20 1995-07-20 半導体装置とその実装方法

Publications (2)

Publication Number Publication Date
JPH0936174A JPH0936174A (ja) 1997-02-07
JP3597913B2 true JP3597913B2 (ja) 2004-12-08

Family

ID=16150475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18427595A Expired - Fee Related JP3597913B2 (ja) 1995-07-20 1995-07-20 半導体装置とその実装方法

Country Status (5)

Country Link
US (1) US6037657A (ja)
JP (1) JP3597913B2 (ja)
KR (1) KR100355323B1 (ja)
CN (1) CN1144277C (ja)
WO (1) WO1997004481A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6805280B2 (en) * 2002-01-08 2004-10-19 International Business Machines Corporation Z interconnect structure and method
US20030170450A1 (en) * 2002-03-05 2003-09-11 Stewart Steven L. Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
AU2003207779A1 (en) * 2002-03-05 2003-09-22 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US6906425B2 (en) * 2002-03-05 2005-06-14 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US6781730B2 (en) * 2002-03-11 2004-08-24 Pts Corporation Variable wavelength attenuator for spectral grooming and dynamic channel equalization using micromirror routing
KR100984132B1 (ko) * 2007-11-12 2010-09-28 삼성에스디아이 주식회사 반도체 패키지 및 그 실장방법
EP2447989B1 (en) * 2009-06-22 2016-05-04 Mitsubishi Electric Corporation Semiconductor package and semiconductor package mounting structure
JP2011187484A (ja) * 2010-03-04 2011-09-22 Denso Corp 電子部品の実装構造
JP6418968B2 (ja) * 2015-01-29 2018-11-07 京セラ株式会社 電子部品実装用パッケージ、電子装置および電子モジュール
JP6597541B2 (ja) * 2016-09-26 2019-10-30 株式会社村田製作所 電子部品
US20190367165A1 (en) * 2017-01-20 2019-12-05 Maran John Vedamanikam VTOL Aircraft Having Ducted Thrust From A Central Fan

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146874A (en) * 1974-10-18 1976-04-21 Mitsubishi Electric Corp Handotaisochino seizohoho
JPS633422A (ja) * 1986-06-23 1988-01-08 Ricoh Co Ltd Ｉｃチツプの実装方法
JPH01226162A (ja) * 1988-03-07 1989-09-08 Matsushita Electric Ind Co Ltd 半導体チップの接続方法
JPH01291438A (ja) * 1988-05-19 1989-11-24 Fujitsu Ltd フリップチップの実装方法
US4999700A (en) * 1989-04-20 1991-03-12 Honeywell Inc. Package to board variable pitch tab
US5168344A (en) * 1990-08-15 1992-12-01 W. R. Grace & Co. Conn. Ceramic electronic package design
JP3320932B2 (ja) * 1993-12-13 2002-09-03 松下電器産業株式会社 チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置

Also Published As

Publication number Publication date
CN1144277C (zh) 2004-03-31
CN1191628A (zh) 1998-08-26
KR100355323B1 (ko) 2002-11-18
WO1997004481A1 (fr) 1997-02-06
JPH0936174A (ja) 1997-02-07
US6037657A (en) 2000-03-14
KR19990035764A (ja) 1999-05-25

Similar Documents

Publication Publication Date Title
JP3597913B2 (ja) 半導体装置とその実装方法
JP4977937B2 (ja) 半導体装置及びその製造方法
JPH05267511A (ja) 電子装置パッケージおよびその作製方法
JP2000200870A (ja) 半導体装置およびその製造方法
JP2574369B2 (ja) 半導体チップの実装体およびその実装方法
JPH10134695A (ja) チップヒューズ及びその製造方法
JP3618060B2 (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置
JP4013339B2 (ja) バンプを有する電子部品の製造方法
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JPH05136146A (ja) 半導体装置の電極と検査方法
JP3187292B2 (ja) 半導体素子収納用パッケージの製造方法
JPH0955448A (ja) 半導体装置の製造方法
JPH0744199B2 (ja) 半導体装置の実装体およびその実装方法
JP2003068920A (ja) 配線基板
JPH01100993A (ja) 混成集積回路の製造方法
JP2004165328A (ja) 半田バンプ付き配線基板およびその製造方法
JPH02280349A (ja) バンプの形成方法およびバンプの接続方法
JP3692215B2 (ja) 配線基板の実装構造
JPH01191491A (ja) 多重回路板
JPH05315337A (ja) 半導体装置用電極とその実装体
JPH09181119A (ja) 半導体装置およびその製造方法
JP2002170851A (ja) 電気的接続構造及びその形成方法
JPH11233685A (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JPH118459A (ja) 表面実装部品のプリント配線板への実装構造
JPH04120741A (ja) 半導体装置用部品の接着方法

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040910

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees