JPH01291438A - フリップチップの実装方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 フリップチップが部材を介在することでプリント基板の
所定箇所に実装され、該部材によってフリップチップと
プリント基板との熱膨張係数の差による収縮が吸収され
るように形成したフリップチップの実装方法に関し１ 、フリップチップとプリント基板とに対する熱歪みによ
る＆３　’Ｊｔを極力なくすことを目的とし、熱膨張係
数の異なった絶縁材より成る複数の板を該熱膨張係数の
大きさの順序によって積層することで部材を形成すると
共に、第１のパッドに接続される第２のバンプと、第１
のバンプに接続される第２のパッドと、該第２のバンプ
と該第２のパッドとを接続するビアとが該部材に具備さ
れるように構成する。

〔産業上の利用分野〕

本発明はフリップチップが部材を介在することでプリン
ト基板の所定箇所に実装し、該部材によってフリップチ
ップとプリント基板との熱膨張係数の差による収縮が吸
収されるように形成したフリップチップの実装方法に関
する。

最近では、電子機器に用いられる半導体素子の高密度実
装化、高速化が図られるようになり、これらの半導体素
子のチップサイズは大型化し、発熱量は増加する傾向に
ある。

そこで、このような半導体素子によって構成された電子
機器を安定した状態で稼働させるには、−Ｃ的には、空
冷、または、冷媒による冷却が行われている。

また、一方、このような半導体素子としては、シリコン
系半導体素子（ＥＣＬ、　ＴＴＬ、　ＣＭＯＳ、　ＮＨ
Ｏ２）または化合物系半導体素子（ＧａＡｓ、ＨＥＭＴ
、　Ｉｎ系）などが使用され、これらの半導体素子はそ
れぞれ熱膨張が異なる。

したがって、これらの半導体素子をプリント基板に実装
する場合は、実装すべき半導体素子の熱膨張係数に近い
材質によってプリント基板を形成する必要がある。

〔従来の技術〕

従来は第３図の従来の説明図に示すように形成されてい
た。第３図の（ａ）は側面図、（ｂ）は要部拡大図であ
る。

第３図に示すように、プリント基板３の表面３Ａおよび
裏面３Ｂのそれぞれに第１のバッド４を設け、第１のバ
ッド４には第１のバンプ２を溶着させ、表面３八側には
フリップチップ１−１を裏面３Ｂ側にはフリップチップ
１−２の実装が行われていた。

このようなフリップチップ１−１が例えば、シリコン系
半導体素子によって構成されている場合は、当然、プリ
ント基板３の材質はこれらのシリコン系半導体素子のフ
リップチップ１−１に近い熱膨張係数の材質が選択され
る。

一般的に、シリコン系半導体素子の熱膨張係数は、２．
５　Ｘｌ０−６であり、プリント基板３としてはこのよ
うな熱膨張係数に近い熱膨張係数を持つ、ガラスセラミ
ック基板などの低温焼成セラミック基板が選択される。

しかし、この場合、裏面３Ｂ側に実装されるフリップチ
ップ１−２が表面３Ａ側に実装されたフリップチップ１
−１と異なり、例えば化合物系半導体素子によって構成
されていると、Ｇ３＾５半導体素子の場合は熱膨張係数
が６．９　Ｘｌ０−６となりシリコン半導体素子の約３
倍と大きいため、フリップチップ１−２とプリント基板
３との間には、大きな熱膨張係数の差が生じ、伸縮に差
が生じ、フリップチップ１−２側のバンプにクランクな
どが発生することになる。

〔発明が解決しようとする課題〕

そこで、このような異なった種類のフリップチップ１−
１　、１−２が同一のプリント基板３に実装されるよう
に構成された場合、特に、冷媒などによってフリップチ
ップ１−１．１−２のそれぞれが冷却されているとフリ
ップチップ１−１　、１−２とプリント基板３との間に
おける熱移送時の時間の遅延により、収縮の差が大きく
なり、（ｂ）に示すような剪断力により第１のバンプ２
にＡ部に示すクランクが生じる。

したがって、フリップチップ１−Ｌｌ−２とプリント基
板３との接続が行われなくなったり、また、隣接された
第１のバッド４に第１のバンプ２が接触し、短絡または
、誤接続となる問題を有していた。

また、このような収縮の差によって短絡または、誤接続
などをなくすには、それぞれのフリップチップ１−１　
、１−２に適合した２種類のプリント基板に分割するこ
とで実装し、２種類のプリント基板間をケーブルなどに
よって接続するように構成することも考えられるが、２
種類のプリン１４ｓ板を必要とし、更に、互いのプリン
ト基板を接続するための余分なコネクタおよびケーブル
が必要となり、物理上の遅延時間が増加し、装置の小型
化、性能の向上に対して、得策とはならない。

そこで、本発明では、フリップチップとプリント基板と
に対する熱歪みによる影響を極力なくすことを目的とす
る。

〔課題を解決するための手段〕

第１図は本発明の原理説明図である。

第１図に示すように、熱膨張係数の異なった絶縁材より
成る複数の板を該熱膨張係数の大きさの順序によって積
層することで部材を形成すると共に、第１のパッドに接
続される第２のバンプと、第１のバンプに接続される第
２のパッドと、該第２のバンプと該第２のパッドとを接
続するビアとが該部材に具備されるように構成する。

このように構成することによって前述の課題を解決する
ことができる。

〔作用〕

即ち、熱膨張係数の異なった絶縁材より成る複数の板を
該熱膨張係数の大きさの順序によって積層することで形
成された部材をフリップチップとプリント基板との間に
設けることで、互いの熱膨張率の差によって生じる収縮
の差を部材によって吸収させるように形成したものであ
る。

したがって、一つのプリント基板に熱膨張係数の異なる
種類の例えば、シリコン系半導体素子または化合物系半
導体素子によって構成されたフリップチップが実装され
ても従来のようなバンプにクランクが生じるようなこと
を防止することができる。

〔実施例〕

、以下本発明を第２図を参考に詳細に説明する。

第２図は本発明による一実施例の説明図で、（ａ）（ｃ
）は斜視図、（ｂ）は要部側面図、（ｄ）は要部断面図
である。全図を通じて、同一符号は同一対象物を示す。

第２図の（ａ）に示すように、プリント基板３として熱
膨張係数が２．５　Ｘｌ０−ｈとなる低温焼成セラミッ
ク基板の場合で、実装すべきフリップチップ１−１　、
１−３がＧ、Ａ、半導体素子であり、熱膨張係数が６．
９　Ｘｌ０−６である場合はフリップチップ１−１゜１
−３に対して部材５を介在させることで実装を行い、は
ぼ同じ熱膨張係数となるフリップチップ１−２として熱
膨張係数が２．５　Ｘｌ０−’のシリコン系半導体素子
の場合は直接、プリント基板３に実装するように構成し
たものである。

また、部材５は（ｃ）に示すように絶縁材より成る複数
の板６−１．６−２〜６−Ｎを積層することで形成され
、−面にはフリップチップ１の第１のバンプ′２に固着
される第２のパッド７が、他面にはプリント基板３の第
１のパッド４に固着される第２のバンプ８がそれぞれ設
けられている。

この場合、板６−１　、６−２〜６−Ｈのそれぞれは熱
膨張係数が異なるように形成され、フリップチップ１−
１の熱膨張係数がプリント基板３の熱膨張係数より小さ
い場合は、板６−１の熱膨張係数Δ１．板６−２の熱膨
張係数Δ２　・・・板６−Ｎの熱膨張係数ΔＮはΔ１く
Δ２・・・くΔＮになるように徐々に大きくなるように
設定するように構成する。

この場合、フリップチップ１−１の熱膨張係数がプリン
ト基板３の熱膨張係数より大きい場合は、逆に、Δ１〉
Δ２　・・・〉ΔＮになるように徐々に小さくなるよう
に設定する。

このように構成すると、例えば、フリップチップ１−１
の熱膨張係数とプリント基板３の熱膨張係数との間に、
１００％の差があっても、部材５を構成する板６−１．
６−２〜６−Ｎを１０枚の板によって積層するように形
成することで、互いの熱膨張係数の差を１７１０の１０
％になるようにするとかでき、フリップチップ１−１　
とプリント基板３との間の収縮の差を１７１０にするこ
とで前述のようなバンプにクラックが生じるようなこと
を防止できる。

また、フリップチップ１−１　、１−３にＧ、Ａ、半導
体素子を、フリップチップ１−２にシリコン系半導体素
子を、プリント基板３にシリコン系半導体素子に近い熱
膨張係数を持つ低温焼成セラミック基板を用いた場合は
、部材５の板６−１側にはＧ、Ａ５半導体素子に近い熱
膨張係数７　Ｘｌ０−６を持つ低温焼成セラミック板を
、仮６−Ｎ側にはシリコン系半導体素子に近い熱膨張係
数を持つ低温焼成セラミック板を選択し、６−２　　・
・６−Ｎ−１の板には組成を変えることで熱膨張係数を
変えた低温焼成セラミック板を選択し、それぞれの板６
−１〜６−Ｎを積層することで部材５を形成する。

更に、第２のパッド７にはパターン配線１０によって接
続パッド１１が接続され、（ｄ）に示すようにそれぞれ
の接続パッド１１と第２のバンプ８との間がビア９によ
って接続されるように形成されている。

そこで、フリップチップ１−１　、１−３のように部材
５によって実装を行う場合は（ｂ）に示すように、部材
５に設けられた第２のパッド７にフリップチップ１−１
．１−３の第１のバンプ２を固着させ、更に、第２のバ
ンプ８にプリント基板３の第１のパッド４を固着させる
ことで行われる。

また、このように構成すると、改造などによってフリッ
プチップ１−１．１−３の所定の第１のバンプ２に接続
される、接続先を変更したい場合はパターン配線１０を
切断し、新たに、第２のパッド７と接続パッド１１と間
を接続することで接続先を変更を容易に行うことができ
る。

したがって、プリント基板３に前述のようなシリコン系
半導体素子または化合物系半導体素子によって構成され
た熱膨張係数の異なった種々のフリップチップ１が混在
することで実装されても部材５を介在させることで、熱
膨張係数の差による収縮によって生じるストレスを極力
小さくすることができる。

また、このような実装は実施例に示すプリント基板３の
表面３八側だけでなく、裏面３Ｂ側であっても同様の実
装を行うことができ、裏面３Ｂ側に実装された場合であ
っても同等の効果を得ることができる。

この場合のプリント基板３は、セラミック基板に限定さ
れるものでなく、誘電率の低い有機材より成るガラスポ
リイミド基）反、ガラスエポキシ基板や、より安価な基
板を用いることでも良く、同等の効果を得ることができ
る。

〔発明の効果〕

以上説明したように、本発明によれば、プリン＋−Ｕ板
と実装すべきフリップチップとの間に大きな熱膨張係数
の差がある場合は部材を介在させることで、その熱膨張
係数の差による収縮を部材によって吸収させることがで
きる。

したがって、収縮の差によるフリップチップおよび固着
部におけるストレスの減少により、信頼性の向上が図れ
、また、種々のフリップチップを一つのプリント基板に
混在することで実装することが可能となり実装効率の向
上が図れ、更に、改造などによる接続変更を容易に行う
ことができると共に、プリント基板の種類の選択が広範
囲に行うことができ、実用的効果は大である。

【図面の簡単な説明】

第１図は本発明の原理説明図。 第２図は本発明による一実施例の説明図で、（ａ）（ｃ
）は斜視図、（ｂ）は要部側面図、（ｄ）は要部断面図
。 第３図は従来の説明図で、（ａ）は側面図、（ｂ）は要
部拡大図を示す。 図において、 ■はフリップチップ、　　　２は第１のバンプ。 ３はプリント基ｆ反、　　　　４は第１のパッド。 ５は部材、６−１．６−２〜６−Ｎは坂。 ７は第２のパッド、　　　　８は第２のバンプ。 ９はビアを示す。

Claims (1)

1. 【特許請求の範囲】 　第１のバンプ（２）が形成されたフリップチップ（１
   ）と、該フリップチップ（１）を実装すべき第１のパッ
   ド（４）を有するプリント基板（３）と、該フリップチ
   ップ（１）と該プリント基板（３）との間に固着された
   部材（５）とを備え、該部材（５）を介在することで該
   プリント基板（３）の所定箇所に該フリップチップ（１
   ）を実装することで該第１のバンプ（２）が所定の該第
   １のパッド（４）に電気導通を有するように接続させる
   フリップチップの実装方法であって、 熱膨張係数の異なった絶縁材より成る複数の板（６−１
   、６−２〜６−Ｎ）を該熱膨張係数の大きさの順序によ
   って積層することで前記部材（５）を形成すると共に、
   前記第１のパッド（４）に接続される第２のバンプ（８
   ）と、前記第１のバンプ（２）に接続される第２のパッ
   ド（７）と、該第２のバンプ（８）と該第２のパッド（
   ７）とを接続するビア（９）とが該部材（５）に具備さ
   れることを特徴とするフリップチップの実装方法。