JPH08279574A - 半導体素子収納用パッケージの実装構造 - Google Patents
半導体素子収納用パッケージの実装構造Info
- Publication number
- JPH08279574A JPH08279574A JP7195207A JP19520795A JPH08279574A JP H08279574 A JPH08279574 A JP H08279574A JP 7195207 A JP7195207 A JP 7195207A JP 19520795 A JP19520795 A JP 19520795A JP H08279574 A JPH08279574 A JP H08279574A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor element
- sintered body
- insulating substrate
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Compositions Of Oxide Ceramics (AREA)
Abstract
(57)【要約】
【課題】プリント基板などの外部電気回路基板に実装し
た場合、両者の熱膨張係数の相違に起因する大きな熱応
力によりパッケージを外部電気回路基板に安定に電気的
接続させることができない。 【解決手段】接続端子４が取着された絶縁基板１と、蓋
体２とから成る容器６内部に半導体素子５が収納された
半導体素子収納用パッケージＡを、その表面に配線導体
８を有し且つ少なくとも有機樹脂を含む絶縁体９からな
る外部電気回路基板Ｂ上にパッケージの接続端子４を配
線導体８に接合により実装してなる実装構造において、
半導体素子収納用パッケージにおける絶縁基板が、セラ
ミック焼結体からなり、且つ４０〜４００℃の温度範囲
における熱膨張係数が８０〜１８０×１０-7／℃である
ことを特徴とする。
た場合、両者の熱膨張係数の相違に起因する大きな熱応
力によりパッケージを外部電気回路基板に安定に電気的
接続させることができない。 【解決手段】接続端子４が取着された絶縁基板１と、蓋
体２とから成る容器６内部に半導体素子５が収納された
半導体素子収納用パッケージＡを、その表面に配線導体
８を有し且つ少なくとも有機樹脂を含む絶縁体９からな
る外部電気回路基板Ｂ上にパッケージの接続端子４を配
線導体８に接合により実装してなる実装構造において、
半導体素子収納用パッケージにおける絶縁基板が、セラ
ミック焼結体からなり、且つ４０〜４００℃の温度範囲
における熱膨張係数が８０〜１８０×１０-7／℃である
ことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を収納
した半導体素子収納用パッケージの外部電気回路基板へ
の実装構造に関するものである。
した半導体素子収納用パッケージの外部電気回路基板へ
の実装構造に関するものである。
【０００２】
【従来技術】従来、半導体素子、特にＬＳＩ（大規模集
積回路素子）等の半導体集積回路素子を収容するための
半導体素子収納用パッケージは、一般にアルミナセラミ
ックス等の電気絶縁材料からなり、その上面中央部に半
導体素子を収容するための凹所を有する絶縁基板と、前
記絶縁基板の凹所周辺から導出されるタングステン、モ
リブデン等の高融点金属粉末から成る複数個のメタライ
ズ配線層と、前記絶縁基板の下面あるいは側面に形成さ
れ、メタライズ配線層が電気的に接続される複数個の接
続パッドと、所望により前記接続パッドにロウ付け取着
された接続端子と、蓋体とから構成されており、絶縁基
板の凹所底面に半導体素子をガラス、樹脂等から成る接
着剤を介して接着固定させ、半導体素子の各電極とメタ
ライズ配線層とをボンディングワイヤを介して電気的に
接続させるとともに絶縁基板上面に蓋体をガラス、樹脂
等の封止材を介して接合させ、絶縁基板と蓋体とから成
る容器内部に半導体素子を気密に封止することによって
製品としての半導体素子収納用パッケージとなる。
積回路素子）等の半導体集積回路素子を収容するための
半導体素子収納用パッケージは、一般にアルミナセラミ
ックス等の電気絶縁材料からなり、その上面中央部に半
導体素子を収容するための凹所を有する絶縁基板と、前
記絶縁基板の凹所周辺から導出されるタングステン、モ
リブデン等の高融点金属粉末から成る複数個のメタライ
ズ配線層と、前記絶縁基板の下面あるいは側面に形成さ
れ、メタライズ配線層が電気的に接続される複数個の接
続パッドと、所望により前記接続パッドにロウ付け取着
された接続端子と、蓋体とから構成されており、絶縁基
板の凹所底面に半導体素子をガラス、樹脂等から成る接
着剤を介して接着固定させ、半導体素子の各電極とメタ
ライズ配線層とをボンディングワイヤを介して電気的に
接続させるとともに絶縁基板上面に蓋体をガラス、樹脂
等の封止材を介して接合させ、絶縁基板と蓋体とから成
る容器内部に半導体素子を気密に封止することによって
製品としての半導体素子収納用パッケージとなる。
【０００３】また、かかる半導体素子収納用パッケージ
は、外部電気回路基板の配線導体と接続するには、半導
体素子収納用パッケージの前記絶縁基板に設けられた接
続端子と外部電気回路基板の配線導体とを半田等のロウ
材により電気的に接続することができる。
は、外部電気回路基板の配線導体と接続するには、半導
体素子収納用パッケージの前記絶縁基板に設けられた接
続端子と外部電気回路基板の配線導体とを半田等のロウ
材により電気的に接続することができる。
【０００４】一般に、半導体素子の集積度が高まるほ
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体収納用パッケージにおける
端子数も増大することになる。ところが、電極数が増大
するに伴いパッケージ自体の寸法を大きくするにも限界
があり、より小型化を要求される以上、パッケージにお
ける端子の密度を高くすることが必要となる。
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体収納用パッケージにおける
端子数も増大することになる。ところが、電極数が増大
するに伴いパッケージ自体の寸法を大きくするにも限界
があり、より小型化を要求される以上、パッケージにお
ける端子の密度を高くすることが必要となる。
【０００５】これまでのパッケージにおける端子の密度
を高めるための構造としては、パッケージの下面に接続
端子としてコバールなどの金属ピンを接続したピングリ
ッドアレイ（ＰＧＡ）が最も一般的であるが、最近で
は、パッケージの４つの側面に導出されたメタライズ配
線層にガルウイング状（Ｌ字状）の金属ピンが接続され
たタイプのクワッドフラットパッケージ（ＱＦＰ）、パ
ッケージの４つの側面に電極パッドを備えリードピンが
ないリードレスチップキャリア（ＬＣＣ）、さらに接続
端子を半田からなる球状端子により構成したボールグリ
ッドアレイ（ＢＧＡ）等があり、これらの中でもＢＧＡ
が最も高密度化が可能であると言われている。
を高めるための構造としては、パッケージの下面に接続
端子としてコバールなどの金属ピンを接続したピングリ
ッドアレイ（ＰＧＡ）が最も一般的であるが、最近で
は、パッケージの４つの側面に導出されたメタライズ配
線層にガルウイング状（Ｌ字状）の金属ピンが接続され
たタイプのクワッドフラットパッケージ（ＱＦＰ）、パ
ッケージの４つの側面に電極パッドを備えリードピンが
ないリードレスチップキャリア（ＬＣＣ）、さらに接続
端子を半田からなる球状端子により構成したボールグリ
ッドアレイ（ＢＧＡ）等があり、これらの中でもＢＧＡ
が最も高密度化が可能であると言われている。
【０００６】このボールグリッドアレイ（ＢＧＡ）で
は、接続パッドに半田などのロウ材からなる球状あるい
は柱状の端子をロウ付けした接続端子により構成し、こ
の接続端子を外部電気回路基板の配線導体上に載置当接
させ、しかる後、前記端子を約２５０〜４００℃の温度
で加熱溶融し、球状端子を配線導体に接合させることに
よって外部電気回路基板上に実装することが行われてい
る。このような実装構造により、半導体素子収納用パッ
ケージの内部に収容されている半導体素子はその各電極
がメタライズ配線層及び接続端子を介して外部電気回路
に電気的に接続される。
は、接続パッドに半田などのロウ材からなる球状あるい
は柱状の端子をロウ付けした接続端子により構成し、こ
の接続端子を外部電気回路基板の配線導体上に載置当接
させ、しかる後、前記端子を約２５０〜４００℃の温度
で加熱溶融し、球状端子を配線導体に接合させることに
よって外部電気回路基板上に実装することが行われてい
る。このような実装構造により、半導体素子収納用パッ
ケージの内部に収容されている半導体素子はその各電極
がメタライズ配線層及び接続端子を介して外部電気回路
に電気的に接続される。
【０００７】また、半導体素子収納用パッケージにおけ
る絶縁基板としては、その用途に応じてアルミナ、ムラ
イト、ガラス−セラミックスなどの焼結体からなる絶縁
材料が主として用いられている。
る絶縁基板としては、その用途に応じてアルミナ、ムラ
イト、ガラス−セラミックスなどの焼結体からなる絶縁
材料が主として用いられている。
【０００８】一方、外部電気回路基板としては、主とし
てガラス−エポキシ複合材料からなる絶縁体の表面にＣ
ｕ、Ａｇ、Ａｕなどからなる配線導体が被着形成された
ものが用いられている。
てガラス−エポキシ複合材料からなる絶縁体の表面にＣ
ｕ、Ａｇ、Ａｕなどからなる配線導体が被着形成された
ものが用いられている。
【０００９】
【発明が解決しようとする課題】これらのパッケージに
おける絶縁基板として使用されているアルミナ、ムライ
トなどのセラミックスは、２００ＭＰａ以上の高強度を
有し、しかもメタライズ配線層などとの多層化技術とし
て信頼性の高いことで有用ではあるが、その熱膨張係数
は約４０〜７０×１０-7／℃程度であるのに対して、パ
ッケージが実装される外部電気回路基板として最も多用
されているガラス−エポキシなどからなるプリント基板
の熱膨張係数は１２０〜１８０×１０-7／℃と非常に大
きい。
おける絶縁基板として使用されているアルミナ、ムライ
トなどのセラミックスは、２００ＭＰａ以上の高強度を
有し、しかもメタライズ配線層などとの多層化技術とし
て信頼性の高いことで有用ではあるが、その熱膨張係数
は約４０〜７０×１０-7／℃程度であるのに対して、パ
ッケージが実装される外部電気回路基板として最も多用
されているガラス−エポキシなどからなるプリント基板
の熱膨張係数は１２０〜１８０×１０-7／℃と非常に大
きい。
【００１０】そのため、半導体素子収納用パッケージの
内部に半導体集積回路素子を収容し、しかる後、プリン
ト基板などの外部電気回路基板に実装した場合、半導体
集積回路素子の作動時に発する熱が絶縁基板と外部電気
回路基板の両方に繰り返し印加されると前記絶縁基板と
外部電気回路基板との間に両者の熱膨張係数の相違に起
因する大きな熱応力が発生する。この熱応力は、パッケ
ージにおける端子数が３００以下の比較的少ない場合に
は、大きな影響はないが、端子数が３００を超え、パッ
ケージそのものが大型化するに従い、その影響が増大す
る傾向にある。
内部に半導体集積回路素子を収容し、しかる後、プリン
ト基板などの外部電気回路基板に実装した場合、半導体
集積回路素子の作動時に発する熱が絶縁基板と外部電気
回路基板の両方に繰り返し印加されると前記絶縁基板と
外部電気回路基板との間に両者の熱膨張係数の相違に起
因する大きな熱応力が発生する。この熱応力は、パッケ
ージにおける端子数が３００以下の比較的少ない場合に
は、大きな影響はないが、端子数が３００を超え、パッ
ケージそのものが大型化するに従い、その影響が増大す
る傾向にある。
【００１１】即ち、パッケージの作動および停止の繰り
返しにより熱応力が繰り返し印加されると、この熱応力
が絶縁基板下面の接続パッドの外周部、及び外部電気回
路基板の配線導体と端子との接合界面に作用し、その結
果、接続パッドが絶縁基板より剥離したり、端子が配線
導体より剥離したりし、半導体素子収納用パッケージの
接続端子を外部電極回路の配線導体に長期にわたり安定
に電気的接続させることができないという欠点を有して
いた。
返しにより熱応力が繰り返し印加されると、この熱応力
が絶縁基板下面の接続パッドの外周部、及び外部電気回
路基板の配線導体と端子との接合界面に作用し、その結
果、接続パッドが絶縁基板より剥離したり、端子が配線
導体より剥離したりし、半導体素子収納用パッケージの
接続端子を外部電極回路の配線導体に長期にわたり安定
に電気的接続させることができないという欠点を有して
いた。
【００１２】従って、本発明は、上記欠点を解消すべ
く、半導体素子が収納された半導体素子収納用パッケー
ジをガラス−エポキシ樹脂等を絶縁体とする外部電気回
路に対して、強固に且つ長期にわたり安定した接続状態
を維持できる高信頼性の半導体素子収納用パッケージの
実装構造を提供することを目的とするものである。
く、半導体素子が収納された半導体素子収納用パッケー
ジをガラス−エポキシ樹脂等を絶縁体とする外部電気回
路に対して、強固に且つ長期にわたり安定した接続状態
を維持できる高信頼性の半導体素子収納用パッケージの
実装構造を提供することを目的とするものである。
【００１３】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージの実装構造は、接続端子が設けられた絶縁
基板と、蓋体とから成る容器内部に半導体素子が収納さ
れ、前記球状端子と前記半導体素子の電極とが前記絶縁
基板の表面あるいは内部に配設されたメタライズ配線層
により電気的に接続されてなる半導体素子収納用パッケ
ージを、その表面に配線導体を有し且つ少なくとも有機
樹脂を含む絶縁体からなる外部電気回路基板上に、前記
半導体素子収納用パッケージの前記接続端子を前記配線
導体にロウ付けにより実装してなる半導体素子収納用パ
ッケージの実装構造において、前記半導体素子収納用パ
ッケージにおける絶縁基板が、セラミック焼結体からな
り、且つ４０〜４００℃の温度範囲における熱膨張係数
が８０〜１８０×１０-7／℃であることを特徴とする。
用パッケージの実装構造は、接続端子が設けられた絶縁
基板と、蓋体とから成る容器内部に半導体素子が収納さ
れ、前記球状端子と前記半導体素子の電極とが前記絶縁
基板の表面あるいは内部に配設されたメタライズ配線層
により電気的に接続されてなる半導体素子収納用パッケ
ージを、その表面に配線導体を有し且つ少なくとも有機
樹脂を含む絶縁体からなる外部電気回路基板上に、前記
半導体素子収納用パッケージの前記接続端子を前記配線
導体にロウ付けにより実装してなる半導体素子収納用パ
ッケージの実装構造において、前記半導体素子収納用パ
ッケージにおける絶縁基板が、セラミック焼結体からな
り、且つ４０〜４００℃の温度範囲における熱膨張係数
が８０〜１８０×１０-7／℃であることを特徴とする。
【００１４】また、前記セラミック焼結体がガラス相
と、４０〜４００℃の温度範囲における熱膨張係数が６
０×１０-7／℃以上の金属酸化物からなる結晶相とから
成ることを特徴とする。
と、４０〜４００℃の温度範囲における熱膨張係数が６
０×１０-7／℃以上の金属酸化物からなる結晶相とから
成ることを特徴とする。
【００１５】さらに、前記セラミック焼結体が、ＳｉＯ
2 およびＡｌ2 Ｏ3 を主体とする焼結体であって、該焼
結体中に少なくともクリストバライト結晶および／また
はムライト結晶相が析出してなることを特徴とする。
2 およびＡｌ2 Ｏ3 を主体とする焼結体であって、該焼
結体中に少なくともクリストバライト結晶および／また
はムライト結晶相が析出してなることを特徴とする。
【００１６】なお、本発明の実装構造は、半導体収納用
パッケージの接続端子が、ロウ材からなるか、あるいは
高融点材料からなる球状もしくは柱状端子が低融点のロ
ウ材によりロウ付けされた構造のパッケージを実装する
のに好適に採用される。
パッケージの接続端子が、ロウ材からなるか、あるいは
高融点材料からなる球状もしくは柱状端子が低融点のロ
ウ材によりロウ付けされた構造のパッケージを実装する
のに好適に採用される。
【００１７】
【作用】本発明では、ガラス−エポキシ基板などのプリ
ント基板からなる外部電気回路に対して実装される半導
体素子収納用パッケージにおける絶縁基板として４０〜
４００℃の温度範囲における熱膨張係数が８０〜１８０
×１０-7／℃のセラミックスを用いることにより、絶縁
基板と外部電気回路基板との間に両者の熱膨張係数の差
が小さくなり、その結果、絶縁基板と外部電気回路基板
の熱膨張係数の相違に起因する熱応力によって接続端子
と外部電気回路の配線導体とが接続不良を起こすことが
なく、これによっても容器内部に収容する半導体素子と
外部電気回路とを長期間にわたり正確に且つ強固に電気
的接続させることが可能となる。
ント基板からなる外部電気回路に対して実装される半導
体素子収納用パッケージにおける絶縁基板として４０〜
４００℃の温度範囲における熱膨張係数が８０〜１８０
×１０-7／℃のセラミックスを用いることにより、絶縁
基板と外部電気回路基板との間に両者の熱膨張係数の差
が小さくなり、その結果、絶縁基板と外部電気回路基板
の熱膨張係数の相違に起因する熱応力によって接続端子
と外部電気回路の配線導体とが接続不良を起こすことが
なく、これによっても容器内部に収容する半導体素子と
外部電気回路とを長期間にわたり正確に且つ強固に電気
的接続させることが可能となる。
【００１８】また、絶縁基体として、ＳｉＯ2 およびＡ
ｌ2 Ｏ3 を主体とするセラミック焼結体であって、焼結
体中に少なくともクリストバライト結晶および／または
ムライト結晶相が析出してなる焼結体、あるいはガラス
相と、４０〜４００℃の温度範囲における熱膨張係数が
６０×１０-7／℃以上の金属酸化物からなる結晶相とか
らなるガラス−セラミック焼結体を用いることにより、
ガラス相組成や前述の結晶相の析出量を制御することに
より、熱膨張係数を８０〜１８０×１０-7／℃の範囲で
容易に制御することができる。
ｌ2 Ｏ3 を主体とするセラミック焼結体であって、焼結
体中に少なくともクリストバライト結晶および／または
ムライト結晶相が析出してなる焼結体、あるいはガラス
相と、４０〜４００℃の温度範囲における熱膨張係数が
６０×１０-7／℃以上の金属酸化物からなる結晶相とか
らなるガラス−セラミック焼結体を用いることにより、
ガラス相組成や前述の結晶相の析出量を制御することに
より、熱膨張係数を８０〜１８０×１０-7／℃の範囲で
容易に制御することができる。
【００１９】
【発明の実施の形態】以下、本発明を一実施例を示す添
付図面に基づき詳細に説明する。図１及び図３は本発明
におけるＢＧＡ型半導体素子収納用パッケージの実装構
造の一実施例を示し、Ａは半導体素子収納用パッケー
ジ、Ｂは外部電気回路基板である。
付図面に基づき詳細に説明する。図１及び図３は本発明
におけるＢＧＡ型半導体素子収納用パッケージの実装構
造の一実施例を示し、Ａは半導体素子収納用パッケー
ジ、Ｂは外部電気回路基板である。
【００２０】半導体素子収納用パッケージＡは、絶縁基
板１と蓋体２とメタライズ配線層３と端子４およびパッ
ケージの内部に収納される半導体素子５により構成さ
れ、絶縁基板１及び蓋体２は半導体素子５を内部に気密
に収容するための容器６を構成する。つまり、絶縁基板
１は上面中央部に半導体素子５が載置収容される凹部１
ａが設けてあり、凹部１ａ底面には半導体素子５はガラ
ス、樹脂等の接着剤を介して接着固定される。
板１と蓋体２とメタライズ配線層３と端子４およびパッ
ケージの内部に収納される半導体素子５により構成さ
れ、絶縁基板１及び蓋体２は半導体素子５を内部に気密
に収容するための容器６を構成する。つまり、絶縁基板
１は上面中央部に半導体素子５が載置収容される凹部１
ａが設けてあり、凹部１ａ底面には半導体素子５はガラ
ス、樹脂等の接着剤を介して接着固定される。
【００２１】また、絶縁基板１には半導体素子５が載置
収容される凹部１ａの周辺から下面にかけて複数個のメ
タライズ配線層３が被着形成されており、更に絶縁基板
１の下面には図２に示すように多数の凹部１ｂが設けら
れており、凹部１ｂの底面にはメタライズ配線層３と電
気的に接続された接続パッド３ａが被着形成されてい
る。この接続パッド３ａの表面には半田（錫−鉛合金）
などのロウ材から成る突起状端子４が外部電気回路基板
への接続端子４として取着されている。この突起状端子
４の取付方法としては、球状もしくは柱状のロウ材を接
続パッド３ａに並べる方法と、スクリーン印刷法により
ロウ材を接続パッド上に印刷する方法がある。
収容される凹部１ａの周辺から下面にかけて複数個のメ
タライズ配線層３が被着形成されており、更に絶縁基板
１の下面には図２に示すように多数の凹部１ｂが設けら
れており、凹部１ｂの底面にはメタライズ配線層３と電
気的に接続された接続パッド３ａが被着形成されてい
る。この接続パッド３ａの表面には半田（錫−鉛合金）
などのロウ材から成る突起状端子４が外部電気回路基板
への接続端子４として取着されている。この突起状端子
４の取付方法としては、球状もしくは柱状のロウ材を接
続パッド３ａに並べる方法と、スクリーン印刷法により
ロウ材を接続パッド上に印刷する方法がある。
【００２２】この接続パッド３ａに取着されている接続
端子４は絶縁基板１の下面に突出部４ａを有しており、
半導体素子５の各電極が接続されている接続パッド３ａ
を外部電気回路基板Ｂの配線導体８に接続させるととも
に半導体素子収納用パッケージＡを外部電気回路基板Ｂ
上に実装させる作用を為す。
端子４は絶縁基板１の下面に突出部４ａを有しており、
半導体素子５の各電極が接続されている接続パッド３ａ
を外部電気回路基板Ｂの配線導体８に接続させるととも
に半導体素子収納用パッケージＡを外部電気回路基板Ｂ
上に実装させる作用を為す。
【００２３】なお、接続パッド３ａと電気的に接続され
たメタライズ配線層３は、半導体素子５の各電極とボン
ディングワイヤ７を介して電気的に接続されることによ
り、半導体素子の電極は、接続パッド３ａと電気的に接
続されることになる。なお、外部電気回路基板Ｂは、絶
縁体９の表面に配線導体８が形成されている。
たメタライズ配線層３は、半導体素子５の各電極とボン
ディングワイヤ７を介して電気的に接続されることによ
り、半導体素子の電極は、接続パッド３ａと電気的に接
続されることになる。なお、外部電気回路基板Ｂは、絶
縁体９の表面に配線導体８が形成されている。
【００２４】一方、外部電気回路基板Ｂは、絶縁体９と
配線導体８により構成されており、絶縁体９さ、少なく
とも有機樹脂を含む材料からなるプリント基板からな
る。具体的には、ガラス−エポキシ系複合材料などのよ
うな４０〜４００℃における線熱膨張係数が１２〜１６
ｐｐｍ／℃の絶縁材料からなる。また、この回路基板Ｂ
の表面に形成される配線導体８は、絶縁体との線熱膨張
係数の整合性と、良電気伝導性の点で通常Ｃｕ、Ａｕ、
Ａｌ、Ｎｉ、Ｐｄ−Ｓｎなどの金属導体からなる。
配線導体８により構成されており、絶縁体９さ、少なく
とも有機樹脂を含む材料からなるプリント基板からな
る。具体的には、ガラス−エポキシ系複合材料などのよ
うな４０〜４００℃における線熱膨張係数が１２〜１６
ｐｐｍ／℃の絶縁材料からなる。また、この回路基板Ｂ
の表面に形成される配線導体８は、絶縁体との線熱膨張
係数の整合性と、良電気伝導性の点で通常Ｃｕ、Ａｕ、
Ａｌ、Ｎｉ、Ｐｄ−Ｓｎなどの金属導体からなる。
【００２５】半導体素子収納用パッケージＡを外部電気
回路基板Ｂに実装するには、パッケージＡの絶縁基板１
下面の接続パッド３ａに取着されている半田から成る突
起状端子４を外部電気回路基板Ｂの配線導体８上に載置
当接させ、しかる後、約２５０〜４００℃の温度で加熱
することにより、半田などのロウ材からなる突起状端子
４自体が溶融し、端子４を配線導体８に接合させること
によって外部電気回路基板Ｂ上に実装される。この時、
配線導体８の表面には端子４とのロウ材による接続を容
易に行うためにロウ材が被着形成されていることが望ま
しい。
回路基板Ｂに実装するには、パッケージＡの絶縁基板１
下面の接続パッド３ａに取着されている半田から成る突
起状端子４を外部電気回路基板Ｂの配線導体８上に載置
当接させ、しかる後、約２５０〜４００℃の温度で加熱
することにより、半田などのロウ材からなる突起状端子
４自体が溶融し、端子４を配線導体８に接合させること
によって外部電気回路基板Ｂ上に実装される。この時、
配線導体８の表面には端子４とのロウ材による接続を容
易に行うためにロウ材が被着形成されていることが望ま
しい。
【００２６】また、他の例として、図３に示すように前
記接続端子として、接続パッド３ａに対して高融点材料
からなる球状端子１０を低融点ロウ材１１によりロウ付
けしたものが適用できる。この高融点材料は、ロウ付け
に使用される低融点ロウ材よりも高融点であることが必
要で、ロウ付け用ロウ材が例えばＰｂ４０重量％−Ｓｎ
６０重量％の低融点の半田からなる場合、球状端子は例
えばＰｂ９０重量％−Ｓｎ１０重量％の高融点半田や、
Ｃｕ、Ａｇ、Ｎｉ、Ａｌ、Ａｕ、Ｐｔ、Ｆｅなどの金属
により構成される。
記接続端子として、接続パッド３ａに対して高融点材料
からなる球状端子１０を低融点ロウ材１１によりロウ付
けしたものが適用できる。この高融点材料は、ロウ付け
に使用される低融点ロウ材よりも高融点であることが必
要で、ロウ付け用ロウ材が例えばＰｂ４０重量％−Ｓｎ
６０重量％の低融点の半田からなる場合、球状端子は例
えばＰｂ９０重量％−Ｓｎ１０重量％の高融点半田や、
Ｃｕ、Ａｇ、Ｎｉ、Ａｌ、Ａｕ、Ｐｔ、Ｆｅなどの金属
により構成される。
【００２７】かかる構成においてはパッケージＡの絶縁
基板１下面の接続パッド３ａに取着されている球状端子
１０を外部電気回路基板Ｂの配線導体８上に載置当接さ
せ、しかる後、球状端子１０を半田などのロウ材１２に
より配線導体８に接着させて外部電気回路基板Ｂ上に実
装することができる。また、低融点のロウ材としてＡｕ
−Ｓｎ合金を用いて接続端子を外部電気回路基板に接続
してもよく、さらに上記球状端子に代わりに柱状の端子
を用いてもよい。
基板１下面の接続パッド３ａに取着されている球状端子
１０を外部電気回路基板Ｂの配線導体８上に載置当接さ
せ、しかる後、球状端子１０を半田などのロウ材１２に
より配線導体８に接着させて外部電気回路基板Ｂ上に実
装することができる。また、低融点のロウ材としてＡｕ
−Ｓｎ合金を用いて接続端子を外部電気回路基板に接続
してもよく、さらに上記球状端子に代わりに柱状の端子
を用いてもよい。
【００２８】次に、図４にリードレスチップキャリア
（ＬＣＣ）型パッケージＣの外部伝回路基板Ｂへの実装
構造について説明する。なお、図４において、図１と同
一部材については同一の符号を付与した。図４における
パッケージＣでは、半導体素子の電極と個々に接続され
たメタライズ配線層３が絶縁基板１の４の側面に導出さ
れ、側面に導出されたメタライズ配線層が接続端子４を
構成している。また、このパッケージＣによれば、電磁
波障害を防止するために、半導体素子５を収納する凹部
１ａにエポキシ樹脂等が充填され、また凹部は導電性樹
脂からなる蓋体１３により密閉されている。また、パッ
ケージＣの底面にはアースのための導電層１４が形成さ
れている。
（ＬＣＣ）型パッケージＣの外部伝回路基板Ｂへの実装
構造について説明する。なお、図４において、図１と同
一部材については同一の符号を付与した。図４における
パッケージＣでは、半導体素子の電極と個々に接続され
たメタライズ配線層３が絶縁基板１の４の側面に導出さ
れ、側面に導出されたメタライズ配線層が接続端子４を
構成している。また、このパッケージＣによれば、電磁
波障害を防止するために、半導体素子５を収納する凹部
１ａにエポキシ樹脂等が充填され、また凹部は導電性樹
脂からなる蓋体１３により密閉されている。また、パッ
ケージＣの底面にはアースのための導電層１４が形成さ
れている。
【００２９】このパッケージＣを外部電気回路基板Ｂに
実装するには、パッケージＣの絶縁基板１側面の接続端
子４を外部電気回路基板Ｂの配線導体８上に載置当接さ
せてロウ材等により電気的に接続する。この時、接続端
子４は配線導体８の表面にはロウ材による接続を容易に
行うためでそれぞれロウ材が被着されていることが望ま
しい。
実装するには、パッケージＣの絶縁基板１側面の接続端
子４を外部電気回路基板Ｂの配線導体８上に載置当接さ
せてロウ材等により電気的に接続する。この時、接続端
子４は配線導体８の表面にはロウ材による接続を容易に
行うためでそれぞれロウ材が被着されていることが望ま
しい。
【００３０】本発明によれば、このような外部電気回路
基板Ｂの表面に実装される半導体素子収納用パッケージ
として、その絶縁基板１が、セラミック焼結体からな
り、且つ４０〜４００℃の温度範囲における熱膨張係数
が８０〜１８０×１０-7／℃、特に９０〜１４０×１０
-7／℃であることが重要である。これは、前述した外部
電気回路基板Ｂとの熱膨張係数差により熱応力の発生を
緩和し、外部電気回路基板ＢとパッケージＡとの電気的
接続状態を長期にわたり良好な状態に維持するために重
要であり、この熱膨張係数が８０×１０-7／℃より小さ
いか、あるいは１８０×１０-7／℃より大きいと、いず
れも熱膨張差に起因する熱応力が大きくなり、外部電気
回路基板ＢとパッケージＡとの電気的接続状態が悪化す
ることを防止することができない。
基板Ｂの表面に実装される半導体素子収納用パッケージ
として、その絶縁基板１が、セラミック焼結体からな
り、且つ４０〜４００℃の温度範囲における熱膨張係数
が８０〜１８０×１０-7／℃、特に９０〜１４０×１０
-7／℃であることが重要である。これは、前述した外部
電気回路基板Ｂとの熱膨張係数差により熱応力の発生を
緩和し、外部電気回路基板ＢとパッケージＡとの電気的
接続状態を長期にわたり良好な状態に維持するために重
要であり、この熱膨張係数が８０×１０-7／℃より小さ
いか、あるいは１８０×１０-7／℃より大きいと、いず
れも熱膨張差に起因する熱応力が大きくなり、外部電気
回路基板ＢとパッケージＡとの電気的接続状態が悪化す
ることを防止することができない。
【００３１】なお、絶縁基板の熱膨張係数が８〜１８ｐ
ｐｍ／℃と大きくなるに伴い、Ｓｉを基板とする半導体
素子との熱膨張差が逆に大きくなってしまう。そのた
め、接着材としては、半導体素子が熱膨張差により剥離
しないように半導体素子の絶縁基板への接着材を適宜選
択することが必要である。望ましくは、その熱膨張差を
緩衝可能な可撓性の材料により接着することが望まし
く、例えば、エポキシ系、ポリイミド系などの有機系接
着材や、場合によってはこれにＡｇなどの金属を配合し
たものが好適に使用される。
ｐｍ／℃と大きくなるに伴い、Ｓｉを基板とする半導体
素子との熱膨張差が逆に大きくなってしまう。そのた
め、接着材としては、半導体素子が熱膨張差により剥離
しないように半導体素子の絶縁基板への接着材を適宜選
択することが必要である。望ましくは、その熱膨張差を
緩衝可能な可撓性の材料により接着することが望まし
く、例えば、エポキシ系、ポリイミド系などの有機系接
着材や、場合によってはこれにＡｇなどの金属を配合し
たものが好適に使用される。
【００３２】このような高熱膨張係数を有するセラミッ
ク焼結体としては、例えば、Ａｌ2Ｏ3 −ＳｉＯ2 系焼
結体であり、焼結体中にα−クリストバライト結晶相お
よび／またはムライト結晶相を含むものが挙げられる。
α−クリストバライト自体が１２５〜５８０×１０-7／
℃の高い熱膨張係数を有することから、このα−クリス
トバライトを適量含有せしめることにより絶縁基板とし
ての熱膨張係数を高めることができる。また、ムライト
結晶相は熱膨張係数は４．５×１０-7／℃と低いが、そ
の他の成分として高融点のシリカガラスを含有せしめる
ことにより焼結体全体として高熱膨張化することができ
る。
ク焼結体としては、例えば、Ａｌ2Ｏ3 −ＳｉＯ2 系焼
結体であり、焼結体中にα−クリストバライト結晶相お
よび／またはムライト結晶相を含むものが挙げられる。
α−クリストバライト自体が１２５〜５８０×１０-7／
℃の高い熱膨張係数を有することから、このα−クリス
トバライトを適量含有せしめることにより絶縁基板とし
ての熱膨張係数を高めることができる。また、ムライト
結晶相は熱膨張係数は４．５×１０-7／℃と低いが、そ
の他の成分として高融点のシリカガラスを含有せしめる
ことにより焼結体全体として高熱膨張化することができ
る。
【００３３】上記の焼結体中にα−クリストバライト結
晶相および／またはムライト結晶相を含む焼結体を作製
する方法としては、特願平６−３２７３０１号に記載さ
れるように、出発原料としてＡｌ2 Ｏ3 粉末と、ＳｉＯ
2 粉末と、周期律表第２ａ族、第３ａ族のうちの少なく
とも１種の金属の化合物を０．５重量％以上、ムライト
粉末を０．５重量％以上含み、全体組成におけるＡｌの
酸化物換算量／Ｓｉの酸化物換算量の重量比率が０．７
２以上、１未満の範囲となる組成物、あるいは、ＳｉＯ
2 粉末もしくはＳｉＯ2 粉末とＡｌ2 Ｏ3 粉末と、周期
律表第２ａ族、第３ａ族のうちの少なくとも１種の金属
の化合物を０．５重量％以上、ムライト粉末を１０重量
％以上含み、全体組成におけるＡｌの酸化物換算量／Ｓ
ｉの酸化物換算量の重量比率が０．６以上、１未満の範
囲となる組成物を用いて、１６００℃以下の温度で焼成
するとクリストバライト結晶を析出させることができ
る。
晶相および／またはムライト結晶相を含む焼結体を作製
する方法としては、特願平６−３２７３０１号に記載さ
れるように、出発原料としてＡｌ2 Ｏ3 粉末と、ＳｉＯ
2 粉末と、周期律表第２ａ族、第３ａ族のうちの少なく
とも１種の金属の化合物を０．５重量％以上、ムライト
粉末を０．５重量％以上含み、全体組成におけるＡｌの
酸化物換算量／Ｓｉの酸化物換算量の重量比率が０．７
２以上、１未満の範囲となる組成物、あるいは、ＳｉＯ
2 粉末もしくはＳｉＯ2 粉末とＡｌ2 Ｏ3 粉末と、周期
律表第２ａ族、第３ａ族のうちの少なくとも１種の金属
の化合物を０．５重量％以上、ムライト粉末を１０重量
％以上含み、全体組成におけるＡｌの酸化物換算量／Ｓ
ｉの酸化物換算量の重量比率が０．６以上、１未満の範
囲となる組成物を用いて、１６００℃以下の温度で焼成
するとクリストバライト結晶を析出させることができ
る。
【００３４】また、１６００℃を越える温度で焼成する
と、ムライト結晶相が析出するとともに、高熱膨張のＳ
ｉＯ2 主成分のいわゆるＳｉＯ2 ガラスが生成されるた
めに高熱膨張化を実現できる。
と、ムライト結晶相が析出するとともに、高熱膨張のＳ
ｉＯ2 主成分のいわゆるＳｉＯ2 ガラスが生成されるた
めに高熱膨張化を実現できる。
【００３５】また、他の焼結体としては、いわゆるガラ
ス質焼結体あるいはガラス−セラミック焼結体が挙げら
れ、ガラス形成成分として、それ自体高熱膨張を有する
化合物を添加して焼結体中の結晶相として高熱膨張係数
を有する結晶相を析出させて熱膨張係数を制御すること
ができる。これら焼結体の組成としては、ＳｉＯ2 を必
須成分として、その他の成分がＬｉ、Ｎａなどのアルカ
リ金属、Ｃａ、Ｂａ、Ｓｒ、Ｍｇなどのアルカリ土類金
属、Ａｌ、Ｚｎ、Ｐｂ、Ｔｉ、Ｚｒ、ＰおよびＢの群か
ら選ばれる少なくとも１種以上の組み合わせからなり、
かかる焼結体中に高熱膨張を有する結晶相、具体的には
４０〜４００℃における熱膨張係数が６０×１０-7／℃
以上の結晶相として、クリストバライト（ＳｉＯ2 ）、
クォーツ（ＳｉＯ2 ）、トリジマイト（ＳｉＯ2 ）、フ
ォルステライト（２ＭｇＯ・ＳｉＯ2 ）、スピネル（Ｍ
ｇＯ・Ａｌ2 Ｏ3 ）、ウォラストナイト（ＣａＯ・Ｓｉ
Ｏ2 ）、モンティセラナイト（ＣａＯ・ＭｇＯ・ＳｉＯ
2 ）、ネフェリン（Ｎａ2Ｏ・Ａｌ2 Ｏ3 ・Ｓｉ
Ｏ2 ）、リチウムシリケート（Ｌｉ2 Ｏ・ＳｉＯ2 ）、
ジオプサイド（ＣａＯ・ＭｇＯ・２ＳｉＯ2 ）、メルビ
ナイト（３ＣａＯ・ＭｇＯ・２ＳｉＯ2 ）、アケルマイ
ト（２ＣａＯ・ＭｇＯ・２ＳｉＯ2 ）、マグネシア（Ｍ
ｇＯ）、アルミナ（Ａｌ2 Ｏ3 ）、カーネギアイト（Ｎ
ａ2 Ｏ・Ａｌ2 Ｏ3・２ＳｉＯ2 ）、エンスタタイト
（ＭｇＯ・ＳｉＯ2 ）、ホウ酸マグネシウム（２ＭｇＯ
・Ｂ2 Ｏ3 ）、セルシアン（ＢａＯ・Ａｌ2 Ｏ3 ・２Ｓ
ｉＯ2 ）、Ｂ2Ｏ3 ・２ＭｇＯ・２ＳｉＯ2 の群から選
ばれる少なくとも１種以上が析出した焼結体が挙げられ
る。特に８０×１０-7／℃以上の結晶相が良い。
ス質焼結体あるいはガラス−セラミック焼結体が挙げら
れ、ガラス形成成分として、それ自体高熱膨張を有する
化合物を添加して焼結体中の結晶相として高熱膨張係数
を有する結晶相を析出させて熱膨張係数を制御すること
ができる。これら焼結体の組成としては、ＳｉＯ2 を必
須成分として、その他の成分がＬｉ、Ｎａなどのアルカ
リ金属、Ｃａ、Ｂａ、Ｓｒ、Ｍｇなどのアルカリ土類金
属、Ａｌ、Ｚｎ、Ｐｂ、Ｔｉ、Ｚｒ、ＰおよびＢの群か
ら選ばれる少なくとも１種以上の組み合わせからなり、
かかる焼結体中に高熱膨張を有する結晶相、具体的には
４０〜４００℃における熱膨張係数が６０×１０-7／℃
以上の結晶相として、クリストバライト（ＳｉＯ2 ）、
クォーツ（ＳｉＯ2 ）、トリジマイト（ＳｉＯ2 ）、フ
ォルステライト（２ＭｇＯ・ＳｉＯ2 ）、スピネル（Ｍ
ｇＯ・Ａｌ2 Ｏ3 ）、ウォラストナイト（ＣａＯ・Ｓｉ
Ｏ2 ）、モンティセラナイト（ＣａＯ・ＭｇＯ・ＳｉＯ
2 ）、ネフェリン（Ｎａ2Ｏ・Ａｌ2 Ｏ3 ・Ｓｉ
Ｏ2 ）、リチウムシリケート（Ｌｉ2 Ｏ・ＳｉＯ2 ）、
ジオプサイド（ＣａＯ・ＭｇＯ・２ＳｉＯ2 ）、メルビ
ナイト（３ＣａＯ・ＭｇＯ・２ＳｉＯ2 ）、アケルマイ
ト（２ＣａＯ・ＭｇＯ・２ＳｉＯ2 ）、マグネシア（Ｍ
ｇＯ）、アルミナ（Ａｌ2 Ｏ3 ）、カーネギアイト（Ｎ
ａ2 Ｏ・Ａｌ2 Ｏ3・２ＳｉＯ2 ）、エンスタタイト
（ＭｇＯ・ＳｉＯ2 ）、ホウ酸マグネシウム（２ＭｇＯ
・Ｂ2 Ｏ3 ）、セルシアン（ＢａＯ・Ａｌ2 Ｏ3 ・２Ｓ
ｉＯ2 ）、Ｂ2Ｏ3 ・２ＭｇＯ・２ＳｉＯ2 の群から選
ばれる少なくとも１種以上が析出した焼結体が挙げられ
る。特に８０×１０-7／℃以上の結晶相が良い。
【００３６】また、パッケージＡの絶縁基板１内に配設
されたメタライズ配線層としては、Ｗ，Ｍｏなどの高融
点金属の他、Ｃｕ、Ａｇ、Ｎｉ、Ｐｄ、Ａｕのうちの１
種以上により構成することができる。
されたメタライズ配線層としては、Ｗ，Ｍｏなどの高融
点金属の他、Ｃｕ、Ａｇ、Ｎｉ、Ｐｄ、Ａｕのうちの１
種以上により構成することができる。
【００３７】このようなパッケージＡを製造する方法と
しては、絶縁基板を構成するための原料粉末に適当な有
機バインダー、可塑剤、溶剤を添加混合して泥漿物を作
るとともに該泥漿物をドクターブレード法やカレンダー
ロール法を採用することによってグリーンシート（生シ
ート）と作製する。そして、メタライズ配線層３及び接
続パッドとして、適当な金属粉末に有機バインダー、可
塑剤、溶剤を添加混合して得た金属ペーストを前記グリ
ーンシートに周知のスクリーン印刷法により所定パター
ンに印刷塗布する。また、場合によっては、前記グリー
ンシートに適当な打ち抜き加工してスルーホールを形成
し、このホール内にもメタライズペーストを充填する。
そしてこれらのグリーンシートを複数枚積層し、グリー
ンシートとメタライズとを同時に焼成することにより多
層構造のパッケージを得ることができる。
しては、絶縁基板を構成するための原料粉末に適当な有
機バインダー、可塑剤、溶剤を添加混合して泥漿物を作
るとともに該泥漿物をドクターブレード法やカレンダー
ロール法を採用することによってグリーンシート（生シ
ート）と作製する。そして、メタライズ配線層３及び接
続パッドとして、適当な金属粉末に有機バインダー、可
塑剤、溶剤を添加混合して得た金属ペーストを前記グリ
ーンシートに周知のスクリーン印刷法により所定パター
ンに印刷塗布する。また、場合によっては、前記グリー
ンシートに適当な打ち抜き加工してスルーホールを形成
し、このホール内にもメタライズペーストを充填する。
そしてこれらのグリーンシートを複数枚積層し、グリー
ンシートとメタライズとを同時に焼成することにより多
層構造のパッケージを得ることができる。
【００３８】このように同時焼成する場合、用いるメタ
ライズ配線層の種類により絶縁基板の材質を同時に焼成
できるように制御することが必要である。例えば、メタ
ライズ配線層をＷ、Ｍｏ等の高融点金属により構成する
場合には、絶縁基板としても１４００〜１７００℃の高
温で焼成されるような、例えばＡｌ2 Ｏ3 −ＳｉＯ2、
Ａｌ2 Ｏ3 −ＭｇＯ、Ａｌ2 Ｏ3 −ＳｉＯ2 −ＭｇＯの
組成物がよい。また、メタライズ配線層をＣｕ、Ａｇ、
Ｎｉなどにより構成する場合には、８５０〜１３００℃
の低温で焼成できるような、例えばＳｉＯ2 −ＭｇＯ、
ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｎａ2 Ｏ、ＳｉＯ2 −ＭｇＯ−
ＣａＯ、ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｌｉ2Ｏ、ＳｉＯ2 −
ＭｇＯ−Ｌｉ2 Ｏ、ＳｉＯ2 −ＺｎＯ−Ｌｉ2 Ｏ、Ｓｉ
Ｏ2 −ＭｇＯ−ＢａＯ、ＳｉＯ2 −ＢａＯ−Ａｌ2 Ｏ3
−Ｂ2 Ｏ3 、ＳｉＯ2 −Ｎａ2 Ｏ−Ｐ2 Ｏ5 −ＣａＯ、
ＳｉＯ2 −Ｎａ2 Ｏ−Ａｌ2 Ｏ3 −Ｐ2 Ｏ5 −ＺｎＯ、
ＳｉＯ2 −ＢａＯ−Ａｌ2 Ｏ3 −ＭｇＯ−ＴｉＯ2 −Ｚ
ｒＯ2 、ＳｉＯ2 −Ａｌ2Ｏ3 −ＢａＯ−Ｎａ2 Ｏ等の
組成物が望ましい。
ライズ配線層の種類により絶縁基板の材質を同時に焼成
できるように制御することが必要である。例えば、メタ
ライズ配線層をＷ、Ｍｏ等の高融点金属により構成する
場合には、絶縁基板としても１４００〜１７００℃の高
温で焼成されるような、例えばＡｌ2 Ｏ3 −ＳｉＯ2、
Ａｌ2 Ｏ3 −ＭｇＯ、Ａｌ2 Ｏ3 −ＳｉＯ2 −ＭｇＯの
組成物がよい。また、メタライズ配線層をＣｕ、Ａｇ、
Ｎｉなどにより構成する場合には、８５０〜１３００℃
の低温で焼成できるような、例えばＳｉＯ2 −ＭｇＯ、
ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｎａ2 Ｏ、ＳｉＯ2 −ＭｇＯ−
ＣａＯ、ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｌｉ2Ｏ、ＳｉＯ2 −
ＭｇＯ−Ｌｉ2 Ｏ、ＳｉＯ2 −ＺｎＯ−Ｌｉ2 Ｏ、Ｓｉ
Ｏ2 −ＭｇＯ−ＢａＯ、ＳｉＯ2 −ＢａＯ−Ａｌ2 Ｏ3
−Ｂ2 Ｏ3 、ＳｉＯ2 −Ｎａ2 Ｏ−Ｐ2 Ｏ5 −ＣａＯ、
ＳｉＯ2 −Ｎａ2 Ｏ−Ａｌ2 Ｏ3 −Ｐ2 Ｏ5 −ＺｎＯ、
ＳｉＯ2 −ＢａＯ−Ａｌ2 Ｏ3 −ＭｇＯ−ＴｉＯ2 −Ｚ
ｒＯ2 、ＳｉＯ2 −Ａｌ2Ｏ3 −ＢａＯ−Ｎａ2 Ｏ等の
組成物が望ましい。
【００３９】
【実施例】以下、本発明をさらに具体的な例で説明す
る。
る。
【００４０】実施例１ 全原料中におけるＡｌ2 Ｏ3 ／ＳｉＯ2 の重量比率が
０．４以上１以下の混合粉末（Ａｌ2 Ｏ3 の平均結晶粒
径０．６μｍ、ＳｉＯ2 の平均結晶粒径０．８μｍ）、
ＣａＣＯ3 ・ＭｇＣＯ3 粉末（平均結晶粒径１．５μ
ｍ）、Ｙ2 Ｏ3 粉末にムライト粉末（平均結晶粒径１．
０μｍ）を、成形体組成が表１に示す割合となるように
秤量混合し、１軸プレス成形法により３．５×３．５×
１５ｍｍの形状に成形した後、大気中で表１に示すよう
な焼成温度条件で焼成した。尚、ＣａＣＯ3 ，ＭｇＣＯ
3 粉末は、ＣａＯ，ＭｇＯに変化したものとして表し
た。
０．４以上１以下の混合粉末（Ａｌ2 Ｏ3 の平均結晶粒
径０．６μｍ、ＳｉＯ2 の平均結晶粒径０．８μｍ）、
ＣａＣＯ3 ・ＭｇＣＯ3 粉末（平均結晶粒径１．５μ
ｍ）、Ｙ2 Ｏ3 粉末にムライト粉末（平均結晶粒径１．
０μｍ）を、成形体組成が表１に示す割合となるように
秤量混合し、１軸プレス成形法により３．５×３．５×
１５ｍｍの形状に成形した後、大気中で表１に示すよう
な焼成温度条件で焼成した。尚、ＣａＣＯ3 ，ＭｇＣＯ
3 粉末は、ＣａＯ，ＭｇＯに変化したものとして表し
た。
【００４１】（焼結体の特性評価）次に、上記のように
して得られた焼結体に対して結晶相をＸ線回折測定によ
り同定した。さらに４０〜４００℃の熱膨張率を測定し
表１に示した。また、焼結体を直径６０ｍｍ、厚さ２ｍ
ｍに加工し、ＪＩＳＣ２１４１の手法で比誘電率を求め
た。測定はＱメータ（Ｙ．Ｈ．Ｐ４２８４Ａ）を用いて
行い、１ＭＨｚ，１．０Ｖｒｓｍの条件で２５℃におけ
る静電容量を測定し、この静電容量から２５℃における
比誘電率を測定した。この結果を表１に示した。
して得られた焼結体に対して結晶相をＸ線回折測定によ
り同定した。さらに４０〜４００℃の熱膨張率を測定し
表１に示した。また、焼結体を直径６０ｍｍ、厚さ２ｍ
ｍに加工し、ＪＩＳＣ２１４１の手法で比誘電率を求め
た。測定はＱメータ（Ｙ．Ｈ．Ｐ４２８４Ａ）を用いて
行い、１ＭＨｚ，１．０Ｖｒｓｍの条件で２５℃におけ
る静電容量を測定し、この静電容量から２５℃における
比誘電率を測定した。この結果を表１に示した。
【００４２】（実装時の熱サイクル試験）次に、表１に
おける各原料組成物を用いて、溶媒としてトルエン＋Ｉ
ＰＡ、バインダーとしてアクリル樹脂、可塑剤としてＤ
ＢＰを用いてドクターブレード法により厚み５００μｍ
のグリーンシートを作製した。
おける各原料組成物を用いて、溶媒としてトルエン＋Ｉ
ＰＡ、バインダーとしてアクリル樹脂、可塑剤としてＤ
ＢＰを用いてドクターブレード法により厚み５００μｍ
のグリーンシートを作製した。
【００４３】このグリーンシートの表面にＷメタライズ
ペーストをスクリーン印刷法に基づきメタライズ配線層
を塗布した。また、グリーンシートの所定箇所にスルー
ホールを形成しスルーホール内が最終的に基板の下面に
露出するように形成し、そのスルーホール内にもＷメタ
ライズペーストを充填した。そして、メタライズペース
トが塗布されたグリーンシートをスルーホールの位置合
わせを行いながら６枚積層し圧着した。
ペーストをスクリーン印刷法に基づきメタライズ配線層
を塗布した。また、グリーンシートの所定箇所にスルー
ホールを形成しスルーホール内が最終的に基板の下面に
露出するように形成し、そのスルーホール内にもＷメタ
ライズペーストを充填した。そして、メタライズペース
トが塗布されたグリーンシートをスルーホールの位置合
わせを行いながら６枚積層し圧着した。
【００４４】この積層体を表１の各焼成温度で１６００
℃の雰囲気中でメタライズ配線層と絶縁基板とを同時に
焼成しパッケージ用の配線基板を作製した。
℃の雰囲気中でメタライズ配線層と絶縁基板とを同時に
焼成しパッケージ用の配線基板を作製した。
【００４５】次に、配線基板の下面にスルーホールに接
続する箇所に凹部を形成しタングステンからなる接続パ
ッドを作製し、Ｎｉメッキ後、Ａｕメッキを施した。
続する箇所に凹部を形成しタングステンからなる接続パ
ッドを作製し、Ｎｉメッキ後、Ａｕメッキを施した。
【００４６】そして、その接続パッドに図１に示すよう
に半田（錫１０％−鉛９０％）からなる球状端子を取着
した。なお、球状端子は、１ｃｍ2 当たり２５端子の密
度で配線基板の下面全体に形成した。
に半田（錫１０％−鉛９０％）からなる球状端子を取着
した。なお、球状端子は、１ｃｍ2 当たり２５端子の密
度で配線基板の下面全体に形成した。
【００４７】一方、ガラス−エポキシ基板からなる４０
〜８００℃における熱膨張係数が１３０×１０-7／℃の
絶縁体の表面に銅箔からなる配線導体が形成されたプリ
ント基板を準備した。
〜８００℃における熱膨張係数が１３０×１０-7／℃の
絶縁体の表面に銅箔からなる配線導体が形成されたプリ
ント基板を準備した。
【００４８】そして、上記のパッケージ用絶縁基板をプ
リント基板の上の配線導体とパッケージ用絶縁基板の球
状端子が接続されるように位置合わせし、これをＮ2 の
雰囲気中で２６０℃で３分間熱処理しパッケージ用絶縁
基板をプリント基板表面に実装した。この熱処理により
パッケージ用絶縁基板の球状端子が溶けてプリント基板
の配線導体と電気的に接続されたことを確認した。
リント基板の上の配線導体とパッケージ用絶縁基板の球
状端子が接続されるように位置合わせし、これをＮ2 の
雰囲気中で２６０℃で３分間熱処理しパッケージ用絶縁
基板をプリント基板表面に実装した。この熱処理により
パッケージ用絶縁基板の球状端子が溶けてプリント基板
の配線導体と電気的に接続されたことを確認した。
【００４９】次に、上記のようにしてパッケージ用絶縁
基板をプリント基板表面に実装したものを大気の雰囲気
にて−４０℃と１２５℃に制御された恒温槽に試験サン
プルを１５分／１５分の保持を１サイクルとして最高１
０００サイクル繰り返した。
基板をプリント基板表面に実装したものを大気の雰囲気
にて−４０℃と１２５℃に制御された恒温槽に試験サン
プルを１５分／１５分の保持を１サイクルとして最高１
０００サイクル繰り返した。
【００５０】そして、各サイクル毎にプリント基板の配
線導体とパッケージ用絶縁基板との電気抵抗を測定し電
気抵抗に変化が現れるまでのサイクル数を表１に示し
た。
線導体とパッケージ用絶縁基板との電気抵抗を測定し電
気抵抗に変化が現れるまでのサイクル数を表１に示し
た。
【００５１】
【表１】
【００５２】表１の結果から明らかなように、結晶相と
してクリストバライト結晶相が析出し熱膨張係数が８０
〜１８０×１０-7／℃のセラミックスを絶縁基板として
作製したパッケージ用絶縁基板では、昇降温１０００サ
イクル後もプリント基板の配線導体とパッケージ用絶縁
基板との間に電気抵抗変化は全く見られなかった。
してクリストバライト結晶相が析出し熱膨張係数が８０
〜１８０×１０-7／℃のセラミックスを絶縁基板として
作製したパッケージ用絶縁基板では、昇降温１０００サ
イクル後もプリント基板の配線導体とパッケージ用絶縁
基板との間に電気抵抗変化は全く見られなかった。
【００５３】これに対して、従来の熱膨張係数が８０×
１０-7／℃未満のＡｌ2 Ｏ3 系焼結体を用いた試料Ｎo.
１３では、１００サイクルで電気抵抗が高くなり、接続
不良が生じた。また、熱膨張係数が１８０×１０-7／℃
を超える試料Ｎo.１、２においても５００サイクル以下
で接続不良が生じた。
１０-7／℃未満のＡｌ2 Ｏ3 系焼結体を用いた試料Ｎo.
１３では、１００サイクルで電気抵抗が高くなり、接続
不良が生じた。また、熱膨張係数が１８０×１０-7／℃
を超える試料Ｎo.１、２においても５００サイクル以下
で接続不良が生じた。
【００５４】実施例２ 原料として、ＢａＣＯ3 、ＳｉＯ2 、Ｂ2 Ｏ3 、Ｍｇ
Ｏ、ＺｒＯ2 、Ｌｉ2 Ｏ、ＣａＣＯ3 を用いて、表２の
組成になるように秤量混合した。この混合物を８５０〜
９５０℃で仮焼し、粉砕後、有機バインダーを添加して
十分に混合した後、１軸プレス法により３．５×３．５
×１５ｍｍの形状の成形体を作製し、この成形体を大気
の雰囲気中で９００〜１０００℃で焼成して焼結体を作
製した。
Ｏ、ＺｒＯ2 、Ｌｉ2 Ｏ、ＣａＣＯ3 を用いて、表２の
組成になるように秤量混合した。この混合物を８５０〜
９５０℃で仮焼し、粉砕後、有機バインダーを添加して
十分に混合した後、１軸プレス法により３．５×３．５
×１５ｍｍの形状の成形体を作製し、この成形体を大気
の雰囲気中で９００〜１０００℃で焼成して焼結体を作
製した。
【００５５】次に、上記のようにして得られた焼結体に
対して結晶相をＸ線回折測定により同定した。さらに４
０〜４００℃の熱膨張係数を測定し表１に示した。ま
た、焼結体を直径６０ｍｍ、厚さ２ｍｍに加工し、ＪＩ
ＳＣ２１４１の手法で比誘電率を求めた。測定はＱメー
タ（Ｙ．Ｈ．Ｐ４２８４Ａ）を用いて行い、１ＭＨｚ，
１．０Ｖｒｓｍの条件で２５℃における静電容量を測定
し、この静電容量から２５℃における比誘電率を測定し
た。この結果を表３に示した。
対して結晶相をＸ線回折測定により同定した。さらに４
０〜４００℃の熱膨張係数を測定し表１に示した。ま
た、焼結体を直径６０ｍｍ、厚さ２ｍｍに加工し、ＪＩ
ＳＣ２１４１の手法で比誘電率を求めた。測定はＱメー
タ（Ｙ．Ｈ．Ｐ４２８４Ａ）を用いて行い、１ＭＨｚ，
１．０Ｖｒｓｍの条件で２５℃における静電容量を測定
し、この静電容量から２５℃における比誘電率を測定し
た。この結果を表３に示した。
【００５６】（実装時の熱サイクル試験）次に、表２に
おける各原料組成物を用いて、溶媒としてトルエン＋Ｉ
ＰＡ、バインダーとしてアクリル樹脂、可塑剤としてＤ
ＢＰを用いてドクターブレード法により厚み５００μｍ
のグリーンシートを作製した。
おける各原料組成物を用いて、溶媒としてトルエン＋Ｉ
ＰＡ、バインダーとしてアクリル樹脂、可塑剤としてＤ
ＢＰを用いてドクターブレード法により厚み５００μｍ
のグリーンシートを作製した。
【００５７】このグリーンシートの表面にＣｕメタライ
ズペーストをスクリーン印刷法に基づきメタライズ配線
層を塗布した。また、グリーンシートの所定箇所にスル
ーホールを形成しスルーホール内が最終的に基板の下面
に露出するように形成し、そのスルーホール内にもＣｕ
メタライズペーストを充填した。そして、メタライズペ
ーストが塗布されたグリーンシートをスルーホールの位
置合わせを行いながら６枚積層し圧着した。
ズペーストをスクリーン印刷法に基づきメタライズ配線
層を塗布した。また、グリーンシートの所定箇所にスル
ーホールを形成しスルーホール内が最終的に基板の下面
に露出するように形成し、そのスルーホール内にもＣｕ
メタライズペーストを充填した。そして、メタライズペ
ーストが塗布されたグリーンシートをスルーホールの位
置合わせを行いながら６枚積層し圧着した。
【００５８】この積層体を表１の各焼成温度で脱バイン
ダ工程：Ｎ2 ＋Ｈ2 Ｏ、本焼成：Ｎ2 の雰囲気中でメタ
ライズ配線層と絶縁基板とを同時に焼成しパッケージ用
の配線基板を作製した。
ダ工程：Ｎ2 ＋Ｈ2 Ｏ、本焼成：Ｎ2 の雰囲気中でメタ
ライズ配線層と絶縁基板とを同時に焼成しパッケージ用
の配線基板を作製した。
【００５９】次に、実施例１と同様に配線基板の下面に
スルーホールに接続する箇所に凹部を形成しＣｕメタラ
イズからなる接続パッドを作製した。そして、その接続
パッドに図１に示すように半田（錫３０〜１０％−鉛７
０〜９０％）からなる接続端子を取着した。なお、接続
端子は、１ｃｍ2 当たり３０端子の密度で配線基板の下
面全体に形成した。
スルーホールに接続する箇所に凹部を形成しＣｕメタラ
イズからなる接続パッドを作製した。そして、その接続
パッドに図１に示すように半田（錫３０〜１０％−鉛７
０〜９０％）からなる接続端子を取着した。なお、接続
端子は、１ｃｍ2 当たり３０端子の密度で配線基板の下
面全体に形成した。
【００６０】一方、ガラス−エポキシ基板からなる４０
〜８００℃における熱膨張係数が１３０×１０-7／℃の
絶縁体の表面に銅箔からなる配線導体が形成されたプリ
ント基板を準備した。
〜８００℃における熱膨張係数が１３０×１０-7／℃の
絶縁体の表面に銅箔からなる配線導体が形成されたプリ
ント基板を準備した。
【００６１】そして、上記のパッケージ用絶縁基板をプ
リント基板の上の配線導体とパッケージ用絶縁基板の接
続端子が接続されるように位置合わせし、これをＮ2 の
雰囲気中で２６０℃で３分間熱処理しパッケージ用絶縁
基板をプリント基板表面に実装した。この熱処理により
パッケージ用絶縁基板の半田からなる接続端子が溶けて
プリント基板の配線導体と電気的に接続されたことを確
認した。
リント基板の上の配線導体とパッケージ用絶縁基板の接
続端子が接続されるように位置合わせし、これをＮ2 の
雰囲気中で２６０℃で３分間熱処理しパッケージ用絶縁
基板をプリント基板表面に実装した。この熱処理により
パッケージ用絶縁基板の半田からなる接続端子が溶けて
プリント基板の配線導体と電気的に接続されたことを確
認した。
【００６２】次に、上記のようにしてパッケージ用絶縁
基板をプリント基板表面に実装したものを大気の雰囲気
にて−４０℃と１２５℃の各温度に制御した恒温槽に試
験サンプルを１５分／１５分の保持を１サイクルとして
最高１０００サイクル繰り返した。そして、各サイクル
毎にプリント基板の配線導体とパッケージ用絶縁基板と
の電気抵抗を測定し電気抵抗に変化が現れるまでのサイ
クル数を表２に示した。
基板をプリント基板表面に実装したものを大気の雰囲気
にて−４０℃と１２５℃の各温度に制御した恒温槽に試
験サンプルを１５分／１５分の保持を１サイクルとして
最高１０００サイクル繰り返した。そして、各サイクル
毎にプリント基板の配線導体とパッケージ用絶縁基板と
の電気抵抗を測定し電気抵抗に変化が現れるまでのサイ
クル数を表２に示した。
【００６３】
【表２】
【００６４】
【表３】
【００６５】表２、３の結果から明らかなように、熱膨
張係数が８０〜１８０×１０-7／℃のガラスセラミック
スを絶縁基板として作製したパッケージ用絶縁基板で
は、昇降温１０００サイクル後もプリント基板の配線導
体とパッケージ用絶縁基板との間に電気抵抗変化は全く
見られず、極めて安定で良好な電気的接続状態を維持で
きた。
張係数が８０〜１８０×１０-7／℃のガラスセラミック
スを絶縁基板として作製したパッケージ用絶縁基板で
は、昇降温１０００サイクル後もプリント基板の配線導
体とパッケージ用絶縁基板との間に電気抵抗変化は全く
見られず、極めて安定で良好な電気的接続状態を維持で
きた。
【００６６】
【発明の効果】本発明の半導体素子収納用パッケージの
実装構造によれば、熱膨張係数が大きいプリント基板な
どの外部電気回路基板に実装した場合に、両者の熱膨張
係数の差に起因する応力発生を抑制し、パッケージと外
部電気回路とを長期間にわたり正確、かつ強固に電気的
接続させることが可能となる。しかも、半導体回路素子
の大型化による多ピン化に十分対応できる信頼性の高い
パッケージの実装構造を実現できる。
実装構造によれば、熱膨張係数が大きいプリント基板な
どの外部電気回路基板に実装した場合に、両者の熱膨張
係数の差に起因する応力発生を抑制し、パッケージと外
部電気回路とを長期間にわたり正確、かつ強固に電気的
接続させることが可能となる。しかも、半導体回路素子
の大型化による多ピン化に十分対応できる信頼性の高い
パッケージの実装構造を実現できる。
【図１】本発明におけるＢＧＡ型半導体素子収納用パッ
ケージの実装構造を説明するための断面図である。
ケージの実装構造を説明するための断面図である。
【図２】図１の要部拡大断面図である。
【図３】接続端子の他の実施例における要部拡大断面図
である。
である。
【図４】本発明におけるリードレスチップキャリア型の
半導体素子収納用パッケージの実装構造を説明するため
の断面図である。
半導体素子収納用パッケージの実装構造を説明するため
の断面図である。
１・・・絶縁基板 １ｂ・・凹部 ２・・・蓋体 ３・・・メタライズ配線層 ３ａ・・接続パッド ４・・・接続端子 ４ａ・・突出部 ５・・・半導体素子 ６・・・容器 ８・・・配線導体 ９・・・絶縁体 Ａ・・・ＢＧＡ型半導体素子収納用パッケージ Ｂ・・・外部電気回路基板 Ｃ・・・ＬＣＣ型半導体素子収納用パッケージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 窪田 武志 鹿児島県国分市山下町１番１号 京セラ株 式会社鹿児島国分工場内 (72)発明者 國松 廉可 鹿児島県国分市山下町１番１号 京セラ株 式会社鹿児島国分工場内 (72)発明者 浜田 紀彰 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内 (72)発明者 柳田 司 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内 (72)発明者 國分 正也 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内 (72)発明者 隈田原 均 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内
Claims (5)
- 【請求項１】接続端子が取着された絶縁基板と、蓋体と
から成る容器内部に半導体素子が収納され、前記接続端
子と前記半導体素子の電極とが前記絶縁基板の表面ある
いは内部に配設されたメタライズ配線層により電気的に
接続されてなる半導体素子収納用パッケージを、少なく
とも有機樹脂を含む絶縁体の表面に配線導体が被着形成
された外部電気回路基板上に、前記半導体素子収納用パ
ッケージの前記接続端子を前記配線導体にロウ付け接合
し実装してなる半導体素子収納用パッケージの実装構造
において、前記半導体素子収納用パッケージにおける絶
縁基板がセラミック焼結体からなり、且つ４０〜４００
℃の温度範囲における熱膨張係数が８０〜１８０×１０
-7／℃であることを特徴とする半導体素子収納用パッケ
ージの実装構造。 - 【請求項２】前記接続端子がロウ材からなる請求項１記
載の半導体素子収納用パッケージの実装構造。 - 【請求項３】前記接続端子が高融点材料の球状もしくは
柱状端子からなり、該球状もしくは柱状端子が低融点の
ロウ材を介して前記接続パッドにロウ付けされてなる請
求項１記載の半導体素子収納用パッケージの実装構造。 - 【請求項４】前記セラミック焼結体が、ＳｉＯ2 および
Ａｌ2 Ｏ3 を主体とする焼結体であって、該焼結体中に
少なくともクリストバライト結晶および／またはムライ
ト結晶相が析出してなる請求項１記載の半導体素子収納
用パッケージの実装構造。 - 【請求項５】前記セラミック焼結体が、ガラス相と、４
０〜４００℃の温度範囲における熱膨張係数が６０×１
０-7／℃以上の金属酸化物からなる結晶相とからなる請
求項１記載の半導体素子収納用パッケージの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19520795A JP3297567B2 (ja) | 1995-02-09 | 1995-07-31 | 半導体素子収納用パッケージおよびその実装構造 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2165395 | 1995-02-09 | ||
| JP7-21653 | 1995-02-09 | ||
| JP19520795A JP3297567B2 (ja) | 1995-02-09 | 1995-07-31 | 半導体素子収納用パッケージおよびその実装構造 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001249504A Division JP2002100704A (ja) | 1995-02-09 | 2001-08-20 | パッケージおよびその実装構造 |
| JP2001249503A Division JP3677468B2 (ja) | 1995-02-09 | 2001-08-20 | パッケージおよびその実装構造 |
| JP2002019217A Division JP2002324876A (ja) | 1995-02-09 | 2002-01-28 | 配線基板およびその実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08279574A true JPH08279574A (ja) | 1996-10-22 |
| JP3297567B2 JP3297567B2 (ja) | 2002-07-02 |
Family
ID=26358748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19520795A Expired - Fee Related JP3297567B2 (ja) | 1995-02-09 | 1995-07-31 | 半導体素子収納用パッケージおよびその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3297567B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196503A (ja) * | 1999-10-29 | 2001-07-19 | Kyocera Corp | ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造 |
| US6410977B1 (en) * | 1997-12-12 | 2002-06-25 | Seiko Epson Corporation | Semiconductor device, circuit board electronic instrument and method of making a semiconductor device |
| WO2020110987A1 (ja) * | 2018-11-28 | 2020-06-04 | 京セラ株式会社 | 平面コイルおよびこれを備える変圧器、無線送電器、電磁石 |
| WO2021049270A1 (ja) * | 2019-09-10 | 2021-03-18 | 京セラ株式会社 | 平面コイルおよびこれを備える変圧器、無線送電器、電磁石 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01291438A (ja) * | 1988-05-19 | 1989-11-24 | Fujitsu Ltd | フリップチップの実装方法 |
| JPH0645506A (ja) * | 1992-03-09 | 1994-02-18 | Internatl Business Mach Corp <Ibm> | 集積回路チップ取付け装置 |
| JPH0662540U (ja) * | 1993-02-01 | 1994-09-02 | 沖電気工業株式会社 | Ｉｃチップの実装構造 |
| JPH06275956A (ja) * | 1993-03-18 | 1994-09-30 | Sony Corp | 多層セラミック基板及びその作製方法、並びに半導体パッケージ |
-
1995
- 1995-07-31 JP JP19520795A patent/JP3297567B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01291438A (ja) * | 1988-05-19 | 1989-11-24 | Fujitsu Ltd | フリップチップの実装方法 |
| JPH0645506A (ja) * | 1992-03-09 | 1994-02-18 | Internatl Business Mach Corp <Ibm> | 集積回路チップ取付け装置 |
| JPH0662540U (ja) * | 1993-02-01 | 1994-09-02 | 沖電気工業株式会社 | Ｉｃチップの実装構造 |
| JPH06275956A (ja) * | 1993-03-18 | 1994-09-30 | Sony Corp | 多層セラミック基板及びその作製方法、並びに半導体パッケージ |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410977B1 (en) * | 1997-12-12 | 2002-06-25 | Seiko Epson Corporation | Semiconductor device, circuit board electronic instrument and method of making a semiconductor device |
| JP2001196503A (ja) * | 1999-10-29 | 2001-07-19 | Kyocera Corp | ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造 |
| WO2020110987A1 (ja) * | 2018-11-28 | 2020-06-04 | 京セラ株式会社 | 平面コイルおよびこれを備える変圧器、無線送電器、電磁石 |
| JPWO2020110987A1 (ja) * | 2018-11-28 | 2021-09-27 | 京セラ株式会社 | 平面コイルおよびこれを備える変圧器、無線送電器、電磁石 |
| WO2021049270A1 (ja) * | 2019-09-10 | 2021-03-18 | 京セラ株式会社 | 平面コイルおよびこれを備える変圧器、無線送電器、電磁石 |
| JPWO2021049270A1 (ja) * | 2019-09-10 | 2021-03-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3297567B2 (ja) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3426926B2 (ja) | 配線基板およびその実装構造 | |
| JP3297567B2 (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
| JP3346693B2 (ja) | ガラス−セラミック焼結体およびそれを用いた配線基板 | |
| JP4671836B2 (ja) | ガラスセラミック焼結体の製造方法 | |
| JP3323043B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3339999B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3323074B2 (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 | |
| JP3699571B2 (ja) | 配線基板およびその実装構造 | |
| JP3677468B2 (ja) | パッケージおよびその実装構造 | |
| JP2002324876A (ja) | 配線基板およびその実装構造 | |
| JP3193275B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3210837B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3347583B2 (ja) | 配線基板の実装構造 | |
| JP3719834B2 (ja) | 低温焼成セラミックス | |
| JP3314131B2 (ja) | 配線基板 | |
| JP3210844B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3305579B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
| JP3740225B2 (ja) | 配線基板の実装構造 | |
| JP3748315B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
| JP4593841B2 (ja) | 配線基板 | |
| JP3420447B2 (ja) | 配線基板の実装構造 | |
| JP2002100704A (ja) | パッケージおよびその実装構造 | |
| JPH1117065A (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3450998B2 (ja) | 配線基板およびその実装構造 | |
| JPH10135370A (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140412 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |