JP3740225B2 - 配線基板の実装構造 - Google Patents
配線基板の実装構造 Download PDFInfo
- Publication number
- JP3740225B2 JP3740225B2 JP25882296A JP25882296A JP3740225B2 JP 3740225 B2 JP3740225 B2 JP 3740225B2 JP 25882296 A JP25882296 A JP 25882296A JP 25882296 A JP25882296 A JP 25882296A JP 3740225 B2 JP3740225 B2 JP 3740225B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- insulating substrate
- electric circuit
- external electric
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Combinations Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、有機樹脂を含む絶縁体を備えた外部電気回路基板の表面に、配線基板、特に大型の表面実装型の配線基板をロウ付けして実装するのに適した実装構造に関するものである。
【０００２】
【従来技術】
従来、配線基板は、絶縁基板の表面あるいは内部にメタライズ配線層が配設された構造からなる。また、この配線基板の代表的な例として、半導体素子、特にＬＳＩ（大規模集積回路素子）等の半導体集積回路素子を収容するための半導体素子収納用パッケージは、一般にアルミナセラミックスからなる絶縁基板の表面に半導体素子を収容するための凹部が形成され、また絶縁基板の表面および内部には、タングステン、モリブデン等の高融点金属粉末から成る複数個のメタライズ配線層が配設され、凹部内に収納される半導体素子と電気的に接続される。また、絶縁基板の下面または側面には、外部電気回路基板と電気的に接続するための接続端子が備えられ、この接続端子は、メタライズ配線層と電気的に接続されている。
【０００３】
そして、かかる半導体素子収納用パッケージは、絶縁基板下面または側面に設けられた接続端子と外部電気回路基板表面に形成された配線導体とを半田等によりロウ付けして電気的に接続することにより実装される。
【０００４】
一般に、半導体素子の集積度が高まるほど、半導体素子に形成される電極数も増大するが、これに伴いこれを収納する半導体収納用パッケージにおける端子数も増大することになる。ところが、電極数が増大するに伴いパッケージ自体の寸法を大きくする必要があるが、それと同時に小型化も要求されるためパッケージにおける接続端子の密度を高くすることが必要となる。
【０００５】
これまでのパッケージにおける接続端子の構造としては、パッケージの下面にコバールなどの金属ピンを接続したピングリッドアレイ（ＰＧＡ）が最も一般的であるが、表面実装型のパッケージとして、パッケージの側面に導出されたメタライズ配線層にＬ字状の金属部材がロウ付けされたクワッドフラットパッケージ（ＱＦＰ）、パッケージの４つの側面に電極パッドを備えたリードピンのないリードレスチップキャリア（ＬＣＣ）、さらに絶縁基板の下面に半田からなる球状端子により構成したボールグリッドアレイ（ＢＧＡ）等があり、これらの中でもＢＧＡが最も高密度化が可能であると言われている。
【０００６】
このボールグリッドアレイ（ＢＧＡ）は接続端子を接続パッドに半田などのロウ材からなる球状端子をロウ付けした端子により構成し、この球状端子を外部電気回路基板の配線導体上に載置当接させ、しかる後、前記端子を約２５０〜４００℃の温度で加熱溶融し、球状端子を配線導体に接合させることによって外部電気回路基板上に実装することが行われている。このような実装構造により、半導体素子収納用パッケージの内部に収容されている半導体素子はその各電極がメタライズ配線層及び接続端子を介して外部電気回路に電気的に接続される。
【０００７】
また、半導体素子収納用パッケージにおける絶縁基板としては、最近では、低温焼成化、低誘電率化および高電気伝導性の銅配線が可能なことから、絶縁基板をガラスセラミック焼結体により構成することも提案されている。
【０００８】
【発明が解決しようとする課題】
上記のパッケージにおける絶縁基板として従来より使用されているアルミナ、ムライトなどのセラミックスは、２００ＭＰａ以上の高強度を有し、しかもメタライズ配線層などとの多層化技術として信頼性の高い点で多用されているが、絶縁基板がガラス−エポキシ樹脂複合材料、ガラス−ポリイミド樹脂複合材料などの有機樹脂を含むプリント基板などの外部電気回路基板に表面実装した場合、半導体素子の作動時に発する熱が絶縁基板と外部電気回路基板の両方に繰り返し印加されると、前記外部電気回路基板と絶縁基板との熱膨張係数差が１０ｐｐｍ／℃以上と大きいために、熱応力が発生するという問題がある。
【０００９】
この熱応力は、パッケージにおける端子数が３００未満と比較的少なかったり、接続端子がピンからなる場合、あるいはパッケージ自体のサイズが小さい場合には、発生する熱応力も小さい。しかしながら、接続端子数が３００以上となったり、パッケージサイズが大型化すると、発生する応力も増大する傾向にあり、半導体素子の作動／停止によりこれがパッケージの外部電気回路基板への半田実装部に繰り返し印加されると、パッケージの接続端子の外周部、及び外部電気回路基板の配線導体と接続端子との接合界面に応力が集中し、パッケージにおいて接続端子が絶縁基板より剥離したり、接続端子が外部電気回路基板の配線導体から剥離し、パッケージの接続端子を外部電極回路の配線導体に長期にわたり安定に電気的接続できないという致命的な欠点を有していた。特に、上記傾向は、前記ＱＦＰ、ＬＣＣおよびＢＧＡ型等の表面実装型のパッケージにおいて顕著である。
【００１０】
従って、本発明は、半導体素子収納用パッケージ等の配線基板を、絶縁体が有機樹脂を主体としてなる外部電気回路基板にロウ付けによって表面実装する際に、強固に且つ長期にわたり安定した接続状態を維持できる高信頼性の配線基板の実装構造を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
本発明者らは、パッケージ等の配線基板の外部電気回路基板への実装時において発生する熱応力を緩和させる方法について種々検討を重ねた結果、配線基板の最大長さ、配線基板の絶縁基板と外部電気回路間のロウ付け高さ、および配線基板と外部電気回路基板との熱膨張差を特定の関係になるように制御することにより、半田に発生する応力を軽減し、長期にわたり安定した実装が可能となることを見いだし、本発明に至った。
【００１２】
即ち、本発明の配線基板の実装構造は、セラミック絶縁基板と、該絶縁基板に配設されたメタライズ配線層と、前記絶縁基板に取着され前記メタライズ配線層と電気的に接続された接続端子とを具備する配線基板を、少なくとも有機樹脂を含む絶縁体の表面に配線導体が被着形成された外部電気回路基板上に載置し、前記配線基板の金属からなる接続端子と前記外部電気回路基板の配線導体とをボール状の端子を介してロウ付けして実装してなる配線基板の実装構造であって、下記数１
【００１３】
【数１】
【００１４】
で表されるＦ値が７１０以下であることを特徴とするものである。
【００１５】
特に、前記配線基板における接続端子間の最大離間距離が６ｍｍ以上であること、前記絶縁基板の４０〜４００℃における熱膨張係数が８〜２５ｐｐｍ／℃であること、前記外部電気回路基板の４０〜４００℃における熱膨張係数が８〜２８ｐｐｍ／℃であることが望ましい。
【００１６】
また、前記絶縁基板としては、特に、配線基板における絶縁基板が、ガラスセラミック焼結体からなり、具体的には、Ｌｉ2 Ｏを５〜３０重量％含有するリチウム珪酸ガラス２０〜８０体積％と、フォルステライト、クリストバライトおよびクォーツの少なくとも１種を含むフィラー８０〜２０体積％とからなる混合物を成形し、焼成したものであることが望ましい。
【００１７】
【発明の実施の形態】
以下、本発明を一実施例を示す添付図面に基づき詳細に説明する。
図１及び図２は、本発明の一例を示す図であり、セラミック絶縁基板の表面あるいは内部にメタライズ配線層が配設された、いわゆる配線基板を基礎的構造とするもので、図１は、本発明における配線基板の一例としてＢＧＡ型パッケージと、その実装構造を示すものであり、ＡはＢＧＡ型パッケージ、Ｂは外部電気回路基板である。
【００１８】
図１において、パッケージＡは、セラミック絶縁基板１と蓋体２とメタライズ配線層３と金属からなる接続端子４およびパッケージの内部に収納される半導体素子５により構成され、絶縁基板１に形成されたキャビティ６内に半導体素子５が収納され、キャビティ６は、蓋体２によって気密に封止されている。
【００１９】
また、絶縁基板１の下面には接続端子４が形成され、絶縁基板１の表面および内部に配設されたメタライズ配線層３と電気的に接続されている。この図１のＢＧＡ型パッケージにおいては、接続端子４は、例えば、絶縁基板１の下面に形成された多数の電極パッド７と半田（錫−鉛合金）などの高融点ロウ材からなるボール状の端子８が低融点半田９によって取着された構造からなる。
【００２０】
一方、外部電気回路基板Ｂは、いわゆるプリント基板からなり、ガラス−エポキシ樹脂、ガラス−ポリイミド樹脂複合材料などの有機樹脂を含む材料からなる絶縁体１０の表面に、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｂ−Ｓｎなどの金属からなる配線導体１１が被着形成されたものであり、以下、単にプリント基板と称する場合もある。
【００２１】
上記ＢＧＡ型パッケージＡを上記プリント基板Ｂに実装するには、パッケージＡの絶縁基板１下面のボール状接続端子８をプリント基板Ｂの配線導体１１上に載置当接させ、しかる後、低融点半田などのロウ材１２によってプリント基板Ｂ上に実装される。
【００２２】
本発明によれば、図１に示されるような実装構造において、半導体素子収納用パッケージ等の配線基板Ａの前記絶縁基板に取着された複数の接続端子のうち、２つの接続端子間の最大離間距離をＬ（ｍｍ）、配線基板Ａにおける絶縁基板１と外部電気回路基板Ｂとの熱膨張係数差をΔα（ｐｐｍ／℃）、絶縁基板１と外部電気回路基板Ｂ間のロウ付け高さをＨ（ｍｍ）とした時、下記数１
【００２３】
【数１】
【００２４】
で表されるＦ値が７１０以下であることが重要である。
【００２５】
ここで、２つの接続端子間の最大離間距離Ｌとは、配線基板の絶縁基板に取着された複数の接続端子のうち、１つの接続端子と他の接続端子との離間距離の最大値であり、例えば、接続端子群のうちの端部に取着された接続端子と、他方の端部に取着された接続端子間の離間距離であり、より具体的には、図２（ａ）に示すように、接続端子群が、四角形状に配列された場合には、その四角形状の対角線長さに相当する。また、図２（ｂ）に示すような、複雑形状に配列される場合には、図２（ｂ）に示すように、最も離れた端子間距離が相当する。
【００２６】
また、ロウ付け高さＨとは、図３の実装部の拡大図に示すように、（ａ）の図１の配線基板の実装構造においては、外部電気回路基板Ｂ表面の配線導体１１の表面から、配線基板Ａにおける電極パッド７の表面までの距離である。また、（ｂ）に、他の接続端子構造を示した。この（ｂ）によれば、配線基板Ａの下面に凹部１３が形成され、その凹部１３内に電極パッド７が形成され、その凹部１３内にボール状端子８が設置された構造からなる。この場合、ロウ付け高さＨは、外部電気回路基板Ｂ表面の配線導体１１の表面から、配線基板Ａの絶縁基板１の底面までの距離となる。
【００２７】
配線基板Ａの絶縁基板１と外部電気回路基板Ｂとの間に発生する応力は、前記数１で示すように、配線基板の最大長さＬおよび両者の熱膨張係数差Δαが大きいほど大きくなる。これは最大長さと熱膨張係数差が大きくなると温度変化によって絶縁基板１と外部電気回路基板Ｂとの熱膨張もしくは収縮差が大きくなるためである。
【００２８】
しかし、絶縁基板１と外部電気回路基板Ｂとのロウ付け高さＨを高くすることでこの応力は減少できる。つまり、絶縁基板１の最大長さＬ及び絶縁基板と外部電気回路基板との熱膨張係数差Δαがある程度大きくても両者の間のロウ付け高さを調節することで信頼性を得ることができるのである。前記数１は、要素に基づく高い信頼性が得られるための関係を導き出したものである。
【００２９】
従って、配線基板の最大長さＬ、外部電気回路基板との熱膨張係数差Δα、絶縁基板と外部電気回路基板間のロウ付け高さＨが上記式の範囲を満たさないと、ロウ付け部に作用する応力が大きくなり、電気的接続状態が経時的に悪化することを防止することができなくなるのである。
【００３０】
特に、本発明の実装構造によれば、前記数１で表されるＦ値が５００以下であることが望ましい。また、熱膨張差に起因する応力の影響が大きくなる接続端子間の最大離間距離が６ｍｍ以上、特に１０ｍｍ以上、さらには１２ｍｍ以上の配線基板を４０〜４００℃における熱膨張係数が８〜２８ｐｐｍ／℃の外部電気回路基板への実装に好適である。
【００３１】
本発明の好適な態様によれば、配線基板のセラミック絶縁基板は、４０〜４００℃における熱膨張係数を８〜２５ｐｐｍ／℃として、外部電気回路基板との熱膨張差Δαが絶対値で０〜５ｐｐｍ／℃であるとともに、配線基板の外部電気回路基板へのロウ付け高さＨが０．１〜１．２ｍｍであることが望ましい。これは、熱膨張係数差が大きい場合、発生する応力がロウ付け高さへの依存性が高くなるために、ロウ付け高さの微妙な調整が必要となるのに対して、熱膨張係数差を小さくすることにより、発生する応力を小さくできるために、前記Ｆ値を前記範囲に制御する上で、ロウ付け高さの許容範囲を拡大することができるためである。なお、ロウ付け高さＨが上記範囲を逸脱すると、ロウ付け部において、断線、半田間のショートなどの実装時の不良が発生しやすくなるためである。
【００３２】
なお、ロウ付け高さＨを調整する方法としては、図３において、電極パッド７にボール状端子８をロウ付けする場合のロウ材９の取付け高さを調整したり、、配線基板と外部電気回路基板との実装時に適当な高さのスペーサーを設置して調整する方法、ボール状端子８や柱状端子などの大きさ（例えば、球径）等によって調整する方法などが採用できる。
【００３３】
配線基板におけるセラミックス絶縁基板を構成する好適な絶縁材料としては、前記Ｆ値が上記の範囲を満足するものであれば、Ａｌ2 Ｏ3 、ＡｌＮ、ＺｒＯ2 、ムライト、Ｓｉ3 Ｎ4 、ＳｉＣ等を主体とするセラミックス、ガラス、ガラスセラミックス等の公知の絶縁材料が用いることができる。
【００３４】
これらの中でも、配線基板として、表面および内部に配設されたメタライズ配線層を金、銅、銀のうちの少なくとも１種により構成し、且つ絶縁基板と同時焼成によって作製できるものであることが望ましい。かかる点で、絶縁基板は１０００℃以下で焼成可能であることが望まれ、例えば、１０００℃以下で焼成可能なガラス、またはガラスセラミックスが最も好適である。
【００３５】
また、ガラスまたはガラスセラミックスとしては、ホウケイ酸ガラス、ソーダ石灰ガラスなどのガラスや、これらのガラスにフィラー成分として、Ａｌ2 Ｏ3 、ＺｒＯ2 、ＳｉＯ2 、ＭｇＯ、ＣａＯ、ＡｌＮなどを配合したガラスセラミックス等が挙げられる。
【００３６】
また、かかる絶縁基板として４０〜４００℃における熱膨張係数が８〜２５ｐｐｍ／℃のガラスセラミック材料としては、Ｌｉ2 Ｏを５〜３０重量％含有する結晶性リチウム珪酸ガラスを２０〜８０体積％と、少なくともフォルステライトとクリストバライトとを含むフィラー成分８０〜２０体積％とからなる混合物を成形し、焼成したガラスセラミック焼結体が好適に使用される。
【００３７】
本発明によれば、結晶性リチウム珪酸ガラスを上記の範囲で配合することにより、１０００℃以下の温度で焼成でき、焼結後の焼結体のヤング率が２００ＧＰａ以下、熱膨張係数８ｐｐｍ／℃以上のガラスセラミックスを得ることができる。
【００３８】
かかるガラスセラミック材料について以下に具体的に説明する。
用いる結晶性リチウム珪酸ガラスとしては、Ｌｉ2 Ｏを５〜３０重量％の割合で含有するとともに、ＳｉＯ2 を６０〜８５重量％含み、Ｌｉ2 ＯとＳｉＯ2 の合量が６５〜９５重量％であり、残部がＡｌ2 Ｏ3 、アルカリ土類酸化物、アルカリ金属酸化物、ＺｎＯ、Ｐ2 Ｏ5 等から構成されるものが好適である。
【００３９】
この結晶性リチウム珪酸ガラスの軟化点は４２０〜４６０℃であることが望ましい。また、屈伏点は４００℃〜８００℃、特に４００〜６５０℃であることが成形用有機バインダーを効率的に除去できるとともに、銅との同時焼結性を高める点で望ましい。
【００４０】
一方、結晶性リチウム珪酸ガラスとともに配合されるフィラー成分としては、少なくともフォルステライト、クリストバライトを含むことが、熱膨張係数を前記範囲に制御する上で好適である。また、フィラーの種類によってヤング率や熱膨張係数を制御することも可能であって、その他のフィラー成分としては、クォーツ（ＳｉＯ2 ）、トリジマイト（ＳｉＯ2 ）、クリストバライト（ＳｉＯ2 ）、フォルステライト（２ＭｇＯ・ＳｉＯ2 ）、スピネル（ＭｇＯ・Ａｌ2 Ｏ3 ）、ウォラストナイト（ＣａＯ・ＳｉＯ2 ）、モンティセラナイト（ＣａＯ・ＭｇＯ・ＳｉＯ2 ）、ネフェリン（Ｎａ2 Ｏ・Ａｌ2 Ｏ3 ・ＳｉＯ2 ）、リチウムシリケート（Ｌｉ2 Ｏ・ＳｉＯ2 ）、ジオプサイド（ＣａＯ・ＭｇＯ・２ＳｉＯ2 ）、メルビナイト（３ＣａＯ・ＭｇＯ・２ＳｉＯ2 ）、アケルマイト（２ＣａＯ・ＭｇＯ・２ＳｉＯ2 ）、マグネシア（ＭｇＯ）、アルミナ（Ａｌ2 Ｏ3 ）、カーネギアイト（Ｎａ2 Ｏ・Ａｌ2 Ｏ3 ・２ＳｉＯ2 ）、エンスタタイト（ＭｇＯ・ＳｉＯ2 ）、ホウ酸マグネシウム（２ＭｇＯ・Ｂ2 Ｏ3 ）、セルシアン（ＢａＯ・Ａｌ2 Ｏ3 ・２ＳｉＯ2 ）、Ｂ2 Ｏ3 ・２ＭｇＯ・２ＳｉＯ2 、ガーナイト（ＺｎＯ・Ａｌ2 Ｏ3 ）、ペタライト（ＬｉＡｌＳｉ4 Ｏ10）が挙げられる。
【００４１】
この結晶性ガラスとフィラーとの混合物を用いて、配線基板を作製するには、適当な成形用有機樹脂バインダーを添加した後、所望の成形手段、例えば、ドクターブレード、圧延法、金型プレス等によりシート状に成形する。
【００４２】
そして、このシート状成形体の表面に銅や金などのメタライズペーストをスクリーン印刷法等によって印刷し、また、場合によっては、前記グリーンシートに適当な打ち抜き加工してスルーホールを形成し、このホール内にもメタライズペーストを充填する。そしてこれらのグリーンシートを複数枚積層し焼成する。
【００４３】
焼成にあたっては、まず、成形のために配合したバインダー成分を除去する。
【００４４】
バインダーの除去は、７００℃前後の大気雰囲気中で行われるが、配線導体としてＣｕを用いる場合には、水蒸気を含有する１００〜７００℃の窒素雰囲気中で行われる。この時、成形体の収縮開始温度は７００〜８５０℃程度であることが望ましく、かかる収縮開始温度がこれより低いとバインダーの除去が困難となるため、成形体中の結晶化ガラスの特性、特に屈伏点を前述したように制御することが必要となる。
【００４５】
焼成は、８５０℃〜１０５０℃の酸化性雰囲気中で行われ、これにより相対密度９０％以上まで緻密化される。この時の焼成温度が８５０℃より低いと緻密化することができず、１０５０℃を越えるとメタライズ配線層との同時焼成でメタライズ層が溶融してしまう。
【００４６】
このようにして作製された配線基板の絶縁基板を構成するガラスセラミック焼結体中には、フィラーとして添加したフォルステライトやクリストバライト等の結晶相や、これらフィラー成分に基づくエンスタタイト等の結晶相、さらには結晶性ガラスから析出したリチウムシリケート結晶相が存在する。その他、結晶性ガラスとフィラーとの反応により生成した結晶相も存在する場合がある。そして、これらの結晶相の粒界には、微量のガラス相が存在する場合もある。これらの熱膨張係数の大きい結晶相を析出させることにより、高熱膨張係数を有するガラスセラミック焼結体を作製することができる。
【００４７】
本発明によれば、上記のように、ガラス−エポキシ樹脂基板などのプリント基板からなる外部電気回路に対する配線基板の実装構造において、配線基板と外部電気回路基板間に発生する応力を低減し、その結果、その応力による配線基板の接続端子と外部電気回路の配線導体との接続不良が発生するのを防止することができ、これによって例えば、パッケージ内に収納された半導体素子と外部電気回路基板とを長期間にわたり正確に、且つ強固に電気的接続させることが可能となる。
【００４８】
【実施例】
実施例１
表１、２に示す絶縁基板を形成する各種セラミック材料について、表１、２の焼成条件で焼成して５×４×４０ｍｍの形状の焼結体を作製し、各焼結体について４０〜４００℃における熱膨張係数を測定し表１、２に示した。
【００４９】
また、表１、２に示す各種セラミック材料を用いて、表１、２の材質からなるメタライズ金属を含むペーストを塗布、およびスルーホールを形成し、また、基板の下面にスルーホールに接続する箇所にＣｕもしくはＷのメタライズからなる接続パッドを形成し、表１、２の条件でメタライズ配線層、スルーホール、電極パッドとともに同時焼成して配線基板を作製した。そして、接続パッドにＮｉメッキを施した後に、この電極パッドに高融点半田（Ｐｂ９０重量％−Ｓｎ１０重量％）からなるボール状接続端子を低融点半田（Ｐｂ４０重量％−Ｓｎ６０重量％）によって取り着けた。なお、接続端子は、１ｃｍ2 当たり３０端子の密度で図３（ａ）に示すように下面全体に形成した。また、接続端子における最大離間距離が１６ｍｍの１１６端子、および７１ｍｍの７３２端子が取着された配線基板を作製した。なお、配線基板の厚みはすべて１．６ｍｍとした。
【００５０】
一方、外部電気回路基板として、ガラス−エポキシ基板からなる４０〜４００℃における熱膨張係数が１３ｐｐｍ／℃の絶縁体の表面に銅箔からなる配線導体が形成されたプリント基板を準備した。
【００５１】
そして、上記の配線基板を上記プリント基板の上の配線導体とパッケージ用絶縁基板の接続端子が接続されるように位置合わせし、前記低融点半田を用いて配線基板をプリント基板表面に実装した。なお、この時のロウ付け高さＨを、ボール状端子の電極パッドへの半田による取付高さを変えることと、高融点半田からなるボールの径を変えて調整した。
【００５２】
（熱サイクル試験）
次に、上記のようにしてパッケージ基板をプリント基板表面に実装したものを大気の雰囲気にて−４０℃と１２５℃の各温度に制御した恒温槽に試験サンプルを１５分／１５分の保持を１サイクルとして最高１０００サイクル繰り返した。
【００５３】
そして、各サイクル毎にプリント基板の配線導体とパッケージ用基板との電気抵抗を測定し電気抵抗に変化が現れるまでのサイクル数を表１、２に示した。
【００５４】
【表１】
【００５５】
【表２】
【００５６】
表１、２より明らかなように、絶縁基板の最大長さＬ，外部電気回路基板との熱膨張係数差Δα、絶縁基板と外部電気回路基板間のロウ付け高さＨで関係づけられたＦ値が７１０以下の試料は、いずれも１０００サイクルまで抵抗変化は全く認められず、極めて安定で良好な電気的接続状態を維持できた。
【００５７】
実施例２
ガラスセラミック焼結体として、表３に示すように、リチウム珪酸ガラス（組成：７４重量％ＳｉＯ2 、１４重量％Ｌｉ2 Ｏ、４重量％Ａｌ2 Ｏ3 、２重量％Ｋ2 Ｏ、２重量％Ｐ2 Ｏ5 、２重量％Ｎａ2 Ｏ、２重量％ＺｎＯ、屈伏点４８０℃、４０〜４００℃における熱膨張係数１０．３ｐｐｍ／℃）とアルミナの体積比を変えて混合し、実施例１と同様にして成形し、脱バインダー処理し、焼成した。そして、上記のようにして得られた焼結体に対して実施例１と同様にして、熱膨張係数を確認した。
【００５８】
また、実施例１と同様にしてメタライズ配線層としてＣｕを用いて配線基板を作成し、これを実施例１と同じガラス−エポキシ基板に実装し、実装時の熱サイクル試験を行いプリント基板とパッケージ基板との電気抵抗の変化を調べた。
【００５９】
【表３】
【００６０】
表３より明らかなように、絶縁基板の最大長さＬ、外部電気回路基板との熱膨張係数差Δα、絶縁基板と外部電気回路基板間のロウづけ高さＨで関係づけられたＦ値が７１０以下の試料は、いずれも１０００サイクルまで抵抗変化は全く認められず、極めて安定で良好な電気的接続状態を維持できた。
【００６１】
実施例３
表４、５に示すようにリチウム珪酸ガラス（組成：７８重量％ＳｉＯ2 、１０重量％Ｌｉ2 Ｏ、４重量％Ａｌ2 Ｏ3 、４重量％Ｋ2 Ｏ、２重量％Ｐ2 Ｏ5 、２重量％Ｎａ2 Ｏ、屈伏点４８０℃、４０〜４００℃における熱膨張係数１０．３ｐｐｍ／℃）と、フィラーとしてフォルステライト、クリストバライト、ペタライト、ネフェリン、リチウムシリケートを用いて、それらのフィラーを表４、５の体積比率で混合し、実施例１と同様にして成形し、脱バインダー処理し焼成した。そして得られた焼結体に対して実施例１と同様にして、ヤング率、熱膨張係数を確認した。
【００６２】
また、実施例１と同様にグリーンシートを作成した後にＣｕメタライズペーストをスクリーン印刷法により配線パターンに塗布し、シートの所定箇所に基板の下面まで通過するスルーホールを形成しその中にもＣｕメタライズペーストを充填した。そして、実施例１と同様に、このグリーンシートを積層圧着、焼成し、パッケージ用の配線基板を作成し、このパッケージ用配線基板をプリント基板表面に実装し、実施例１と同様な方法で熱サイクル試験を行い、最高１０００サイクルまで行った。
【００６３】
【表４】
【００６４】
【表５】
【００６５】
表４、５より明らかなように、絶縁基板の最大長さＬ、外部電気回路基板との熱膨張係数差Δα、絶縁基板と外部電気回路基板間のロウづけ高さＨで関係づけられたＦ値が７１０以下の試料は、いずれも１０００サイクルまで抵抗変化は全く認められず、極めて安定で良好な電気的接続状態を維持できた。
【００６６】
【発明の効果】
以上詳述したように、本発明の配線基板の実装構造によれば、大型のセラミック配線基板を熱膨張係数が大きいプリント基板などの外部電気回路基板に実装した場合に、両者の熱膨張係数の差に起因する応力発生が小さく、配線基板と外部電気回路とを長期間にわたり正確、かつ強固に電気的接続させることが可能となり、配線基板の半導体回路素子の大型化による多端子化に十分対応できる信頼性の高い配線基板の実装構造を実現できる。
【図面の簡単な説明】
【図１】本発明におけるボールグリッドアレイ型の半導体素子収納用パッケージの実装構造を説明するための断面図である。
【図２】本発明における接続端子間の最大離間距離Ｌを説明するための図である。
【図３】本発明における実装部の拡大図であり、（ａ）は図１のパッケージの実装部、（ｂ）は他の接続端子構造における実装部である。
【符号の説明】
１ セラミック絶縁基板
２ 蓋体
３ メタライズ配線層
４ 接続端子
５ 半導体素子
６ キャビティ
７ 電極パッド
８ ボール状端子
９ 低融点半田
１０ 絶縁体
１１ 配線導体
１２ ロウ材
１３ 凹部
Ａ 配線基板
Ｂ 外部電気回路基板
【発明の属する技術分野】
本発明は、有機樹脂を含む絶縁体を備えた外部電気回路基板の表面に、配線基板、特に大型の表面実装型の配線基板をロウ付けして実装するのに適した実装構造に関するものである。
【０００２】
【従来技術】
従来、配線基板は、絶縁基板の表面あるいは内部にメタライズ配線層が配設された構造からなる。また、この配線基板の代表的な例として、半導体素子、特にＬＳＩ（大規模集積回路素子）等の半導体集積回路素子を収容するための半導体素子収納用パッケージは、一般にアルミナセラミックスからなる絶縁基板の表面に半導体素子を収容するための凹部が形成され、また絶縁基板の表面および内部には、タングステン、モリブデン等の高融点金属粉末から成る複数個のメタライズ配線層が配設され、凹部内に収納される半導体素子と電気的に接続される。また、絶縁基板の下面または側面には、外部電気回路基板と電気的に接続するための接続端子が備えられ、この接続端子は、メタライズ配線層と電気的に接続されている。
【０００３】
そして、かかる半導体素子収納用パッケージは、絶縁基板下面または側面に設けられた接続端子と外部電気回路基板表面に形成された配線導体とを半田等によりロウ付けして電気的に接続することにより実装される。
【０００４】
一般に、半導体素子の集積度が高まるほど、半導体素子に形成される電極数も増大するが、これに伴いこれを収納する半導体収納用パッケージにおける端子数も増大することになる。ところが、電極数が増大するに伴いパッケージ自体の寸法を大きくする必要があるが、それと同時に小型化も要求されるためパッケージにおける接続端子の密度を高くすることが必要となる。
【０００５】
これまでのパッケージにおける接続端子の構造としては、パッケージの下面にコバールなどの金属ピンを接続したピングリッドアレイ（ＰＧＡ）が最も一般的であるが、表面実装型のパッケージとして、パッケージの側面に導出されたメタライズ配線層にＬ字状の金属部材がロウ付けされたクワッドフラットパッケージ（ＱＦＰ）、パッケージの４つの側面に電極パッドを備えたリードピンのないリードレスチップキャリア（ＬＣＣ）、さらに絶縁基板の下面に半田からなる球状端子により構成したボールグリッドアレイ（ＢＧＡ）等があり、これらの中でもＢＧＡが最も高密度化が可能であると言われている。
【０００６】
このボールグリッドアレイ（ＢＧＡ）は接続端子を接続パッドに半田などのロウ材からなる球状端子をロウ付けした端子により構成し、この球状端子を外部電気回路基板の配線導体上に載置当接させ、しかる後、前記端子を約２５０〜４００℃の温度で加熱溶融し、球状端子を配線導体に接合させることによって外部電気回路基板上に実装することが行われている。このような実装構造により、半導体素子収納用パッケージの内部に収容されている半導体素子はその各電極がメタライズ配線層及び接続端子を介して外部電気回路に電気的に接続される。
【０００７】
また、半導体素子収納用パッケージにおける絶縁基板としては、最近では、低温焼成化、低誘電率化および高電気伝導性の銅配線が可能なことから、絶縁基板をガラスセラミック焼結体により構成することも提案されている。
【０００８】
【発明が解決しようとする課題】
上記のパッケージにおける絶縁基板として従来より使用されているアルミナ、ムライトなどのセラミックスは、２００ＭＰａ以上の高強度を有し、しかもメタライズ配線層などとの多層化技術として信頼性の高い点で多用されているが、絶縁基板がガラス−エポキシ樹脂複合材料、ガラス−ポリイミド樹脂複合材料などの有機樹脂を含むプリント基板などの外部電気回路基板に表面実装した場合、半導体素子の作動時に発する熱が絶縁基板と外部電気回路基板の両方に繰り返し印加されると、前記外部電気回路基板と絶縁基板との熱膨張係数差が１０ｐｐｍ／℃以上と大きいために、熱応力が発生するという問題がある。
【０００９】
この熱応力は、パッケージにおける端子数が３００未満と比較的少なかったり、接続端子がピンからなる場合、あるいはパッケージ自体のサイズが小さい場合には、発生する熱応力も小さい。しかしながら、接続端子数が３００以上となったり、パッケージサイズが大型化すると、発生する応力も増大する傾向にあり、半導体素子の作動／停止によりこれがパッケージの外部電気回路基板への半田実装部に繰り返し印加されると、パッケージの接続端子の外周部、及び外部電気回路基板の配線導体と接続端子との接合界面に応力が集中し、パッケージにおいて接続端子が絶縁基板より剥離したり、接続端子が外部電気回路基板の配線導体から剥離し、パッケージの接続端子を外部電極回路の配線導体に長期にわたり安定に電気的接続できないという致命的な欠点を有していた。特に、上記傾向は、前記ＱＦＰ、ＬＣＣおよびＢＧＡ型等の表面実装型のパッケージにおいて顕著である。
【００１０】
従って、本発明は、半導体素子収納用パッケージ等の配線基板を、絶縁体が有機樹脂を主体としてなる外部電気回路基板にロウ付けによって表面実装する際に、強固に且つ長期にわたり安定した接続状態を維持できる高信頼性の配線基板の実装構造を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
本発明者らは、パッケージ等の配線基板の外部電気回路基板への実装時において発生する熱応力を緩和させる方法について種々検討を重ねた結果、配線基板の最大長さ、配線基板の絶縁基板と外部電気回路間のロウ付け高さ、および配線基板と外部電気回路基板との熱膨張差を特定の関係になるように制御することにより、半田に発生する応力を軽減し、長期にわたり安定した実装が可能となることを見いだし、本発明に至った。
【００１２】
即ち、本発明の配線基板の実装構造は、セラミック絶縁基板と、該絶縁基板に配設されたメタライズ配線層と、前記絶縁基板に取着され前記メタライズ配線層と電気的に接続された接続端子とを具備する配線基板を、少なくとも有機樹脂を含む絶縁体の表面に配線導体が被着形成された外部電気回路基板上に載置し、前記配線基板の金属からなる接続端子と前記外部電気回路基板の配線導体とをボール状の端子を介してロウ付けして実装してなる配線基板の実装構造であって、下記数１
【００１３】
【数１】
で表されるＦ値が７１０以下であることを特徴とするものである。
【００１５】
特に、前記配線基板における接続端子間の最大離間距離が６ｍｍ以上であること、前記絶縁基板の４０〜４００℃における熱膨張係数が８〜２５ｐｐｍ／℃であること、前記外部電気回路基板の４０〜４００℃における熱膨張係数が８〜２８ｐｐｍ／℃であることが望ましい。
【００１６】
また、前記絶縁基板としては、特に、配線基板における絶縁基板が、ガラスセラミック焼結体からなり、具体的には、Ｌｉ2 Ｏを５〜３０重量％含有するリチウム珪酸ガラス２０〜８０体積％と、フォルステライト、クリストバライトおよびクォーツの少なくとも１種を含むフィラー８０〜２０体積％とからなる混合物を成形し、焼成したものであることが望ましい。
【００１７】
【発明の実施の形態】
以下、本発明を一実施例を示す添付図面に基づき詳細に説明する。
図１及び図２は、本発明の一例を示す図であり、セラミック絶縁基板の表面あるいは内部にメタライズ配線層が配設された、いわゆる配線基板を基礎的構造とするもので、図１は、本発明における配線基板の一例としてＢＧＡ型パッケージと、その実装構造を示すものであり、ＡはＢＧＡ型パッケージ、Ｂは外部電気回路基板である。
【００１８】
図１において、パッケージＡは、セラミック絶縁基板１と蓋体２とメタライズ配線層３と金属からなる接続端子４およびパッケージの内部に収納される半導体素子５により構成され、絶縁基板１に形成されたキャビティ６内に半導体素子５が収納され、キャビティ６は、蓋体２によって気密に封止されている。
【００１９】
また、絶縁基板１の下面には接続端子４が形成され、絶縁基板１の表面および内部に配設されたメタライズ配線層３と電気的に接続されている。この図１のＢＧＡ型パッケージにおいては、接続端子４は、例えば、絶縁基板１の下面に形成された多数の電極パッド７と半田（錫−鉛合金）などの高融点ロウ材からなるボール状の端子８が低融点半田９によって取着された構造からなる。
【００２０】
一方、外部電気回路基板Ｂは、いわゆるプリント基板からなり、ガラス−エポキシ樹脂、ガラス−ポリイミド樹脂複合材料などの有機樹脂を含む材料からなる絶縁体１０の表面に、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｂ−Ｓｎなどの金属からなる配線導体１１が被着形成されたものであり、以下、単にプリント基板と称する場合もある。
【００２１】
上記ＢＧＡ型パッケージＡを上記プリント基板Ｂに実装するには、パッケージＡの絶縁基板１下面のボール状接続端子８をプリント基板Ｂの配線導体１１上に載置当接させ、しかる後、低融点半田などのロウ材１２によってプリント基板Ｂ上に実装される。
【００２２】
本発明によれば、図１に示されるような実装構造において、半導体素子収納用パッケージ等の配線基板Ａの前記絶縁基板に取着された複数の接続端子のうち、２つの接続端子間の最大離間距離をＬ（ｍｍ）、配線基板Ａにおける絶縁基板１と外部電気回路基板Ｂとの熱膨張係数差をΔα（ｐｐｍ／℃）、絶縁基板１と外部電気回路基板Ｂ間のロウ付け高さをＨ（ｍｍ）とした時、下記数１
【００２３】
【数１】
で表されるＦ値が７１０以下であることが重要である。
【００２５】
ここで、２つの接続端子間の最大離間距離Ｌとは、配線基板の絶縁基板に取着された複数の接続端子のうち、１つの接続端子と他の接続端子との離間距離の最大値であり、例えば、接続端子群のうちの端部に取着された接続端子と、他方の端部に取着された接続端子間の離間距離であり、より具体的には、図２（ａ）に示すように、接続端子群が、四角形状に配列された場合には、その四角形状の対角線長さに相当する。また、図２（ｂ）に示すような、複雑形状に配列される場合には、図２（ｂ）に示すように、最も離れた端子間距離が相当する。
【００２６】
また、ロウ付け高さＨとは、図３の実装部の拡大図に示すように、（ａ）の図１の配線基板の実装構造においては、外部電気回路基板Ｂ表面の配線導体１１の表面から、配線基板Ａにおける電極パッド７の表面までの距離である。また、（ｂ）に、他の接続端子構造を示した。この（ｂ）によれば、配線基板Ａの下面に凹部１３が形成され、その凹部１３内に電極パッド７が形成され、その凹部１３内にボール状端子８が設置された構造からなる。この場合、ロウ付け高さＨは、外部電気回路基板Ｂ表面の配線導体１１の表面から、配線基板Ａの絶縁基板１の底面までの距離となる。
【００２７】
配線基板Ａの絶縁基板１と外部電気回路基板Ｂとの間に発生する応力は、前記数１で示すように、配線基板の最大長さＬおよび両者の熱膨張係数差Δαが大きいほど大きくなる。これは最大長さと熱膨張係数差が大きくなると温度変化によって絶縁基板１と外部電気回路基板Ｂとの熱膨張もしくは収縮差が大きくなるためである。
【００２８】
しかし、絶縁基板１と外部電気回路基板Ｂとのロウ付け高さＨを高くすることでこの応力は減少できる。つまり、絶縁基板１の最大長さＬ及び絶縁基板と外部電気回路基板との熱膨張係数差Δαがある程度大きくても両者の間のロウ付け高さを調節することで信頼性を得ることができるのである。前記数１は、要素に基づく高い信頼性が得られるための関係を導き出したものである。
【００２９】
従って、配線基板の最大長さＬ、外部電気回路基板との熱膨張係数差Δα、絶縁基板と外部電気回路基板間のロウ付け高さＨが上記式の範囲を満たさないと、ロウ付け部に作用する応力が大きくなり、電気的接続状態が経時的に悪化することを防止することができなくなるのである。
【００３０】
特に、本発明の実装構造によれば、前記数１で表されるＦ値が５００以下であることが望ましい。また、熱膨張差に起因する応力の影響が大きくなる接続端子間の最大離間距離が６ｍｍ以上、特に１０ｍｍ以上、さらには１２ｍｍ以上の配線基板を４０〜４００℃における熱膨張係数が８〜２８ｐｐｍ／℃の外部電気回路基板への実装に好適である。
【００３１】
本発明の好適な態様によれば、配線基板のセラミック絶縁基板は、４０〜４００℃における熱膨張係数を８〜２５ｐｐｍ／℃として、外部電気回路基板との熱膨張差Δαが絶対値で０〜５ｐｐｍ／℃であるとともに、配線基板の外部電気回路基板へのロウ付け高さＨが０．１〜１．２ｍｍであることが望ましい。これは、熱膨張係数差が大きい場合、発生する応力がロウ付け高さへの依存性が高くなるために、ロウ付け高さの微妙な調整が必要となるのに対して、熱膨張係数差を小さくすることにより、発生する応力を小さくできるために、前記Ｆ値を前記範囲に制御する上で、ロウ付け高さの許容範囲を拡大することができるためである。なお、ロウ付け高さＨが上記範囲を逸脱すると、ロウ付け部において、断線、半田間のショートなどの実装時の不良が発生しやすくなるためである。
【００３２】
なお、ロウ付け高さＨを調整する方法としては、図３において、電極パッド７にボール状端子８をロウ付けする場合のロウ材９の取付け高さを調整したり、、配線基板と外部電気回路基板との実装時に適当な高さのスペーサーを設置して調整する方法、ボール状端子８や柱状端子などの大きさ（例えば、球径）等によって調整する方法などが採用できる。
【００３３】
配線基板におけるセラミックス絶縁基板を構成する好適な絶縁材料としては、前記Ｆ値が上記の範囲を満足するものであれば、Ａｌ2 Ｏ3 、ＡｌＮ、ＺｒＯ2 、ムライト、Ｓｉ3 Ｎ4 、ＳｉＣ等を主体とするセラミックス、ガラス、ガラスセラミックス等の公知の絶縁材料が用いることができる。
【００３４】
これらの中でも、配線基板として、表面および内部に配設されたメタライズ配線層を金、銅、銀のうちの少なくとも１種により構成し、且つ絶縁基板と同時焼成によって作製できるものであることが望ましい。かかる点で、絶縁基板は１０００℃以下で焼成可能であることが望まれ、例えば、１０００℃以下で焼成可能なガラス、またはガラスセラミックスが最も好適である。
【００３５】
また、ガラスまたはガラスセラミックスとしては、ホウケイ酸ガラス、ソーダ石灰ガラスなどのガラスや、これらのガラスにフィラー成分として、Ａｌ2 Ｏ3 、ＺｒＯ2 、ＳｉＯ2 、ＭｇＯ、ＣａＯ、ＡｌＮなどを配合したガラスセラミックス等が挙げられる。
【００３６】
また、かかる絶縁基板として４０〜４００℃における熱膨張係数が８〜２５ｐｐｍ／℃のガラスセラミック材料としては、Ｌｉ2 Ｏを５〜３０重量％含有する結晶性リチウム珪酸ガラスを２０〜８０体積％と、少なくともフォルステライトとクリストバライトとを含むフィラー成分８０〜２０体積％とからなる混合物を成形し、焼成したガラスセラミック焼結体が好適に使用される。
【００３７】
本発明によれば、結晶性リチウム珪酸ガラスを上記の範囲で配合することにより、１０００℃以下の温度で焼成でき、焼結後の焼結体のヤング率が２００ＧＰａ以下、熱膨張係数８ｐｐｍ／℃以上のガラスセラミックスを得ることができる。
【００３８】
かかるガラスセラミック材料について以下に具体的に説明する。
用いる結晶性リチウム珪酸ガラスとしては、Ｌｉ2 Ｏを５〜３０重量％の割合で含有するとともに、ＳｉＯ2 を６０〜８５重量％含み、Ｌｉ2 ＯとＳｉＯ2 の合量が６５〜９５重量％であり、残部がＡｌ2 Ｏ3 、アルカリ土類酸化物、アルカリ金属酸化物、ＺｎＯ、Ｐ2 Ｏ5 等から構成されるものが好適である。
【００３９】
この結晶性リチウム珪酸ガラスの軟化点は４２０〜４６０℃であることが望ましい。また、屈伏点は４００℃〜８００℃、特に４００〜６５０℃であることが成形用有機バインダーを効率的に除去できるとともに、銅との同時焼結性を高める点で望ましい。
【００４０】
一方、結晶性リチウム珪酸ガラスとともに配合されるフィラー成分としては、少なくともフォルステライト、クリストバライトを含むことが、熱膨張係数を前記範囲に制御する上で好適である。また、フィラーの種類によってヤング率や熱膨張係数を制御することも可能であって、その他のフィラー成分としては、クォーツ（ＳｉＯ2 ）、トリジマイト（ＳｉＯ2 ）、クリストバライト（ＳｉＯ2 ）、フォルステライト（２ＭｇＯ・ＳｉＯ2 ）、スピネル（ＭｇＯ・Ａｌ2 Ｏ3 ）、ウォラストナイト（ＣａＯ・ＳｉＯ2 ）、モンティセラナイト（ＣａＯ・ＭｇＯ・ＳｉＯ2 ）、ネフェリン（Ｎａ2 Ｏ・Ａｌ2 Ｏ3 ・ＳｉＯ2 ）、リチウムシリケート（Ｌｉ2 Ｏ・ＳｉＯ2 ）、ジオプサイド（ＣａＯ・ＭｇＯ・２ＳｉＯ2 ）、メルビナイト（３ＣａＯ・ＭｇＯ・２ＳｉＯ2 ）、アケルマイト（２ＣａＯ・ＭｇＯ・２ＳｉＯ2 ）、マグネシア（ＭｇＯ）、アルミナ（Ａｌ2 Ｏ3 ）、カーネギアイト（Ｎａ2 Ｏ・Ａｌ2 Ｏ3 ・２ＳｉＯ2 ）、エンスタタイト（ＭｇＯ・ＳｉＯ2 ）、ホウ酸マグネシウム（２ＭｇＯ・Ｂ2 Ｏ3 ）、セルシアン（ＢａＯ・Ａｌ2 Ｏ3 ・２ＳｉＯ2 ）、Ｂ2 Ｏ3 ・２ＭｇＯ・２ＳｉＯ2 、ガーナイト（ＺｎＯ・Ａｌ2 Ｏ3 ）、ペタライト（ＬｉＡｌＳｉ4 Ｏ10）が挙げられる。
【００４１】
この結晶性ガラスとフィラーとの混合物を用いて、配線基板を作製するには、適当な成形用有機樹脂バインダーを添加した後、所望の成形手段、例えば、ドクターブレード、圧延法、金型プレス等によりシート状に成形する。
【００４２】
そして、このシート状成形体の表面に銅や金などのメタライズペーストをスクリーン印刷法等によって印刷し、また、場合によっては、前記グリーンシートに適当な打ち抜き加工してスルーホールを形成し、このホール内にもメタライズペーストを充填する。そしてこれらのグリーンシートを複数枚積層し焼成する。
【００４３】
焼成にあたっては、まず、成形のために配合したバインダー成分を除去する。
【００４４】
バインダーの除去は、７００℃前後の大気雰囲気中で行われるが、配線導体としてＣｕを用いる場合には、水蒸気を含有する１００〜７００℃の窒素雰囲気中で行われる。この時、成形体の収縮開始温度は７００〜８５０℃程度であることが望ましく、かかる収縮開始温度がこれより低いとバインダーの除去が困難となるため、成形体中の結晶化ガラスの特性、特に屈伏点を前述したように制御することが必要となる。
【００４５】
焼成は、８５０℃〜１０５０℃の酸化性雰囲気中で行われ、これにより相対密度９０％以上まで緻密化される。この時の焼成温度が８５０℃より低いと緻密化することができず、１０５０℃を越えるとメタライズ配線層との同時焼成でメタライズ層が溶融してしまう。
【００４６】
このようにして作製された配線基板の絶縁基板を構成するガラスセラミック焼結体中には、フィラーとして添加したフォルステライトやクリストバライト等の結晶相や、これらフィラー成分に基づくエンスタタイト等の結晶相、さらには結晶性ガラスから析出したリチウムシリケート結晶相が存在する。その他、結晶性ガラスとフィラーとの反応により生成した結晶相も存在する場合がある。そして、これらの結晶相の粒界には、微量のガラス相が存在する場合もある。これらの熱膨張係数の大きい結晶相を析出させることにより、高熱膨張係数を有するガラスセラミック焼結体を作製することができる。
【００４７】
本発明によれば、上記のように、ガラス−エポキシ樹脂基板などのプリント基板からなる外部電気回路に対する配線基板の実装構造において、配線基板と外部電気回路基板間に発生する応力を低減し、その結果、その応力による配線基板の接続端子と外部電気回路の配線導体との接続不良が発生するのを防止することができ、これによって例えば、パッケージ内に収納された半導体素子と外部電気回路基板とを長期間にわたり正確に、且つ強固に電気的接続させることが可能となる。
【００４８】
【実施例】
実施例１
表１、２に示す絶縁基板を形成する各種セラミック材料について、表１、２の焼成条件で焼成して５×４×４０ｍｍの形状の焼結体を作製し、各焼結体について４０〜４００℃における熱膨張係数を測定し表１、２に示した。
【００４９】
また、表１、２に示す各種セラミック材料を用いて、表１、２の材質からなるメタライズ金属を含むペーストを塗布、およびスルーホールを形成し、また、基板の下面にスルーホールに接続する箇所にＣｕもしくはＷのメタライズからなる接続パッドを形成し、表１、２の条件でメタライズ配線層、スルーホール、電極パッドとともに同時焼成して配線基板を作製した。そして、接続パッドにＮｉメッキを施した後に、この電極パッドに高融点半田（Ｐｂ９０重量％−Ｓｎ１０重量％）からなるボール状接続端子を低融点半田（Ｐｂ４０重量％−Ｓｎ６０重量％）によって取り着けた。なお、接続端子は、１ｃｍ2 当たり３０端子の密度で図３（ａ）に示すように下面全体に形成した。また、接続端子における最大離間距離が１６ｍｍの１１６端子、および７１ｍｍの７３２端子が取着された配線基板を作製した。なお、配線基板の厚みはすべて１．６ｍｍとした。
【００５０】
一方、外部電気回路基板として、ガラス−エポキシ基板からなる４０〜４００℃における熱膨張係数が１３ｐｐｍ／℃の絶縁体の表面に銅箔からなる配線導体が形成されたプリント基板を準備した。
【００５１】
そして、上記の配線基板を上記プリント基板の上の配線導体とパッケージ用絶縁基板の接続端子が接続されるように位置合わせし、前記低融点半田を用いて配線基板をプリント基板表面に実装した。なお、この時のロウ付け高さＨを、ボール状端子の電極パッドへの半田による取付高さを変えることと、高融点半田からなるボールの径を変えて調整した。
【００５２】
（熱サイクル試験）
次に、上記のようにしてパッケージ基板をプリント基板表面に実装したものを大気の雰囲気にて−４０℃と１２５℃の各温度に制御した恒温槽に試験サンプルを１５分／１５分の保持を１サイクルとして最高１０００サイクル繰り返した。
【００５３】
そして、各サイクル毎にプリント基板の配線導体とパッケージ用基板との電気抵抗を測定し電気抵抗に変化が現れるまでのサイクル数を表１、２に示した。
【００５４】
【表１】
【表２】
表１、２より明らかなように、絶縁基板の最大長さＬ，外部電気回路基板との熱膨張係数差Δα、絶縁基板と外部電気回路基板間のロウ付け高さＨで関係づけられたＦ値が７１０以下の試料は、いずれも１０００サイクルまで抵抗変化は全く認められず、極めて安定で良好な電気的接続状態を維持できた。
【００５７】
実施例２
ガラスセラミック焼結体として、表３に示すように、リチウム珪酸ガラス（組成：７４重量％ＳｉＯ2 、１４重量％Ｌｉ2 Ｏ、４重量％Ａｌ2 Ｏ3 、２重量％Ｋ2 Ｏ、２重量％Ｐ2 Ｏ5 、２重量％Ｎａ2 Ｏ、２重量％ＺｎＯ、屈伏点４８０℃、４０〜４００℃における熱膨張係数１０．３ｐｐｍ／℃）とアルミナの体積比を変えて混合し、実施例１と同様にして成形し、脱バインダー処理し、焼成した。そして、上記のようにして得られた焼結体に対して実施例１と同様にして、熱膨張係数を確認した。
【００５８】
また、実施例１と同様にしてメタライズ配線層としてＣｕを用いて配線基板を作成し、これを実施例１と同じガラス−エポキシ基板に実装し、実装時の熱サイクル試験を行いプリント基板とパッケージ基板との電気抵抗の変化を調べた。
【００５９】
【表３】
表３より明らかなように、絶縁基板の最大長さＬ、外部電気回路基板との熱膨張係数差Δα、絶縁基板と外部電気回路基板間のロウづけ高さＨで関係づけられたＦ値が７１０以下の試料は、いずれも１０００サイクルまで抵抗変化は全く認められず、極めて安定で良好な電気的接続状態を維持できた。
【００６１】
実施例３
表４、５に示すようにリチウム珪酸ガラス（組成：７８重量％ＳｉＯ2 、１０重量％Ｌｉ2 Ｏ、４重量％Ａｌ2 Ｏ3 、４重量％Ｋ2 Ｏ、２重量％Ｐ2 Ｏ5 、２重量％Ｎａ2 Ｏ、屈伏点４８０℃、４０〜４００℃における熱膨張係数１０．３ｐｐｍ／℃）と、フィラーとしてフォルステライト、クリストバライト、ペタライト、ネフェリン、リチウムシリケートを用いて、それらのフィラーを表４、５の体積比率で混合し、実施例１と同様にして成形し、脱バインダー処理し焼成した。そして得られた焼結体に対して実施例１と同様にして、ヤング率、熱膨張係数を確認した。
【００６２】
また、実施例１と同様にグリーンシートを作成した後にＣｕメタライズペーストをスクリーン印刷法により配線パターンに塗布し、シートの所定箇所に基板の下面まで通過するスルーホールを形成しその中にもＣｕメタライズペーストを充填した。そして、実施例１と同様に、このグリーンシートを積層圧着、焼成し、パッケージ用の配線基板を作成し、このパッケージ用配線基板をプリント基板表面に実装し、実施例１と同様な方法で熱サイクル試験を行い、最高１０００サイクルまで行った。
【００６３】
【表４】
【表５】
表４、５より明らかなように、絶縁基板の最大長さＬ、外部電気回路基板との熱膨張係数差Δα、絶縁基板と外部電気回路基板間のロウづけ高さＨで関係づけられたＦ値が７１０以下の試料は、いずれも１０００サイクルまで抵抗変化は全く認められず、極めて安定で良好な電気的接続状態を維持できた。
【００６６】
【発明の効果】
以上詳述したように、本発明の配線基板の実装構造によれば、大型のセラミック配線基板を熱膨張係数が大きいプリント基板などの外部電気回路基板に実装した場合に、両者の熱膨張係数の差に起因する応力発生が小さく、配線基板と外部電気回路とを長期間にわたり正確、かつ強固に電気的接続させることが可能となり、配線基板の半導体回路素子の大型化による多端子化に十分対応できる信頼性の高い配線基板の実装構造を実現できる。
【図面の簡単な説明】
【図１】本発明におけるボールグリッドアレイ型の半導体素子収納用パッケージの実装構造を説明するための断面図である。
【図２】本発明における接続端子間の最大離間距離Ｌを説明するための図である。
【図３】本発明における実装部の拡大図であり、（ａ）は図１のパッケージの実装部、（ｂ）は他の接続端子構造における実装部である。
【符号の説明】
１ セラミック絶縁基板
２ 蓋体
３ メタライズ配線層
４ 接続端子
５ 半導体素子
６ キャビティ
７ 電極パッド
８ ボール状端子
９ 低融点半田
１０ 絶縁体
１１ 配線導体
１２ ロウ材
１３ 凹部
Ａ 配線基板
Ｂ 外部電気回路基板
Claims (6)
- セラミックス絶縁基板と、該絶縁基板に配設されたメタライズ配線層と、前記絶縁基板に取着され前記メタライズ配線層と電気的に接続された複数の接続端子とを具備する配線基板を、少なくとも有機樹脂を含む絶縁体の表面に配線導体が被着形成された外部電気回路基板上に載置し、前記配線基板の金属からなる接続端子と前記外部電気回路基板の配線導体とをボール状の端子を介してロウ付けして実装してなる配線基板の実装構造において、下記数１
［数１］
Ｆ＝Ｌ×Δα／Ｈ２
式中、Ｌ：前記絶縁基板に取着された複数の接続端子のうち、２つの接続端子間の最大離間距離（ｍｍ）
Δα：前記配線基板における前記絶縁基板と前記外部電気回路基板との４０〜４００℃における熱膨張係数差（ｐｐｍ／℃）
Ｈ：前記配線基板の外部電気回路基板とのロウ付け高さ（ｍｍ）
で表されるＦ値が７１０以下であることを特徴とする配線基板の実装構造。 - 前記配線基板における前記接続端子の最大離間距離が６ｍｍ以上であることを特徴とする請求項１記載の配線基板の実装構造。
- 前記絶縁基板の４０〜４００℃における熱膨張係数が８〜２５ｐｐｍ／℃であることを特徴とする請求項１記載の配線基板の実装構造。
- 前記絶縁基板が、ガラスセラミック焼結体からなることを特徴とする請求項３記載の配線基板の実装構造。
- 前記外部電気回路基板の４０〜４００℃における熱膨張係数が８〜２８ｐｐｍ／℃であることを特徴とする請求項１記載の配線基板の実装構造。
- 前記絶縁基板が、Ｌｉ２Ｏを５〜３０重量％含有するリチウム珪酸ガラス２０〜８０体積％と、フォルステライト、クリストバライトおよびクォーツの少なくとも１種を含むフィラー８０〜２０体積％とからなる混合物を成形し、焼成したものであることを特徴とする請求項４記載の配線基板の実装構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25882296A JP3740225B2 (ja) | 1996-09-30 | 1996-09-30 | 配線基板の実装構造 |
| US08/939,563 US6027791A (en) | 1996-09-30 | 1997-09-29 | Structure for mounting a wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25882296A JP3740225B2 (ja) | 1996-09-30 | 1996-09-30 | 配線基板の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107398A JPH10107398A (ja) | 1998-04-24 |
| JP3740225B2 true JP3740225B2 (ja) | 2006-02-01 |
Family
ID=17325529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25882296A Expired - Fee Related JP3740225B2 (ja) | 1996-09-30 | 1996-09-30 | 配線基板の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3740225B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6930395B2 (en) * | 2000-12-05 | 2005-08-16 | Matsushita Electric Industrial Co., Ltd. | Circuit substrate having improved connection reliability and a method for manufacturing the same |
| US7258549B2 (en) | 2004-02-20 | 2007-08-21 | Matsushita Electric Industrial Co., Ltd. | Connection member and mount assembly and production method of the same |
-
1996
- 1996-09-30 JP JP25882296A patent/JP3740225B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10107398A (ja) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6027791A (en) | Structure for mounting a wiring board | |
| JP3426926B2 (ja) | 配線基板およびその実装構造 | |
| JP3740225B2 (ja) | 配線基板の実装構造 | |
| JP3346693B2 (ja) | ガラス−セラミック焼結体およびそれを用いた配線基板 | |
| JP3347583B2 (ja) | 配線基板の実装構造 | |
| JP3732923B2 (ja) | 配線基板 | |
| JP3297567B2 (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
| JP3559407B2 (ja) | ガラスセラミック焼結体およびそれを用いた多層配線基板 | |
| JP3699571B2 (ja) | 配線基板およびその実装構造 | |
| JP3420447B2 (ja) | 配線基板の実装構造 | |
| JP3719834B2 (ja) | 低温焼成セラミックス | |
| JP3323074B2 (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 | |
| JP3323043B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3784221B2 (ja) | 配線基板およびその製造方法 | |
| JP3339999B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3210837B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3677468B2 (ja) | パッケージおよびその実装構造 | |
| JP2002324876A (ja) | 配線基板およびその実装構造 | |
| JP2002020162A (ja) | ガラスセラミック焼結体およびそれを用いた配線基板 | |
| JP3748315B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
| JP3314131B2 (ja) | 配線基板 | |
| JP3305579B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
| JP3934811B2 (ja) | 高熱膨張ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造 | |
| JP3193275B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3210844B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050513 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050607 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050722 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |