JP2002324876A - 配線基板およびその実装構造 - Google Patents
配線基板およびその実装構造Info
- Publication number
- JP2002324876A JP2002324876A JP2002019217A JP2002019217A JP2002324876A JP 2002324876 A JP2002324876 A JP 2002324876A JP 2002019217 A JP2002019217 A JP 2002019217A JP 2002019217 A JP2002019217 A JP 2002019217A JP 2002324876 A JP2002324876 A JP 2002324876A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- thermal expansion
- circuit board
- electric circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Compositions Of Oxide Ceramics (AREA)
Abstract
(57)【要約】
【課題】半導体素子収納用パッケージなどの配線基板を
ガラス−エポキシ樹脂等を絶縁体とする外部電気回路基
板に対して、強固に且つ長期にわたり安定した接続状態
を維持できる高信頼性の配線基板とその実装構造を提供
する。 【解決手段】少なくとも有機樹脂を含む絶縁体９の表面
に配線導体８が被着形成された４０〜４００℃の温度範
囲における熱膨張係数が１２０〜１６０×１０-7／℃の
外部電気回路基板Ｂ上に、配線基板Ａを載置し、配線基
板Ａの接続パッド３ａを配線導体８にロウ材を介して接
合することによって実装するにあたり、配線基板におけ
る絶縁基板１を、８５０〜１３００℃の温度で焼成さ
れ、４０〜４００℃における熱膨張係数が６０×１０-7
／℃以上の金属酸化物からなる結晶相が析出し、４０〜
４００℃の温度範囲における熱膨張係数が８０〜１８０
×１０ -7／℃のセラミック焼結体によって形成する。
ガラス−エポキシ樹脂等を絶縁体とする外部電気回路基
板に対して、強固に且つ長期にわたり安定した接続状態
を維持できる高信頼性の配線基板とその実装構造を提供
する。 【解決手段】少なくとも有機樹脂を含む絶縁体９の表面
に配線導体８が被着形成された４０〜４００℃の温度範
囲における熱膨張係数が１２０〜１６０×１０-7／℃の
外部電気回路基板Ｂ上に、配線基板Ａを載置し、配線基
板Ａの接続パッド３ａを配線導体８にロウ材を介して接
合することによって実装するにあたり、配線基板におけ
る絶縁基板１を、８５０〜１３００℃の温度で焼成さ
れ、４０〜４００℃における熱膨張係数が６０×１０-7
／℃以上の金属酸化物からなる結晶相が析出し、４０〜
４００℃の温度範囲における熱膨張係数が８０〜１８０
×１０ -7／℃のセラミック焼結体によって形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を収納
した半導体素子収納用パッケージ等に用いられる配線基
板とその外部電気回路基板への実装構造に関するもので
ある。
した半導体素子収納用パッケージ等に用いられる配線基
板とその外部電気回路基板への実装構造に関するもので
ある。
【０００２】
【従来技術】従来、半導体素子、特にＬＳＩ（大規模集
積回路素子）等の半導体集積回路素子を収容するための
半導体素子収納用パッケージは、一般にアルミナセラミ
ックス等の電気絶縁材料からなり、その上面中央部に半
導体素子を収容するための凹所を有する絶縁基板と、前
記絶縁基板の凹所周辺から導出されるタングステン、モ
リブデン等の高融点金属粉末から成る複数個のメタライ
ズ配線層と、前記絶縁基板の下面あるいは側面に形成さ
れ、メタライズ配線層が電気的に接続される複数個の接
続パッドと、所望により前記接続パッドにロウ付け取着
された接続端子と、蓋体とから構成されており、絶縁基
板の凹所底面に半導体素子をガラス、樹脂等から成る接
着剤を介して接着固定させ、半導体素子の各電極とメタ
ライズ配線層とをボンディングワイヤを介して電気的に
接続させるとともに絶縁基板上面に蓋体をガラス、樹脂
等の封止材を介して接合させ、絶縁基板と蓋体とから成
る容器内部に半導体素子を気密に封止することによって
製品としての半導体素子収納用パッケージとなる。
積回路素子）等の半導体集積回路素子を収容するための
半導体素子収納用パッケージは、一般にアルミナセラミ
ックス等の電気絶縁材料からなり、その上面中央部に半
導体素子を収容するための凹所を有する絶縁基板と、前
記絶縁基板の凹所周辺から導出されるタングステン、モ
リブデン等の高融点金属粉末から成る複数個のメタライ
ズ配線層と、前記絶縁基板の下面あるいは側面に形成さ
れ、メタライズ配線層が電気的に接続される複数個の接
続パッドと、所望により前記接続パッドにロウ付け取着
された接続端子と、蓋体とから構成されており、絶縁基
板の凹所底面に半導体素子をガラス、樹脂等から成る接
着剤を介して接着固定させ、半導体素子の各電極とメタ
ライズ配線層とをボンディングワイヤを介して電気的に
接続させるとともに絶縁基板上面に蓋体をガラス、樹脂
等の封止材を介して接合させ、絶縁基板と蓋体とから成
る容器内部に半導体素子を気密に封止することによって
製品としての半導体素子収納用パッケージとなる。
【０００３】また、かかる半導体素子収納用パッケージ
は、外部電気回路基板の配線導体と接続するには、半導
体素子収納用パッケージの前記絶縁基板に設けられた接
続端子と外部電気回路基板の配線導体とを半田等のロウ
材により電気的に接続することができる。
は、外部電気回路基板の配線導体と接続するには、半導
体素子収納用パッケージの前記絶縁基板に設けられた接
続端子と外部電気回路基板の配線導体とを半田等のロウ
材により電気的に接続することができる。
【０００４】一般に、半導体素子の集積度が高まるほ
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体素子収納用パッケージにお
ける端子数も増大することになる。ところが、電極数が
増大するに伴いパッケージ自体の寸法を大きくするにも
限界があり、より小型化を要求される以上、パッケージ
における端子の密度を高くすることが必要となる。
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体素子収納用パッケージにお
ける端子数も増大することになる。ところが、電極数が
増大するに伴いパッケージ自体の寸法を大きくするにも
限界があり、より小型化を要求される以上、パッケージ
における端子の密度を高くすることが必要となる。
【０００５】これまでのパッケージにおける端子の密度
を高めるための構造としては、パッケージの下面に接続
端子としてコバールなどの金属ピンを接続したピングリ
ッドアレイ（ＰＧＡ）が最も一般的であるが、最近で
は、パッケージの４つの側面に導出されたメタライズ配
線層にガルウイング状（Ｌ字状）の金属ピンが接続され
たタイプのクワッドフラットパッケージ（ＱＦＰ）、パ
ッケージの４つの側面に電極パッドを備えリードピンが
ないリードレスチップキャリア（ＬＣＣ）、さらに接続
端子を半田からなる球状端子により構成したボールグリ
ッドアレイ（ＢＧＡ）等があり、これらの中でもＢＧＡ
が最も高密度化が可能であると言われている。
を高めるための構造としては、パッケージの下面に接続
端子としてコバールなどの金属ピンを接続したピングリ
ッドアレイ（ＰＧＡ）が最も一般的であるが、最近で
は、パッケージの４つの側面に導出されたメタライズ配
線層にガルウイング状（Ｌ字状）の金属ピンが接続され
たタイプのクワッドフラットパッケージ（ＱＦＰ）、パ
ッケージの４つの側面に電極パッドを備えリードピンが
ないリードレスチップキャリア（ＬＣＣ）、さらに接続
端子を半田からなる球状端子により構成したボールグリ
ッドアレイ（ＢＧＡ）等があり、これらの中でもＢＧＡ
が最も高密度化が可能であると言われている。
【０００６】このボールグリッドアレイ（ＢＧＡ）で
は、接続パッドに半田などのロウ材からなる球状あるい
は柱状の端子をロウ付けした接続端子により構成し、こ
の接続端子を外部電気回路基板の配線導体上に載置当接
させ、しかる後、前記端子を約２５０〜４００℃の温度
で加熱溶融し、端子を配線導体に接合させることによっ
て外部電気回路基板上に実装することが行われている。
このような実装構造により、半導体素子収納用パッケー
ジの内部に収容されている半導体素子はその各電極がメ
タライズ配線層及び接続端子を介して外部電気回路基板
に電気的に接続される。
は、接続パッドに半田などのロウ材からなる球状あるい
は柱状の端子をロウ付けした接続端子により構成し、こ
の接続端子を外部電気回路基板の配線導体上に載置当接
させ、しかる後、前記端子を約２５０〜４００℃の温度
で加熱溶融し、端子を配線導体に接合させることによっ
て外部電気回路基板上に実装することが行われている。
このような実装構造により、半導体素子収納用パッケー
ジの内部に収容されている半導体素子はその各電極がメ
タライズ配線層及び接続端子を介して外部電気回路基板
に電気的に接続される。
【０００７】また、半導体素子収納用パッケージにおけ
る絶縁基板としては、その用途に応じてアルミナ、ムラ
イト、ガラス−セラミックスなどの焼結体からなる絶縁
材料が主として用いられている。
る絶縁基板としては、その用途に応じてアルミナ、ムラ
イト、ガラス−セラミックスなどの焼結体からなる絶縁
材料が主として用いられている。
【０００８】一方、外部電気回路基板としては、主とし
てガラス−エポキシ複合材料からなる絶縁体の表面にＣ
ｕ、Ａｇ、Ａｕなどからなる配線導体が被着形成された
ものが用いられている。
てガラス−エポキシ複合材料からなる絶縁体の表面にＣ
ｕ、Ａｇ、Ａｕなどからなる配線導体が被着形成された
ものが用いられている。
【０００９】
【発明が解決しようとする課題】これらのパッケージに
おける絶縁基板として使用されているアルミナ、ムライ
トなどのセラミックスは、２００ＭＰａ以上の高強度を
有し、しかもメタライズ配線層などとの多層化技術とし
て信頼性の高いことで有用ではあるが、その熱膨張係数
は約４０〜７０×１０-7／℃程度であるのに対して、パ
ッケージが実装される外部電気回路基板として最も多用
されているガラス−エポキシなどからなるプリント基板
の熱膨張係数は１２０〜１８０×１０-7／℃と非常に大
きい。
おける絶縁基板として使用されているアルミナ、ムライ
トなどのセラミックスは、２００ＭＰａ以上の高強度を
有し、しかもメタライズ配線層などとの多層化技術とし
て信頼性の高いことで有用ではあるが、その熱膨張係数
は約４０〜７０×１０-7／℃程度であるのに対して、パ
ッケージが実装される外部電気回路基板として最も多用
されているガラス−エポキシなどからなるプリント基板
の熱膨張係数は１２０〜１８０×１０-7／℃と非常に大
きい。
【００１０】そのため、半導体素子収納用パッケージの
内部に半導体集積回路素子を収容し、しかる後、プリン
ト基板などの外部電気回路基板に実装した場合、半導体
集積回路素子の作動時に発する熱が絶縁基板と外部電気
回路基板の両方に繰り返し印加されると前記絶縁基板と
外部電気回路基板との間に両者の熱膨張係数の相違に起
因する大きな熱応力が発生する。この熱応力は、パッケ
ージにおける端子数が３００以下の比較的少ない場合に
は、大きな影響はないが、端子数が３００を超え、パッ
ケージそのものが大型化するに従い、その影響が増大す
る傾向にある。
内部に半導体集積回路素子を収容し、しかる後、プリン
ト基板などの外部電気回路基板に実装した場合、半導体
集積回路素子の作動時に発する熱が絶縁基板と外部電気
回路基板の両方に繰り返し印加されると前記絶縁基板と
外部電気回路基板との間に両者の熱膨張係数の相違に起
因する大きな熱応力が発生する。この熱応力は、パッケ
ージにおける端子数が３００以下の比較的少ない場合に
は、大きな影響はないが、端子数が３００を超え、パッ
ケージそのものが大型化するに従い、その影響が増大す
る傾向にある。
【００１１】即ち、パッケージの作動および停止の繰り
返しにより熱応力が繰り返し印加されると、この熱応力
が絶縁基板下面の接続パッドの外周部、及び外部電気回
路基板の配線導体と端子との接合界面に作用し、その結
果、接続パッドが絶縁基板より剥離したり、端子が配線
導体より剥離したりし、半導体素子収納用パッケージの
接続端子を外部電気回路基板の配線導体に長期にわたり
安定に電気的接続させることができないという欠点を有
していた。
返しにより熱応力が繰り返し印加されると、この熱応力
が絶縁基板下面の接続パッドの外周部、及び外部電気回
路基板の配線導体と端子との接合界面に作用し、その結
果、接続パッドが絶縁基板より剥離したり、端子が配線
導体より剥離したりし、半導体素子収納用パッケージの
接続端子を外部電気回路基板の配線導体に長期にわたり
安定に電気的接続させることができないという欠点を有
していた。
【００１２】従って、本発明は、上記欠点を解消すべ
く、半導体素子収納用パッケージなどの配線基板をガラ
ス−エポキシ樹脂等を絶縁体とする外部電気回路基板に
対して、強固に且つ長期にわたり安定した接続状態を維
持できる高信頼性の配線基板とその実装構造を提供する
ことを目的とするものである。
く、半導体素子収納用パッケージなどの配線基板をガラ
ス−エポキシ樹脂等を絶縁体とする外部電気回路基板に
対して、強固に且つ長期にわたり安定した接続状態を維
持できる高信頼性の配線基板とその実装構造を提供する
ことを目的とするものである。
【００１３】
【課題を解決するための手段】本発明の配線基板は、絶
縁基板と、該絶縁基板の下面または側面に外部電気回路
基板との接続のために形成された接続パッドと、メタラ
イズ配線層とを具備してなる配線基板において、前記絶
縁基板が、８５０〜１３００℃の温度で焼成されたもの
であり、４０〜４００℃における熱膨張係数が６０×１
０-7／℃以上の金属酸化物からなる結晶相が析出し、４
０〜４００℃の温度範囲における熱膨張係数が８０〜１
８０×１０-7／℃のセラミック焼結体からなることを特
徴とするものである。
縁基板と、該絶縁基板の下面または側面に外部電気回路
基板との接続のために形成された接続パッドと、メタラ
イズ配線層とを具備してなる配線基板において、前記絶
縁基板が、８５０〜１３００℃の温度で焼成されたもの
であり、４０〜４００℃における熱膨張係数が６０×１
０-7／℃以上の金属酸化物からなる結晶相が析出し、４
０〜４００℃の温度範囲における熱膨張係数が８０〜１
８０×１０-7／℃のセラミック焼結体からなることを特
徴とするものである。
【００１４】なお、上記配線基板においては、前記接続
パッドに半田からなる接続端子が取着されており、前記
接続パッドに高融点半田の球状もしくは柱状端子からな
る接続端子が低融点半田によってロウ付けされてなるこ
とを特徴とし、さらに具体的にはＢＧＡ型またはＬＣＣ
型の配線基板であることを特徴とするものである。
パッドに半田からなる接続端子が取着されており、前記
接続パッドに高融点半田の球状もしくは柱状端子からな
る接続端子が低融点半田によってロウ付けされてなるこ
とを特徴とし、さらに具体的にはＢＧＡ型またはＬＣＣ
型の配線基板であることを特徴とするものである。
【００１５】なお、本発明の配線基板の実装構造は、少
なくとも有機樹脂を含む絶縁体の表面に配線導体が被着
形成された４０〜４００℃の温度範囲における熱膨張係
数が１２０〜１６０×１０-7／℃の外部電気回路基板上
に、上記の配線基板を載置し、前記配線基板の前記接続
パッドを前記配線導体にロウ材を介して接合することに
よって実装してなることを特徴とするものである。
なくとも有機樹脂を含む絶縁体の表面に配線導体が被着
形成された４０〜４００℃の温度範囲における熱膨張係
数が１２０〜１６０×１０-7／℃の外部電気回路基板上
に、上記の配線基板を載置し、前記配線基板の前記接続
パッドを前記配線導体にロウ材を介して接合することに
よって実装してなることを特徴とするものである。
【００１６】
【作用】本発明では、ガラス−エポキシ基板などのプリ
ント基板からなる外部電気回路に対して実装される半導
体素子収納用パッケージ等の配線基板における絶縁基板
として４０〜４００℃の温度範囲における熱膨張係数が
８０〜１８０×１０-7／℃のセラミック焼結体を用いる
ことにより、絶縁基板と外部電気回路基板との間に両者
の熱膨張係数の差が小さくなり、その結果、絶縁基板と
外部電気回路基板の熱膨張係数の相違に起因する熱応力
によって接続端子と外部電気回路の配線導体とが接続不
良を起こすことがなく、これによっても容器内部に収容
する半導体素子と外部電気回路基板とを長期間にわたり
正確に且つ強固に電気的接続させることが可能となる。
ント基板からなる外部電気回路に対して実装される半導
体素子収納用パッケージ等の配線基板における絶縁基板
として４０〜４００℃の温度範囲における熱膨張係数が
８０〜１８０×１０-7／℃のセラミック焼結体を用いる
ことにより、絶縁基板と外部電気回路基板との間に両者
の熱膨張係数の差が小さくなり、その結果、絶縁基板と
外部電気回路基板の熱膨張係数の相違に起因する熱応力
によって接続端子と外部電気回路の配線導体とが接続不
良を起こすことがなく、これによっても容器内部に収容
する半導体素子と外部電気回路基板とを長期間にわたり
正確に且つ強固に電気的接続させることが可能となる。
【００１７】また、絶縁基板として、８５０〜１３００
℃の温度で焼成して形成されることによって、Ｃｕ、Ａ
ｇ、Ｎｉなどによってメタライズ配線層を形成すること
ができる。また、４０〜４００℃の温度範囲における熱
膨張係数が６０×１０-7／℃以上の金属酸化物からなる
結晶相の析出量を制御することにより、熱膨張係数を８
０〜１８０×１０-7／℃の範囲で容易に制御することが
できる。
℃の温度で焼成して形成されることによって、Ｃｕ、Ａ
ｇ、Ｎｉなどによってメタライズ配線層を形成すること
ができる。また、４０〜４００℃の温度範囲における熱
膨張係数が６０×１０-7／℃以上の金属酸化物からなる
結晶相の析出量を制御することにより、熱膨張係数を８
０〜１８０×１０-7／℃の範囲で容易に制御することが
できる。
【００１８】
【発明の実施の形態】以下、本発明の配線基板の一実施
例を示す添付図面に基づき詳細に説明する。図１及び図
３は、ＢＧＡ型半導体素子収納用パッケージの実装構造
の一実施例を示し、Ａは半導体素子収納用パッケージ、
Ｂは外部電気回路基板である。
例を示す添付図面に基づき詳細に説明する。図１及び図
３は、ＢＧＡ型半導体素子収納用パッケージの実装構造
の一実施例を示し、Ａは半導体素子収納用パッケージ、
Ｂは外部電気回路基板である。
【００１９】半導体素子収納用パッケージＡは、絶縁基
板１と蓋体２とメタライズ配線層３と端子４およびパッ
ケージの内部に収納される半導体素子５により構成さ
れ、絶縁基板１及び蓋体２は半導体素子５を内部に気密
に収容するための容器６を構成する。つまり、絶縁基板
１は上面中央部に半導体素子５が載置収容される凹部１
ａが設けてあり、凹部１ａ底面には半導体素子５はガラ
ス、樹脂等の接着剤を介して接着固定される。
板１と蓋体２とメタライズ配線層３と端子４およびパッ
ケージの内部に収納される半導体素子５により構成さ
れ、絶縁基板１及び蓋体２は半導体素子５を内部に気密
に収容するための容器６を構成する。つまり、絶縁基板
１は上面中央部に半導体素子５が載置収容される凹部１
ａが設けてあり、凹部１ａ底面には半導体素子５はガラ
ス、樹脂等の接着剤を介して接着固定される。
【００２０】また、絶縁基板１には半導体素子５が載置
収容される凹部１ａの周辺から下面にかけて複数個のメ
タライズ配線層３が被着形成されており、更に絶縁基板
１の下面には図２に示すように多数の凹部１ｂが設けら
れており、凹部１ｂの底面にはメタライズ配線層３と電
気的に接続された接続パッド３ａが被着形成されてい
る。この接続パッド３ａの表面には半田（錫−鉛合金）
などのロウ材から成る突起状端子４が外部電気回路基板
への接続端子４として取着されている。この突起状端子
４の取付方法としては、球状もしくは柱状のロウ材を接
続パッド３ａに並べる方法と、スクリーン印刷法により
ロウ材を接続パッド上に印刷する方法がある。
収容される凹部１ａの周辺から下面にかけて複数個のメ
タライズ配線層３が被着形成されており、更に絶縁基板
１の下面には図２に示すように多数の凹部１ｂが設けら
れており、凹部１ｂの底面にはメタライズ配線層３と電
気的に接続された接続パッド３ａが被着形成されてい
る。この接続パッド３ａの表面には半田（錫−鉛合金）
などのロウ材から成る突起状端子４が外部電気回路基板
への接続端子４として取着されている。この突起状端子
４の取付方法としては、球状もしくは柱状のロウ材を接
続パッド３ａに並べる方法と、スクリーン印刷法により
ロウ材を接続パッド上に印刷する方法がある。
【００２１】この接続パッド３ａに取着されている接続
端子４は絶縁基板１の下面に突出部４ａを有しており、
半導体素子５の各電極が接続されている接続パッド３ａ
を外部電気回路基板Ｂの配線導体８に接続させるととも
に半導体素子収納用パッケージＡを外部電気回路基板Ｂ
上に実装させる作用を為す。
端子４は絶縁基板１の下面に突出部４ａを有しており、
半導体素子５の各電極が接続されている接続パッド３ａ
を外部電気回路基板Ｂの配線導体８に接続させるととも
に半導体素子収納用パッケージＡを外部電気回路基板Ｂ
上に実装させる作用を為す。
【００２２】なお、接続パッド３ａと電気的に接続され
たメタライズ配線層３は、半導体素子５の各電極とボン
ディングワイヤ７を介して電気的に接続されることによ
り、半導体素子５の電極は、接続パッド３ａと電気的に
接続されることになる。なお、外部電気回路基板Ｂは、
絶縁体９の表面に配線導体８が形成されている。
たメタライズ配線層３は、半導体素子５の各電極とボン
ディングワイヤ７を介して電気的に接続されることによ
り、半導体素子５の電極は、接続パッド３ａと電気的に
接続されることになる。なお、外部電気回路基板Ｂは、
絶縁体９の表面に配線導体８が形成されている。
【００２３】一方、外部電気回路基板Ｂは、絶縁体９と
配線導体８により構成されており、絶縁体９を少なくと
も有機樹脂を含む材料からなるプリント基板からなる。
具体的には、ガラス−エポキシ系複合材料などのような
４０〜４００℃における線熱膨張係数が１２０〜１６０
×１０-7／℃の絶縁材料からなる。また、この外部電気
回路基板Ｂの表面に形成される配線導体８は、絶縁体９
との線熱膨張係数の整合性と、良電気伝導性の点で通常
Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｄ−Ｓｎなどの金属導体か
らなる。
配線導体８により構成されており、絶縁体９を少なくと
も有機樹脂を含む材料からなるプリント基板からなる。
具体的には、ガラス−エポキシ系複合材料などのような
４０〜４００℃における線熱膨張係数が１２０〜１６０
×１０-7／℃の絶縁材料からなる。また、この外部電気
回路基板Ｂの表面に形成される配線導体８は、絶縁体９
との線熱膨張係数の整合性と、良電気伝導性の点で通常
Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｄ−Ｓｎなどの金属導体か
らなる。
【００２４】半導体素子収納用パッケージＡを外部電気
回路基板Ｂに実装するには、パッケージＡの絶縁基板１
下面の接続パッド３ａに取着されている半田から成る突
起状端子４を外部電気回路基板Ｂの配線導体８上に載置
当接させ、しかる後、約２５０〜４００℃の温度で加熱
することにより、半田などのロウ材からなる突起状端子
４自体が溶融し、端子４を配線導体８に接合させること
によって外部電気回路基板Ｂ上に実装される。この時、
配線導体８の表面には端子４とのロウ材による接続を容
易に行うためにロウ材が被着形成されていることが望ま
しい。
回路基板Ｂに実装するには、パッケージＡの絶縁基板１
下面の接続パッド３ａに取着されている半田から成る突
起状端子４を外部電気回路基板Ｂの配線導体８上に載置
当接させ、しかる後、約２５０〜４００℃の温度で加熱
することにより、半田などのロウ材からなる突起状端子
４自体が溶融し、端子４を配線導体８に接合させること
によって外部電気回路基板Ｂ上に実装される。この時、
配線導体８の表面には端子４とのロウ材による接続を容
易に行うためにロウ材が被着形成されていることが望ま
しい。
【００２５】また、他の例として、図３に示すように前
記接続端子として、接続パッド３ａに対して高融点材料
からなる球状端子１０を低融点ロウ材１１によりロウ付
けしたものが適用できる。この高融点材料は、ロウ付け
に使用される低融点ロウ材よりも高融点であることが必
要で、ロウ付け用ロウ材が例えばＰｂ４０重量％−Ｓｎ
６０重量％の低融点の半田からなる場合、球状端子は例
えばＰｂ９０重量％−Ｓｎ１０重量％の高融点半田や、
Ｃｕ、Ａｇ、Ｎｉ、Ａｌ、Ａｕ、Ｐｔ、Ｆｅなどの金属
により構成される。
記接続端子として、接続パッド３ａに対して高融点材料
からなる球状端子１０を低融点ロウ材１１によりロウ付
けしたものが適用できる。この高融点材料は、ロウ付け
に使用される低融点ロウ材よりも高融点であることが必
要で、ロウ付け用ロウ材が例えばＰｂ４０重量％−Ｓｎ
６０重量％の低融点の半田からなる場合、球状端子は例
えばＰｂ９０重量％−Ｓｎ１０重量％の高融点半田や、
Ｃｕ、Ａｇ、Ｎｉ、Ａｌ、Ａｕ、Ｐｔ、Ｆｅなどの金属
により構成される。
【００２６】かかる構成においてはパッケージＡの絶縁
基板１下面の接続パッド３ａに取着されている球状端子
１０を外部電気回路基板Ｂの配線導体８上に載置当接さ
せ、しかる後、球状端子１０を半田などのロウ材１２に
より配線導体８に接着させて外部電気回路基板Ｂ上に実
装することができる。また、低融点のロウ材としてＡｕ
−Ｓｎ合金を用いて接続端子を外部電気回路基板に接続
してもよく、さらに上記球状端子に代わりに柱状の端子
を用いてもよい。
基板１下面の接続パッド３ａに取着されている球状端子
１０を外部電気回路基板Ｂの配線導体８上に載置当接さ
せ、しかる後、球状端子１０を半田などのロウ材１２に
より配線導体８に接着させて外部電気回路基板Ｂ上に実
装することができる。また、低融点のロウ材としてＡｕ
−Ｓｎ合金を用いて接続端子を外部電気回路基板に接続
してもよく、さらに上記球状端子に代わりに柱状の端子
を用いてもよい。
【００２７】次に、図４にリードレスチップキャリア
（ＬＣＣ）型パッケージＣの外部電気回路基板Ｂへの実
装構造について説明する。なお、図４において、図１と
同一部材については同一の符号を付与した。図４におけ
るパッケージＣでは、半導体素子５の電極と個々に接続
されたメタライズ配線層３が絶縁基板１の４の側面に導
出され、側面に導出されたメタライズ配線層３が接続端
子４を構成している。また、このパッケージＣによれ
ば、電磁波障害を防止するために、半導体素子５を収納
する凹部１ａにエポキシ樹脂等が充填され、また凹部は
導電性樹脂からなる蓋体１３により密閉されている。ま
た、パッケージＣの底面にはアースのための導電層１４
が形成されている。
（ＬＣＣ）型パッケージＣの外部電気回路基板Ｂへの実
装構造について説明する。なお、図４において、図１と
同一部材については同一の符号を付与した。図４におけ
るパッケージＣでは、半導体素子５の電極と個々に接続
されたメタライズ配線層３が絶縁基板１の４の側面に導
出され、側面に導出されたメタライズ配線層３が接続端
子４を構成している。また、このパッケージＣによれ
ば、電磁波障害を防止するために、半導体素子５を収納
する凹部１ａにエポキシ樹脂等が充填され、また凹部は
導電性樹脂からなる蓋体１３により密閉されている。ま
た、パッケージＣの底面にはアースのための導電層１４
が形成されている。
【００２８】このパッケージＣを外部電気回路基板Ｂに
実装するには、パッケージＣの絶縁基板１側面の接続端
子４を外部電気回路基板Ｂの配線導体８上に載置当接さ
せてロウ材等により電気的に接続する。この時、接続端
子４は配線導体８の表面にはロウ材による接続を容易に
行うためでそれぞれロウ材が被着されていることが望ま
しい。
実装するには、パッケージＣの絶縁基板１側面の接続端
子４を外部電気回路基板Ｂの配線導体８上に載置当接さ
せてロウ材等により電気的に接続する。この時、接続端
子４は配線導体８の表面にはロウ材による接続を容易に
行うためでそれぞれロウ材が被着されていることが望ま
しい。
【００２９】本発明によれば、このような外部電気回路
基板Ｂの表面に実装される半導体素子収納用パッケージ
として、その絶縁基板１が、セラミック焼結体からな
り、且つ４０〜４００℃の温度範囲における熱膨張係数
が８０〜１８０×１０-7／℃、特に９０〜１４０×１０
-7／℃であることが重要である。これは、前述した外部
電気回路基板Ｂとの熱膨張係数差により熱応力の発生を
緩和し、外部電気回路基板ＢとパッケージＡとの電気的
接続状態を長期にわたり良好な状態に維持するために重
要であり、この熱膨張係数が８０×１０-7／℃より小さ
いか、あるいは１８０×１０-7／℃より大きいと、いず
れも熱膨張差に起因する熱応力が大きくなり、外部電気
回路基板ＢとパッケージＡとの電気的接続状態が悪化す
ることを防止することができない。
基板Ｂの表面に実装される半導体素子収納用パッケージ
として、その絶縁基板１が、セラミック焼結体からな
り、且つ４０〜４００℃の温度範囲における熱膨張係数
が８０〜１８０×１０-7／℃、特に９０〜１４０×１０
-7／℃であることが重要である。これは、前述した外部
電気回路基板Ｂとの熱膨張係数差により熱応力の発生を
緩和し、外部電気回路基板ＢとパッケージＡとの電気的
接続状態を長期にわたり良好な状態に維持するために重
要であり、この熱膨張係数が８０×１０-7／℃より小さ
いか、あるいは１８０×１０-7／℃より大きいと、いず
れも熱膨張差に起因する熱応力が大きくなり、外部電気
回路基板ＢとパッケージＡとの電気的接続状態が悪化す
ることを防止することができない。
【００３０】なお、絶縁基板の熱膨張係数が８０〜１８
０×１０-7／℃と大きくなるに伴い、Ｓｉを基板とする
半導体素子５との熱膨張差が逆に大きくなってしまう。
そのため、接着材としては、半導体素子５が熱膨張差に
より剥離しないように半導体素子５の絶縁基板１への接
着材を適宜選択することが必要である。望ましくは、そ
の熱膨張差を緩衝可能な可撓性の材料により接着するこ
とが望ましく、例えば、エポキシ系、ポリイミド系など
の有機系接着材や、場合によってはこれにＡｇなどの金
属を配合したものが好適に使用される。
０×１０-7／℃と大きくなるに伴い、Ｓｉを基板とする
半導体素子５との熱膨張差が逆に大きくなってしまう。
そのため、接着材としては、半導体素子５が熱膨張差に
より剥離しないように半導体素子５の絶縁基板１への接
着材を適宜選択することが必要である。望ましくは、そ
の熱膨張差を緩衝可能な可撓性の材料により接着するこ
とが望ましく、例えば、エポキシ系、ポリイミド系など
の有機系接着材や、場合によってはこれにＡｇなどの金
属を配合したものが好適に使用される。
【００３１】このような高熱膨張係数を有するセラミッ
ク焼結体としては、本発明では、８５０〜１３００℃で
焼成可能で、４０〜４００℃における熱膨張係数が６０
×１０-7／℃以上の金属酸化物からなる結晶相が析出し
たものである。
ク焼結体としては、本発明では、８５０〜１３００℃で
焼成可能で、４０〜４００℃における熱膨張係数が６０
×１０-7／℃以上の金属酸化物からなる結晶相が析出し
たものである。
【００３２】例えば、いわゆるガラス質焼結体あるいは
ガラス−セラミック焼結体が挙げられ、ガラス形成成分
として、それ自体高熱膨張を有する化合物を添加して焼
結体中の結晶相として高熱膨張係数を有する結晶相を析
出させて熱膨張係数を制御することができる。
ガラス−セラミック焼結体が挙げられ、ガラス形成成分
として、それ自体高熱膨張を有する化合物を添加して焼
結体中の結晶相として高熱膨張係数を有する結晶相を析
出させて熱膨張係数を制御することができる。
【００３３】これら焼結体の組成としては、ＳｉＯ2を
必須成分として、その他の成分がＬｉ、Ｎａなどのアル
カリ金属の酸化物、Ｃａ、Ｂａ、Ｓｒ、Ｍｇなどのアル
カリ土類金属の酸化物、Ａｌ、Ｚｎ、Ｐｂ、Ｔｉ、Ｚ
ｒ、ＰおよびＢの群から選ばれる少なくとも１種の酸化
物の組み合わせからなる。
必須成分として、その他の成分がＬｉ、Ｎａなどのアル
カリ金属の酸化物、Ｃａ、Ｂａ、Ｓｒ、Ｍｇなどのアル
カリ土類金属の酸化物、Ａｌ、Ｚｎ、Ｐｂ、Ｔｉ、Ｚ
ｒ、ＰおよびＢの群から選ばれる少なくとも１種の酸化
物の組み合わせからなる。
【００３４】かかる焼結体中に析出させる高熱膨張を有
する結晶相としては、具体的には４０〜４００℃におけ
る熱膨張係数が６０×１０-7／℃以上の結晶相として、
クリストバライト（ＳｉＯ2）、クォーツ（ＳｉＯ2）、
トリジマイト（ＳｉＯ2）、フォルステライト（２Ｍｇ
Ｏ・ＳｉＯ2）、スピネル（ＭｇＯ・Ａｌ2Ｏ3）、ウォ
ラストナイト（ＣａＯ・ＳｉＯ2）、モンティセラナイ
ト（ＣａＯ・ＭｇＯ・ＳｉＯ2）、ネフェリン（Ｎａ2Ｏ
・Ａｌ2Ｏ3・ＳｉＯ2）、リチウムシリケート（Ｌｉ2Ｏ
・ＳｉＯ2）、ジオプサイド（ＣａＯ・ＭｇＯ・２Ｓｉ
Ｏ2）、メルビナイト（３ＣａＯ・ＭｇＯ・２Ｓｉ
Ｏ2）、アケルマナイト（２ＣａＯ・ＭｇＯ・２Ｓｉ
Ｏ2）、マグネシア（ＭｇＯ）、アルミナ（Ａｌ
2Ｏ3）、カーネギナイト（Ｎａ2Ｏ・Ａｌ2Ｏ3・２Ｓｉ
Ｏ2）、エンスタタイト（ＭｇＯ・ＳｉＯ2）、
ホウ酸マグネシウム（２ＭｇＯ・Ｂ2Ｏ3）、セルシアン
（ＢａＯ・Ａｌ2Ｏ3・２ＳｉＯ2）、Ｂ2Ｏ3・２ＭｇＯ
・２ＳｉＯ2の群から選ばれる少なくとも１種以上が析
出した焼結体が挙げられる。特に８０×１０-7／℃以上
の結晶相が良い。
する結晶相としては、具体的には４０〜４００℃におけ
る熱膨張係数が６０×１０-7／℃以上の結晶相として、
クリストバライト（ＳｉＯ2）、クォーツ（ＳｉＯ2）、
トリジマイト（ＳｉＯ2）、フォルステライト（２Ｍｇ
Ｏ・ＳｉＯ2）、スピネル（ＭｇＯ・Ａｌ2Ｏ3）、ウォ
ラストナイト（ＣａＯ・ＳｉＯ2）、モンティセラナイ
ト（ＣａＯ・ＭｇＯ・ＳｉＯ2）、ネフェリン（Ｎａ2Ｏ
・Ａｌ2Ｏ3・ＳｉＯ2）、リチウムシリケート（Ｌｉ2Ｏ
・ＳｉＯ2）、ジオプサイド（ＣａＯ・ＭｇＯ・２Ｓｉ
Ｏ2）、メルビナイト（３ＣａＯ・ＭｇＯ・２Ｓｉ
Ｏ2）、アケルマナイト（２ＣａＯ・ＭｇＯ・２Ｓｉ
Ｏ2）、マグネシア（ＭｇＯ）、アルミナ（Ａｌ
2Ｏ3）、カーネギナイト（Ｎａ2Ｏ・Ａｌ2Ｏ3・２Ｓｉ
Ｏ2）、エンスタタイト（ＭｇＯ・ＳｉＯ2）、
ホウ酸マグネシウム（２ＭｇＯ・Ｂ2Ｏ3）、セルシアン
（ＢａＯ・Ａｌ2Ｏ3・２ＳｉＯ2）、Ｂ2Ｏ3・２ＭｇＯ
・２ＳｉＯ2の群から選ばれる少なくとも１種以上が析
出した焼結体が挙げられる。特に８０×１０-7／℃以上
の結晶相が良い。
【００３５】また、パッケージＡの絶縁基板１内に配設
されたメタライズ配線層としては、Ｃｕ、Ａｇ、Ｎｉ、
Ｐｄ、Ａｕのうちの１種以上により構成することができ
る。
されたメタライズ配線層としては、Ｃｕ、Ａｇ、Ｎｉ、
Ｐｄ、Ａｕのうちの１種以上により構成することができ
る。
【００３６】このようなパッケージＡを製造する方法と
しては、絶縁基板を構成するための原料粉末に適当な有
機バインダー、可塑剤、溶剤を添加混合して泥漿物を作
るとともに該泥漿物をドクターブレード法やカレンダー
ロール法を採用することによってグリーンシート（生シ
ート）と作製する。そして、メタライズ配線層３及び接
続パッド３ａとして、適当な金属粉末に有機バインダ
ー、可塑剤、溶剤を添加混合して得た金属ペーストを前
記グリーンシートに周知のスクリーン印刷法により所定
パターンに印刷塗布する。また、場合によっては、前記
グリーンシートに適当な打ち抜き加工してスルーホール
を形成し、このホール内にもメタライズペーストを充填
する。そしてこれらのグリーンシートを複数枚積層し、
グリーンシートとメタライズとを同時に焼成することに
より多層構造のパッケージを得ることができる。
しては、絶縁基板を構成するための原料粉末に適当な有
機バインダー、可塑剤、溶剤を添加混合して泥漿物を作
るとともに該泥漿物をドクターブレード法やカレンダー
ロール法を採用することによってグリーンシート（生シ
ート）と作製する。そして、メタライズ配線層３及び接
続パッド３ａとして、適当な金属粉末に有機バインダ
ー、可塑剤、溶剤を添加混合して得た金属ペーストを前
記グリーンシートに周知のスクリーン印刷法により所定
パターンに印刷塗布する。また、場合によっては、前記
グリーンシートに適当な打ち抜き加工してスルーホール
を形成し、このホール内にもメタライズペーストを充填
する。そしてこれらのグリーンシートを複数枚積層し、
グリーンシートとメタライズとを同時に焼成することに
より多層構造のパッケージを得ることができる。
【００３７】このように同時焼成する場合、用いるメタ
ライズ配線層３の種類により絶縁基板１の材質を同時に
焼成できるように制御することが必要である。例えば、
メタライズ配線層３をＣｕ、Ａｇ、Ｎｉなどにより構成
する場合には、８５０〜１３００℃の低温で焼成できる
ような、例えばＳｉＯ2−ＭｇＯ、ＳｉＯ2−Ａｌ2Ｏ3−
Ｎａ2Ｏ、ＳｉＯ2−ＭｇＯ−ＣａＯ、ＳｉＯ2−Ａｌ2Ｏ
3−Ｌｉ2Ｏ、ＳｉＯ2−ＭｇＯ−Ｌｉ2Ｏ、ＳｉＯ2−Ｚ
ｎＯ−Ｌｉ2Ｏ、ＳｉＯ2−ＭｇＯ−ＢａＯ、ＳｉＯ2−
ＢａＯ−Ａｌ2Ｏ3−Ｂ2Ｏ3、ＳｉＯ2−Ｎａ2Ｏ−Ｐ2Ｏ5
−ＣａＯ、ＳｉＯ2−Ｎａ2Ｏ−Ａｌ2Ｏ3−Ｐ2Ｏ5−Ｚｎ
Ｏ、ＳｉＯ2−ＢａＯ−Ａｌ2Ｏ3−ＭｇＯ−ＴｉＯ2−Ｚ
ｒＯ2、ＳｉＯ2−Ａｌ2Ｏ3−ＢａＯ−Ｎａ2Ｏ等の組成
物が望ましい。
ライズ配線層３の種類により絶縁基板１の材質を同時に
焼成できるように制御することが必要である。例えば、
メタライズ配線層３をＣｕ、Ａｇ、Ｎｉなどにより構成
する場合には、８５０〜１３００℃の低温で焼成できる
ような、例えばＳｉＯ2−ＭｇＯ、ＳｉＯ2−Ａｌ2Ｏ3−
Ｎａ2Ｏ、ＳｉＯ2−ＭｇＯ−ＣａＯ、ＳｉＯ2−Ａｌ2Ｏ
3−Ｌｉ2Ｏ、ＳｉＯ2−ＭｇＯ−Ｌｉ2Ｏ、ＳｉＯ2−Ｚ
ｎＯ−Ｌｉ2Ｏ、ＳｉＯ2−ＭｇＯ−ＢａＯ、ＳｉＯ2−
ＢａＯ−Ａｌ2Ｏ3−Ｂ2Ｏ3、ＳｉＯ2−Ｎａ2Ｏ−Ｐ2Ｏ5
−ＣａＯ、ＳｉＯ2−Ｎａ2Ｏ−Ａｌ2Ｏ3−Ｐ2Ｏ5−Ｚｎ
Ｏ、ＳｉＯ2−ＢａＯ−Ａｌ2Ｏ3−ＭｇＯ−ＴｉＯ2−Ｚ
ｒＯ2、ＳｉＯ2−Ａｌ2Ｏ3−ＢａＯ−Ｎａ2Ｏ等の組成
物が望ましい。
【００３８】
【実施例】原料として、ＢａＣＯ3、ＳｉＯ2、Ｂ2Ｏ3、
ＭｇＯ、ＺｒＯ2、Ｌｉ2Ｏ、ＣａＣＯ3を用いて、表１
の組成になるように秤量混合した。この混合物を８５０
〜９５０℃で仮焼し、粉砕後、有機バインダーを添加し
て十分に混合した後、１軸プレス法により３．５×３．
５×１５ｍｍの形状の成形体を作製し、この成形体を大
気の雰囲気中で９００〜１０００℃で焼成して焼結体を
作製した。
ＭｇＯ、ＺｒＯ2、Ｌｉ2Ｏ、ＣａＣＯ3を用いて、表１
の組成になるように秤量混合した。この混合物を８５０
〜９５０℃で仮焼し、粉砕後、有機バインダーを添加し
て十分に混合した後、１軸プレス法により３．５×３．
５×１５ｍｍの形状の成形体を作製し、この成形体を大
気の雰囲気中で９００〜１０００℃で焼成して焼結体を
作製した。
【００３９】次に、上記のようにして得られた焼結体に
対して結晶相をＸ線回折測定により同定した。さらに４
０〜４００℃の熱膨張係数を測定し表２に示した。ま
た、焼結体を直径６０ｍｍ、厚さ２ｍｍに加工し、ＪＩ
ＳＣ２１４１の手法で比誘電率を求めた。測定はＱメー
タ（Ｙ．Ｈ．Ｐ４２８４Ａ）を用いて行い、１ＭＨｚ，
１．０Ｖｒｓｍの条件で２５℃における静電容量を測定
し、この静電容量から２５℃における比誘電率を測定し
た。この結果を表２に示した。
対して結晶相をＸ線回折測定により同定した。さらに４
０〜４００℃の熱膨張係数を測定し表２に示した。ま
た、焼結体を直径６０ｍｍ、厚さ２ｍｍに加工し、ＪＩ
ＳＣ２１４１の手法で比誘電率を求めた。測定はＱメー
タ（Ｙ．Ｈ．Ｐ４２８４Ａ）を用いて行い、１ＭＨｚ，
１．０Ｖｒｓｍの条件で２５℃における静電容量を測定
し、この静電容量から２５℃における比誘電率を測定し
た。この結果を表２に示した。
【００４０】（実装時の熱サイクル試験）次に、表１に
おける各原料組成物を用いて、溶媒としてトルエン＋Ｉ
ＰＡ、バインダーとしてアクリル樹脂、可塑剤としてＤ
ＢＰを用いてドクターブレード法により厚み５００μｍ
のグリーンシートを作製した。
おける各原料組成物を用いて、溶媒としてトルエン＋Ｉ
ＰＡ、バインダーとしてアクリル樹脂、可塑剤としてＤ
ＢＰを用いてドクターブレード法により厚み５００μｍ
のグリーンシートを作製した。
【００４１】このグリーンシートの表面にＣｕメタライ
ズペーストをスクリーン印刷法に基づきメタライズ配線
層を塗布した。また、グリーンシートの所定箇所にスル
ーホールを形成しスルーホール内が最終的に基板の下面
に露出するように形成し、そのスルーホール内にもＣｕ
メタライズペーストを充填した。そして、メタライズペ
ーストが塗布されたグリーンシートをスルーホールの位
置合わせを行いながら６枚積層し圧着した。
ズペーストをスクリーン印刷法に基づきメタライズ配線
層を塗布した。また、グリーンシートの所定箇所にスル
ーホールを形成しスルーホール内が最終的に基板の下面
に露出するように形成し、そのスルーホール内にもＣｕ
メタライズペーストを充填した。そして、メタライズペ
ーストが塗布されたグリーンシートをスルーホールの位
置合わせを行いながら６枚積層し圧着した。
【００４２】この積層体を表１の各焼成温度で脱バイン
ダ工程：Ｎ2＋Ｈ2Ｏ、本焼成：Ｎ2の雰囲気中でメタラ
イズ配線層と絶縁基板とを同時に焼成しパッケージ用の
配線基板を作製した。
ダ工程：Ｎ2＋Ｈ2Ｏ、本焼成：Ｎ2の雰囲気中でメタラ
イズ配線層と絶縁基板とを同時に焼成しパッケージ用の
配線基板を作製した。
【００４３】次に、配線基板の下面にスルーホールに接
続する箇所に凹部を形成しＣｕメタライズからなる接続
パッドを作製した。そして、その接続パッドに図１に示
すように半田（錫３０〜１０％−鉛７０〜９０％）から
なる接続端子を取着した。なお、接続端子は、１ｃｍ2
当たり３０端子の密度で配線基板の下面全体に形成し
た。
続する箇所に凹部を形成しＣｕメタライズからなる接続
パッドを作製した。そして、その接続パッドに図１に示
すように半田（錫３０〜１０％−鉛７０〜９０％）から
なる接続端子を取着した。なお、接続端子は、１ｃｍ2
当たり３０端子の密度で配線基板の下面全体に形成し
た。
【００４４】一方、ガラス−エポキシ基板からなる４０
〜８００℃における熱膨張係数が１３０×１０-7／℃の
絶縁体の表面に銅箔からなる配線導体が形成されたプリ
ント基板を準備した。
〜８００℃における熱膨張係数が１３０×１０-7／℃の
絶縁体の表面に銅箔からなる配線導体が形成されたプリ
ント基板を準備した。
【００４５】そして、上記のパッケージ用の配線基板を
プリント基板の上の配線導体とパッケージ用絶縁基板の
接続端子が接続されるように位置合わせし、これをＮ2
の雰囲気中で２６０℃で３分間熱処理し配線基板をプリ
ント基板表面に実装した。この熱処理により配線基板の
半田からなる接続端子が溶けてプリント基板の配線導体
と電気的に接続されたことを確認した。
プリント基板の上の配線導体とパッケージ用絶縁基板の
接続端子が接続されるように位置合わせし、これをＮ2
の雰囲気中で２６０℃で３分間熱処理し配線基板をプリ
ント基板表面に実装した。この熱処理により配線基板の
半田からなる接続端子が溶けてプリント基板の配線導体
と電気的に接続されたことを確認した。
【００４６】次に、上記のようにして配線基板をプリン
ト基板表面に実装したものを大気の雰囲気にて−４０℃
と１２５℃の各温度に制御した恒温槽に試験サンプルを
１５分／１５分の保持を１サイクルとして最高１０００
サイクル繰り返した。そして、各サイクル毎にプリント
基板の配線導体と配線基板との電気抵抗を測定し電気抵
抗に変化が現れるまでのサイクル数を表２に示した。
ト基板表面に実装したものを大気の雰囲気にて−４０℃
と１２５℃の各温度に制御した恒温槽に試験サンプルを
１５分／１５分の保持を１サイクルとして最高１０００
サイクル繰り返した。そして、各サイクル毎にプリント
基板の配線導体と配線基板との電気抵抗を測定し電気抵
抗に変化が現れるまでのサイクル数を表２に示した。
【００４７】
【表１】
【００４８】
【表２】
【００４９】表１、２の結果から明らかなように、熱膨
張係数が８０〜１８０×１０-7／℃のセラミック焼結体
を絶縁基板として作製した配線基板では、昇降温１００
０サイクル後もプリント基板の配線導体と配線基板との
間に電気抵抗変化は全く見られず、極めて安定で良好な
電気的接続状態を維持できた。
張係数が８０〜１８０×１０-7／℃のセラミック焼結体
を絶縁基板として作製した配線基板では、昇降温１００
０サイクル後もプリント基板の配線導体と配線基板との
間に電気抵抗変化は全く見られず、極めて安定で良好な
電気的接続状態を維持できた。
【００５０】
【発明の効果】本発明によれば、熱膨張係数が大きいプ
リント基板などの外部電気回路基板に実装した場合に、
両者の熱膨張係数の差に起因する応力発生を抑制し、パ
ッケージと外部電気回路とを長期間にわたり正確、かつ
強固に電気的接続させることが可能となる。しかも、半
導体素子の大型化による多ピン化に十分対応できる信頼
性の高いパッケージの実装構造を実現できる。
リント基板などの外部電気回路基板に実装した場合に、
両者の熱膨張係数の差に起因する応力発生を抑制し、パ
ッケージと外部電気回路とを長期間にわたり正確、かつ
強固に電気的接続させることが可能となる。しかも、半
導体素子の大型化による多ピン化に十分対応できる信頼
性の高いパッケージの実装構造を実現できる。
【図１】本発明におけるＢＧＡ型半導体素子収納用パッ
ケージの実装構造を説明するための断面図である。
ケージの実装構造を説明するための断面図である。
【図２】図１の要部拡大断面図である。
【図３】接続端子の他の実施例における要部拡大断面図
である。
である。
【図４】本発明におけるリードレスチップキャリア型の
半導体素子収納用パッケージの実装構造を説明するため
の断面図である。
半導体素子収納用パッケージの実装構造を説明するため
の断面図である。
１・・・絶縁基板 １ａ，１ｂ・・凹部 ２・・・蓋体 ３・・・メタライズ配線層 ３ａ・・接続パッド ４・・・接続端子 ４ａ・・突出部 ５・・・半導体素子 ６・・・容器 ８・・・配線導体 ９・・・絶縁体 Ａ・・・ＢＧＡ型半導体素子収納用パッケージ Ｂ・・・外部電気回路基板 Ｃ・・・ＬＣＣ型半導体素子収納用パッケージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 窪田 武志 鹿児島県国分市山下町１番１号 京セラ株 式会社鹿児島国分工場内 (72)発明者 國松 廉可 鹿児島県国分市山下町１番１号 京セラ株 式会社鹿児島国分工場内 (72)発明者 浜田 紀彰 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内 (72)発明者 柳田 司 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内 (72)発明者 國分 正也 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内 (72)発明者 隈田原 均 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内 Ｆターム(参考） 4G030 AA02 AA03 AA04 AA07 AA08 AA09 AA10 AA17 AA32 AA35 AA36 AA37 AA41 BA12 BA21 CA01 CA08 GA03 GA04 GA08 GA14 GA15 GA17 GA20 GA24 GA27 5E319 AA03 AA07 AB06 AC02 BB05 CC33 CD04 GG03 GG11 5E336 AA04 BB15 CC34 CC58 EE03 GG06
Claims (5)
- 【請求項１】絶縁基板と、該絶縁基板の下面または側面
に外部電気回路基板との接続のために形成された接続パ
ッドと、メタライズ配線層とを具備してなる配線基板に
おいて、前記絶縁基板が、８５０〜１３００℃の温度で
焼成されたものであり、４０〜４００℃における熱膨張
係数が６０×１０-7／℃以上の金属酸化物からなる結晶
相が析出し、４０〜４００℃の温度範囲における熱膨張
係数が８０〜１８０×１０-7／℃のセラミック焼結体か
らなることを特徴とする配線基板。 - 【請求項２】前記接続パッドに半田からなる接続端子が
取着されている請求項１記載の配線基板。 - 【請求項３】前記接続パッドに高融点半田の球状もしく
は柱状端子からなる接続端子が低融点半田によってロウ
付けされてなる請求項１または請求項２記載の配線基
板。 - 【請求項４】ＢＧＡ型またはＬＣＣ型を有することを特
徴とする請求項１乃至請求項３のいずれか記載の配線基
板。 - 【請求項５】少なくとも有機樹脂を含む絶縁体の表面に
配線導体が被着形成された４０〜４００℃の温度範囲に
おける熱膨張係数が１２０〜１６０×１０-7／℃の外部
電気回路基板上に、前記請求項１乃至請求項５のいずれ
か記載の配線基板を載置し、前記配線基板の前記接続パ
ッドを前記配線導体にロウ材を介して接合することによ
って実装してなることを特徴とする配線基板の実装構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002019217A JP2002324876A (ja) | 1995-02-09 | 2002-01-28 | 配線基板およびその実装構造 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-21653 | 1995-02-09 | ||
| JP2165395 | 1995-02-09 | ||
| JP2002019217A JP2002324876A (ja) | 1995-02-09 | 2002-01-28 | 配線基板およびその実装構造 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19520795A Division JP3297567B2 (ja) | 1995-02-09 | 1995-07-31 | 半導体素子収納用パッケージおよびその実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002324876A true JP2002324876A (ja) | 2002-11-08 |
Family
ID=26358751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002019217A Pending JP2002324876A (ja) | 1995-02-09 | 2002-01-28 | 配線基板およびその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002324876A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128263A (ja) * | 2004-10-27 | 2006-05-18 | Kyocera Corp | 半導体装置の実装構造 |
| WO2007013365A1 (ja) * | 2005-07-28 | 2007-02-01 | Sharp Kabushiki Kaisha | 半田付け実装構造およびその製造方法、並びにその利用 |
| CN110024498A (zh) * | 2016-12-08 | 2019-07-16 | 株式会社村田制作所 | 多层陶瓷基板以及电子装置 |
-
2002
- 2002-01-28 JP JP2002019217A patent/JP2002324876A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128263A (ja) * | 2004-10-27 | 2006-05-18 | Kyocera Corp | 半導体装置の実装構造 |
| JP4557676B2 (ja) * | 2004-10-27 | 2010-10-06 | 京セラ株式会社 | 半導体装置の実装構造 |
| WO2007013365A1 (ja) * | 2005-07-28 | 2007-02-01 | Sharp Kabushiki Kaisha | 半田付け実装構造およびその製造方法、並びにその利用 |
| KR100982183B1 (ko) * | 2005-07-28 | 2010-09-14 | 샤프 가부시키가이샤 | 납땜 실장 구조의 제조 방법 |
| CN110024498A (zh) * | 2016-12-08 | 2019-07-16 | 株式会社村田制作所 | 多层陶瓷基板以及电子装置 |
| CN110024498B (zh) * | 2016-12-08 | 2021-12-31 | 株式会社村田制作所 | 多层陶瓷基板以及电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3426926B2 (ja) | 配線基板およびその実装構造 | |
| JP3346693B2 (ja) | ガラス−セラミック焼結体およびそれを用いた配線基板 | |
| JP3297567B2 (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
| JP2002324876A (ja) | 配線基板およびその実装構造 | |
| JP3732923B2 (ja) | 配線基板 | |
| JP3677468B2 (ja) | パッケージおよびその実装構造 | |
| JP3323043B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3347583B2 (ja) | 配線基板の実装構造 | |
| JP3740225B2 (ja) | 配線基板の実装構造 | |
| JP3323074B2 (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 | |
| JP3339999B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3699571B2 (ja) | 配線基板およびその実装構造 | |
| JP2002100704A (ja) | パッケージおよびその実装構造 | |
| JP3210837B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3193275B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3719834B2 (ja) | 低温焼成セラミックス | |
| JP3420447B2 (ja) | 配線基板の実装構造 | |
| JP3305579B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
| JP3748315B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
| JP3210844B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3314131B2 (ja) | 配線基板 | |
| JP3426920B2 (ja) | 配線基板 | |
| JPH1117065A (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JPH10135370A (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 | |
| JPH10242604A (ja) | 配線基板およびその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050628 |