JPH10135370A - 配線基板、半導体素子収納用パッケージおよびその実装構造 - Google Patents

配線基板、半導体素子収納用パッケージおよびその実装構造

Info

Publication number
JPH10135370A
JPH10135370A JP8290427A JP29042796A JPH10135370A JP H10135370 A JPH10135370 A JP H10135370A JP 8290427 A JP8290427 A JP 8290427A JP 29042796 A JP29042796 A JP 29042796A JP H10135370 A JPH10135370 A JP H10135370A
Authority
JP
Japan
Prior art keywords
thermal expansion
ppm
package
coefficient
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8290427A
Other languages
English (en)
Inventor
Koichi Yamaguchi
浩一 山口
Noriaki Hamada
紀彰 浜田
Hideto Yonekura
秀人 米倉
Yoji Furukubo
洋二 古久保
Masahiko Azuma
昌彦 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP8290427A priority Critical patent/JPH10135370A/ja
Publication of JPH10135370A publication Critical patent/JPH10135370A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】従来の配線基板やパッケージでは、高熱膨張の
有機樹脂を含有する外部電気回路基板に対する実装が長
期安定性に欠けるものであった。 【解決手段】Agなどのメタライズ配線層3を絶縁基板
1の表面あるいは内部に配設した配線基板あるいは半導
体素子収納用パッケージAにおいて、絶縁基板1をZn
Oを10〜50重量%含有し、且つ焼成後の40〜40
0℃の熱膨張係数が6ppm/℃の以上のガラス粉末を
20〜80体積%と、40〜400℃における熱膨張係
数が6ppm/℃以上の金属酸化物を含むフィラーを8
0〜20体積%の割合で含む成形体を焼成して得られた
40〜400℃における熱膨張係数が8〜18ppm/
℃の焼結体によって構成し、これを少なくとも有機樹脂
を含む絶縁体10の表面に配線導体11が被着形成され
た外部電気回路基板B上に、接続端子4を介してロウ付
け接合し実装する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、メタライズ配線層
を具備する配線基板、その配線基板を具備する半導体素
子収納用パッケージおよびその実装構造に関するもので
ある。
【0002】
【従来技術】従来、配線基板は、絶縁基板の表面あるい
は内部にメタライズ配線層が配設された構造からなる。
また、この配線基板を用いた代表的な例として、半導体
素子、特にLSI等の半導体素子を収容するための半導
体素子収納用パッケージは、その表面および内部にWや
Mo等のメタライズ配線層が、またその底面に接続端子
が配設された、アルミナセラミックス等からなる絶縁基
板と、絶縁基板の上面中央部に半導体素子を収容するた
めのキャビティが形成され、キャビティは蓋体によって
気密に封止される。
【0003】一般に、半導体素子の集積度が高まるほ
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体収納用パッケージにおける
端子数も増大することになる。ところが、電極数が増大
するに伴いパッケージ自体の寸法を大きくするにも限界
があり、より小型化を要求される以上、パッケージにお
ける接続端子の形成密度を高くすることが必要となる。
【0004】これまでのパッケージにおける端子の密度
を高めるための構造としては、パッケージの下面にコバ
ールなどの金属ピンを接続したピングリッドアレイ(P
GA)が最も一般的であるが、最近では、パッケージの
4つの側面に導出されたメタライズ配線層にガルウイン
グ状(L字状)の金属ピンが接続されたタイプのクワッ
ドフラットパッケージ(QFP)、パッケージの4つの
側面に電極パッドを備え、リードピンがないリードレス
チップキャリア(LCC)、Siチップをフリップチッ
プ実装したチップサイズパッケージ(CSP)、さらに
絶縁基板の下面に半田からなる球状端子を多数配置した
ボールグリッドアレイ(BGA)等があり、これらの中
でもBGAが最も高密度化が可能であると言われてい
る。
【0005】このボールグリッドアレイ(BGA)で
は、接続パッドに半田などのロウ材からなる球状端子を
ロウ付けした端子により構成し、この球状端子を外部電
気回路基板の配線導体上に載置当接させ、しかる後、前
記端子を約250〜400℃の温度で加熱溶融し、球状
端子を配線導体に接合させることによって外部電気回路
基板上に実装することが行われている。このような実装
構造により、半導体素子収納用パッケージの内部に収容
されている半導体素子はその各電極がメタライズ配線層
及び接続端子を介して外部電気回路に電気的に接続され
る。
【0006】
【発明が解決しようとする課題】これらのパッケージに
おける絶縁基板として使用されているアルミナ、ムライ
トなどのセラミックスは、200MPa以上の高強度を
有し、しかもメタライズ配線層などとの多層化技術とし
て信頼性の高いことで有用ではあるが、その熱膨張係数
は約4〜7ppm/℃程度であるのに対して、パッケー
ジが実装される外部電気回路基板として最も多用されて
いるガラス−エポキシ絶縁層にCu配線層が形成された
プリント基板の熱膨張係数は12〜18ppm/℃と非
常に大きい。
【0007】そのため、配線基板や半導体素子収納用パ
ッケージに半導体素子を収容し、しかる後、プリント基
板などに実装した場合、半導体素子の作動時に発する熱
が絶縁基板とプリント基板の両方に繰り返し印加される
と前記絶縁基板とプリント基板との熱膨張差に起因する
大きな熱応力が発生する。この熱応力は、パッケージに
おける端子数が300以下の場合には影響はないが、端
子数が300を超えたり、パッケージのサイズが大型化
するに従い、その熱応力が大きくなる。
【0008】そのために、半導体素子の作動および停止
の繰り返しにより熱応力が絶縁基板下面の接続パッドの
外周部、及び外部電気回路基板の配線導体と端子との接
合界面に作用し、接続パッドが絶縁基板より剥離した
り、端子が配線導体より剥離したりし、配線基板やパッ
ケージをプリント基板に長期にわたり安定に電気的接続
させることができないという欠点を有していた。
【0009】そこで、絶縁基板の熱膨張係数をプリント
基板の熱膨張係数に整合させることが考えられるが、従
来のアルミナやムライトでは、そもそも熱膨張係数が大
きく異なるために、組成等を変えてもプリント基板の熱
膨張係数に整合させるのは非常に難しい。
【0010】これに対して、ガラスセラミックスからな
る絶縁基板は、誘電率が低く、CuやAg等の低抵抗体
からなるメタライズ配線層が形成できることからアルミ
ナ等に代わる優れた基板材料として注目されている。こ
のガラスセラミックスについて、特開昭63−1179
29号公報にはSiO2 −ZnO−Al2 3 系ガラス
を用いて、熱処理条件の制御によって、珪酸亜鉛とコー
ジェライトまたは亜鉛尖小石の結晶を生成させて熱膨張
係数を制御することが提案されている。
【0011】しかし、かかるガラスセラミックスでは、
熱膨張係数の制御をガラスからの析出結晶相によって制
御しているために、同一のガラスを用いても熱処理条件
の相違により析出結晶相が変化しやすいために、同一の
熱膨張係数を有するセラミックスを安定に製造すること
が難しく、量産性に欠けるものであった。
【0012】従って、本発明は、高熱膨張特性を有する
絶縁基板の表面あるいは内部にメタライズ配線層を具備
する配線基板や、高熱膨張特性を有し且つ半導体素子が
収納された半導体素子収納用パッケージをガラス−エポ
キシ樹脂等を絶縁体とする外部電気回路に対して、強固
に且つ長期にわたり安定した接続状態を維持できる高信
頼性の半導体素子収納用パッケージ、ならびにその実装
構造を提供することを目的とするものである。
【0013】
【課題を解決するための手段】本発明者らは、上記問題
点に対して検討を重ねた結果、絶縁基板として、ZnO
を10〜50重量%含有するガラスが焼結過程において
結晶化すると、約11ppm/℃の高熱膨張係数を有す
ることから、かかるガラスに対して、さらにフィラー成
分として熱膨張係数が6ppm/℃以上の高熱膨張係数
の金属酸化物を添加することによって、セラミックス自
体の熱膨張係数を8ppm/℃以上に容易に制御できる
こと、また、フィラーを適量配合することで焼成温度を
銅メタライズ配線層との焼成温度に整合させることによ
り、銅メタライズ配線層を具備する高熱膨張の絶縁基板
からなる配線基板を製造できることを見出し本発明に至
った。
【0014】即ち、本発明は、絶縁基板とメタライズ配
線層とを具備する配線基板や半導体素子収納用パッケー
ジにおける絶縁基板を、ZnOを10〜50重量%含有
し、、且つ焼成後の40〜400℃の熱膨張係数が6p
pm/℃の以上のガラス粉末を20〜80体積%と、4
0℃〜400℃における熱膨張係数が6ppm/℃以上
の金属酸化物を含むフィラーを80〜20体積%の割合
で含む成形体を焼成した40℃〜400℃における熱膨
張係数が8〜18ppm/℃の焼結体により構成したも
のである。
【0015】また、本発明によれば、少なくとも有機樹
脂を含む絶縁体の表面に配線導体が被着形成された外部
電気回路基板上に、絶縁基板として上記のガラスセラミ
ック焼結体を有する半導体素子収納用パッケージや配線
基板を接続端子を介して回路基板の配線導体にロウ付け
接合し実装されるものである。
【0016】
【発明の実施の形態】以下、本発明を一実施例を示す添
付図面に基づき詳細に説明する。図1及び図2は、本発
明におけるBGA型の半導体素子収納用パッケージとそ
の実装構造の一実施例を示す図であり、このパッケージ
は、絶縁基板の表面あるいは内部にメタライズ配線層が
配設された、いわゆる配線基板を基礎的構造とするもの
であり、Aは半導体素子収納用パッケージ、Bは外部電
気回路基板をそれぞれ示す。
【0017】半導体素子収納用パッケージAは、絶縁基
板1と蓋体2とメタライズ配線層3と接続端子4により
構成され、絶縁基板1及び蓋体2は半導体素子5を内部
に気密に収容するためのキャビティ6を形成する。そし
て、キャビティ6内にて半導体素子5はガラス、樹脂等
の接着剤を介して絶縁基板1に接着固定される。
【0018】また、絶縁基板1の表面および内部にはメ
タライズ配線層3が配設されており、半導体素子5と絶
縁基板1の下面に形成された接続端子4と電気的に接続
するように配設されている。図1のパッケージによれ
ば、図2に示すように接続端子として、接続端子7に対
して高融点材料からなる球状端子8を低融点ロウ材9に
よりロウ付けしたものが適用できる。この高融点材料
は、ロウ付けに使用される低融点ロウ材よりも高融点で
あることが必要で、ロウ付け用ロウ材が例えばPb40
重量%−Sn60重量%の低融点の半田からなる場合、
球状端子は例えばPb90重量%−Sn10重量%の高
融点半田や、Ag、Cu、Ni、Al、Au、Pt、F
eなどの金属により構成される。
【0019】一方、外部電気回路基板Bは、絶縁体10
と配線導体11により構成されており、絶縁体10は、
少なくとも有機樹脂を含む材料からなり、具体的には、
ガラス−エポキシ系複合材料などのように40〜400
℃における熱膨張係数が12〜18ppm/℃の絶縁材
料からなり、一般にはプリント基板等が用いられる。ま
た、この基板Bの表面に形成される配線導体11は、絶
縁体10との熱膨張係数の整合性と、良電気伝導性の点
で、通常、Cu、Au、Al、Ni、Pb−Snなどの
金属導体からなる。
【0020】かかる構成においてはパッケージAの絶縁
基板1下面の球状端子8を外部電気回路基板Bの配線導
体11上に載置当接させ、しかる後、球状端子8を半田
などのロウ材12により配線導体11に接着させて外部
電気回路基板B上に実装することができる。また、低融
点のロウ材としてAu−Sn合金を用いて接続端子を外
部電気回路基板に接続してもよく、さらに上記球状端子
に代わりに柱状の端子を用いてもよい。
【0021】次に、図3にリードレスチップキャリア
(LCC)型パッケージCの外部電気回路基板Bへの実
装構造について説明する。なお、図3において、図1と
同一部材については同一の符号を付与した。図3におけ
るパッケージCでは、半導体素子の電極と個々に接続さ
れたメタライズ配線層3が絶縁基板1の4つの側面に導
出され、側面に導出されたメタライズ配線層が接続端子
4を構成している。また、このパッケージCによれば、
電磁波障害を防止するために、半導体素子5を収納する
キャビティ6内にエポキシ樹脂等が充填され、またキャ
ビティは導電性樹脂からなる蓋体13により密閉されて
いる。また、パッケージCの底面にはアースのための導
電層14が形成されている。
【0022】このパッケージCをプリント基板などの外
部電気回路基板Bに実装するには、パッケージCの絶縁
基板1側面の接続端子4を外部電気回路基板Bの配線導
体11上に載置当接させてロウ材等により電気的に接続
する。この時、接続端子4は配線導体11の表面にはロ
ウ材による接続を容易に行うためでそれぞれロウ材が被
着されていることが望ましい。
【0023】(絶縁基板の材質)本発明によれば、この
ような外部電気回路基板Bの表面に実装される半導体素
子収納用パッケージとして、その絶縁基板1が40〜4
00℃の温度範囲における熱膨張係数が8〜18ppm
/℃、特に9〜14ppm/℃の焼結体からなることが
重要である。これは、前述した外部電気回路基板Bとの
熱膨張差により熱応力の発生を緩和し、外部電気回路基
板BとパッケージAとの電気的接続状態を長期にわたり
良好な状態に維持するために重要であり、この熱膨張係
数が8ppm/℃より小さいか、あるいは18ppm/
℃より大きいと、いずれも熱膨張差に起因する熱応力が
大きくなり、外部電気回路基板BとパッケージAとの電
気的接続状態が悪化することを防止することができな
い。
【0024】なお、絶縁基板の熱膨張係数が8〜18p
pm/℃と大きくなるに伴い、Siを基板とする半導体
素子との熱膨張差が逆に大きくなってしまう。そのた
め、接着材としては、半導体素子が熱膨張差により剥離
しないように半導体素子の絶縁基板への接着材を適宜選
択することが必要である。望ましくは、その熱膨張差を
緩衝可能な可撓性の材料により接着することが望まし
く、例えば、エポキシ系、ポリイミド系などの有機系接
着材や、場合によってはこれにAgなどの金属を配合し
たものが好適に使用される。
【0025】本発明によれば、このような高熱膨張係数
を有する絶縁基板を構成する焼結体として、ZnOを1
0〜50重量%含むガラス(以下、ZnO系ガラスとい
う場合もある。)を20〜80体積%と、フィラー成分
を80〜20体積%含む成形体を焼成してなる焼結体に
より構成するものである。なお、ZnO系ガラスとして
は、結晶性ガラスであることが好ましい。結晶性ガラス
とは、焼結過程において、ガラス単独でも結晶相を析出
する性質、あるいはガラスとフィラーと反応して結晶相
を生成することのできる性質を具備するものである。
【0026】このZnO系ガラスとフィラー成分の量を
上記の範囲に限定したのは、上記ガラス成分量が20体
積%より少ない、言い換えればフィラー成分が80体積
%より多いと液相焼結することができずに高温で焼成す
る必要があり、その場合、メタライズ同時焼成において
メタライズが溶融してしまう。また、結晶性ガラスが8
0体積%より多い、言い換えるとフィラー成分が20体
積%より少ないと焼結体の特性が結晶性ガラスの特性に
大きく依存してしまい、材料特性の制御が困難となると
ともに、焼結開始温度が低くなるために配線導体と同時
焼成できないといった問題が生じる。また、原料のコス
トも高くなる。
【0027】また、上記ZnO系ガラスにおいて、Zn
O量が10重量%より少ないと、セラミックスの熱膨張
係数が8ppm/℃よりも低くなり、他の成分量も多く
なることにより焼成温度も高くなり、銅との同時焼成が
不可能となるためであり、50重量%よりも多いと、耐
薬品性が悪くなり、配線基板やパッケージ製造上、メッ
キ等を施す場合に、メッキ不良等が生じる。特にZnO
量は15〜40重量%が望ましい。
【0028】また、このZnO系ガラスは、それ自体焼
結過程で、結晶化して40〜400℃における熱膨張係
数が6ppm/℃以上、特に7〜13ppm/℃の結
晶、例えば、亜鉛尖晶石(ZnO・Al2 3 )(α≒
14ppm/℃)、ほう酸亜鉛(ZnO・nB2 3
n≧1)(α≒12ppm/℃)が析出することが必要
である。これは、熱膨張係数が上記範囲を逸脱するとフ
ィラーとの熱膨張差が生じ、焼結体の強度の低下の原因
になる。
【0029】さらに、上記ZnO系ガラスの屈伏点は4
00℃〜800℃、特に400〜650℃であることが
望ましい。これは、成形する場合に添加する有機樹脂等
の成形用バインダーを効率的に除去するとともに、銅等
のメタライズとの焼成条件のマッチングを図るためであ
り、屈伏点が400℃より低いと結晶性ガラスが低温で
焼結が開始するために、焼結開始温度が600〜800
℃の銅、銀などのメタライズと同時焼成ができず、しか
も成形体の緻密化が低温で開始するためにバインダーは
分解揮散できず焼結体中に残留し特性を劣化させる場合
がある。一方、屈伏点が800℃より高いと結晶性ガラ
ス量を多くしないと焼結できず、高価な結晶性ガラスを
大量に必要とするために焼結体のコストを高めることに
なる。
【0030】フィラー成分は、結晶性ガラスの屈伏点に
応じ、その量を適宜調整することが望ましい。即ち、結
晶性ガラスの屈伏点が400℃〜650℃と低い場合、
低温での焼結性が高まるためフィラーの含有量は50〜
80体積%の比較的多く配合できる。これに対して、結
晶性ガラスの屈伏点が650℃〜800℃と高い場合、
焼結性が低下するためフィラーの含有量は20〜50体
積%の比較的少なく配合することが望ましい。原料コス
トを下げる上では高価な結晶性ガラスの含有量が少ない
ほど好ましい。
【0031】ZnO系ガラスとしては、一般に、前記の
ZnO以外に、SiO2 、Al2 3 、B2 3 の他、
2 5 、アルカリ土類酸化物等を含み、Al2 3
〜60重量%、SiO2 0〜60重量%、B2 3 0〜
30重量%、P2 5 0〜50重量%、アルカリ土類酸
化物0〜20重量%、Bi2 3 0〜30重量%で含ま
れる。この中でも、上記の特性を有するZnO系ガラス
としては、例えば、ZnO−Al2 3 −SiO2 ガラ
ス、ZnO−Al2 3 −SiO2 −B2 3ガラス、
ZnO−B2 3 −SiO2 ガラス、ZnO−BaO−
Al2 3 −SiO2 ガラス、ZnO B2 3 −Mg
O−BaO−SiO2 ガラス、ZnO−P2 5 −Ba
O−SiO2 ガラス等が挙げられる。特に、ZnO10
〜50重量%−Al2 3 10〜30重量%−SiO2
30〜60重量%からなる結晶化ガラスや、ZnO10
〜50重量%−SiO2 5〜40重量% Al2 3
〜15重量%−BaO0〜60重量%−MgO0〜35
重量%からなる結晶化ガラスが望ましい。
【0032】一方、フィラー成分としては、40〜40
0℃の熱膨張係数が6ppm/℃以上、特に8ppm/
℃以上の金属酸化物からなるものが使用される。具体的
には、クリストバライト(SiO2 )、クォーツ(Si
2 )、トリジマイト(SiO2 )、フォルステライト
(2MgO・SiO2 )、スピネル(MgO・Al2
3 )、ウォラストナイト(CaO・SiO2 )、モンテ
ィセラナイト(CaO・MgO・SiO2 )、ネフェリ
ン(Na2 O・Al2 3 ・SiO2 )、リチウムシリ
ケート(Li2 O・SiO2 )、ジオプサイド(CaO
・MgO・2SiO2 )、メルビナイト(3CaO・M
gO・2SiO2 )、アケルマイト(2CaO・MgO
・2SiO2 )、マグネシア(MgO)、アルミナ(A
2 3)、ネフェリン(Na2 O・Al2 3 ・2S
iO2 )、ひすい(Na2 O・Al2 3 ・4Si
2 )、カーネギアイト(Na2 O・Al2 3 ・2S
iO2)、エンスタタイト(MgO・SiO2 )、ホウ
酸マグネシウム(2MgO・B2 3 )、セルシアン
(BaO・Al2 3 ・2SiO2 )、B2 3 ・2M
gO・2SiO2 、ガーナイト(ZnO・Al
2 3 )、ペタライト(LiAlSi4 10)の群から
選ばれる少なくとも1種以上が挙げられる。また、上記
フィラー中には、その添加により最終焼結体の熱膨張係
数が18ppm/℃を越える場合がある。その場合に
は、熱膨張係数が小さいフィラーと混合して熱膨張係数
を適宜制御することが必要である。
【0033】この結晶性ガラスとフィラーとの混合物
は、適当な有機樹脂バインダーを添加した後、所望の成
形手段、例えば、ドクターブレード、圧延法、金型プレ
ス等によりシート状に任意の形状に成形後、焼成する。
【0034】焼成にあたっては、まず、成形のために配
合したバインダー成分を除去する。バインダーの除去
は、700℃前後の大気雰囲気中で行われるが、配線導
体としてCuを用いる場合には、水蒸気を含有する10
0〜700℃の窒素雰囲気中で行われる。この時、成形
体の収縮開始温度は700〜850℃程度であることが
望ましく、かかる収縮開始温度がこれより低いとバイン
ダーの除去が困難となるため、成形体中の結晶性ガラス
の特性、特に屈伏点を前述したように制御することが必
要となる。
【0035】焼成は、850℃〜1300℃の酸化性雰
囲気中で行われ、これにより相対密度90%以上まで緻
密化される。この時の焼成温度が850℃より低いと緻
密化することができず、1300℃を越えるとメタライ
ズ配線層との同時焼成でメタライズ層が溶融してしま
う。但し、配線導体としてCuを用いる場合には、85
0〜1050℃の窒素などの非酸化性雰囲気中で行われ
る。
【0036】このようにして作製されたガラスセラミッ
ク焼結体中には、結晶性ガラスから生成した結晶相、結
晶性ガラスとフィラーとの反応により生成した結晶相、
あるいはフィラー成分が分解して生成した結晶相等が存
在し、これらの結晶相の粒界にはガラス相が存在する。
析出する結晶相としては、焼結体全体の熱膨張係数を高
める上で、少なくとも40〜400℃における熱膨張係
数が8ppm/℃以上の結晶相を析出させることにより
セラミック全体としての熱膨張係数が8ppm/℃以上
に高めることができる。
【0037】また、上記焼結体を絶縁基板として、A
g、Cu、Ni、Pd、Auのうちの1種以上からなる
メタライズ配線層を配設した配線基板やパッケージを製
造するには、絶縁基板を構成するための前述したような
結晶性ガラスとフィラーからなる原料粉末に適当な有機
バインダー、可塑剤、溶剤を添加混合して泥漿物を作る
とともに該泥漿物をドクターブレード法やカレンダーロ
ール法を採用することによってグリーンシート(生シー
ト)と作製する。そして、メタライズ配線層3及び接続
パッドとして、適当な金属粉末に有機バインダー、可塑
剤、溶剤を添加混合して得た金属ペーストを前記グリー
ンシートに周知のスクリーン印刷法により所定パターン
に印刷塗布する。また、場合によっては、前記グリーン
シートに適当な打ち抜き加工してスルーホールを形成
し、このホール内にもメタライズペーストを充填する。
そしてこれらのグリーンシートを複数枚積層し、グリー
ンシートとメタライズとを同時焼成することにより多層
構造のパッケージを得ることができる。
【0038】
【実施例】以下、本発明をさらに具体的な例で説明す
る。 実施例1 結晶性ガラスとして、成分組成(重量比)が 38%ZnO−15%Al2 3 −45%SiO2
2%B2 3(熱膨張係数11ppm/℃、屈伏点46
5℃) 32%ZnO−24%B2 3 −9%SiO2 −4%
Al2 3−9%MgO−22%Bi2 3(熱膨張係数
9ppm/℃、屈伏点555℃) 16%ZnO−63%SiO2 −8%Al2 3 −3
%B2 3−5%P2 5 −5%K2 O(熱膨張係数8
ppm/℃、屈伏点800℃) 7%ZnO−40%SiO2 −24%Al2 3 −2
%B2 3-27%Na2 O(熱膨張係数15ppm/℃、屈
伏点900℃) 65%ZnO−10%SiO2 −3%Al2 3 −2
2%B2 3(熱膨張係数6ppm/℃、屈伏点650
℃) の5種のガラス(熱膨張係数は焼成後のもの)を準備
し、このガラスに対して表1、2に示すようにフィラー
成分として、 フォルステライト(2MgO・SiO2 、熱膨張係数10
ppm/℃) クォーツ(SiO2 、熱膨張係数15ppm/℃) クリストバライト(SiO2 、熱膨張係数20ppm/
℃) ペタライト(LiAlSi4 10、熱膨張係数8ppm
/℃) マグネシア(MgO、熱膨張係数9ppm/℃) ネフェリン(Na2 O・Al2 3 ・2SiO2 、熱膨
張係数10ppm/℃) ムライト(3Al2 3 ・2SiO2 、熱膨張係数4p
pm/℃) アルミナ(Al2 3 、熱膨張係数7ppm/℃) を用いて表1、2に示す調合組成になるように秤量混合
した。この混合物を粉砕後、有機バインダーを添加して
十分に混合した後、1軸プレス法により3.5×3.5
×15mmの形状の成形体を作製し、この成形体を70
0℃の大気中で脱バインダ処理した後、大気中で700
〜1200℃で焼成して焼結体を作製した。
【0039】次に、上記のようにして得られた焼結体に
対して40〜400℃の熱膨張係数を測定し表1、2に
示した。また、焼結体を直径60mm、厚さ2mmに加
工し、JISC2141の手法で比誘電率と誘電損失を
求めた。測定はLCRメータ(Y.H.P4284A)
を用いて行い、1MHz、1.0Vrsmの条件で25
℃における静電容量を測定し、この静電容量から25℃
における比誘電率を測定した。
【0040】次に、表1、2における各原料組成物を用
いて、溶媒としてトルエンとイソプロピルアルコール、
バインダーとしてアクリル樹脂、可塑剤としてDBP
(ジブチルフタレート)を用いてドクターブレード法に
より厚み500μmのグリーンシートを作製した。
【0041】このグリーンシートの表面にAg−Ptメ
タライズペーストをスクリーン印刷法に基づきメタライ
ズ配線層を塗布した。また、グリーンシートの所定箇所
にスルーホールを形成しスルーホール内が最終的に基板
の下面に露出するように形成し、そのスルーホール内に
もAg−Ptメタライズペーストを充填した。そして、
メタライズペーストが塗布されたグリーンシートをスル
ーホールの位置合わせを行いながら6枚積層し圧着し
た。
【0042】この積層体を700℃で大気中で脱バイン
ダ後、各焼成温度で大気中でメタライズ配線層と絶縁基
板とを同時に焼成しパッケージ用の配線基板を作製し
た。この時、同時焼成によるAgメタライズ層に対し
て、メタライズ層の溶融、焼結不良についての評価を行
った。
【0043】次に、配線基板の下面にスルーホールに接
続する箇所に凹部を形成しAg−Ptメタライズからな
る接続パッドを作製した。そして、その接続パッドに図
1に示すように半田(錫60〜10%−鉛40〜90
%)からなる接続端子を取着した。なお、接続端子は、
1cm2 当たり30端子の密度で配線基板の下面全体に
形成した。
【0044】一方、ガラス−エポキシ基板からなる40
〜800℃における熱膨張係数が13ppm/℃の絶縁
体の表面に銅箔からなる配線導体が形成されたプリント
基板を準備し、上記のパッケージ用配線基板をプリント
基板の上の配線導体とパッケージ用絶縁基板の接続端子
が接続されるように位置合わせし、これをN2 の雰囲気
中で260℃で3分間熱処理しパッケージ用配線基板を
プリント基板表面に実装した。この熱処理によりパッケ
ージ用配線基板の半田からなる接続端子が溶けてプリン
ト基板の配線導体と電気的に接続されたことを確認し
た。
【0045】(実装時の熱サイクル試験)上記のように
してパッケージ用配線基板をプリント基板表面に実装し
たものを大気の雰囲気にて−40℃と125℃の各温度
に制御した恒温槽に試験サンプルを15分/15分の保
持を1サイクルとして最高1000サイクル繰り返し
た。そして、各サイクル毎にプリント基板の配線導体と
パッケージ用配線基板との電気抵抗を測定し電気抵抗に
変化が現れるまでのサイクル数を表1、2に示した。
【0046】
【表1】
【0047】
【表2】
【0048】表1、2より明らかなように、ガラスの含
有量が20体積%より少ない試料No.9では、緻密な焼
結体を得ることができず、80体積%を越える試料No.
2、7、15、18、26では低温で磁器が緻密化して
しまいメタライズが焼結されず同時焼成できなかった。
また、ガラス量が適当であっても、フィラーとの組み合
わせによって焼結体の熱膨張係数が8〜18ppm/℃
を逸脱する試料No.6、16、19では、熱サイクル試
験において200〜300サイクルで抵抗変化が生じ
た。
【0049】これに対してガラス量が適量でその焼結体
の熱膨張係数が8〜18ppm/℃の本発明品はAg−
Ptメタライズの同時焼成も良好であり、これを用いて
作製したパッケージ用配線基板では昇降温1000サイ
クル後もプリント基板の配線導体とパッケージ用配線基
板との間に電気抵抗変化は全く見られず、極めて安定で
良好な電気的接続状態を維持できた。
【0050】なお、ZnOの含有量が10重量%よりも
少ないガラスを用いた試料No.29、30では、亜鉛
尖晶石の析出量が少なく、焼結不良となった。また、Z
nO量が50重量%を越えるガラスを用いた試料No.
31、32では、耐薬品性が悪くなり、メッキ不良が生
じ、配線基板の製造ができなかった。
【0051】
【発明の効果】以上詳述したように、本発明の配線基板
および半導体素子収納用パッケージによれば、熱膨張係
数が大きいプリント基板などの外部電気回路基板に実装
した場合に、両者の熱膨張係数の差に起因する応力発生
を抑制し、パッケージと外部電気回路とを長期間にわた
り正確、かつ強固に電気的接続させることが可能とな
る。しかも、半導体回路素子の大型化による多ピン化に
十分対応できる信頼性の高いパッケージの実装構造を実
現できる。
【0052】さらに、銅などのメタライズとの同時焼成
が可能であるために、高品質で且つ安価な配線基板およ
び半導体素子収納用パッケージを提供できる。
【図面の簡単な説明】
【図1】本発明のBGA型の半導体素子収納用パッケー
ジの実装構造を説明するための断面図である。
【図2】図1の接続部の拡大断面図である。
【図3】本発明のリードレスチップキャリア型のパッケ
ージの実装構造を説明するための断面図である。
【符号の説明】
A 半導体素子収納用パッケージ B 外部電気回路基板 C LCC型パッケージ 1 絶縁基板 2,12 蓋体 3 メタライズ配線層 4、7 接続端子 5 半導体素子 6 キャビティ 8 球状端子 9、12 低融点ロウ材 10 絶縁体 11 配線導体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古久保 洋二 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 (72)発明者 東 昌彦 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板と、メタライズ配線層とを具備し
    た配線基板において、前記絶縁基板が、ZnOを10〜
    50重量%含有し、且つ焼成後の40〜400℃の熱膨
    張係数が6ppm/℃の以上のガラス粉末を20〜80
    体積%と、40〜400℃における熱膨張係数が6pp
    m/℃以上の金属酸化物を含むフィラーを80〜20体
    積%の割合で含む成形体を焼成して得られた40〜40
    0℃における熱膨張係数が8〜18ppm/℃の焼結体
    からなることを特徴とする配線基板。
  2. 【請求項2】メタライズ配線層と接続端子が配設された
    絶縁基板と、蓋体と、半導体素子を収納するためのキャ
    ビティを具備する半導体素子収納用パッケージにおい
    て、前記絶縁基板が、少なくともZnOを10〜50重
    量%含有し、且つ焼成後の40〜400℃の熱膨張係数
    が6ppm/℃の以上のガラス粉末を20〜80体積%
    と、40〜400℃における熱膨張係数が8ppm/℃
    以上の金属酸化物を含むフィラーを80〜20体積%の
    割合で含む成形体を焼成して得られた40〜400℃に
    おける熱膨張係数が8〜18ppm/℃の焼結体からな
    ることを特徴とする半導体素子収納用パッケージ。
  3. 【請求項3】少なくとも有機樹脂を含む絶縁体の表面に
    配線導体が被着形成された外部電気回路基板上に、絶縁
    基板が、少なくともZnOを10〜50重量%含有し、
    且つ焼成後の40〜400℃の熱膨張係数が6ppm/
    ℃の以上のガラス粉末を20〜80体積%と、40〜4
    00℃における熱膨張係数が6ppm/℃以上の金属酸
    化物を含むフィラーを80〜20体積%の割合で含む成
    形体を焼成して得られた40〜400℃における熱膨張
    係数が8〜18ppm/℃の焼結体からなる配線基板、
    あるいは半導体素子収納用パッケージを前記配線導体に
    ロウ付け接合し実装してなることを特徴とする実装構
    造。
JP8290427A 1996-10-31 1996-10-31 配線基板、半導体素子収納用パッケージおよびその実装構造 Pending JPH10135370A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8290427A JPH10135370A (ja) 1996-10-31 1996-10-31 配線基板、半導体素子収納用パッケージおよびその実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8290427A JPH10135370A (ja) 1996-10-31 1996-10-31 配線基板、半導体素子収納用パッケージおよびその実装構造

Publications (1)

Publication Number Publication Date
JPH10135370A true JPH10135370A (ja) 1998-05-22

Family

ID=17755902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8290427A Pending JPH10135370A (ja) 1996-10-31 1996-10-31 配線基板、半導体素子収納用パッケージおよびその実装構造

Country Status (1)

Country Link
JP (1) JPH10135370A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013084787A1 (ja) * 2011-12-05 2015-04-27 日本碍子株式会社 赤外線検出素子,赤外線検出モジュール及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013084787A1 (ja) * 2011-12-05 2015-04-27 日本碍子株式会社 赤外線検出素子,赤外線検出モジュール及びその製造方法

Similar Documents

Publication Publication Date Title
JP3426926B2 (ja) 配線基板およびその実装構造
JP3346693B2 (ja) ガラス−セラミック焼結体およびそれを用いた配線基板
JP3323074B2 (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP3297567B2 (ja) 半導体素子収納用パッケージおよびその実装構造
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3559407B2 (ja) ガラスセラミック焼結体およびそれを用いた多層配線基板
JP3699571B2 (ja) 配線基板およびその実装構造
JP3323043B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3347583B2 (ja) 配線基板の実装構造
JP3719834B2 (ja) 低温焼成セラミックス
JP3305579B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JP3193275B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3210837B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JPH10135370A (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP3740225B2 (ja) 配線基板の実装構造
JP3210844B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3314131B2 (ja) 配線基板
JP3450998B2 (ja) 配線基板およびその実装構造
JP3748315B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JP3420447B2 (ja) 配線基板の実装構造
JPH1117065A (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP2002020162A (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP3677468B2 (ja) パッケージおよびその実装構造
JP2002324876A (ja) 配線基板およびその実装構造
JPH11335156A (ja) 低温焼成磁器組成物および磁器の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040210