JP3323043B2 - 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 - Google Patents

配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造

Info

Publication number
JP3323043B2
JP3323043B2 JP28383295A JP28383295A JP3323043B2 JP 3323043 B2 JP3323043 B2 JP 3323043B2 JP 28383295 A JP28383295 A JP 28383295A JP 28383295 A JP28383295 A JP 28383295A JP 3323043 B2 JP3323043 B2 JP 3323043B2
Authority
JP
Japan
Prior art keywords
thermal expansion
package
insulating substrate
ppm
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28383295A
Other languages
English (en)
Other versions
JPH09129782A (ja
Inventor
浩一 山口
紀彰 浜田
秀人 米倉
昌彦 東
保秀 民
洋二 古久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP28383295A priority Critical patent/JP3323043B2/ja
Publication of JPH09129782A publication Critical patent/JPH09129782A/ja
Application granted granted Critical
Publication of JP3323043B2 publication Critical patent/JP3323043B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、メタライズ配線層
を具備する配線基板、その配線基板を具備する半導体素
子収納用パッケージおよびその実装構造に関するもので
ある。
【0002】
【従来技術】従来、配線基板は、絶縁基板の表面あるい
は内部にメタライズ配線層が配設された構造からなる。
また、この配線基板を用いた代表的な例として、半導体
素子、特にLSI(大規模集積回路素子)等の半導体集
積回路素子を収容するための半導体素子収納用パッケー
ジは、一般にアルミナセラミックス等の電気絶縁材料か
らなり、その上面中央部に半導体素子を収容するための
凹所を有する絶縁基板と、前記絶縁基板の凹所周辺から
下面にかけて導出されるタングステン、モリブデン等の
高融点金属粉末から成る複数個のメタライズ配線層と、
前記絶縁基板の下面に形成され、メタライズ配線層が電
気的に接続される複数個の接続パッドと、前記接続パッ
ドにロウ付け取着される接続端子と、蓋体とから構成さ
れており、絶縁基板の凹所底面に半導体素子をガラス、
樹脂等から成る接着剤を介して接着固定させ、半導体素
子の各電極とメタライズ配線層とをボンディングワイヤ
を介して電気的に接続させるとともに絶縁基板上面に蓋
体をガラス、樹脂等の封止材を介して接合させ、絶縁基
板と蓋体とから成る容器内部に半導体素子を気密に封止
することによって製品としての半導体素子収納用パッケ
ージとなる。
【0003】また、かかる半導体素子収納用パッケージ
は、外部電気回路基板の配線導体と接続するには、半導
体素子収納用パッケージの前記絶縁基板下面の接続パッ
ドに接続された接続端子と外部電気回路基板の配線導体
とを半田等により電気的に接続することができる。
【0004】一般に、半導体素子の集積度が高まるほ
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体収納用パッケージにおける
端子数も増大することになる。ところが、電極数が増大
するに伴いパッケージ自体の寸法を大きくするにも限界
があり、より小型化を要求される以上、パッケージにお
ける端子の密度を高くすることが必要となる。
【0005】これまでのパッケージにおける端子の密度
を高めるための構造としては、パッケージの下面にコバ
ールなどの金属ピンを接続したピングリッドアレイ(P
GA)が最も一般的であるが、最近では、パッケージの
4つの側面に導出されたメタライズ配線層にガルウイン
グ状(L字状)の金属ピンが接続されたタイプのクワッ
ドフラットパッケージ(QFP)、パッケージの4つの
側面に電極パッドを備え、リードピンがないリードレス
チップキャリア(LCC)、さらに絶縁基板の下面に半
田からなる球状端子を多数配置したボールグリッドアレ
イ(BGA)等があり、これらの中でもBGAが最も高
密度化が可能であると言われている。
【0006】このボールグリッドアレイ(BGA)で
は、接続パッドに半田などのロウ材からなる球状端子を
ロウ付けした端子により構成し、この球状端子を外部電
気回路基板の配線導体上に載置当接させ、しかる後、前
記端子を約250〜400℃の温度で加熱溶融し、球状
端子を配線導体に接合させることによって外部電気回路
基板上に実装することが行われている。このような実装
構造により、半導体素子収納用パッケージの内部に収容
されている半導体素子はその各電極がメタライズ配線層
及び接続端子を介して外部電気回路に電気的に接続され
る。
【0007】また、半導体素子収納用パッケージにおけ
る絶縁基板としては、ガラス−セラミックスなどの焼結
体からなる絶縁材料が主として用いられている。
【0008】例えば、特開昭63−117929号公報
においては、ZnO−Al2 3 −SiO2 系ガラスを
用いたガラスセラミック体が提案されており、かかる公
報によれば、化学組成と熱処理条件の制御によって珪酸
亜鉛の他にコーディライトまたは亜鉛尖小石の結晶を生
成させることで、熱膨張係数を制御できると報告してい
る。
【0009】
【発明が解決しようとする課題】これらのパッケージに
おける絶縁基板として使用されているアルミナ、ムライ
トなどのセラミックスは、200MPa以上の高強度を
有し、しかもメタライズ配線層などとの多層化技術とし
て信頼性の高いことで有用ではあるが、その熱膨張係数
は約4〜7ppm/℃程度であるのに対して、パッケー
ジが実装される外部電気回路基板として最も多用されて
いるガラス−エポキシ絶縁層にCu配線層が形成された
プリント基板の熱膨張係数は11〜18ppm/℃と非
常に大きい。
【0010】そのため、半導体素子収納用パッケージの
内部に半導体集積回路素子を収容し、しかる後、プリン
ト基板などの外部電気回路基板に実装した場合、半導体
集積回路素子の作動時に発する熱が絶縁基板と外部電気
回路基板の両方に繰り返し印加されると前記絶縁基板と
外部電気回路基板との間に両者の熱膨張係数の相違に起
因する大きな熱応力が発生する。この熱応力は、パッケ
ージにおける端子数が300以下の比較的少ない場合に
は、大きな影響はないが、端子数が300を超え、パッ
ケージそのものが大型化するに従い、その影響が増大す
る傾向にある。即ち、パッケージの作動および停止の繰
り返しにより熱応力が繰り返し印加されると、この熱応
力が絶縁基板下面の接続パッドの外周部、及び外部電気
回路基板の配線導体と端子との接合界面に作用し、その
結果、接続パッドが絶縁基板より剥離したり、端子が配
線導体より剥離したりし、半導体素子収納用パッケージ
の接続端子を外部電極回路の配線導体に長期にわたり安
定に電気的接続させることができないという欠点を有し
ていた。
【0011】また、特開昭63−117929号公報に
おけるガラスセラミック体を利用した集積回路パッケー
ジ基板では高い熱膨張係数の基板が得られると報告され
ているものの、公報に記載されているように同一の組成
でもわずかな熱処理条件の相違により析出結晶相が変化
し熱膨張係数を安定して制御することが難しく、しかも
高価な結晶性ガラスを使用するため、パッケージを安価
に製造することができないものである。特公昭63−1
5495号公報においては同様に高熱膨張性の結晶性ガ
ラスを用いて電気機器製分野に応用されている。
【0012】また、一般にガラス−セラミック焼結体を
作製する場合に用いられるガラスとしては、ホウ珪酸ガ
ラスが最も用いられるが、このホウ珪酸ガラスは、その
屈伏点が比較的高いために焼結させるためにはガラスを
主成分とする必要がある。そのために、低温で焼成する
場合には、高価なガラスを多量に必要とするために製造
コストが高くなるという問題があった。また、脱バイン
ダーおよび焼結が十分に行われない場合があり、そのた
めにガラスの組成やフィラーを細かく制御する必要があ
った。
【0013】さらに、配線基板や半導体素子収納用パッ
ケージによれば、絶縁基板とその内部および表面に配設
されるメタライズ配線層とを同時焼成することが行われ
るが、高熱膨張を有するような絶縁基板との同時焼成に
ついては何ら検討されていないのが現状である。
【0014】従って、本発明は、高熱膨張特性を有する
絶縁基板の表面あるいは内部にメタライズ配線層を具備
する配線基板や、高熱膨張特性を有し且つ半導体素子が
収納された半導体素子収納用パッケージをガラス−エポ
キシ樹脂等を絶縁体とする外部電気回路に対して、強固
に且つ長期にわたり安定した接続状態を維持できる高信
頼性の半導体素子収納用パッケージ、ならびにその実装
構造を提供することを目的とするものである。
【0015】さらに、Cuメタライズ配線層との同時焼
成を可能とし、バインダーの効率的な除去および比較的
少ないガラス量でも低温での焼結を行うことのできる高
品質で且つ安価な配線基板および半導体素子収納用パッ
ケージを提供することを目的とするものである。
【0016】
【課題を解決するための手段】本発明者らは、上記問題
点に対して検討を重ねた結果、絶縁基板として、少なく
ともSiO2 、Al2 3 およびNa2 Oとを含有する
ソーダアルミニウム珪酸ガラスが焼結過程において,熱
膨張係数が13ppm/℃のネフェリン結晶を安定に析
出させることから、かかるガラスに対して、さらにフィ
ラー成分として高熱膨張係数の化合物を添加し、これを
焼成することで、高熱膨張の焼結体を作製できること、
また、ソーダアルミニウム珪酸ガラスはホウ珪酸ガラス
に比較して屈伏点が比較的低く、その結果、ガラスの添
加量が少なくても低温焼成が可能であることを見出し、
本発明に至った。
【0017】即ち、本発明は、絶縁基板の表面あるいは
内部にメタライズ配線層が配設された配線基板におい
て、前記絶縁基板が、少なくともSiO2 、Al2 3
およびNa2 Oとを含有する屈伏点が400〜800℃
のソーダアルミニウム珪酸ガラスを20〜80体積%
と、40℃〜400℃における熱膨張係数が6ppm/
℃以上の金属酸化物を含むフィラーを80〜20体積%
の割合で含む成形体を焼成した40℃〜400℃におけ
る熱膨張係数が8〜18ppm/℃の焼結体からなるこ
とを特徴とする。
【0018】また、半導体素子収納用パッケージにおけ
る絶縁基板として、少なくともSiO2 、Al2 3
よびNa2 Oとを含有する屈伏点が400〜800℃の
ソーダアルミニウム珪酸ガラスを20〜80体積%と、
40℃〜400℃における熱膨張係数が6ppm/℃以
上の金属酸化物を含むフィラーを80〜20体積%の割
合で含む成形体を焼成した40℃〜400℃における熱
膨張係数が8〜18ppm/℃の焼結体により構成す
る。
【0019】また、本発明によれば、少なくとも有機樹
脂を含む絶縁体の表面に配線導体が被着形成された外部
電気回路基板上に、絶縁基板として上記の焼結体を有す
る半導体素子収納用パッケージを接続端子を介して回路
基板の配線導体にロウ付け接合し実装されるものであ
る。
【0020】
【作用】本発明によれば、配線基板や、半導体素子収納
用パッケージの絶縁基板として、少なくともSiO2
Al2 3 およびNa2 Oとを含有する屈伏点が400
〜800℃のソーダアルミニウム珪酸ガラスを20〜8
0体積%と、40℃〜400℃における熱膨張係数が6
ppm/℃以上の金属酸化物を含むフィラーを80〜2
0体積%の割合で含む成形体を焼成した40℃〜400
℃における熱膨張係数が8〜18ppm/℃の焼結体を
用いることにより、焼結体の熱膨張係数を8〜18pp
m/℃の範囲で容易に制御することができるとともに、
再現よく製造することができる。また、上記ガラスとし
て、上記ソーダアルミニウム珪酸ガラスを用いることに
より、焼結後の焼結体中に高熱膨張のソーダアルミニウ
ム珪酸(例えば、Na2 O−Al2 3 ・2SiO2
を析出することができる。
【0021】さらに、ソーダアルミニウム珪酸ガラスと
して、屈伏点が400℃〜800℃のガラスを用いるこ
とにより、基板作製時の出発組成中におけるガラス含有
量を低減し、フィラーを増量することができるため、焼
成収縮開始温度を上昇することが可能である。それによ
り、成形体を脱バインダー処理する際に添加された有機
樹脂等の成形用バインダーを効率的に除去するととも
に、絶縁基体と同時に焼成されるメタライズとの焼成条
件のマッチングを図ることできる。
【0022】また、ソーダアルミニウム珪酸ガラスから
析出するソーダアルミニウム珪酸結晶相の熱膨張係数は
13ppm/℃程度であるが、かかるガラスにフィラー
としてさらに、40℃〜400℃における熱膨張係数が
6ppm/℃以上の金属酸化物を含むフィラーを添加す
ることにより、焼結体全体の熱膨張係数を8〜18pp
m/℃の範囲で容易に制御することができるのである。
【0023】このように、ガラス−エポキシ基板などの
プリント基板からなる外部電気回路に対して実装される
半導体素子収納用パッケージにおける絶縁基板として4
0〜400℃の温度範囲における熱膨張係数が8〜18
ppm/℃のセラミックスを用いることにより、絶縁基
板と外部電気回路基板との間に両者の熱膨張係数の差が
小さくなり、その結果、絶縁基板と外部電気回路基板の
熱膨張係数の相違に起因する熱応力によって端子が外部
電気回路の配線導体とが接続不良を起こすことがなく、
これによっても容器内部に収容する半導体素子と外部電
気回路とを長期間にわたり正確に、且つ強固に電気的接
続させることが可能となる。
【0024】また、パッケージの内部配線として使用さ
れるCuの熱膨張係数18ppm/℃に対しても近似の
熱膨張係数を有するため、メタライズ配線の基板への密
着性等の信頼性を高めることができる。
【0025】
【発明の実施の形態】以下、本発明を一実施例を示す添
付図面に基づき詳細に説明する。図1及び図2は、本発
明におけるBGA型の半導体素子収納用パッケージとそ
の実装構造の一実施例を示す図であり、このパッケージ
は、絶縁基板の表面あるいは内部にメタライズ配線層が
配設された、いわゆる配線基板を基礎的構造とするもの
であり、Aは半導体素子収納用パッケージ、Bは外部電
気回路基板をそれぞれ示す。
【0026】半導体素子収納用パッケージAは、絶縁基
板1と蓋体2とメタライズ配線層3と端子4およびパッ
ケージの内部に収納される半導体素子5により構成さ
れ、絶縁基板1及び蓋体2は半導体素子5を内部に気密
に収容するための容器6を構成する。つまり、絶縁基板
1は上面中央部に半導体素子5が載置収容される凹部1
aが設けてあり、凹部1a底面には半導体素子5はガラ
ス、樹脂等の接着剤を介して接着固定される。
【0027】また、絶縁基板1には半導体素子5が載置
収容される凹部1aの周辺から下面にかけて複数個のメ
タライズ配線層3が被着形成されており、更に絶縁基板
1の下面には図2に示すように多数の凹部1bが設けら
れており、凹部1bの底面にはメタライズ配線層3と電
気的に接続された接続パッド3aが被着形成されてい
る。この接続パッド3aの表面には半田(錫−鉛合金)
などのロウ材から成る突起状端子4が外部電気回路基板
への接続端子4として取着されている。この突起状端子
4の取付方法としては、球状もしくは柱状のロウ材を接
続パッド3aに並べる方法と、スクリーン印刷法により
ロウ材を接続パッド上に印刷する方法がある。
【0028】この接続パッド3aに取着されている接続
端子4は絶縁基板1の下面に突出部4aを有しており、
半導体素子5の各電極が接続されている接続パッド3a
を外部電気回路基板Bの配線導体8に接続させるととも
に半導体素子収納用パッケージAを外部電気回路基板B
上に実装させる作用を為す。
【0029】なお、接続パッド3aと電気的に接続され
たメタライズ配線層3は、半導体素子5の各電極とボン
ディングワイヤ7を介して電気的に接続されることによ
り、半導体素子の電極は、接続パッド3aと電気的に接
続されることになる。なお、外部電気回路基板Bは、絶
縁体9の表面に配線導体8が形成されている。
【0030】一方、外部電気回路基板Bは、絶縁体9と
配線導体8により構成されており、絶縁体9は、少なく
とも有機樹脂を含む材料からなるプリント基板からな
る。具体的には、ガラス−エポキシ系複合材料などのよ
うに40〜400℃における熱膨張係数が12〜16p
pm/℃の絶縁材料からなる。また、この回路基板Bの
表面に形成される配線導体8は、絶縁体との熱膨張係数
の整合性と、良電気伝導性の点で、通常、Cu、Au、
Al、Ni、Pb−Snなどの金属導体からなる。
【0031】半導体素子収納用パッケージAを外部電気
回路基板Bに実装するには、パッケージAの絶縁基板1
下面の接続パッド3aに取着されている半田から成る突
起状端子4を外部電気回路基板Bの配線導体8上に載置
当接させ、しかる後、約250〜400℃の温度で加熱
することにより、半田などのロウ材からなる突起状端子
4自体が溶融し、端子4を配線導体8に接合させること
によって外部電気回路基板B上に実装される。この時、
配線導体8の表面には端子4とのロウ材による接続を容
易に行うためにロウ材が被着形成されていることが望ま
しい。
【0032】また、他の例として、図3に示すように前
記接続端子として、接続パッド3aに対して高融点材料
からなる球状端子10を低融点ロウ材11によりロウ付
けしたものが適用できる。この高融点材料は、ロウ付け
に使用される低融点ロウ材よりも高融点であることが必
要で、ロウ付け用ロウ材が例えばPb40重量%−Sn
60重量%の低融点の半田からなる場合、球状端子は例
えばPb90重量%−Sn10重量%の高融点半田や、
Cu、Ag、Ni、Al、Au、Pt、Feなどの金属
により構成される。
【0033】かかる構成においてはパッケージAの絶縁
基板1下面の接続パッド3aに取着されている球状端子
10を外部電気回路基板Bの配線導体8上に載置当接さ
せ、しかる後、球状端子10を半田などのロウ材12に
より配線導体8に接着させて外部電気回路基板B上に実
装することができる。また、低融点のロウ材としてAu
−Sn合金を用いて接続端子を外部電気回路基板に接続
してもよく、さらに上記球状端子に代わりに柱状の端子
を用いてもよい。
【0034】次に、図4にリードレスチップキャリア
(LCC)型パッケージCの外部電気回路基板Bへの実
装構造について説明する。なお、図4において、図1と
同一部材については同一の符号を付与した。図4におけ
るパッケージCでは、半導体素子の電極と個々に接続さ
れたメタライズ配線層3が絶縁基板1の4つの側面に導
出され、側面に導出されたメタライズ配線層が接続端子
4を構成している。また、このパッケージCによれば、
電磁波障害を防止するために、半導体素子5を収納する
凹部1aにエポキシ樹脂等が充填され、また凹部は導電
性樹脂からなる蓋体13により密閉されている。また、
パッケージCの底面にはアースのための導電層14が形
成されている。
【0035】このパッケージCを外部電気回路基板Bに
実装するには、パッケージCの絶縁基板1側面の接続端
子4を外部電気回路基板Bの配線導体8上に載置当接さ
せてロウ材等により電気的に接続する。この時、接続端
子4は配線導体8の表面にはロウ材による接続を容易に
行うためでそれぞれロウ材が被着されていることが望ま
しい。
【0036】(絶縁基板の材質)本発明によれば、この
ような外部電気回路基板Bの表面に実装される半導体素
子収納用パッケージとして、その絶縁基板1が40〜4
00℃の温度範囲における熱膨張係数が8〜18ppm
/℃、特に9〜14ppm/℃の焼結体からなることが
重要である。これは、前述した外部電気回路基板Bとの
熱膨張差により熱応力の発生を緩和し、外部電気回路基
板BとパッケージAとの電気的接続状態を長期にわたり
良好な状態に維持するために重要であり、この熱膨張係
数が8ppm/℃より小さいか、あるいは18ppm/
℃より大きいと、いずれも熱膨張差に起因する熱応力が
大きくなり、外部電気回路基板BとパッケージAとの電
気的接続状態が悪化することを防止することができな
い。
【0037】なお、絶縁基板の熱膨張係数が8〜18p
pm/℃と大きくなるに伴い、Siを基板とする半導体
素子との熱膨張差が逆に大きくなってしまう。そのた
め、接着材としては、半導体素子が熱膨張差により剥離
しないように半導体素子の絶縁基板への接着材を適宜選
択することが必要である。望ましくは、その熱膨張差を
緩衝可能な可撓性の材料により接着することが望まし
く、例えば、エポキシ系、ポリイミド系などの有機系接
着材や、場合によってはこれにAgなどの金属を配合し
たものが好適に使用される。
【0038】本発明によれば、このような高熱膨張係数
を有する絶縁基板を構成する焼結体として、結晶性ガラ
ス20〜80体積%と、フィラー成分を80〜20体積
%含む成形体を焼成してなる焼結体により構成するもの
である。この結晶性ガラスとフィラー成分の量を上記の
範囲に限定したのは、結晶性ガラス成分量が20体積%
より少ない、言い換えればフィラー成分が80体積%よ
り多いと液相焼結することができずに高温で焼成する必
要があり、その場合、メタライズ同時焼成においてメタ
ライズが溶融してしまう。また、結晶性ガラスが80体
積%より多い、言い換えるとフィラー成分が20体積%
より少ないと焼結体の特性が結晶性ガラスの特性に大き
く依存してしまい、材料特性の制御が困難となるととも
に、焼結開始温度が低くなるために配線導体と同時焼成
できないといった問題が生じる。また、原料のコストも
高くなる。
【0039】また、本発明によれば、結晶性ガラスとし
て、少なくともSiO2 、Al2 3 およびNa2 Oと
を含有するソーダアルミニウム珪酸ガラスを用いること
が重要である。このソーダアルミニウム珪酸ガラスの具
体的な組成としては、SiO2 を20〜65重量%、A
2 3 を7〜33重量%、Na2 Oを10〜30重量
%、K2 Oを0〜10重量%、Na2 O+K2 Oを10
〜32重量%の割合で含有するガラスが好適である。こ
のようなソーダアルミニウム珪酸ガラスを用いることに
より高熱膨張係数を有するソーダアルミニウム珪酸を析
出させることができる。
【0040】なお、上記組成において、Al2 3 の含
有量が7重量%より低くかつNa2Oの含有量が10重
量%より低いと焼成時にソーダアルミニウム珪酸の結晶
の生成量が少なくなり高熱膨張化が達成できず、Na2
Oが30重量%より多いと誘電正接が100×10-4
越えるため、基板として望ましくない。また、Al2
3 が33重量%を越えると軟化温度が高くなりすぎる傾
向にある。
【0041】また、このガラス中にはPbを実質的に含
まないことが望ましい。これは、Pbが毒性を有するた
め、製造工程中での被毒を防止するための格別な装置お
よび管理を必要とするために焼結体を安価に製造するこ
とができないためである。Pbが不純物として不可避的
に混入する場合を考慮すると、Pb量は0.05重量%
以下であることが望ましい。
【0042】さらに、上記ソーダアルミニウム珪酸ガラ
スの屈伏点は400℃〜800℃、特に400〜650
℃であることも必要である。これは、結晶性ガラスおよ
びフィラーからなる混合物を成形する場合、有機樹脂等
の成形用バインダーを添加するが、このバインダーを効
率的に除去するとともに、絶縁基体と同時に焼成される
メタライズとの焼成条件のマッチングを図るために必要
であり、屈伏点が400℃より低いと結晶性ガラスが低
い温度で焼結が開始されるために、例えばAg、Cu等
の焼結開始温度が600〜800℃のメタライズとの同
時焼成ができず、また成形体の緻密化が低温で開始する
ためにバインダーは分解揮散できなくなりバインダー成
分が残留し特性に影響を及ぼす結果になるためである。
一方、屈伏点が800℃より高いと結晶性ガラス量を多
くしないと焼結しにくくなるため、高価な結晶性ガラス
を大量に必要とするために焼結体のコストを高めること
になる。
【0043】このフィラー成分は、結晶性ガラスの屈伏
点に応じ、その量を適宜調整することが望ましい。即
ち、結晶性ガラスの屈伏点が400℃〜650℃と低い
場合、低温での焼結性が高まるためフィラーの含有量は
50〜80体積%の比較的多く配合できる。これに対し
て、結晶性ガラスの屈伏点が650℃〜800℃と高い
場合、焼結性が低下するためフィラーの含有量は20〜
50体積%の比較的少なく配合することが望ましい。
【0044】本発明において用いられる上記結晶性ガラ
スは、フィラー無添加では収縮開始温度は700℃以下
で、850℃以上では溶融してしまい、メタライズ配線
層等を配設することができない。しかし、フィラーを2
0〜80体積%の割合で混合することにより焼成温度に
おいて、結晶の析出とフィラー成分を液相焼結させるた
めの液相を形成させることができる。また、成形体全体
の収縮開始温度を上昇させることができるため、このフ
ィラーの含有量の調整により用いるメタライズの種類に
よりメタライズ配線層との同時焼成条件のマッチングを
図ることができる。また、原料コストを下げるためには
高価な結晶性ガラスの含有量を減少させることが好まし
い。
【0045】例えば、メタライズ配線層として、Cu、
Ag、Ni、Pd、Auのうちの1種以上により構成す
る場合、これらのメタライズの焼成は600〜1000
℃で生じるため、同時焼成を行うには、結晶性ガラスの
屈伏点は400℃〜650℃であり、フィラーの含有量
は50〜80体積%であるのが好ましい。また、このよ
うに高価な結晶性ガラスの配合量を低減することにより
焼結体のコストも低減できる。
【0046】また、結晶性ガラスの40℃〜400℃に
おける熱膨張係数が6〜18ppm/℃、特に、7〜1
3ppm/℃であることも必要である。これは、熱膨張
係数が上記範囲を逸脱するとフィラーとの熱膨張差が生
じ、焼結体の強度の低下の原因になる。また、フィラー
の熱膨張係数が6ppm/℃未満では、焼結体の熱膨張
係数を8〜18ppm/℃にすることも困難となる。
【0047】上記の特性を満足する結晶性ガラスとして
は、例えば SiO2 −Na2 O−Al2 3 、 SiO2 −Na2 O−Al2 3 −MgO−TiO2 SiO2 −Na2 O−Al2 3 −MgO−Na2 O−
F SiO2 −Na2 O−Al2 3 −K2 O−Na2 O−
ZnO、 SiO2 −Na2 O−Al2 3 −K2 O−P2 5 SiO2 −Na2 O−Al2 3 −K2 O−P2 5
ZnO−Na2 O等の組成物が挙げられる。
【0048】この結晶性ガラスとフィラーとの混合物
は、適当な有機樹脂バインダーを添加した後、所望の成
形手段、例えば、ドクターブレード、圧延法、金型プレ
ス等によりシート状に任意の形状に成形後、焼成する。
【0049】焼成にあたっては、まず、成形のために配
合したバインダー成分を除去する。バインダーの除去
は、700℃前後の大気雰囲気中で行われるが、配線導
体としてCuを用いる場合には、水蒸気を含有する10
0〜700℃の窒素雰囲気中で行われる。この時、成形
体の収縮開始温度は700〜850℃程度であることが
望ましく、かかる収縮開始温度がこれより低いとバイン
ダーの除去が困難となるため、成形体中の結晶化ガラス
の特性、特に屈伏点を前述したように制御することが必
要となる。
【0050】焼成は、850℃〜1300℃の酸化性雰
囲気中で行われ、これにより相対密度90%以上まで緻
密化される。この時の焼成温度が850℃より低いと緻
密化することができず、1300℃を越えるとメタライ
ズ配線層との同時焼成でメタライズ層が溶融してしま
う。但し、配線導体としてCuを用いる場合には、85
0〜1050℃の窒素などの非酸化性雰囲気中で行われ
る。
【0051】このようにして作製されたガラスセラミッ
ク焼結体中には、結晶性ガラスから生成した結晶相、結
晶性ガラスとフィラーとの反応により生成した結晶相、
あるいはフィラー成分が分解して生成した結晶相等が存
在し、これらの結晶相の粒界にはガラス相が存在する。
析出する結晶相としては、焼結体全体の熱膨張係数を高
める上で、少なくとも40〜400℃における熱膨張係
数が6ppm/℃以上の結晶相が析出することが望まし
い。
【0052】このような熱膨張係数が6ppm/℃以上
の結晶相としては、クリストバライト(SiO2 )、ク
ォーツ(SiO2 )、トリジマイト(SiO2 )、フォ
ルステライト(2MgO・SiO2 )、スピネル(Mg
O・Al2 3 )、ウォラストナイト(CaO・SiO
2 )、モンティセラナイト(CaO・MgO・Si
2 )、ネフェリン(Na2 O・Al2 3 ・Si
2 )、リチウムシリケート(Li2 O・SiO2 )、
ジオプサイド(CaO・MgO・2SiO2 )、メルビ
ナイト(3CaO・MgO・2SiO2 )、アケルマイ
ト(2CaO・MgO・2SiO2 )、マグネシア(M
gO)、アルミナ(Al2 3 )、ネフェリン(Na2
O・Al2 3 ・2SiO2 )、ひすい(Na2 O・A
2 3 ・4SiO2 )、カーネギアイト(Na2 O・
Al2 3 ・2SiO2 )、エンスタタイト(MgO・
SiO2 )、ホウ酸マグネシウム(2MgO・B
2 3 )、セルシアン(BaO・Al2 3 ・2SiO
2 )、B2 3 ・2MgO・2SiO2 、ガーナイト
(ZnO・Al2 3 )、ペタライト(LiAlSi4
10)の群から選ばれる少なくとも1種以上が挙げられ
る。これらの中でも特に8ppm/℃以上の結晶相が良
い。また、上記フィラー中には、その添加により最終焼
結体の熱膨張係数が18ppm/℃を越える場合があ
る。その場合には、熱膨張係数が小さいフィラーと混合
して熱膨張係数を適宜制御することが必要である。
【0053】また、上記焼結体を絶縁基板として、C
u、Ag、Ni、Pd、Auのうちの1種以上からなる
メタライズ配線層を配設した配線基板やパッケージを製
造するには、絶縁基板を構成するための前述したような
結晶化ガラスとフィラーからなる原料粉末に適当な有機
バインダー、可塑剤、溶剤を添加混合して泥漿物を作る
とともに該泥漿物をドクターブレード法やカレンダーロ
ール法を採用することによってグリーンシート(生シー
ト)と作製する。そして、メタライズ配線層3及び接続
パッドとして、適当な金属粉末に有機バインダー、可塑
剤、溶剤を添加混合して得た金属ペーストを前記グリー
ンシートに周知のスクリーン印刷法により所定パターン
に印刷塗布する。また、場合によっては、前記グリーン
シートに適当な打ち抜き加工してスルーホールを形成
し、このホール内にもメタライズペーストを充填する。
そしてこれらのグリーンシートを複数枚積層し、グリー
ンシートとメタライズとを同時焼成することにより多層
構造のパッケージを得ることができる。
【0054】
【実施例】以下、本発明をさらに具体的な例で説明す
る。 実施例1 結晶性ガラスとして、 重量比率で60%SiO2 −15%Na2 O−5%A
2 3 −7%B2 3 −5%K2 O−6%TiO2
2%ZrO2(Pb含有量50ppm以下、屈伏点48
0℃)、 重量比率で34%SiO2 −15%Na2 O−15%
Al2 3−17%P2 5 −8%K2 O−11%Zn
O(Pb含有量50ppm以下、屈伏点600℃) 重量比率で60%SiO2 −14%Na2 O−6%A
2 3−7%B2 3 −3%K2 O−6%TiO2
4%ZrO(Pb含有量50ppm以下、屈伏点75
0℃) 重量比率で75%SiO−8%Al2 3 −8%
2 3−7%Na2 O−2%K2 O(Pb含有量50
ppm以下、屈伏点850℃) の4種のガラスを準備し、このガラスに対して表1に示
すようにフィラー成分として、 フォルステライト(2MgO・SiO2 、熱膨張係数10
ppm/℃) クォーツ(SiO2 、熱膨張係数15ppm/℃) クリストバライト(SiO2 、熱膨張係数20ppm/
℃) ウォラストナイト(CaO・SiO2 、熱膨張係数9p
pm/℃) ペタライト(LiAlSi4 10、熱膨張係数8ppm
/℃) MgO(熱膨張係数9ppm/℃) ネフェリン(Na2 O・Al2 3 ・2SiO2 、熱膨
張係数10ppm/℃) ひすい(Na2 O・Al2 3 ・4SiO2 熱膨張係
数9ppm/℃) ムライト(3Al2 3 ・2SiO2 、熱膨張係数4p
pm/℃) アルミナ(Al2 3 、熱膨張係数7ppm/℃) を用いて表1に示す調合組成になるように秤量混合し
た。この混合物を粉砕後、有機バインダーを添加して十
分に混合した後、1軸プレス法により3.5×3.5×
15mmの形状の成形体を作製し、この成形体を700
℃のN2 +H2 O中で脱バインダ処理した後、窒素雰囲
気中で650〜1300℃で焼成して焼結体を作製し
た。
【0055】次に、上記のようにして得られた焼結体に
対して40〜400℃の熱膨張係数を測定し表1に示し
た。また、焼結体を直径60mm、厚さ2mmに加工
し、JISC2141の手法で比誘電率と誘電損失を求
めた。測定はLCRメータ(Y.H.P4284A)を
用いて行い、1MHz,1.0Vrsmの条件で25℃
における静電容量を測定し、この静電容量から25℃に
おける比誘電率を測定した。
【0056】次に、表1における各原料組成物を用い
て、溶媒としてトルエンとイソプロピルアルコール、バ
インダーとしてアクリル樹脂、可塑剤としてDBP(ジ
ブチルフタレート)を用いてドクターブレード法により
厚み500μmのグリーンシートを作製した。
【0057】このグリーンシートの表面にCuメタライ
ズペーストをスクリーン印刷法に基づきメタライズ配線
層を塗布した。また、グリーンシートの所定箇所にスル
ーホールを形成しスルーホール内が最終的に基板の下面
に露出するように形成し、そのスルーホール内にもCu
メタライズペーストを充填した。そして、メタライズペ
ーストが塗布されたグリーンシートをスルーホールの位
置合わせを行いながら6枚積層し圧着した。
【0058】この積層体を700℃でN2 +H2 O中で
脱バインダ後、各焼成温度で窒素雰囲気中でメタライズ
配線層と絶縁基板とを同時に焼成しパッケージ用の配線
基板を作製した。この時、同時焼成によるCuメタライ
ズ層に対して、メタライズ層の溶融、焼結不良について
の評価を行った。
【0059】次に、配線基板の下面にスルーホールに接
続する箇所に凹部を形成しCuメタライズからなる接続
パッドを作製した。そして、その接続パッドに図1に示
すように半田(錫30〜10%−鉛70〜90%)から
なる接続端子を取着した。なお、接続端子は、1cm2
当たり30端子の密度で配線基板の下面全体に形成し
た。
【0060】一方、ガラス−エポキシ基板からなる40
〜800℃における熱膨張係数が13ppm/℃の絶縁
体の表面に銅箔からなる配線導体が形成されたプリント
基板を準備し、上記のパッケージ用配線基板をプリント
基板の上の配線導体とパッケージ用絶縁基板の接続端子
が接続されるように位置合わせし、これをN2 の雰囲気
中で260℃で3分間熱処理しパッケージ用配線基板を
プリント基板表面に実装した。この熱処理によりパッケ
ージ用配線基板の半田からなる接続端子が溶けてプリン
ト基板の配線導体と電気的に接続されたことを確認し
た。
【0061】(実装時の熱サイクル試験)上記のように
してパッケージ用配線基板をプリント基板表面に実装し
たものを大気の雰囲気にて−40℃と125℃の各温度
に制御した恒温槽に試験サンプルを15分/15分の保
持を1サイクルとして最高1000サイクル繰り返し
た。そして、各サイクル毎にプリント基板の配線導体と
パッケージ用配線基板との電気抵抗を測定し電気抵抗に
変化が現れるまでのサイクル数を表1に示した。
【0062】
【表1】
【0063】表1より明らかなように、ガラスの含有量
が20体積%より少ない試料No.9では、緻密な焼結体
を得ることができず、80体積%を越える試料No.2,
7,15,18では低温で磁器が緻密化してしまいメタ
ライズが焼結されず同時焼成できなかった。また、ガラ
ス量が適当であっても、フィラーとの組み合わせによっ
て焼結体の熱膨張係数が8〜18ppm/℃を逸脱する
試料No.6、16および19では、熱サイクル試験にお
いて200〜300サイクルで抵抗変化が生じた。
【0064】これに対してガラス量が適量でその焼結体
の熱膨張係数が8〜18ppm/℃の本発明品はCuメ
タライズの同時焼成も良好であり、これを用いて作製し
たパッケージ用配線基板では昇降温1000サイクル後
もプリント基板の配線導体とパッケージ用配線基板との
間に電気抵抗変化は全く見られず、極めて安定で良好な
電気的接続状態を維持できた。
【0065】さらに、結晶性ガラスの屈伏点が800℃
を越えるガラスを用いた試料No.28〜30において
は、ガラス量を多量に添加しないと緻密化することがで
きず、多量のガラスを必要とすることがわかった。
【0066】また、X線回折測定による結晶相の同定を
行った結果、本発明の焼結体は、いずれも結晶相として
ソーダアルミニウム珪酸およびフィラー成分による結晶
相が検出された。
【0067】
【発明の効果】以上詳述したように、本発明の配線基板
および半導体素子収納用パッケージによれば、熱膨張係
数が大きいプリント基板などの外部電気回路基板に実装
した場合に、両者の熱膨張係数の差に起因する応力発生
を抑制し、パッケージと外部電気回路とを長期間にわた
り正確、かつ強固に電気的接続させることが可能とな
る。しかも、半導体回路素子の大型化による多ピン化に
十分対応できる信頼性の高いパッケージの実装構造を実
現できる。
【0068】さらに、銅などのメタライズとの同時焼成
が可能であるために、高品質で且つ安価な配線基板およ
び半導体素子収納用パッケージを提供できる。
【図面の簡単な説明】
【図1】本発明のBGA型の半導体素子収納用パッケー
ジの実装構造を説明するための断面図である。
【図2】図1の要部拡大断面図である。
【図3】接続端子の他の実施例における要部拡大断面図
である。
【図4】本発明のリードレスチップキャリア型のパッケ
ージの実装構造を説明するための断面図である。
【符号の説明】
1・・・絶縁基板 1a,1b・・凹部 2・・・蓋体 3・・・メタライズ配線層 3a・・接続パッド 4・・・接続端子 4a・・突出部 5・・・半導体素子 6・・・容器 8・・・配線導体 9・・・絶縁体 A・・・BGA型パッケージ B・・・外部電気回路基板 C・・・LCC型パッケージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 民 保秀 鹿児島県国分市山下町1番4号 京セラ 株式会社総合研究所内 (72)発明者 古久保 洋二 鹿児島県国分市山下町1番4号 京セラ 株式会社総合研究所内 審査官 坂本 薫昭 (58)調査した分野(Int.Cl.7,DB名) H01L 23/15

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁基板の表面あるいは内部にメタライズ
    配線層が配設された配線基板において、前記絶縁基板
    が、少なくともSiO2 、Al2 3 およびNa2 Oと
    を含有する屈伏点が400〜800℃のソーダアルミニ
    ウム珪酸ガラスを20〜80体積%と、40〜400℃
    における熱膨張係数が6ppm/℃以上の金属酸化物を
    含むフィラーを80〜20体積%の割合で含む成形体を
    焼成して得られた40〜400℃における熱膨張係数が
    8〜18ppm/℃の焼結体からなることを特徴とする
    配線基板。
  2. 【請求項2】接続端子が取着された絶縁基板と、蓋体と
    からなる容器内部に半導体素子が収納され、前記接続端
    子と前記半導体素子の電極とが前記絶縁基板の表面ある
    いは内部に配設されたメタライズ配線層により電気的に
    接続されてなる半導体素子収納用パッケージにおいて、
    前記絶縁基板が、少なくともSiO2 、Al2 3 およ
    びNa2 Oとを含有する屈伏点が400〜800℃のソ
    ーダアルミニウム珪酸ガラスを20〜80体積%と、4
    0〜400℃における熱膨張係数が6ppm/℃以上の
    金属酸化物を含むフィラーを80〜20体積%の割合で
    含む成形体を焼成して得られた40〜400℃における
    熱膨張係数が8〜18ppm/℃の焼結体からなること
    を特徴とする半導体素子収納用パッケージ。
  3. 【請求項3】少なくとも有機樹脂を含む絶縁体の表面に
    配線導体が被着形成された外部電気回路基板上に、請求
    項2記載の半導体素子収納用パッケージの前記接続端子
    を前記配線導体にロウ付け接合し実装してなることを特
    徴とする半導体素子収納用パッケージの実装構造。
JP28383295A 1995-10-31 1995-10-31 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 Expired - Fee Related JP3323043B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28383295A JP3323043B2 (ja) 1995-10-31 1995-10-31 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28383295A JP3323043B2 (ja) 1995-10-31 1995-10-31 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造

Publications (2)

Publication Number Publication Date
JPH09129782A JPH09129782A (ja) 1997-05-16
JP3323043B2 true JP3323043B2 (ja) 2002-09-09

Family

ID=17670744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28383295A Expired - Fee Related JP3323043B2 (ja) 1995-10-31 1995-10-31 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造

Country Status (1)

Country Link
JP (1) JP3323043B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368419A (ja) * 2001-06-04 2002-12-20 Sumitomo Metal Electronics Devices Inc 低温焼成セラミック多層基板の製造方法
US11882654B2 (en) 2019-03-29 2024-01-23 Kyocera Corporation Wiring board, electronic device package, and electronic device

Also Published As

Publication number Publication date
JPH09129782A (ja) 1997-05-16

Similar Documents

Publication Publication Date Title
JP3426926B2 (ja) 配線基板およびその実装構造
JP3346693B2 (ja) ガラス−セラミック焼結体およびそれを用いた配線基板
JP3323043B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3297567B2 (ja) 半導体素子収納用パッケージおよびその実装構造
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3323074B2 (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP3193275B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3699571B2 (ja) 配線基板およびその実装構造
JP3210837B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3210844B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3347583B2 (ja) 配線基板の実装構造
JP3719834B2 (ja) 低温焼成セラミックス
JP3305579B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JP3314131B2 (ja) 配線基板
JPH1117065A (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3450998B2 (ja) 配線基板およびその実装構造
JP3677468B2 (ja) パッケージおよびその実装構造
JP3748315B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JP2002324876A (ja) 配線基板およびその実装構造
JP3830296B2 (ja) 高熱膨張ガラスセラミック焼結体の製造方法
JPH10135370A (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP3420447B2 (ja) 配線基板の実装構造
JP3420450B2 (ja) 半導体素子収納用パッケージ
JPH11335156A (ja) 低温焼成磁器組成物および磁器の製造方法
JP3439962B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110628

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120628

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130628

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees