JP3439962B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP3439962B2 JP3439962B2 JP32148597A JP32148597A JP3439962B2 JP 3439962 B2 JP3439962 B2 JP 3439962B2 JP 32148597 A JP32148597 A JP 32148597A JP 32148597 A JP32148597 A JP 32148597A JP 3439962 B2 JP3439962 B2 JP 3439962B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- thermal expansion
- lid
- linear thermal
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路素
子などの半導体素子を収納する半導体素子収納用パッケ
ージに関するものである。 【０００２】 【従来の技術】従来から、半導体集積回路素子などの半
導体素子は、パッケージに収納された状態でプリント配
線基板などに実装される。高い信頼性が要求される用途
では、図１に示すようなセラミック材を電気絶縁材料と
して形成されるパッケージが使用されている。 【０００３】図１は、絶縁基体１と蓋体２とで、半導体
素子３を収納して、フラット型のパッケージ４を形成し
ている状態を示す。絶縁基体１は、一般にアルミナセラ
ミックスなどの無機電気絶縁材料から成り、タングステ
ン（Ｗ）やモリブデン（Ｍｏ）等の高融点金属粉末から
成る複数個の配線層５が、電気絶縁材料の焼結過程で同
時に生成される。配線層５には、ニッケルメッキ、金メ
ッキなどが施され、半導体素子３に形成されるボンディ
ングパッドとの間でボンディングワイヤ６による電気的
接続が行われる。配線層５の一部はパッケージ４の外部
に露出し、外部リード端子７がロウ材８を介して接合さ
れる。絶縁基体１に半導体素子３を収納し、ボンディン
グワイヤ６による電気的接続が終了すると、絶縁基体１
の表面に設けられている金属層９を利用して蓋体２がロ
ウ材１０で接合され、半導体素子３を収納する絶縁基体
１の凹所１１が外部に対して気密に封止される。なお半
導体素子３は、絶縁基体１の凹所１１の底面にガラス、
封脂あるいはハンダなどの接合層１２によって固定され
る。 【０００４】半導体素子３は大気と接触するのを防止す
るために、気密封止を確実に行う必要がある。このた
め、絶縁基体１と蓋体２との間で、線熱膨張係数に差が
あると、熱応力が発生し、ロウ材１０などの接合部や絶
縁基体１に微小なクラックが形成され、パッケージ４の
気密性が劣化して信頼性が低下する恐れがある。このた
め、蓋体２としては、絶縁基体１の主成分であるアルミ
ナセラミックスの線熱膨張係数に近い線熱膨張係数を有
する４２アロイなどの鉄−ニッケル合金やコバールと称
される鉄−ニッケル−コバルト合金が材料として使用さ
れている。 【０００５】 【発明が解決しようとする課題】図１に示すような半導
体素子３を収納するパッケージ４では、蓋体２として４
２アロイやコバールなどを材料として使用しているけれ
ども、これらは強磁性体であるニッケル、コバルトを含
んでいるため、外部から磁化されやすく、パッケージ４
の周囲に存在している磁束が通りやすく、蓋体２の周辺
では磁束密度が高くなってしまい、半導体素子３も蓋体
２によって高められる磁束の影響を受けることになる。
近年、半導体素子３は、特にＬＳＩと呼ばれる大規模集
積回路素子などで、省電力化が進められ、電源電圧が低
くなる傾向がある。さらに、パッケージ４全体が一層小
型化されることも要望され、蓋体２と半導体素子３との
間の距離も小さくなっている。このため、蓋体２によっ
てパッケージ４の周囲の磁束が半導体素子３上に集中す
ると、磁束の変化によって半導体素子３内に誘起される
電圧がノイズとなり、特に電源電圧が低い場合に誤動作
しやすくなってしまう。 【０００６】半導体素子としての省電力化の背景には、
最近のモービルタイプの電子機器の普及で、バッテリを
電源として長時間使用することができることを目的とし
て、低電圧で作動する半導体素子への要求が存在する。
低電圧で作動する半導体素子では、電源ノイズの影響が
大きくなってしまう。すなわち、５Ｖの電圧で１Ｖまで
のノイズの耐性、すなわち２０％までのノイズの耐性が
ある場合に、３Ｖの駆動電圧で１Ｖのノイズが入れば、
２０％のノイズの耐性限界を越えて誤動作する可能性が
大きくなる。 【０００７】また、近時、情報処理装置は高速駆動が行
われ、ノイズの影響を極めて受け易いものとなってきて
おり、外部電気回路より配線層にノイズが入り込むとこ
れが配線層を介してそのまま半導体素子に入り込み、半
導体素子を誤動作させてしまう。 【０００８】本発明の目的は、外部からの磁界の変化に
よるノイズの影響が少ない半導体素子収納用パッケージ
を提供することにある。 【０００９】また本発明の他の目的は、外部電気回路よ
り配線層に入り込んだノイズを良好に吸収し、半導体素
子にノイズが入り込むのを有効に防止して半導体素子を
正常に作動させることができる半導体素子収納用パッケ
ージを提供することにある。 【００１０】 【課題を解決するための手段】本発明は、複数個の配線
層を有する絶縁基体と蓋体とから成り、内部に半導体素
子を収納するための空所を有する半導体素子収納用パッ
ケージであって、前記蓋体を銅で形成し、且つ、前記絶
縁基体を４０〜４００℃における線熱膨張係数が１０〜
２０ｐｐｍ／℃のセラミック材で形成するとともに配線
層の一部周囲をフェライト粉末を含有した前記絶縁基体
と同時焼成により形成した補助膜で被覆しており、前記
絶縁基体は、酸化リチウム（Ｌｉ２Ｏ）を５〜３０重量
％含有するリチウム珪酸ガラス２０〜８０体積％と、４
０〜４００℃における線熱膨張係数が８ｐｐｍ／℃以上
であるフィラー８０〜２０体積％との割合で含む成形体
を焼成して得られる焼結体から成り、前記補助膜は、酸
化リチウム（Ｌｉ２Ｏ）を５〜３０重量％含有するリチ
ウム珪酸ガラス２０〜８０体積％と、４０〜４００℃に
おける線熱膨張係数が８ｐｐｍ／℃以上であるフィラー
８０〜２０体積％との割合で含むガラスセラミックス１
０〜５０重量部と、フェライト粉末５０〜９０重量部と
から成ることを特徴とするものである。 【００１１】 【００１２】 【００１３】本発明によれば、内部に半導体素子を収容
するための空所を有する半導体素子収納用パッケージの
蓋体は、銅で形成され、磁性をほとんど有しないので、
外部からの磁界で磁化されず、半導体素子へのノイズを
低減することができる。 【００１４】また本発明によれば、絶縁基体の線熱膨張
係数は、４０〜４００℃の温度範囲で１０〜２０ｐｐｍ
／℃であるので、銅もしくは銅を主成分とする金属に対
して線熱膨張係数の差が小さい。従って、蓋体と絶縁基
体との間の熱応力が小さくなるので、蓋体による気密封
止は、長期間にわたって信頼性を維持することができ
る。 【００１５】更に本発明によれば、絶縁基体に形成した
配線層の一部周囲がフェライト粉末を含有した絶縁基体
と同時焼成により形成した補助膜で被覆されていること
から外部電気回路から配線層にノイズが入り込んだ場
合、そのノイズはフェライト粉末で熱エネルギーに変換
されて吸収され、その結果、ノイズが配線層を介してそ
のまま半導体素子に入り込むことはなく、半導体素子を
正常に作動させることが可能となる。 【００１６】 【発明の実施の形態】本発明の実施の一形態の概略的な
構成を、図１を用いて示す。基本的な形状は、従来から
のパッケージと同等である。絶縁基体１は、４０〜４０
０℃の温度範囲における線熱膨張係数が１０〜２０ｐｐ
ｍ／℃のセラミック材、例えば、リチウム珪酸ガラス
と、線熱膨張係数が４０〜４００℃で８ｐｐｍ／℃以上
であるフィラーとを焼成して得られる焼結体である。蓋
体２は銅から成る。このような蓋体２の線熱膨張係数
は、銅の線熱膨張係数である１７ｐｐｍ／℃である。絶
縁基体１が一般的なアルミナセラミックス等の場合は、
線熱膨張係数が約７ｐｐｍ／℃となるので、銅である蓋
体２との線熱膨張係数の差が大きく、熱応力が発生しや
すい。本実施形態では絶縁基体１と蓋体２との間の線熱
膨張係数の差が小さくなり、温度変化に対して発生する
熱応力が小さくなる。 【００１７】ＬＳＩなどの半導体素子３は、絶縁基体１
と蓋体２とから成るパッケージ４内に気密封止され、周
囲の環境の影響から保護される。半導体素子３は、絶縁
基体１に形成されている配線層５に対し、ボンディング
ワイヤ６を介して電気的に接続される。配線層５に対
し、パッケージ４の外部で外部リード端子７がロウ材８
によって接合される。蓋体２は、絶縁基体１の表面の金
属層９にロウ材１０によって接合される。蓋体２による
絶縁基体１の気密封止は、絶縁基体１の凹所１１に半導
体素子３を接合層１２を介して固定し、ボンディングワ
イヤ６を用いて配線層５との間で電気的接続を終了した
後、行われる。 【００１８】図１に示すように、半導体素子３を内部に
収納したフラット型のパッケージ４は、プリント配線基
板などに実装されて使用される。プリント配線基板に、
他の電子部品とともにハンダなどで接合される際に、４
００℃程度まで加熱される可能性がある。このため、絶
縁基体１と蓋体２とは、４０〜４００℃の温度範囲で、
線熱膨張係数の差が小さいことが望ましい。パッケージ
４を構成する絶縁基体１と蓋体２とのうち、蓋体２とし
て銅を使用しており、前述のようにその線熱膨張係数は
１７ｐｐｍ／℃であるので、絶縁基体１としては、その
温度範囲で線熱膨張係数が１０〜２０ｐｐｍ／℃程度の
セラミック材料を用いることが好ましい。このようなセ
ラミック材料として、リチウム珪酸ガラス２０〜８０体
積％と、４０〜４００℃における線熱膨張係数が８ｐｐ
ｍ／℃以上のフィラー８０〜２０体積％とを含む成形体
を焼成して成る焼結体によって形成するいわゆるガラス
セラミツク焼結体が好適に用いられる。 【００１９】前記リチウム珪酸ガラスとしては、たとえ
ば、 ＳｉＯ２−Ｌｉ２Ｏ−Ａ１２Ｏ３ ＳｉＯ２−Ｌｉ２Ｏ−Ａ１２Ｏ３−ＭｇＯ−ＴｉＯ２ ＳｉＯ２−Ｌｉ２Ｏ−Ａ１２Ｏ３−ＭｇＯ−Ｎａ２Ｏ−
Ｆ ＳｉＯ２−Ｌｉ２Ｏ−Ａ１２Ｏ３−Ｋ２Ｏ−Ｎａ２Ｏ−
ＺｎＯ ＳｉＯ２−Ｌｉ２Ｏ−Ａ１２Ｏ３−Ｋ２Ｏ−Ｐ２Ｏ５ ＳｉＯ２−Ｌｉ２Ｏ−Ａ１２Ｏ３−Ｋ２Ｏ−Ｐ２Ｏ５−
ＺｎＯ−Ｎａ２Ｏ ＳｉＯ２−Ｌｉ２Ｏ−ＭｇＯ ＳｉＯ２−Ｌｉ２Ｏ−ＺｎＯ 等の組成物が挙げられ、このうち、酸化珪素（Ｓｉ
Ｏ２）は、リチウム珪酸を形成するために必須の成分で
あり、ガラス全量中６０〜８５重量％の割合で存在す
る。ＳｉＯ２とＬｉ２Ｏとの合量がガラス全量中６５〜
９５重量％であることが、リチウム珪酸結晶を析出させ
る上で望ましい。 【００２０】また、４０〜４００℃における線熱膨張係
数が８ｐｐｍ／℃以上であるフィラーとしては、表１に
挙げたものが好適に使用される。 【００２１】 【表１】【００２２】さらにリチウム珪酸ガラスの成分量を２０
〜８０体積％、フィラーの成分量を２０〜８０体積％の
範囲とするのは、セラミック材料の４０〜４００℃にお
ける線熱膨張係数を１０〜２０ｐｐｍ／℃の範囲に制御
するとともに、焼成温度を下げるためであり、リチウム
珪酸ガラスの成分量が２０体積％より少ない、言い換え
ればフィラーが８０体積％より多いと液相焼結すること
ができずに高温で焼成する必要があり、またリチウム珪
酸ガラスが８０体積％より多い、言い換えるとフィラー
が２０体積％より少ないと、セラミック材料の特性がリ
チウム珪酸ガラスの特性に大きく依存していまい、線熱
膨張係数を所定値に制御するのが困難となるとともに、
原料のコストも高くなってしまうからである。 【００２３】またリチウム珪酸ガラスでは、酸化リチウ
ム（Ｌｉ2 Ｏ）を５〜３０重量％、特に５〜２０重量％
の割合で含有することが重要である。このようなリチウ
ム珪酸ガラスを用いることによって、高い線熱膨張係数
を有するリチウム珪酸を析出させることができる。な
お、酸化リチウムの含有量が５重量％より小さいと、焼
成時にリチウム珪酸の結晶の生成量が少なくなってしま
い、高い線熱膨張係数を得ることができない。酸化リチ
ウムの含有量が３０重量％より大きいと、電気絶縁体と
しての誘電正接が１００×１０-4を超えるため、基板と
しての特性が劣化してしまう。またこのガラス中には鉛
（Ｐｂ）を実質的に含まないことが望ましい。鉛は毒性
を有するため製造工程中での被毒を防止するための格別
な装置および管理を必要とするために、焼結体を安価に
製造することができなくなるためである。鉛が不純物と
して不可避的に混入する場合を考慮すると、鉛の含有量
は０．０５重量％以下であることが望ましい。 【００２４】さらに、リチウム珪酸ガラスの屈伏点を、
４００〜８００℃、特に４００〜６５０℃としておくこ
とが望ましい。これはリチウム珪酸ガラスおよびフィラ
ーから成る成形体を形成する場合、有機樹脂バインダー
を混合しているが、焼成時に前記有機樹脂バインダーを
効率良く除去するためである。屈伏点が４００℃より低
いと、成形体の緻密化が低温で開始するために、有機樹
脂バインダーが分解揮散できなくなり、有機樹脂バイン
ダー成分が残留して特性に影響を及ぼす結果となる。一
方、屈伏点が８００℃より高いと、リチウム珪酸ガラス
の量を多くしないと結晶しにくくなるため高価なリチウ
ム珪酸ガラスを大量に必要とすることになり、焼結体の
コストが高くなってしまう。 【００２５】フィラーは、リチウム珪酸ガラスの屈伏点
に応じ、その量を適宜調整することが望ましい。すわな
ち、リチウム珪酸ガラスの屈伏点が４００〜６５０℃と
低い場合は、低温での焼結性が高まるためフィラーの含
有量は５０〜８０体積％と比較的多く配合することがで
きる。これに対して、リチウム珪酸ガラスの屈伏点が６
５０〜８００℃と高い場合は、焼結性が低下するためフ
ィラーの含有量は２０〜５０体積％と比較的少なく配合
することが望ましい。 【００２６】リチウム珪酸ガラスは、フィラー無添加で
は収縮開始温度が７００℃以下となり、８５０℃以上で
は溶融してしまう。フィラーを２０〜８０体積％の割合
で混合することによって、焼成温度を上昇させ結晶の析
出とフィラーを液相焼結させるための液相の形成とを行
うことができる。また原料コストを下げるためには、高
価な結晶性ガラスの含有量を減少させることが好まし
い。 【００２７】リチウム珪酸ガラスとフィラーとの混合物
は、成形のための有機樹脂バインダーを添加した後、所
望の成形手段、たとえばドクターブレード、圧延法、金
型プレス等によってシー卜状など任意の形状に成形さ
れ、焼成に供される。 【００２８】焼成に当たっては、まず成形のために配合
した有機樹脂バインダー成分を除去する。有機樹脂バイ
ンダーの除去は、７００℃前後の大気雰囲気中で行われ
る。 【００２９】成形体の収縮開始温度は７００〜８５０℃
程度であることが望ましい。収縮開始温度がこれより低
いと有機樹脂バインダーの除去が困難となるので、成形
体中のリチウム珪酸ガラスの特性、特に屈伏点を制御す
ることが重要である。焼成は、８５０〜１３００℃の酸
化性雰囲気中で行われ、相対密度９０％以上まで緻密化
される。このときの焼成温度が８５０℃より低いと、緻
密化することができない。 【００３０】このようにして製造される焼結体中には、
リチウム珪酸ガラスから生成される結晶相、リチウム珪
酸ガラスとフィラーとの反応によって生成する結晶相、
あるいはフィラーが分解して生成する結晶相等が存在
し、これらの結晶相の粒界にガラス相が存在して焼結体
の線熱膨張係数が４０〜４００℃において１０〜２０ｐ
ｐｍ／℃となる。 【００３１】なお、前記酸化リチウム（Ｌｉ２Ｏ）を５
〜３０重量％含有するリチウム珪酸ガラス２０〜８０体
積％と、４０〜４００℃における線熱膨張係数が８ｐｐ
ｍ／℃以上であるフィラー８０〜２０体積％との割合で
含む成形体を焼成して得られる焼結体から成る４０〜４
００℃における線熱膨張係数が１０〜２０ｐｐｍ／℃の
セラミック材は、その焼成温度が従来のアルミナセラミ
ックスに比べて低いことから、配線層５を従来のタング
ステン（Ｗ）やモリブデン（Ｍｏ）等の電気抵抗率が
５．４μΩ・ｃｍ（２０℃）以上の高融点金属粉末にか
えて、電気抵抗率が２．５μΩ・ｃｍ（２０℃）以下の
低融点の銅（Ｃｕ）や銀（Ａｇ）、金（Ａｕ）を使用す
ることができる。かかる銅（Ｃｕ）や銀（Ａｇ）、金
（Ａｕ）で配線層５を形成すると、銅（Ｃｕ）や銀（Ａ
ｇ）等の電気抵抗率が低いことから前線層５を信号が伝
搬した際、配線層５で信号が大きく減衰することはな
く、良好に伝搬させることができる。 【００３２】また前記セラミック材は、その比誘電率が
７．５（室温１ＭＨｚ）であり、従来のアルミナセラミ
ックスの比誘電率（１０〜１１：室温１ＭＨｚ）より低
いことから、配線層５を伝搬する信号の伝搬速度を従来
に比し極めて速いものとなすこともでき、これによって
配線層５を介して半導体素子３に信号を高速で出し入れ
し、半導体素子３を高速駆動させることもできる。 【００３３】以上、説明したようなセラミック材を絶縁
基体として製造するためには、リチウム珪酸ガラスとフ
ィラーから成る原料粉末に適切な有機樹脂バインダーや
可塑剤、溶剤を添加混合して泥漿物を作るとともに、そ
の泥漿物に対し、ドクターブレード法やカレンダロール
法を用いてグリーンシートを形成する。さらに配線層や
ワイヤボンディング用の接続パッドとして、銅、銀ある
いは金などの金属粉末に有機樹脂バインダー、可塑剤お
よび溶剤を添加混合して形成する金属ぺーストを、グリ
ーンシート上にスクリーン印刷法などによって所定パタ
ーンを形成するように印刷して塗布する。場合によって
は、グリーンシートに適当な打抜き加工を施して、スル
ーホールを形成し、このスルーホール内にも金属ペース
トを充填する。これらのグリーンシートを複数枚積層
し、グリーンシートと金属ペーストとを同時焼成するこ
とによって、図１に示すような多層構造のパッケージ４
を得ることができる。 【００３４】また上述したセラミック材から成る絶縁基
体１には銅（Ｃｕ）や銀（Ａｇ）、金（Ａｕ）等から成
る複数個の配線層５が形成されており、かつ配線層５の
周囲の一部はフェライト粉末を含有する補助膜５ａで被
覆されている。補助膜５ａは外部電気回路から配線層５
に入り込んだノイズを選択的に熱エネルギーに変換させ
て吸収し、これによって配線層５に入り込んだノイズは
そのまま配線層５を介して半導体素子３に入り込むこと
はなく、半導体素子３を正常に作動させることができ
る。 【００３５】補助層５ａは、酸化リチウム（Ｌｉ２Ｏ）
を５〜３０重量％含有するリチウム珪酸ガラス２０〜８
０体積％と、４０〜４００℃における線熱膨張係数が８
ｐｐｍ／℃以上であるフィラーを８０〜２０体積％の割
合で含むガラスセラミックス１０〜５０重量部と、フェ
ライト粉末５０〜９０重量部とから成り、４０〜４００
℃における線熱膨張係数は８〜１８ｐｐｍ／℃である。
補助層５ａの線熱膨張係数と絶縁基体１の線熱膨張係数
とはその差が小さいため補助層５ａを絶縁基体１に形成
した配線層５の一部周囲に強固に接合させることができ
る。補助層５ａのフェライト粉末はＮｉ−Ｚｎフェライ
ト（Ｎｉ−Ｃｕ−Ｚｎ−Ｆｅ−Ｏ）、フェロクスプレー
ナ型フェライト（Ｂａ−Ｓｒ−Ｃｏ−Ｚｎ−Ｆｅ−Ｏ）
等が使用される。補助層５ａはリチウム珪酸ガラスとフ
ィラーとフェライト粉末とから成る原料粉末に適切な有
機樹脂バインダーや可塑剤、溶剤を添加混合してフェラ
イトペーストを作り、これを絶縁基体１となるグリーン
シートの配線層５が形成される領域にスクリーン印刷法
等により予め印刷塗布しておくことによって絶縁基体１
と同時焼成で配線層５の周囲の一部に形成される。補助
膜５ａはフェライト粉末の添加量が５０重量部未満とな
ると配線層５に入り込んだノイズを良好に吸収すること
が困難となり、また９０重量部を超えると焼結性が低下
し、絶縁基体１及び配線層５と同時に焼成することが困
難となるので５０〜９０重量部の範囲としておくことが
好ましい。 【００３６】次に図２は、本発明の実施の他の形態の概
略的な構成を示す。本実施形態では、前述のようなセラ
ミック材による絶縁基体２１と銅から成る蓋体２２とを
組合わせ、半導体素子２３を収納するボールクリッドア
レイ（ＢＧＡ）型のパッケージ２４を構成する。半導体
素子２３は、絶縁基体２１に形成されている配線層２５
に、バンプ２６によってフエースボンディング方式で電
気的に接続される。配線層２５は、パッケージ２４の外
部でグリッド状に配列されるボール２７に接続される。
蓋体２２と半導体素子２３との間には、樹脂層２８が充
填され、蓋体２２と絶縁基体２３との間を気密に封止す
る。このようなパッケージ２４においても、絶縁基体２
１と銅から成る蓋体２２との間の線熱膨張係数の差が小
さいので、熱応力を小さくすることができる。 【００３７】また配線層２５の周囲の一部は補助膜２５
ａで被覆されており、この補助膜２５ａによって外部電
気回路から配線層２５に入り込んだノイズは選択的に熱
エネルギーに変換されて吸収され、これによって配線層
２５に入り込んだノイズはそのまま配線層２５を介して
半導体素子２３に入り込むことはなく、半導体素子２３
を正常に作動させることができる。 【００３８】なお、図１および図２の実施形態では、フ
ラット型およびＢＧＡ型のパッケージについて本発明を
それぞれ実施しているけれども、他の型のパッケージに
ついても同様に実施することができる。 【００３９】 【実施例】以下本発明の絶縁基体１、２１のセラミック
材を、さらに具体的な例で説明する。リチウム珪酸ガラ
スとしては、次の２種のガラスを準備する。 【００４０】重量比率で７４％ＳｉＯ２−１４％Ｌｉ
２Ｏ−４％Ａ１２Ｏ３−２％Ｐ２Ｏ５−２％Ｋ２Ｏ−２
％ＺｎＯ−２％Ｎａ２Ｏ（Ｐｂ含有量５０ｐｐｍ以下、
屈伏点４８０℃） 重量比率で７８％ＳｉＯ２−１０％Ｌｉ２Ｏ−４％Ａ
１２Ｏ３−２％Ｐ２Ｏ５−５％Ｋ２Ｏ−１％Ｎａ２Ｏ
（Ｐｂ含有量５０ｐｐｍ以下、屈伏点７８０℃）これら
の２種のガラスに対して、前述の表１に示したフィラー
成分を組合わせ、得られる焼結体に対し、４０〜４００
℃の線熱膨張係数や他の物性値を測定した結果を次の表
２に示す。 【００４１】 【表２】 【００４２】誘電損失は、焼結体を直径６０ｍｍ、厚さ
２ｍｍに加工し、ＪＩＳＣ２１４１の手法で、ＬＣＲメ
ータ（Ｙ．Ｈ．Ｐ．社製４２８４Ａ型）を用いて求め、
また比誘電率はＬＣＲメータを用いて１ＭＨｚ、１．０
Ｖｒｍｓの条件で２５℃における静電容量を測定し、こ
の静電容量から２５℃における比誘電率を算出した。 【００４３】また配線層として銅（Ｃｕ）を同時焼成に
より被着形成し、配線層の剥離、溶融、焼結不良などに
ついての評価も行った。 【００４４】なお、評価のためのサンプルは、表２に示
す各原料組成物を用いて、溶媒としてのトルエンとイソ
プロピルアルコール、バインダーとしてのアクリル掛
脂、可塑剤としてのＤＢＰ（ジブチルフタレート）を用
いて、ドクターブレード法により厚み５００μｍのグリ
ーンシー卜成形体を作成し、その表面にＣｕ配線用金属
ペーストをスクリーン印刷法に基づいて塗布した。そし
て次にこれを７００℃でＮ2＋Ｈ2Ｏ雰囲気中で脱バイン
ダー処理し、各焼結温度で窒素雰囲気中で配線層と絶縁
基板とを同時に焼成し、パッケージ用の配線基板を作成
した。 【００４５】本実施例によるセラミック材は、線熱膨張
係数が１０〜２０ｐｐｍ／℃の範囲であるので、蓋体と
して使用する銅との線熱膨張係数の差が小さくなり、蓋
体で絶縁基体を気密に封止したときの熱応力が小さく、
封止部分の信頼性を高くすることができる。 【００４６】また、本実施例によるセラミック材は、焼
成温度がアルミナセラミックなどと比較して低くなるの
で、配線層にＣｕなどの導電率の高い金属を用いること
ができる。アルミナセラミックなどでは、焼成温度が高
いので、配線層にはモリブデン（Ｍｏ）やタングステン
（Ｗ）などの高融点金属材料を用いる必要があり、導電
性はあまり大きくないので、電気抵抗値が高くなり、半
導体集積回路素子に対する信号の伝達の際の損失が大き
くなる。本実施例では、銅を配線層に使用することがで
きるので、配線層の電気抵抗値が小さくなり、信号の減
衰量も減少する。 【００４７】 【発明の効果】本発明によれば、内部に半導体素子を収
容するための空所を有する半導体素子収納用パッケージ
の蓋体は、銅で形成され、磁性をほとんど有しないの
で、外部からの磁界で磁化されず、半導体素子へのノイ
ズを低減することができる。 【００４８】また本発明によれば、絶縁基体の線熱膨張
係数は、４０〜４００℃の温度範囲で１０〜２０ｐｐｍ
／℃であるので、銅に対して線熱膨張係数の差が小さ
い。従って、蓋体と絶縁基体との間の熱応力が小さくな
るので、蓋体による気密封止は、長期間にわたって信頼
性を維持することができる。 【００４９】更に本発明によれば、絶縁基体に形成した
配線層の一部周囲がフェライト粉末を含有する補助膜で
被覆されていることから外部電気回路から配線層にノイ
ズが入り込んだ場合、そのノイズはフェライト粉末で熱
エネルギーに変換されて吸収され、その結果、ノイズが
配線層を介してそのまま半導体集積回路に入り込むこと
はなく、半導体集積回路を正常に作動させることが可能
となる。
子などの半導体素子を収納する半導体素子収納用パッケ
ージに関するものである。 【０００２】 【従来の技術】従来から、半導体集積回路素子などの半
導体素子は、パッケージに収納された状態でプリント配
線基板などに実装される。高い信頼性が要求される用途
では、図１に示すようなセラミック材を電気絶縁材料と
して形成されるパッケージが使用されている。 【０００３】図１は、絶縁基体１と蓋体２とで、半導体
素子３を収納して、フラット型のパッケージ４を形成し
ている状態を示す。絶縁基体１は、一般にアルミナセラ
ミックスなどの無機電気絶縁材料から成り、タングステ
ン（Ｗ）やモリブデン（Ｍｏ）等の高融点金属粉末から
成る複数個の配線層５が、電気絶縁材料の焼結過程で同
時に生成される。配線層５には、ニッケルメッキ、金メ
ッキなどが施され、半導体素子３に形成されるボンディ
ングパッドとの間でボンディングワイヤ６による電気的
接続が行われる。配線層５の一部はパッケージ４の外部
に露出し、外部リード端子７がロウ材８を介して接合さ
れる。絶縁基体１に半導体素子３を収納し、ボンディン
グワイヤ６による電気的接続が終了すると、絶縁基体１
の表面に設けられている金属層９を利用して蓋体２がロ
ウ材１０で接合され、半導体素子３を収納する絶縁基体
１の凹所１１が外部に対して気密に封止される。なお半
導体素子３は、絶縁基体１の凹所１１の底面にガラス、
封脂あるいはハンダなどの接合層１２によって固定され
る。 【０００４】半導体素子３は大気と接触するのを防止す
るために、気密封止を確実に行う必要がある。このた
め、絶縁基体１と蓋体２との間で、線熱膨張係数に差が
あると、熱応力が発生し、ロウ材１０などの接合部や絶
縁基体１に微小なクラックが形成され、パッケージ４の
気密性が劣化して信頼性が低下する恐れがある。このた
め、蓋体２としては、絶縁基体１の主成分であるアルミ
ナセラミックスの線熱膨張係数に近い線熱膨張係数を有
する４２アロイなどの鉄−ニッケル合金やコバールと称
される鉄−ニッケル−コバルト合金が材料として使用さ
れている。 【０００５】 【発明が解決しようとする課題】図１に示すような半導
体素子３を収納するパッケージ４では、蓋体２として４
２アロイやコバールなどを材料として使用しているけれ
ども、これらは強磁性体であるニッケル、コバルトを含
んでいるため、外部から磁化されやすく、パッケージ４
の周囲に存在している磁束が通りやすく、蓋体２の周辺
では磁束密度が高くなってしまい、半導体素子３も蓋体
２によって高められる磁束の影響を受けることになる。
近年、半導体素子３は、特にＬＳＩと呼ばれる大規模集
積回路素子などで、省電力化が進められ、電源電圧が低
くなる傾向がある。さらに、パッケージ４全体が一層小
型化されることも要望され、蓋体２と半導体素子３との
間の距離も小さくなっている。このため、蓋体２によっ
てパッケージ４の周囲の磁束が半導体素子３上に集中す
ると、磁束の変化によって半導体素子３内に誘起される
電圧がノイズとなり、特に電源電圧が低い場合に誤動作
しやすくなってしまう。 【０００６】半導体素子としての省電力化の背景には、
最近のモービルタイプの電子機器の普及で、バッテリを
電源として長時間使用することができることを目的とし
て、低電圧で作動する半導体素子への要求が存在する。
低電圧で作動する半導体素子では、電源ノイズの影響が
大きくなってしまう。すなわち、５Ｖの電圧で１Ｖまで
のノイズの耐性、すなわち２０％までのノイズの耐性が
ある場合に、３Ｖの駆動電圧で１Ｖのノイズが入れば、
２０％のノイズの耐性限界を越えて誤動作する可能性が
大きくなる。 【０００７】また、近時、情報処理装置は高速駆動が行
われ、ノイズの影響を極めて受け易いものとなってきて
おり、外部電気回路より配線層にノイズが入り込むとこ
れが配線層を介してそのまま半導体素子に入り込み、半
導体素子を誤動作させてしまう。 【０００８】本発明の目的は、外部からの磁界の変化に
よるノイズの影響が少ない半導体素子収納用パッケージ
を提供することにある。 【０００９】また本発明の他の目的は、外部電気回路よ
り配線層に入り込んだノイズを良好に吸収し、半導体素
子にノイズが入り込むのを有効に防止して半導体素子を
正常に作動させることができる半導体素子収納用パッケ
ージを提供することにある。 【００１０】 【課題を解決するための手段】本発明は、複数個の配線
層を有する絶縁基体と蓋体とから成り、内部に半導体素
子を収納するための空所を有する半導体素子収納用パッ
ケージであって、前記蓋体を銅で形成し、且つ、前記絶
縁基体を４０〜４００℃における線熱膨張係数が１０〜
２０ｐｐｍ／℃のセラミック材で形成するとともに配線
層の一部周囲をフェライト粉末を含有した前記絶縁基体
と同時焼成により形成した補助膜で被覆しており、前記
絶縁基体は、酸化リチウム（Ｌｉ２Ｏ）を５〜３０重量
％含有するリチウム珪酸ガラス２０〜８０体積％と、４
０〜４００℃における線熱膨張係数が８ｐｐｍ／℃以上
であるフィラー８０〜２０体積％との割合で含む成形体
を焼成して得られる焼結体から成り、前記補助膜は、酸
化リチウム（Ｌｉ２Ｏ）を５〜３０重量％含有するリチ
ウム珪酸ガラス２０〜８０体積％と、４０〜４００℃に
おける線熱膨張係数が８ｐｐｍ／℃以上であるフィラー
８０〜２０体積％との割合で含むガラスセラミックス１
０〜５０重量部と、フェライト粉末５０〜９０重量部と
から成ることを特徴とするものである。 【００１１】 【００１２】 【００１３】本発明によれば、内部に半導体素子を収容
するための空所を有する半導体素子収納用パッケージの
蓋体は、銅で形成され、磁性をほとんど有しないので、
外部からの磁界で磁化されず、半導体素子へのノイズを
低減することができる。 【００１４】また本発明によれば、絶縁基体の線熱膨張
係数は、４０〜４００℃の温度範囲で１０〜２０ｐｐｍ
／℃であるので、銅もしくは銅を主成分とする金属に対
して線熱膨張係数の差が小さい。従って、蓋体と絶縁基
体との間の熱応力が小さくなるので、蓋体による気密封
止は、長期間にわたって信頼性を維持することができ
る。 【００１５】更に本発明によれば、絶縁基体に形成した
配線層の一部周囲がフェライト粉末を含有した絶縁基体
と同時焼成により形成した補助膜で被覆されていること
から外部電気回路から配線層にノイズが入り込んだ場
合、そのノイズはフェライト粉末で熱エネルギーに変換
されて吸収され、その結果、ノイズが配線層を介してそ
のまま半導体素子に入り込むことはなく、半導体素子を
正常に作動させることが可能となる。 【００１６】 【発明の実施の形態】本発明の実施の一形態の概略的な
構成を、図１を用いて示す。基本的な形状は、従来から
のパッケージと同等である。絶縁基体１は、４０〜４０
０℃の温度範囲における線熱膨張係数が１０〜２０ｐｐ
ｍ／℃のセラミック材、例えば、リチウム珪酸ガラス
と、線熱膨張係数が４０〜４００℃で８ｐｐｍ／℃以上
であるフィラーとを焼成して得られる焼結体である。蓋
体２は銅から成る。このような蓋体２の線熱膨張係数
は、銅の線熱膨張係数である１７ｐｐｍ／℃である。絶
縁基体１が一般的なアルミナセラミックス等の場合は、
線熱膨張係数が約７ｐｐｍ／℃となるので、銅である蓋
体２との線熱膨張係数の差が大きく、熱応力が発生しや
すい。本実施形態では絶縁基体１と蓋体２との間の線熱
膨張係数の差が小さくなり、温度変化に対して発生する
熱応力が小さくなる。 【００１７】ＬＳＩなどの半導体素子３は、絶縁基体１
と蓋体２とから成るパッケージ４内に気密封止され、周
囲の環境の影響から保護される。半導体素子３は、絶縁
基体１に形成されている配線層５に対し、ボンディング
ワイヤ６を介して電気的に接続される。配線層５に対
し、パッケージ４の外部で外部リード端子７がロウ材８
によって接合される。蓋体２は、絶縁基体１の表面の金
属層９にロウ材１０によって接合される。蓋体２による
絶縁基体１の気密封止は、絶縁基体１の凹所１１に半導
体素子３を接合層１２を介して固定し、ボンディングワ
イヤ６を用いて配線層５との間で電気的接続を終了した
後、行われる。 【００１８】図１に示すように、半導体素子３を内部に
収納したフラット型のパッケージ４は、プリント配線基
板などに実装されて使用される。プリント配線基板に、
他の電子部品とともにハンダなどで接合される際に、４
００℃程度まで加熱される可能性がある。このため、絶
縁基体１と蓋体２とは、４０〜４００℃の温度範囲で、
線熱膨張係数の差が小さいことが望ましい。パッケージ
４を構成する絶縁基体１と蓋体２とのうち、蓋体２とし
て銅を使用しており、前述のようにその線熱膨張係数は
１７ｐｐｍ／℃であるので、絶縁基体１としては、その
温度範囲で線熱膨張係数が１０〜２０ｐｐｍ／℃程度の
セラミック材料を用いることが好ましい。このようなセ
ラミック材料として、リチウム珪酸ガラス２０〜８０体
積％と、４０〜４００℃における線熱膨張係数が８ｐｐ
ｍ／℃以上のフィラー８０〜２０体積％とを含む成形体
を焼成して成る焼結体によって形成するいわゆるガラス
セラミツク焼結体が好適に用いられる。 【００１９】前記リチウム珪酸ガラスとしては、たとえ
ば、 ＳｉＯ２−Ｌｉ２Ｏ−Ａ１２Ｏ３ ＳｉＯ２−Ｌｉ２Ｏ−Ａ１２Ｏ３−ＭｇＯ−ＴｉＯ２ ＳｉＯ２−Ｌｉ２Ｏ−Ａ１２Ｏ３−ＭｇＯ−Ｎａ２Ｏ−
Ｆ ＳｉＯ２−Ｌｉ２Ｏ−Ａ１２Ｏ３−Ｋ２Ｏ−Ｎａ２Ｏ−
ＺｎＯ ＳｉＯ２−Ｌｉ２Ｏ−Ａ１２Ｏ３−Ｋ２Ｏ−Ｐ２Ｏ５ ＳｉＯ２−Ｌｉ２Ｏ−Ａ１２Ｏ３−Ｋ２Ｏ−Ｐ２Ｏ５−
ＺｎＯ−Ｎａ２Ｏ ＳｉＯ２−Ｌｉ２Ｏ−ＭｇＯ ＳｉＯ２−Ｌｉ２Ｏ−ＺｎＯ 等の組成物が挙げられ、このうち、酸化珪素（Ｓｉ
Ｏ２）は、リチウム珪酸を形成するために必須の成分で
あり、ガラス全量中６０〜８５重量％の割合で存在す
る。ＳｉＯ２とＬｉ２Ｏとの合量がガラス全量中６５〜
９５重量％であることが、リチウム珪酸結晶を析出させ
る上で望ましい。 【００２０】また、４０〜４００℃における線熱膨張係
数が８ｐｐｍ／℃以上であるフィラーとしては、表１に
挙げたものが好適に使用される。 【００２１】 【表１】【００２２】さらにリチウム珪酸ガラスの成分量を２０
〜８０体積％、フィラーの成分量を２０〜８０体積％の
範囲とするのは、セラミック材料の４０〜４００℃にお
ける線熱膨張係数を１０〜２０ｐｐｍ／℃の範囲に制御
するとともに、焼成温度を下げるためであり、リチウム
珪酸ガラスの成分量が２０体積％より少ない、言い換え
ればフィラーが８０体積％より多いと液相焼結すること
ができずに高温で焼成する必要があり、またリチウム珪
酸ガラスが８０体積％より多い、言い換えるとフィラー
が２０体積％より少ないと、セラミック材料の特性がリ
チウム珪酸ガラスの特性に大きく依存していまい、線熱
膨張係数を所定値に制御するのが困難となるとともに、
原料のコストも高くなってしまうからである。 【００２３】またリチウム珪酸ガラスでは、酸化リチウ
ム（Ｌｉ2 Ｏ）を５〜３０重量％、特に５〜２０重量％
の割合で含有することが重要である。このようなリチウ
ム珪酸ガラスを用いることによって、高い線熱膨張係数
を有するリチウム珪酸を析出させることができる。な
お、酸化リチウムの含有量が５重量％より小さいと、焼
成時にリチウム珪酸の結晶の生成量が少なくなってしま
い、高い線熱膨張係数を得ることができない。酸化リチ
ウムの含有量が３０重量％より大きいと、電気絶縁体と
しての誘電正接が１００×１０-4を超えるため、基板と
しての特性が劣化してしまう。またこのガラス中には鉛
（Ｐｂ）を実質的に含まないことが望ましい。鉛は毒性
を有するため製造工程中での被毒を防止するための格別
な装置および管理を必要とするために、焼結体を安価に
製造することができなくなるためである。鉛が不純物と
して不可避的に混入する場合を考慮すると、鉛の含有量
は０．０５重量％以下であることが望ましい。 【００２４】さらに、リチウム珪酸ガラスの屈伏点を、
４００〜８００℃、特に４００〜６５０℃としておくこ
とが望ましい。これはリチウム珪酸ガラスおよびフィラ
ーから成る成形体を形成する場合、有機樹脂バインダー
を混合しているが、焼成時に前記有機樹脂バインダーを
効率良く除去するためである。屈伏点が４００℃より低
いと、成形体の緻密化が低温で開始するために、有機樹
脂バインダーが分解揮散できなくなり、有機樹脂バイン
ダー成分が残留して特性に影響を及ぼす結果となる。一
方、屈伏点が８００℃より高いと、リチウム珪酸ガラス
の量を多くしないと結晶しにくくなるため高価なリチウ
ム珪酸ガラスを大量に必要とすることになり、焼結体の
コストが高くなってしまう。 【００２５】フィラーは、リチウム珪酸ガラスの屈伏点
に応じ、その量を適宜調整することが望ましい。すわな
ち、リチウム珪酸ガラスの屈伏点が４００〜６５０℃と
低い場合は、低温での焼結性が高まるためフィラーの含
有量は５０〜８０体積％と比較的多く配合することがで
きる。これに対して、リチウム珪酸ガラスの屈伏点が６
５０〜８００℃と高い場合は、焼結性が低下するためフ
ィラーの含有量は２０〜５０体積％と比較的少なく配合
することが望ましい。 【００２６】リチウム珪酸ガラスは、フィラー無添加で
は収縮開始温度が７００℃以下となり、８５０℃以上で
は溶融してしまう。フィラーを２０〜８０体積％の割合
で混合することによって、焼成温度を上昇させ結晶の析
出とフィラーを液相焼結させるための液相の形成とを行
うことができる。また原料コストを下げるためには、高
価な結晶性ガラスの含有量を減少させることが好まし
い。 【００２７】リチウム珪酸ガラスとフィラーとの混合物
は、成形のための有機樹脂バインダーを添加した後、所
望の成形手段、たとえばドクターブレード、圧延法、金
型プレス等によってシー卜状など任意の形状に成形さ
れ、焼成に供される。 【００２８】焼成に当たっては、まず成形のために配合
した有機樹脂バインダー成分を除去する。有機樹脂バイ
ンダーの除去は、７００℃前後の大気雰囲気中で行われ
る。 【００２９】成形体の収縮開始温度は７００〜８５０℃
程度であることが望ましい。収縮開始温度がこれより低
いと有機樹脂バインダーの除去が困難となるので、成形
体中のリチウム珪酸ガラスの特性、特に屈伏点を制御す
ることが重要である。焼成は、８５０〜１３００℃の酸
化性雰囲気中で行われ、相対密度９０％以上まで緻密化
される。このときの焼成温度が８５０℃より低いと、緻
密化することができない。 【００３０】このようにして製造される焼結体中には、
リチウム珪酸ガラスから生成される結晶相、リチウム珪
酸ガラスとフィラーとの反応によって生成する結晶相、
あるいはフィラーが分解して生成する結晶相等が存在
し、これらの結晶相の粒界にガラス相が存在して焼結体
の線熱膨張係数が４０〜４００℃において１０〜２０ｐ
ｐｍ／℃となる。 【００３１】なお、前記酸化リチウム（Ｌｉ２Ｏ）を５
〜３０重量％含有するリチウム珪酸ガラス２０〜８０体
積％と、４０〜４００℃における線熱膨張係数が８ｐｐ
ｍ／℃以上であるフィラー８０〜２０体積％との割合で
含む成形体を焼成して得られる焼結体から成る４０〜４
００℃における線熱膨張係数が１０〜２０ｐｐｍ／℃の
セラミック材は、その焼成温度が従来のアルミナセラミ
ックスに比べて低いことから、配線層５を従来のタング
ステン（Ｗ）やモリブデン（Ｍｏ）等の電気抵抗率が
５．４μΩ・ｃｍ（２０℃）以上の高融点金属粉末にか
えて、電気抵抗率が２．５μΩ・ｃｍ（２０℃）以下の
低融点の銅（Ｃｕ）や銀（Ａｇ）、金（Ａｕ）を使用す
ることができる。かかる銅（Ｃｕ）や銀（Ａｇ）、金
（Ａｕ）で配線層５を形成すると、銅（Ｃｕ）や銀（Ａ
ｇ）等の電気抵抗率が低いことから前線層５を信号が伝
搬した際、配線層５で信号が大きく減衰することはな
く、良好に伝搬させることができる。 【００３２】また前記セラミック材は、その比誘電率が
７．５（室温１ＭＨｚ）であり、従来のアルミナセラミ
ックスの比誘電率（１０〜１１：室温１ＭＨｚ）より低
いことから、配線層５を伝搬する信号の伝搬速度を従来
に比し極めて速いものとなすこともでき、これによって
配線層５を介して半導体素子３に信号を高速で出し入れ
し、半導体素子３を高速駆動させることもできる。 【００３３】以上、説明したようなセラミック材を絶縁
基体として製造するためには、リチウム珪酸ガラスとフ
ィラーから成る原料粉末に適切な有機樹脂バインダーや
可塑剤、溶剤を添加混合して泥漿物を作るとともに、そ
の泥漿物に対し、ドクターブレード法やカレンダロール
法を用いてグリーンシートを形成する。さらに配線層や
ワイヤボンディング用の接続パッドとして、銅、銀ある
いは金などの金属粉末に有機樹脂バインダー、可塑剤お
よび溶剤を添加混合して形成する金属ぺーストを、グリ
ーンシート上にスクリーン印刷法などによって所定パタ
ーンを形成するように印刷して塗布する。場合によって
は、グリーンシートに適当な打抜き加工を施して、スル
ーホールを形成し、このスルーホール内にも金属ペース
トを充填する。これらのグリーンシートを複数枚積層
し、グリーンシートと金属ペーストとを同時焼成するこ
とによって、図１に示すような多層構造のパッケージ４
を得ることができる。 【００３４】また上述したセラミック材から成る絶縁基
体１には銅（Ｃｕ）や銀（Ａｇ）、金（Ａｕ）等から成
る複数個の配線層５が形成されており、かつ配線層５の
周囲の一部はフェライト粉末を含有する補助膜５ａで被
覆されている。補助膜５ａは外部電気回路から配線層５
に入り込んだノイズを選択的に熱エネルギーに変換させ
て吸収し、これによって配線層５に入り込んだノイズは
そのまま配線層５を介して半導体素子３に入り込むこと
はなく、半導体素子３を正常に作動させることができ
る。 【００３５】補助層５ａは、酸化リチウム（Ｌｉ２Ｏ）
を５〜３０重量％含有するリチウム珪酸ガラス２０〜８
０体積％と、４０〜４００℃における線熱膨張係数が８
ｐｐｍ／℃以上であるフィラーを８０〜２０体積％の割
合で含むガラスセラミックス１０〜５０重量部と、フェ
ライト粉末５０〜９０重量部とから成り、４０〜４００
℃における線熱膨張係数は８〜１８ｐｐｍ／℃である。
補助層５ａの線熱膨張係数と絶縁基体１の線熱膨張係数
とはその差が小さいため補助層５ａを絶縁基体１に形成
した配線層５の一部周囲に強固に接合させることができ
る。補助層５ａのフェライト粉末はＮｉ−Ｚｎフェライ
ト（Ｎｉ−Ｃｕ−Ｚｎ−Ｆｅ−Ｏ）、フェロクスプレー
ナ型フェライト（Ｂａ−Ｓｒ−Ｃｏ−Ｚｎ−Ｆｅ−Ｏ）
等が使用される。補助層５ａはリチウム珪酸ガラスとフ
ィラーとフェライト粉末とから成る原料粉末に適切な有
機樹脂バインダーや可塑剤、溶剤を添加混合してフェラ
イトペーストを作り、これを絶縁基体１となるグリーン
シートの配線層５が形成される領域にスクリーン印刷法
等により予め印刷塗布しておくことによって絶縁基体１
と同時焼成で配線層５の周囲の一部に形成される。補助
膜５ａはフェライト粉末の添加量が５０重量部未満とな
ると配線層５に入り込んだノイズを良好に吸収すること
が困難となり、また９０重量部を超えると焼結性が低下
し、絶縁基体１及び配線層５と同時に焼成することが困
難となるので５０〜９０重量部の範囲としておくことが
好ましい。 【００３６】次に図２は、本発明の実施の他の形態の概
略的な構成を示す。本実施形態では、前述のようなセラ
ミック材による絶縁基体２１と銅から成る蓋体２２とを
組合わせ、半導体素子２３を収納するボールクリッドア
レイ（ＢＧＡ）型のパッケージ２４を構成する。半導体
素子２３は、絶縁基体２１に形成されている配線層２５
に、バンプ２６によってフエースボンディング方式で電
気的に接続される。配線層２５は、パッケージ２４の外
部でグリッド状に配列されるボール２７に接続される。
蓋体２２と半導体素子２３との間には、樹脂層２８が充
填され、蓋体２２と絶縁基体２３との間を気密に封止す
る。このようなパッケージ２４においても、絶縁基体２
１と銅から成る蓋体２２との間の線熱膨張係数の差が小
さいので、熱応力を小さくすることができる。 【００３７】また配線層２５の周囲の一部は補助膜２５
ａで被覆されており、この補助膜２５ａによって外部電
気回路から配線層２５に入り込んだノイズは選択的に熱
エネルギーに変換されて吸収され、これによって配線層
２５に入り込んだノイズはそのまま配線層２５を介して
半導体素子２３に入り込むことはなく、半導体素子２３
を正常に作動させることができる。 【００３８】なお、図１および図２の実施形態では、フ
ラット型およびＢＧＡ型のパッケージについて本発明を
それぞれ実施しているけれども、他の型のパッケージに
ついても同様に実施することができる。 【００３９】 【実施例】以下本発明の絶縁基体１、２１のセラミック
材を、さらに具体的な例で説明する。リチウム珪酸ガラ
スとしては、次の２種のガラスを準備する。 【００４０】重量比率で７４％ＳｉＯ２−１４％Ｌｉ
２Ｏ−４％Ａ１２Ｏ３−２％Ｐ２Ｏ５−２％Ｋ２Ｏ−２
％ＺｎＯ−２％Ｎａ２Ｏ（Ｐｂ含有量５０ｐｐｍ以下、
屈伏点４８０℃） 重量比率で７８％ＳｉＯ２−１０％Ｌｉ２Ｏ−４％Ａ
１２Ｏ３−２％Ｐ２Ｏ５−５％Ｋ２Ｏ−１％Ｎａ２Ｏ
（Ｐｂ含有量５０ｐｐｍ以下、屈伏点７８０℃）これら
の２種のガラスに対して、前述の表１に示したフィラー
成分を組合わせ、得られる焼結体に対し、４０〜４００
℃の線熱膨張係数や他の物性値を測定した結果を次の表
２に示す。 【００４１】 【表２】 【００４２】誘電損失は、焼結体を直径６０ｍｍ、厚さ
２ｍｍに加工し、ＪＩＳＣ２１４１の手法で、ＬＣＲメ
ータ（Ｙ．Ｈ．Ｐ．社製４２８４Ａ型）を用いて求め、
また比誘電率はＬＣＲメータを用いて１ＭＨｚ、１．０
Ｖｒｍｓの条件で２５℃における静電容量を測定し、こ
の静電容量から２５℃における比誘電率を算出した。 【００４３】また配線層として銅（Ｃｕ）を同時焼成に
より被着形成し、配線層の剥離、溶融、焼結不良などに
ついての評価も行った。 【００４４】なお、評価のためのサンプルは、表２に示
す各原料組成物を用いて、溶媒としてのトルエンとイソ
プロピルアルコール、バインダーとしてのアクリル掛
脂、可塑剤としてのＤＢＰ（ジブチルフタレート）を用
いて、ドクターブレード法により厚み５００μｍのグリ
ーンシー卜成形体を作成し、その表面にＣｕ配線用金属
ペーストをスクリーン印刷法に基づいて塗布した。そし
て次にこれを７００℃でＮ2＋Ｈ2Ｏ雰囲気中で脱バイン
ダー処理し、各焼結温度で窒素雰囲気中で配線層と絶縁
基板とを同時に焼成し、パッケージ用の配線基板を作成
した。 【００４５】本実施例によるセラミック材は、線熱膨張
係数が１０〜２０ｐｐｍ／℃の範囲であるので、蓋体と
して使用する銅との線熱膨張係数の差が小さくなり、蓋
体で絶縁基体を気密に封止したときの熱応力が小さく、
封止部分の信頼性を高くすることができる。 【００４６】また、本実施例によるセラミック材は、焼
成温度がアルミナセラミックなどと比較して低くなるの
で、配線層にＣｕなどの導電率の高い金属を用いること
ができる。アルミナセラミックなどでは、焼成温度が高
いので、配線層にはモリブデン（Ｍｏ）やタングステン
（Ｗ）などの高融点金属材料を用いる必要があり、導電
性はあまり大きくないので、電気抵抗値が高くなり、半
導体集積回路素子に対する信号の伝達の際の損失が大き
くなる。本実施例では、銅を配線層に使用することがで
きるので、配線層の電気抵抗値が小さくなり、信号の減
衰量も減少する。 【００４７】 【発明の効果】本発明によれば、内部に半導体素子を収
容するための空所を有する半導体素子収納用パッケージ
の蓋体は、銅で形成され、磁性をほとんど有しないの
で、外部からの磁界で磁化されず、半導体素子へのノイ
ズを低減することができる。 【００４８】また本発明によれば、絶縁基体の線熱膨張
係数は、４０〜４００℃の温度範囲で１０〜２０ｐｐｍ
／℃であるので、銅に対して線熱膨張係数の差が小さ
い。従って、蓋体と絶縁基体との間の熱応力が小さくな
るので、蓋体による気密封止は、長期間にわたって信頼
性を維持することができる。 【００４９】更に本発明によれば、絶縁基体に形成した
配線層の一部周囲がフェライト粉末を含有する補助膜で
被覆されていることから外部電気回路から配線層にノイ
ズが入り込んだ場合、そのノイズはフェライト粉末で熱
エネルギーに変換されて吸収され、その結果、ノイズが
配線層を介してそのまま半導体集積回路に入り込むこと
はなく、半導体集積回路を正常に作動させることが可能
となる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の構成を示す概略的な断
面図である。 【図２】本発明の実施の他の形態の概略的な断面図であ
る。 【符号の説明】 １、２１・・・・・・絶縁基体 ２、２２・・・・・・蓋体 ３、２３・・・・・・半導体素子 ４、２４・・・・・・パッケージ ５、２５・・・・・・配線層 ５ａ、２５ａ・・・・補助膜 ６・・・・・・・・・ボンディングワイヤ ７・・・・・・・・・外部リード端子
面図である。 【図２】本発明の実施の他の形態の概略的な断面図であ
る。 【符号の説明】 １、２１・・・・・・絶縁基体 ２、２２・・・・・・蓋体 ３、２３・・・・・・半導体素子 ４、２４・・・・・・パッケージ ５、２５・・・・・・配線層 ５ａ、２５ａ・・・・補助膜 ６・・・・・・・・・ボンディングワイヤ ７・・・・・・・・・外部リード端子
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/08
H01L 23/00
H05K 9/00
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 複数個の配線層を有する絶縁基体と蓋体
とから成り、内部に半導体素子を収納するための空所を
有する半導体素子収納用パッケージであって、前記蓋体
を銅で形成し、且つ、前記絶縁基体を４０〜４００℃に
おける線熱膨張係数が１０〜２０ｐｐｍ／℃のセラミッ
ク材で形成するとともに配線層の一部周囲をフェライト
粉末を含有した前記絶縁基体と同時焼成により形成した
補助膜で被覆しており、前記絶縁基体は、酸化リチウム
（Ｌｉ ２ Ｏ）を５〜３０重量％含有するリチウム珪酸ガ
ラス２０〜８０体積％と、４０〜４００℃における線熱
膨張係数が８ｐｐｍ／℃以上であるフィラー８０〜２０
体積％との割合で含む成形体を焼成して得られる焼結体
から成り、前記補助膜は、酸化リチウム（Ｌｉ ２ Ｏ）を
５〜３０重量％含有するリチウム珪酸ガラス２０〜８０
体積％と、４０〜４００℃における線熱膨張係数が８ｐ
ｐｍ／℃以上であるフィラー８０〜２０体積％との割合
で含むガラスセラミックス１０〜５０重量部と、フェラ
イト粉末５０〜９０重量部とから成ることを特徴とする
半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32148597A JP3439962B2 (ja) | 1997-11-21 | 1997-11-21 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32148597A JP3439962B2 (ja) | 1997-11-21 | 1997-11-21 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163189A JPH11163189A (ja) | 1999-06-18 |
| JP3439962B2 true JP3439962B2 (ja) | 2003-08-25 |
Family
ID=18133097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32148597A Expired - Fee Related JP3439962B2 (ja) | 1997-11-21 | 1997-11-21 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3439962B2 (ja) |
-
1997
- 1997-11-21 JP JP32148597A patent/JP3439962B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11163189A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3426926B2 (ja) | 配線基板およびその実装構造 | |
| JP3346693B2 (ja) | ガラス−セラミック焼結体およびそれを用いた配線基板 | |
| JP3439962B2 (ja) | 半導体素子収納用パッケージ | |
| JP3420450B2 (ja) | 半導体素子収納用パッケージ | |
| JP3450167B2 (ja) | 半導体素子収納用パッケージ | |
| JP3339999B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3297567B2 (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
| JP3323043B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3323074B2 (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 | |
| JP3699571B2 (ja) | 配線基板およびその実装構造 | |
| JP3352344B2 (ja) | 半導体素子収納用パッケージ | |
| JP3347583B2 (ja) | 配線基板の実装構造 | |
| JP3193275B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3305579B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
| JP3450998B2 (ja) | 配線基板およびその実装構造 | |
| JP3210837B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3439963B2 (ja) | 半導体素子収納用パッケージ | |
| JP3210844B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3466454B2 (ja) | 配線基板 | |
| JP3314131B2 (ja) | 配線基板 | |
| JP2004231453A (ja) | ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造 | |
| JP3748315B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
| JP3470035B2 (ja) | 半導体素子収納用パッケージ | |
| JPH1117065A (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JPH10135370A (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |