JP3470035B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP3470035B2
JP3470035B2 JP01155598A JP1155598A JP3470035B2 JP 3470035 B2 JP3470035 B2 JP 3470035B2 JP 01155598 A JP01155598 A JP 01155598A JP 1155598 A JP1155598 A JP 1155598A JP 3470035 B2 JP3470035 B2 JP 3470035B2
Authority
JP
Japan
Prior art keywords
wiring layer
semiconductor element
package
magnetic powder
firing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01155598A
Other languages
English (en)
Other versions
JPH11214558A (ja
Inventor
邦英 四方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP01155598A priority Critical patent/JP3470035B2/ja
Publication of JPH11214558A publication Critical patent/JPH11214558A/ja
Application granted granted Critical
Publication of JP3470035B2 publication Critical patent/JP3470035B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Glass Compositions (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ（大規模集
積回路素子）等の半導体素子を収容するための半導体素
子収納用パッケージに関するものである。
【０００２】
【従来の技術】従来、ＬＳＩ（大規模集積回路素子）等
の半導体素子を収容する半導体素子収納用パッケージ
は、一般に酸化アルミニウム質焼結体等の電気絶縁材料
から成り、その上面略中央部に半導体素子を収容するた
めの凹部を設けた絶縁基体と、該絶縁基体の凹部周辺か
ら下面にかけて導出されたタングステン、モリブデン、
マンガン等の高融点金属粉末から成る複数個の配線層
と、蓋体とから構成されており、絶縁基体の凹部底面に
半導体素子を搭載収容するとともに半導体素子の各電極
を配線層に接続させ、しかる後、絶縁基体の上面に蓋体
を封止用の接着材を介して接合し、絶縁基体と蓋体とか
ら成る容器内部に半導体素子を気密に収容することによ
って製品としての半導体装置が完成する。
【０００３】かかる半導体素子収納用パッケージは配線
層の一端、即ち、絶縁基体の凹部周辺に位置する領域に
ボンディングパッドが形成されており、該ボンディング
パッドには半導体素子の電極がボンディングワイヤ等の
電気的接続手段を介して接続され、また絶縁基体の下面
に導出する領域には接続パッドが形成されており、該接
続パッドには外部電気回路基板の配線導体が電気的に接
続されるようになっている。
【０００４】また前記半導体素子収納用パッケージ内に
半導体素子を収容して成る半導体装置は絶縁基体の下面
に導出している配線層の一部を外部電気回路基板の配線
導体に接続させることによって半導体素子の各電極が外
部電気回路に接続されることとなり、外部電気回路基板
の配線導体を介して半導体素子の各電極に電気信号が出
し入れされることとなる。
【０００５】
【発明が解決しようとする課題】しかしながら、近年、
情報処理装置は高性能化が急激に進展し、これに伴っ
て、半導体素子も高速駆動が行われ、ノイズの影響を極
めて受け易いものになってきたこと、従来の半導体素子
収納用パッケージは絶縁基体に設けたタングステンやモ
リブデン等から成る配線層が高調波のノイズを伝搬させ
易いこと等から配線層に外部電気回路基板の配線導体か
ら高調波のノイズが入り込んだ場合、このノイズがその
まま配線層を伝搬して半導体素子に入り込み、半導体素
子を誤動作させてしまうという欠点を有していた。
【０００６】また従来の半導体素子収納用パッケージ
は、絶縁基体に設けた配線層に屈曲部を有しており、電
気信号が配線層を伝搬した際に、屈曲部において反射す
ること等によりノイズが発生し、これが配線層を介して
半導体素子に入り込み、半導体素子を誤動作させてしま
うという欠点も有していた。
【０００７】本発明は、上記欠点に鑑み案出されたもの
で、その目的は、半導体素子にノイズが入り込むのを有
効に防止して半導体素子を長期間にわたり正常に作動さ
せることができる半導体素子収納用パッケージを提供す
ることにある。
【０００８】
【課題を解決するための手段】本発明は、半導体素子が
搭載される搭載部及び一端側に半導体素子の電極が、他
端側に外部電気回路が接続される屈曲部が形成された配
線層を有する絶縁基体と、蓋体とから成り、前記絶縁基
体と蓋体とで形成される容器の内部に半導体素子を気密
に収容するようになした半導体素子収納用パッケージで
あって、前記絶縁基体をＬｉ２Ｏを５〜３０重量％含有
する屈伏点が４００〜８００℃のリチウム珪酸ガラスを
２０〜８０体積％の割合で含み、クオーツ、クリストバ
ライト、トリジマイト、エンスタタイト、フォルステラ
イトの少なくとも１種から成るフィラー成分を２０〜８
０体積％の割合で含む成形体を焼成して得られたクオー
ツ、クリストバライト、トリジマイト、エンスタタイト
の少なくとも１種の結晶相を含有する焼結体で形成する
とともに、前記配線層は磁性粉末を含有し該磁性粉末を
含有する前記配線層と前記絶縁基体とは同時焼成によっ
て形成されることを特徴とするものである。
【０００９】また本発明は、前記配線層の磁性粉末の含
有量が１０乃至７０重量％であることを特徴とするもの
である。
【００１０】更に本発明は、前記配線層は金、銀、銅も
しくはこれらの合金を主成分とし、磁性粉末はフェライ
トを主成分としていることを特徴とするものである。
【００１１】本発明の半導体素子収納用パッケージによ
れば、絶縁基体の各電極と外部電気回路とを接続する屈
曲部が形成された配線層に磁性粉末を、例えば、１０乃
至７０重量％含有させ、この配線層を絶縁基体と同時焼
成によって形成したことから外部電気回路基板の配線導
体より配線層に入り込んだノイズ及び配線層を伝搬する
電気信号が配線層の屈曲部において反射すること等によ
り発生したノイズは半導体素子に入り込む前に配線層に
含有されている磁性粉末で熱エネルギーに変換されて吸
収され、その結果、半導体素子がノイズに入り込むこと
はなく、半導体素子を常に正常に作動させることが可能
となる。
【００１２】また本発明の半導体素子収納用パッケージ
によれば、絶縁基体をＬｉ２Ｏを５〜３０重量％含有す
る屈伏点が４００〜８００℃のリチウム珪酸ガラスを２
０〜８０体積％の割合で含み、クオーツ、クリストバラ
イト、トリジマイト、エンスタタイト、フォルステライ
トの少なくとも１種から成るフィラー成分を２０〜８０
体積％の割合で含む成形体を焼成して得られたクオー
ツ、クリストバライト、トリジマイト、エンスタタイト
の少なくとも１種の結晶相を含有する焼結体で形成して
おり、該焼結体はその焼成温度が８５０〜１０５０℃と
低いことから配線層の金属粉末として銅、銀、金等の融
点が低く、導通抵抗の低いものを使用することが可能と
なり、これによって配線層を電気信号が伝搬した際、電
気信号に減衰等が生じるのを有効に防止して半導体素子
を正確に作動させることもできる。
【００１３】同時に前記クオーツ、クリストバライト、
トリジマイト、エンスタタイトの少なくとも１種の結晶
相を含有する焼結体はその焼成温度が８５０〜１０５０
℃と低いことから金、銀、銅等の金属粉末とフェライト
等の磁性粉末とから成る配線層を絶縁基体と同時焼成に
よって形成することができ半導体素子収納用パッケージ
の製作が容易となる。
【００１４】更に絶縁基体に配線層を同時焼成によって
形成した際、絶縁基体の焼成温度が低いことから配線層
の磁性粉末が磁性を失うことはなく、これによって配線
層を伝わるノイズを良好に吸収することも可能となる。
【００１５】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図１は本発明の半導体素子収納用パッケ
ージの一実施例を示し、１は絶縁基体、２は蓋体であ
る。この絶縁基体１と蓋体２とで半導体素子を内部に収
容するための容器が構成される。
【００１６】前記絶縁基体１は、その上面中央部に半導
体素子３が載置収容される凹部１ａが設けてあり、該凹
部１ａ底面には半導体素子３が接着材を介して接着固定
される。
【００１７】前記絶縁基体１はＬｉ２Ｏを５〜３０重量
％含有する屈伏点が４００〜８００℃のリチウム珪酸ガ
ラスを２０〜８０体積％の割合で含み、クオーツ、クリ
ストバライト、トリジマイト、エンスタタイト、フォル
ステライトの少なくとも１種から成るフィラー成分を２
０〜８０体積％の割合で含む成形体を焼成して得られた
クオーツ、クリストバライト、トリジマイト、エンスタ
タイトの少なくとも１種の結晶相を含有する焼結体から
成り、所定組成のリチウム珪酸ガラス、クオーツ、クリ
ストバライト、トリジマイト、エンスタタイト、フォル
ステライト等の原料粉末に適当な有機溶剤、溶媒、可塑
剤等を添加混合して泥漿状となすとともに、該泥漿物を
ドクターブレード法やカレンダーロール法等によりシー
ト状に成形して複数枚のグリーンシート（生シート）を
得、しかる後、前記グリーンシートに適当な打ち抜き加
工を施すとともに所定の順に上下に積層し、８５０〜１
０５０℃の温度で焼成することによって製作される。
【００１８】また前記絶縁基体１は凹部１ａの周囲から
絶縁基体１に設けた貫通孔４を介して下面に導出する複
数個の配線層５が形成されており、該配線層５は内部に
収容する半導体素子３の各電極を外部電気回路に電気的
に接続する作用をなす。
【００１９】前記配線層５は凹部１ａ周辺の領域にボン
ディングパッド５ａを有しており、該ボンディングパッ
ド５ａに半導体素子３の各電極がボンディングワイヤ等
の電気的接続手段６を介して電気的に接続され、また絶
縁基体１の下面に導出する領域に接続パッド５ｂを有し
ており、該接続パッド５ｂに外部電気回路基板の配線導
体と接続される外部リードピン７がロウ材を介して接合
されている。
【００２０】前記配線層５は金、銀、銅等の金属粉末に
より形成されており、例えば、銅等の金属粉末に適当な
有機溶剤、溶媒を添加混合して得た金属ペーストを絶縁
基体１となるグリーンシートの上面及びグリーンシート
に孔開け加工により開けた孔内に予め従来周知のスクリ
ーン印刷法等により所定パターンに印刷塗布しておくこ
とによって絶縁基体１の凹部１ａ周囲から下面にかけて
被着形成される。
【００２１】なお、前記配線層５は銅や銀から成る場
合、その露出表面に耐蝕性に優れる金等をメッキ法によ
り１．０〜２０．０μｍの厚みに被着させておくと配線
層５の酸化腐蝕を有効に防止することができるとともに
配線層５とボンディングワイヤ等の電気的接続手段６と
の接続及び配線層５への外部リードピン７の接合を強固
となすことができる。従って、前記配線層５は銅や銀か
ら成る場合、その露出表面に金等の耐蝕性に優れる金属
をメッキ法により１．０〜２０．０μｍの厚みに被着さ
せておくことが好ましい。
【００２２】また前記絶縁基体１の下面において配線層
５の接続パッド５ｂに接合されている外部リードピン７
は鉄ーニッケルーコバルト合金や鉄ーニッケル合金、銅
等の金属材料から成り、半導体素子３の各電極を外部電
気回路に電気的に接続する作用をなす。
【００２３】前記外部リードピン７は鉄ーニッケルーコ
バルト合金等のインゴット（塊）を圧延加工法や打ち抜
き加工法等、従来周知の金属加工法を採用することによ
って所定形状に形成される。
【００２４】前記外部リードピン７は例えば、融点が５
００℃以下の金属材料からなるロウ材、具体的には１０
〜５０重量％のインジウムまたは錫と、１０〜７０重量
％の銀と、１０〜７５重量％のアンチモンと、１０重量
％以下の銅とから成る合金、１５〜２５重量％の錫と、
７５〜８５重量％の金とか成る合金、１０〜１５重量％
のゲルマニウムと８５〜９０重量％の金とから成る合
金、鉛と、錫、インジウム、アンチモン、ビスマスの少
なくとも１種との合金等を使用することによって絶縁基
体１の下面で配線層５に形成した接続パッド５ｂに接合
される。
【００２５】前記融点が５００℃以下の金属材料から成
るロウ材を使用して外部リードピン７を絶縁基体１の下
面で配線層５の接続パッド５ｂに接合させた場合、ロウ
付けの際のロウ材を加熱溶融させる温度が低く、ロウ材
の加熱溶融の熱によって絶縁基体１が大きく変形するこ
とはなく、これによって絶縁基体１に設けられている配
線層５に断線等を招来するのを有効に防止することがで
きる。
【００２６】かくして、上述の半導体素子収納用パッケ
ージによれば、絶縁基体１の凹部１ａ内に半導体素子３
を接着材を介して搭載固定するとともに半導体素子３の
各電極をボンディングワイヤ等の電気的接続手段６を介
して配線層５に接続し、しかる後、絶縁基体１の上面に
蓋体２をガラス、樹脂、ロウ材等の封止部材を介して接
合させ、絶縁基体１と蓋体２とから成る容器内部に半導
体素子３を気密に封止することによって製品としての半
導体装置となる。
【００２７】かかる半導体装置は外部リードピン７を外
部電気回路基板の配線導体（不図示）に半田等を介して
接続すれば、容器内部に収容する半導体素子３の各電極
は外部リードピン７、配線層５及び電気的接続手段６を
介して外部電気回路基板の配線導体に接続されることと
なり、半導体素子３と外部電気回路基板の配線導体との
間で電気信号の出し入れが可能となる。
【００２８】本発明の半導体素子収納用パッケージにお
いては絶縁基体１を、Ｌｉ２Ｏを５〜３０重量％含有す
る屈伏点が４００〜８００℃のリチウム珪酸ガラスを２
０〜８０体積％の割合で含み、クォーツ、クリストバラ
イト、トリジマイト、エンスタタイト、フォルステライ
トの少なくとも１種から成るフィラー成分を２０〜８０
体積％の割合で含む成形体を焼成し、フィラー成分であ
るクオーツ、クリストバライト、トリジマイト、エンス
タタイトの結晶相をそのまま生成させる、或いはリチウ
ム珪酸ガラスのシリカとフォルステライトとを反応させ
てエンスタタイトの結晶相を生成させた焼結体により形
成することが、また屈曲部が形成された配線層５を磁性
粉末を含有させるとともに絶縁基体１と同時焼成によっ
て形成しておくことが重要である。
【００２９】前記Ｌｉ２Ｏを５〜３０重量％含有する屈
伏点が４００〜８００℃のリチウム珪酸ガラスを２０〜
８０体積％の割合で含み、クォーツ、クリストバライ
ト、トリジマイト、エンスタタイト、フォルステライト
の少なくとも１種から成るフィラー成分を２０〜８０体
積％の割合で含む成形体を焼成し、フィラー成分である
クオーツ、クリストバライト、トリジマイト、エンスタ
タイトの結晶相をそのまま生成させる、或いはリチウム
珪酸ガラスのシリカとフォルステライトとを反応させて
エンスタタイトの結晶相を生成させた焼結体はその焼成
温度が８５０〜１０５０℃と低く、そのため配線層５の
金属粉末として銅、銀、金等の融点が低く、導通抵抗の
低いものを使用することが可能となり、これによって配
線層５を電気信号が伝搬した際、電気信号に減衰等が生
じるのを有効に防止して半導体素子３を正確に作動させ
ることができる。
【００３０】また前記焼結体はその焼成温度が８５０〜
１０５０℃と低いことから金、銀、銅等の金属粉末とフ
ェライト等の磁性粉末とから成る配線層５を絶縁基体１
と同時焼成によって形成することができ半導体素子収納
用パッケージの製作が容易となる。同時に配線層５を同
時焼成によって形成した際、絶縁基体１を形成する焼結
体の焼成温度が８５０〜１０５０℃と低いことから屈曲
部が形成された配線層５に含有させる磁性粉末が磁性を
失うことはなく、これによって配線層５を伝わるノイズ
を良好に吸収することも可能となる。
【００３１】前記絶縁基体１となる焼結体はリチウム珪
酸ガラスを２０〜８０体積％、フィラー成分を２０〜８
０体積％とした成形体を焼成することによって形成さ
れ、リチウム珪酸ガラスを２０〜８０体積％、フィラー
成分を２０〜８０体積％の割合とするのは、リチウム珪
酸ガラスの量が２０体積％より少ない、言い換えればフ
ィラー成分が８０体積％より多いと液相焼結することが
できずに高温で焼成する必要があり、その場合、配線層
５を銅や銀、金等の融点が低い金属材料で形成しようと
してもかかる金属材料は融点が低いことから焼成時に溶
融してしまって配線層５を絶縁基体１と同時焼成により
形成することができなくなり、またリチウム珪酸ガラス
の量が８０体積％を超える、言い換えればフィラー成分
が２０体積％より少ないと焼結体の特性がリチウム珪酸
ガラスの特性に大きく依存し、材料特性の制御が困難と
なるとともに焼結開始温度が低くなるために配線層５と
の同時焼成が困難となってしまうためである。
【００３２】また前記絶縁基体１を形成する焼結体は、
Ｌｉ2 Ｏを５〜３０重量％、好適には５〜２０重量％の
割合で含有するリチウム珪酸ガラスを用いることが重要
であり、このようなリチウム珪酸ガラスを用いることに
よりリチウム珪酸を析出させることができる。なお、Ｌ
ｉ2 Ｏの含有量が５重量％より少ないと、焼結時にリチ
ウム珪酸の結晶の生成量が少なくなって高強度化が達成
できず、３０重量％より多いと誘電正接が１００×１０
-4を超えるため半導体素子収納用パッケージ用の絶縁基
体としての特性が劣化する。
【００３３】また、この焼結体中にはＰｂを実質的に含
まないことが望ましい。これは、Ｐｂが毒性を有するた
め、Ｐｂを含有すると製造工程中での被毒を防止するた
めの格別な装置及び管理を必要とするために焼結体を安
価に製造することができないためである。なお、Ｐｂが
不純物として不可避的に混入する場合を考慮すると、Ｐ
ｂの量は０．０５重量％以下であることが望ましい。
【００３４】更に前記焼結体の屈伏点が４００〜８００
℃、特に４００〜６５０℃であることも、リチウム珪酸
ガラス及びフィラー成分から成る混合物を成形する場合
に添加する有機溶媒、溶剤の焼成時における効率的な除
去及び絶縁基体１と同時に焼成される配線層５との焼成
条件のマッチングを図るために重要である。屈伏点が４
００℃より低いとリチウム珪酸ガラスが低い温度で焼結
を開始するために、例えば、銀や銅等の焼結開始温度が
６００〜８００℃の金属材料を用いた配線層５との同時
焼成ができず、また成形体の緻密化が低温で開始するた
めに有機溶剤、溶媒が分解揮散できなくなって、焼結体
中に残留し、焼結体の特性に悪影響を及ぼす結果になる
ためである。一方、屈伏点が８００℃より高いと、リチ
ウム珪酸ガラスを多くしないと焼結しにくくなるためで
あり、高価なリチウム珪酸ガラスを大量に必要とするた
めに焼結体のコストを高めることにもなるためである。
【００３５】上記特性を満足するリチウム珪酸ガラスと
しては、例えば、 ＳｉＯ2 ーＬｉ2 ＯーＡ１2 Ｏ3 、 ＳｉＯ2 ーＬｉ2 ＯーＡ１2 Ｏ3 ーＭｇＯーＴｉＯ2 、 ＳｉＯ2 ーＬｉ2 ＯーＡ１2 Ｏ3 ーＭｇＯーＮａ2 Ｏー
Ｆ、 ＳｉＯ2 ーＬｉ2 ＯーＡ１2 Ｏ3 ーＫ2 ＯーＮａ2 Ｏー
ＺｎＯ、 ＳｉＯ2 ーＬｉ2 ＯーＡ１2 Ｏ3 ーＫ2 ＯーＰ2 Ｏ5 、 ＳｉＯ2 ーＬｉ2 ＯーＡ１2 Ｏ3 ーＫ2 ＯーＰ2 Ｏ5 −
ＺｎＯ−Ｎａ2 Ｏ、 ＳｉＯ2 ーＬｉ2 ＯーＭｇＯ ＳｉＯ2 ーＬｉ2 ＯーＺｎＯ 等の組成物が挙げられ、このうち、ＳｉＯ2 は、リチウ
ム珪酸を形成するために必須の成分であり、ガラス全量
中６０〜８５重量％の割合で存在し、ＳｉＯ2 とＬｉ2
Ｏとの合量がガラス全量中６５〜９５重量％であること
がリチウム珪酸結晶を析出させる上で望ましい。
【００３６】一方、フィラー成分としては、クォーツ、
クリストバライト、トリジマイト、エンスタタイト、フ
ォルステライトの少なくとも１種を２０〜８０体積％、
特に３０〜７０体積％の割合で配合することが望まし
い。このようなフィラー成分の組合せにより焼結体の焼
結を促進することができ、中でもクォーツ／フォルステ
ライト比が０．４２７以上であれば、比誘電率が高いフ
ォルステライトを焼結中に比誘電率の低いエンスタタイ
トに変えることができる。
【００３７】上記のリチウム珪酸ガラスおよびフィラー
成分は、リチウム珪酸ガラスの屈伏点に応じ、その量を
適宜調整することが望ましい。すなわち、リチウム珪酸
ガラスの屈伏点が４００℃〜６００℃と低い場合、低温
での焼結性が高まるためフィラー成分の含有量は５０〜
８０体積％と比較的多く配合できる。これに対して、リ
チウム珪酸ガラスの屈伏点が６５０℃〜８００℃と高い
場合、焼結性が低下するためフィラー成分の含有量は２
０〜５０体積％と比較的少なく配合することが望まし
い。このリチウム珪酸ガラスの屈伏点は配線層５の焼成
条件に合わせて制御することが望ましい。
【００３８】さらにリチウム珪酸ガラスは、フィラー成
分無添加では収縮開始温度は７００℃以下で、８５０℃
以上では溶融してしまい、配線層５を絶縁基体１に同時
焼成により被着形成することができない。しかし、フィ
ラー成分を２０〜８０体積％の割合で混合しておくと、
焼成温度を上昇させ、結晶の析出とフィラー成分を液相
焼結させるための液相を形成させることができる。この
フィラー成分の含有量の調整により絶縁基体１と配線層
５との同時焼成条件をマッチングさせることができる。
さらに、原料コストを下げるために高価なリチウム珪酸
ガラスの含有量を減少させることができる。
【００３９】例えば、配線層５の金属粉末として銅を主
成分とする金属材料により構成する場合、配線層５の焼
成は６００〜１１００℃で行なわれるため、同時焼成を
行なうには、リチウム珪酸ガラスの屈伏点は４００℃〜
６５０℃で、フィラー成分の含有量は５０〜８０体積％
であるのが好ましい。また、このように高価なリチウム
珪酸ガラスの配合量を低減することにより焼結体のコス
トも低減できる。
【００４０】このリチウム珪酸ガラスとフィラー成分と
の混合物は、適当な成形用の有機溶剤、溶媒を添加した
後、所望の成形手段、例えばドクターブレード法、圧延
法、金型プレス法等によりシー卜状等の任意の形状に成
形後、焼成する。
【００４１】焼成に当たっては、まず、成形のために添
加した有機溶剤、溶媒成分を除去する。有機溶剤、溶媒
成分の除去は通常７００℃前後の大気雰囲気中で行なわ
れるが、配線層５として銅を用いる場合には、水蒸気を
含有する１００〜７００℃の窒素雰囲気中で行なわれ
る。このとき、成形体の収縮開始温度は７００〜８５０
℃程度であることが望ましく、かかる収縮開始温度がこ
れより低いと有機溶剤、溶媒成分の除去が困難となるた
め、成形体中のリチウム珪酸ガラスの特性、特に屈伏点
を前述したように制御することが必要となる。
【００４２】焼成は、８５０℃〜１３００℃の酸化性雰
囲気中で、あるいは配線層５と同時焼成する場合には非
酸化性雰囲気中で行なわれ、これにより相対密度９０％
以上まで緻密化される。この時の焼成温度が８５０℃よ
り低いと緻密化することができず、一方、１３００℃を
超えると配線層５との同時焼成で配線層５が溶融してし
まう。なお、配線層５の金属材料として銅を用いる場合
には、８５０〜１０５０℃の非酸化性雰囲気中で行なわ
れる。
【００４３】また本発明の半導体素子収納用パッケージ
においては、絶縁基体１に形成した配線層５を金、銀、
銅等の電気抵抗率が３μΩ・ｃｍ以下の金属粉末で形成
し、更に屈曲部が形成された配線層５に磁性粉末を含有
させるとともに絶縁基体１と同時焼成によって形成して
おくことが重要である。
【００４４】前記配線層５に金、銀、銅等の電気抵抗率
が３μΩ・ｃｍ以下の金属粉末を使用するとこれらの金
属粉末はその電気抵抗率が３μΩ・ｃｍ以下と低いこと
から配線層５を電気信号が伝搬しても電気信号に大きな
減衰を生じることはなく、これによって半導体素子３に
対し電気信号を確実に出し入れすることができる。
【００４５】また前記金、銀、銅等の金属粉末はその融
点が９６０〜１０８０℃程度と低いものの絶縁基体１を
形成する焼結体の焼成温度が低いことから絶縁基体１を
焼成する際の温度で気散することはなく、絶縁基体１と
同時焼成によって所定位置に形成するこができる。
【００４６】更に屈曲部が形成された配線層５は磁性粉
末が含有されており、この磁性粉末によって外部電気回
路基板の配線導体より配線層５に入り込んだノイズ及び
配線層５を伝搬する電気信号が配線層５の屈曲部におい
て反射すること等により発生したノイズは半導体素子３
に入り込む前に熱エネルギーに変換されて吸収され、そ
の結果、半導体素子３にノイズが入り込むことはなく、
半導体素子３を常に正常に作動させることができる。
【００４７】屈曲部が形成された配線層５に含有される
磁性粉末としてはＺｎＦｅ２Ｏ４、ＭｎＦｅ２Ｏ４、Ｆ
ｅＦｅ２Ｏ４、ＣｏＦｅ２Ｏ４、ＮｉＦｅ２Ｏ４、Ｃｕ
Ｆｅ２Ｏ４の少なくとも１種が好適に使用される。また
前記ＺｎＦｅ２Ｏ４、ＭｎＦｅ２Ｏ４等から成る磁性粉
末は中性または還元性雰囲気にて１２００℃の温度で磁
性を失うが、絶縁基体１を形成する焼結体の焼成温度は
８５０〜１０５０℃と低いことから配線層５を絶縁基体
１と同時焼成によって形成しても磁性粉末が磁性を失う
ことはなく、これによって配線層５に入り込んだノイズ
及び配線層５を伝搬する電気信号が配線層５の屈曲部に
おいて反射すること等により発生したノイズを確実に熱
エネルギーに変換して吸収することができる。
【００４８】更に屈曲部が形成された配線層５の内部に
含有される磁性粉末はその量が１０重量％未満であると
配線層５に入り込んだノイズ及び配線層５を伝搬する電
気信号が配線層５の屈曲部において反射すること等によ
り発生したノイズを良好に吸収することができず、また
７０重量％を超えると配線層５の導通抵抗が高くなり、
配線層５に電気信号を良好に伝搬させることが困難とな
る。従って、屈曲部が形成された配線層５に含有させる
磁性粉末はその量を１０乃至７０重量％の範囲としてお
くことが好ましい。
【００４９】また更に配線層５に含有される磁性粉末は
その粒径が０．５μｍ未満となるとリチウム珪酸ガラス
との反応性が高くなって分解し、磁性材料としての機能
が失われる危険性があり、また１０μｍを超えると配線
層５の焼結性が低下し、配線層５を絶縁基体１と同時焼
成によって形成することが困難となる。従って、前記磁
性粉末はその粒径を０．５〜１０μｍの範囲としておく
ことが好ましい。
【００５０】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれ
ば、種々の変更は可能であり、例えば、上述の実施例に
おいては外部リードピン７を外部電気回路基板の配線導
体に接続させることによって半導体素子３の各電極が外
部電気回路に接続されるようになっているが、外部リー
ドピンを設けず、絶縁基体１の下面に導出する配線層５
の接続パッド５ｂをそのまま外部電気回路基板の配線導
体に接続させるようにしてもよい。
【００５１】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体の各電極と外部電気回路とを接続する
屈曲部が形成された配線層に磁性粉末を、例えば、１０
乃至７０重量％含有させ、この配線層を絶縁基体と同時
焼成によって形成したことから外部電気回路基板の配線
導体より配線層に入り込んだノイズ及び配線層を伝搬す
る電気信号が配線層の屈曲部において反射すること等に
より発生したノイズは半導体素子に入り込む前に配線層
に含有されている磁性粉末で熱エネルギーに変換されて
吸収され、その結果、半導体素子がノイズに入り込むこ
とはなく、半導体素子を常に正常に作動させることが可
能となる。
【００５２】また本発明の半導体素子収納用パッケージ
によれば、絶縁基体をＬｉ２Ｏを５〜３０重量％含有す
る屈伏点が４００〜８００℃のリチウム珪酸ガラスを２
０〜８０体積％の割合で含み、クオーツ、クリストバラ
イト、トリジマイト、エンスタタイト、フォルステライ
トの少なくとも１種から成るフィラー成分を２０〜８０
体積％の割合で含む成形体を焼成して得られたクオー
ツ、クリストバライト、トリジマイト、エンスタタイト
の少なくとも１種の結晶相を含有する焼結体で形成して
おり、該焼結体はその焼成温度が８５０〜１０５０℃と
低いことから配線層の金属粉末として銅、銀、金等の融
点が低く、導通抵抗の低いものを使用することが可能と
なり、これによって配線層を電気信号が伝搬した際、電
気信号に減衰等が生じるのを有効に防止して半導体素子
を正確に作動させることもできる。
【００５３】同時に前記クオーツ、クリストバライト、
トリジマイト、エンスタタイトの少なくとも１種の結晶
相を含有する焼結体はその焼成温度が８５０〜１０５０
℃と低いことから金、銀、銅等の金属粉末とフェライト
等の磁性粉末とから成る配線層を絶縁基体と同時焼成に
よって形成することができ半導体素子収納用パッケージ
の製作が容易となる。
【００５４】更に絶縁基体に配線層を同時焼成によって
形成した際、絶縁基体の焼成温度が低いことから配線層
の磁性粉末が磁性を失うことはなく、これによって配線
層を伝わるノイズを良好に吸収することも可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【符号の説明】
１・・・・絶縁基体 ２・・・・蓋体 ３・・・・半導体素子 ５・・・・配線層 ５ａ・・・ボンディングパッド ５ｂ・・・接続パッド ６・・・・電気的接続手段

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子が搭載される搭載部及び一端
    側に半導体素子の電極が、他端側に外部電気回路が接続
    される屈曲部が形成された配線層を有する絶縁基体と、
    蓋体とから成り、前記絶縁基体と蓋体とで形成される容
    器の内部に半導体素子を気密に収容するようになした半
    導体素子収納用パッケージであって、前記絶縁基体をＬ
    ｉ２Ｏを５〜３０重量％含有する屈伏点が４００〜８０
    ０℃のリチウム珪酸ガラスを２０〜８０体積％の割合で
    含み、クオーツ、クリストバライト、トリジマイト、エ
    ンスタタイト、フォルステライトの少なくとも１種から
    成るフィラー成分を２０〜８０体積％の割合で含む成形
    体を焼成して得られたクオーツ、クリストバライト、ト
    リジマイト、エンスタタイトの少なくとも１種の結晶相
    を含有する焼結体で形成するとともに、前記配線層は磁
    性粉末を含有し該磁性粉末を含有する前記配線層と前記
    絶縁基体とは同時焼成によって形成されることを特徴と
    する半導体素子収納用パッケージ。
  2. 【請求項２】 前記配線層の磁性粉末の含有量が１０乃
    至７０重量％であることを特徴とする請求項１に記載の
    半導体素子収納用パッケージ。
  3. 【請求項３】 前記配線層は金、銀、銅もしくはこれら
    の合金を主成分とし、磁性粉末はフェライトを主成分と
    していることを特徴とする請求項１に記載の半導体素子
    収納用パッケージ。
JP01155598A 1998-01-23 1998-01-23 半導体素子収納用パッケージ Expired - Fee Related JP3470035B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01155598A JP3470035B2 (ja) 1998-01-23 1998-01-23 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01155598A JP3470035B2 (ja) 1998-01-23 1998-01-23 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH11214558A JPH11214558A (ja) 1999-08-06
JP3470035B2 true JP3470035B2 (ja) 2003-11-25

Family

ID=11781203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01155598A Expired - Fee Related JP3470035B2 (ja) 1998-01-23 1998-01-23 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3470035B2 (ja)

Also Published As

Publication number Publication date
JPH11214558A (ja) 1999-08-06

Similar Documents

Publication Publication Date Title
JP3470035B2 (ja) 半導体素子収納用パッケージ
JP3390617B2 (ja) 半導体素子収納用パッケージ
JP3439963B2 (ja) 半導体素子収納用パッケージ
JP3439964B2 (ja) 半導体素子収納用パッケージ
JP3466454B2 (ja) 配線基板
JP3865967B2 (ja) 磁器およびそれを用いた配線基板
JP3451003B2 (ja) 半導体装置
JP3085667B2 (ja) 高周波用磁器組成物および高周波用磁器並びにその製造方法
JP3526526B2 (ja) 半導体素子収納用パッケージ
JP3582975B2 (ja) 配線基板
JP3847236B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3470034B2 (ja) 半導体素子収納用パッケージ
JP3420450B2 (ja) 半導体素子収納用パッケージ
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3450998B2 (ja) 配線基板およびその実装構造
JP3457867B2 (ja) 半導体素子収納用パッケージ
JP3131191B2 (ja) 高周波用磁器組成物および高周波用磁器
JP2000252385A (ja) 半導体素子収納用パッケ−ジ
JP3450167B2 (ja) 半導体素子収納用パッケージ
JP3439962B2 (ja) 半導体素子収納用パッケージ
JP3457841B2 (ja) 電子部品収納用容器
JP3457842B2 (ja) 電子部品収納用容器
JP3764626B2 (ja) 配線基板
JP3085669B1 (ja) 高周波用磁器組成物および高周波用磁器並びにその製造方法
JP3663335B2 (ja) 高周波用磁器組成物および高周波用磁器並びにその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070905

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees