JP3450167B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP3450167B2
JP3450167B2 JP31820997A JP31820997A JP3450167B2 JP 3450167 B2 JP3450167 B2 JP 3450167B2 JP 31820997 A JP31820997 A JP 31820997A JP 31820997 A JP31820997 A JP 31820997A JP 3450167 B2 JP3450167 B2 JP 3450167B2
Authority
JP
Japan
Prior art keywords
semiconductor element
thermal expansion
copper
package
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31820997A
Other languages
English (en)
Other versions
JPH11150203A (ja
Inventor
邦英 四方
厚博 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP31820997A priority Critical patent/JP3450167B2/ja
Publication of JPH11150203A publication Critical patent/JPH11150203A/ja
Application granted granted Critical
Publication of JP3450167B2 publication Critical patent/JP3450167B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、半導体集積回路素
子などの半導体素子を内部に収納し、外部に放熱体を備
える半導体素子収納用パッケージに関するものである。 【0002】 【従来の技術】従来から、半導体集積回路素子などの半
導体素子は、パッケージに収納された状態でプリント配
線基板などに実装される。高い信頼性が要求される用途
では、図1に示すようなセラミック材を電気絶縁材料と
して形成されるパッケージが使用されている。半導体素
子が動作時に発熱する場合は、放熱についても考慮する
必要がある。 【0003】図1は、絶縁基体1と蓋体2とで、半導体
素子3を収納してフラット型のセラミック製パッケージ
4を形成している状態を示す。絶縁基体1は、一般にア
ルミナセラミックスなどの無機電気絶縁材料から成り、
タングステン(W)やモリブデン(Mo)等の高融点金
属粉末から成る複数個の配線層5が、電気絶縁材料の焼
結過程で同時に生成される。配線層5には、ニッケルメ
ッキ、金メッキなどが施され、半導体素子3に形成され
るボンディングパッドとの間でボンディングワイヤ6に
よる電気的接続が行われる。配線層5の一部はパッケー
ジ4の外部に露出し、外部リード端子7がロウ材8を介
して接合される。絶縁基体1に半導体素子3を収納し、
ボンディンクワイヤ6による電気的接続が終了すると、
絶縁基体1の表面に設けられている金属層9を利用して
蓋体2がロウ材10で接合され、半導体素子3を収納す
る絶縁基体1の凹所11が外部に対して気密に封止され
る。なお半導体素子3は、絶縁基体1の凹所11の底面
にガラス、樹脂あるいはハンダなどの接合層12によっ
て固定される。蓋体2としては、線熱膨張係数がアルミ
ナセラミックスに近い、42アロイなどの鉄−ニッケル
合金やコバールなどのコバルトを含む合金が使用され
る。 【0004】半導体素子3が動作中の発熱量が大きくな
る場合は、セラミック製パッケージ4に放熱性の良い金
属あるいは金属化合物の放熱体13をヒートシンクとし
て装着する。放熱体13を装着するために、絶縁基体1
の底面には、金属層14が形成され、銀ロウ(B−Ag
8)やハンダ(6:4半田)などのロウ材15による接
合が行われる。エポキシ系などの樹脂を用いて接着する
場合もある。 【0005】図2は、絶縁基体21の凹所22の底面に
外部に開口する貫通孔23を形成し、半導体素子3を放
熱体13に直接接合して放熱効果を一層高めることがで
きるパッケージ24の構成を示す。図1のパッケージ4
と対応する部分には同一の参照符を付す。 【0006】図1および図2で、放熱体13の材料とし
ては、蓋体2と同様に、絶縁基体1、21の主成分であ
るアルミナセラミックスの線熱膨張係数に近い線熱膨張
係数を有する42アロイなどの鉄−ニッケル合金やコバ
ールなどのコバルトを含む合金が使用可能である。これ
らの合金よりも熱伝導率が良く、線熱膨張係数がアルミ
ナセラミックスに近い、銅−タングステン(CuW)も
広く使用されている。 【0007】 【発明が解決しようとする課題】図1に示すような半導
体素子3を収納するセラミック製パッケージ4、24で
は、放熱体13として42アロイやコバールなどを材料
として使用可能であるけれども、これらの材料は熱伝導
率が必ずしも良くないので、充分な放熱効果が得られな
い。放熱体13の材料として銅−タングステンを使用す
れば、放熱性は改善される。しかしながら、銅−タング
ステンは複合焼結合金として製造され、硬質のタングス
テン粒子の間隙に銅が充填されている構造であるので、
機械加工は困難であり、材料コストや製造コストが高く
なってしまう。 【0008】熱伝導率や加工性が良好で、材料コストや
製造コストが低い材料として、銅もしくは銅を主成分と
する金属を使用することが考えられる。ただし、銅の線
熱膨張係数は17ppm/℃程度であり、従来のパッケ
ージ用セラミック材の線熱膨張係数である7ppm/℃
程度と比較すると、大きく異なっている。線熱膨張係数
の差に基づいて熱応力が発生し、絶縁基体1,41の強
度を超えるおそれが生じる。絶縁基体1,41の強度を
超えると、クラックなどが生じたりして接合部分の気密
性が劣化したりして、パッケージとしての信頼性が低下
する可能性が大きくなる。このため、銅を放熱体とする
場合は、設計的に使用することができる範囲が大きく制
限されてしまう。 【0009】また、近時、情報処理装置は高速駆動が行
われ、ノイズの影響を極めて受け易いものとなってきて
おり、外部電気回路より配線層にノイズが入り込むとこ
れが配線層を介してそのまま半導体素子に入り込み、半
導体素子を誤動作させてしまう。 【0010】本発明の目的は、銅もしくは銅を主成分と
する金属を放熱体に用いて、しかも信頼性を確保するこ
とができる半導体素子収納用パッケージを提供すること
である。 【0011】また本発明の他の目的は、外部電気回路よ
り配線層に入り込んだノイズを良好に吸収し、半導体素
子にノイズが入り込むのを有効に防止して半導体素子を
正常に作動させることができる半導体素子収納用パッケ
ージを提供することにある。 【0012】本発明は、複数個の配線層を有し、外表面
に放熱体が取着されている絶縁基体と蓋体とから成り、
内部に半導体素子を収容するための空所を有する半導体
素子収納用パッケージであって、前記放熱体を銅もしく
は銅を主成分とする金属で形成し、且つ前記絶縁基体
を、酸化リチウム(LiO)を5〜30重量%含有す
るリチウム珪酸ガラス20〜80体積%と、40〜40
0℃における線熱膨張係数が8ppm/℃以上であるフ
ィラーを80〜20体積%との割合で含む成形体を焼成
して得られる、40〜400℃における熱膨張係数が1
0〜20ppm/℃のセラミック材で形成するととも
に、配線層の一部周囲を、酸化リチウム(LiO)を
5〜30重量%含有するリチウム珪酸ガラス20〜80
体積%と、40〜400℃における線熱膨張係数が8p
pm/℃以上であるフィラーを80〜20体積%との割
合で含むガラスセラミックス10〜50重量部とフェラ
イト粉末50〜90重量部とから成る補助膜で被覆した
ことを特徴とするものである。 【0013】 【0014】 【0015】本発明によれば、内部に半導体素子を収納
するための空所を有する半導体素子収納用パッケージの
絶縁基体の線熱膨張係数は、40〜400℃の温度範囲
で10〜20ppm/℃であるので、放熱体として使用
する銅もしくは銅を主成分とする金属に対して線熱膨張
係数の差が小さい。放熱体と絶縁基体との間の熱応力が
小さくなるので、長期間にわたって信頼性を維持するこ
とができる。放熱体として使用する銅もしくは銅を主成
分とする金属は、従来の銅−タングステンなどの材料に
比較して熱伝導率や加工性が良く、材料コストや製造コ
ストを安くすることができる。 【0016】また本発明によれば、絶縁基体に形成した
配線層の一部周囲がフェライト粉末を含有した補助膜で
被覆されていることから外部電気回路から配線層にノイ
ズが入り込んだ場合、そのノイズはフェライト粉末で熱
エネルギーに変換されて吸収され、その結果、ノイズが
配線層を介してそのまま半導体素子に入り込むことはな
く、半導体素子を正常に作動させることが可能となる。 【0017】 【発明の実施の形態】図1を用いて、本発明の実施の一
形態としての放熱体付セラミック製パッケージの概略的
な構成を説明する。本実施形態のパッケージも、基本的
な構造は、従来からのパッケージと同等である。絶縁基
体1は、40〜400℃の温度範囲における線熱膨張係
数が10〜20ppm/℃のセラミック材、たとえばリ
チウム珪酸ガラスと、線熱膨張係数が40〜400℃で
8ppm/℃以上であるフィラーとを焼成して得られる
焼結体である。蓋体2は、従来と同様に42アロイなど
で形成される。 【0018】LSIなどの半導体素子3は、絶縁基体1
と蓋体2とから成るパッケージ4内に気密封止され、周
囲の環境の影響から保護される。半導体素子3は、絶縁
基体1に形成されている配線層5に対し、ボンディング
ワイヤ6を介して電気的に接続される。配線層5に対
し、パッケージ4の外部で外部リード端子7がロウ材8
によって接合される。蓋体2は、絶縁基体1の表面の金
属層9にロウ材10によって接合される。蓋体2による
絶縁基体1の気密封止は、絶縁基体1の凹所11に半導
体素子3を接合層12を介して固定し、ボンディングワ
イヤ6を用いて配線層5との間で電気的接続を終了した
後、行われる。 【0019】半導体素子3の集積規模が大きかったり、
高速度で動作したり、大電流や高電圧を取扱ったりする
ような場合は、消費電力が熱に変化し、温度が上昇す
る。半導体素子3の温度を適性な範囲に抑えるために、
放熱体13が絶縁基体1の底面に装着される。放熱体1
3の材料は、熱伝導率および機械加工性が良好な銅また
は銅を主成分とする金属である。銅の線熱膨張係数は、
17ppm/℃である。 【0020】絶縁基体1が一般的なアルミナセラミック
ス等の場合は、線熱膨張係数が約7ppm/℃となるの
で、放熱体13に銅を使用すると、線熱膨張係数の差が
大きくなる。絶縁基体1の底面には、金属層14が形成
され、たとえばハンダによる接合層15を介して放熱体
13が装着される。 【0021】半導体素子3を内部に収納したフラット型
のパッケージ4は、プリント配線基板などに実装されて
使用される。プリント配線基板に、他の電子部品ととも
にハンダなどで接合される際に、400℃程度まで加熱
される可能性がある。このため、絶縁基体1と放熱体1
3とは、40〜400℃の温度範囲で、線熱膨張係数の
差が小さいことが望ましい。放熱体13として銅あるい
は銅を主成分とする金属を使用する場合は、前述のよう
にその線熱膨張係数は17ppm/℃であるので、絶縁
基体1としては、その温度範囲で線熱膨張係数が10〜
20ppm/℃程度のセラミック材料を用いることが好
ましい。このようなセラミック材料として、リチウム珪
酸ガラス20〜80体積%と、40〜400℃における
線熱膨張係数が8ppm/℃以上のフィラー80〜20
体積%とを含む成形体を焼成して成る焼結体によって形
成するいわゆるガラスセラミック焼結体が用いられる。 【0022】前記リチウム珪酸ガラスとしては、たとえ
ば、 SiO−LiO−A1 SiO−LiO−A1−MgO−TiO SiO−LiO−A1−MgO−NaO−
F SiO−LiO−A1−KO−NaO−
ZnO SiO−LiO−A1−KO−P SiO−LiO−A1−KO−P
ZnO−NaO SiO−LiO−MgO SiO−LiO−ZnO 等の組成物が挙げられ、このうち、酸化珪素(Si
)は、リチウム珪酸を形成するために必須の成分で
あり、ガラス全量中60〜85重量%の割合で存在す
る。SiOとLiOとの合量がガラス全量中65〜
95重量%であることが、リチウム珪酸結晶を析出させ
る上で望ましい。 【0023】また、40〜400℃における線熱膨張係
数が8ppm/℃以上であるフィラーとしては、表1に
挙げたものが好適に使用される。 【0024】 【表1】【0025】更にリチウム珪酸ガラスの成分量を20〜
80体積%、フィラーの成分量を20〜80体積%の範
囲とするのは、セラミック材の40〜400℃における
線熱膨張係数を10〜20ppm/℃の範囲に制御する
とともに、焼成温度を下げるためであり、リチウム珪酸
ガラスの成分量が20体積%より少ない、言い換えれば
フィラーが80体積%より多いと液相焼結することがで
きずに高温で焼成する必要があり、またリチウム珪酸ガ
ラスが80体積%より多い、言い換えるとフィラーが2
0体積%より少ないと、セラミック材料の特性がリチウ
ム珪酸ガラスの特性に大きく依存してしまい、線熱膨張
係数を所定値に制御するのが困難となるとともに、原料
のコストも高くなってしまうからである。 【0026】またリチウム珪酸ガラスでは、酸化リチウ
ム(Li2 O)を5〜30重量%、特に5〜20重量%
の割合で含有することが重要である。このようなリチウ
ム珪酸ガラスを用いることによって、高い線熱膨張係数
を有するリチウム珪酸を析出させることができる。な
お、酸化リチウムの含有量が5重量%より小さいと、焼
成時にリチウム珪酸の結晶の生成量が少なくなってしま
い、高い線熱膨張係数を得ることができない。酸化リチ
ウムの含有量が30重量%より大きいと、電気絶縁体と
しての誘電正接が100×10-4を超えるため、基板と
しての特性が劣化してしまう。またこのガラス中には鉛
(Pb)を実質的に含まないことが望ましい。鉛は毒性
を有するため製造工程中での被毒を防止するための格別
な装置および管理を必要とするために、焼結体を安価に
製造することができなくなるためである。鉛が不純物と
して不可避的に混入する場合を考慮すると、鉛の含有量
は0.05重量%以下であることが望ましい。 【0027】さらに、リチウム珪酸ガラスの屈伏点を、
400〜800℃、特に400〜650℃としておくこ
とが望ましい。これはリチウム珪酸ガラスおよびフィラ
ーから成る成形体を形成する場合、有機樹脂バインダー
を混合しているが、焼成時に前記有機樹脂バインダーを
効率良く除去するためである。屈伏点が400℃より低
いと、成形体の緻密化が低温で開始するために、有機樹
脂バインダーが分解揮散できなくなり、有機樹脂バイン
ダー成分が残留して特性に影響を及ぽす結果となる。一
方、屈伏点が800℃より高いと、リチウム珪酸ガラス
の量を多くしないと結晶しにくくなるため高価なリチウ
ム珪酸ガラスを大量に必要とすることになり、焼結体の
コストが高くなってしまう。 【0028】フィラーは、リチウム珪酸ガラスの屈伏点
に応じ、その量を適宜調整することが望ましい。すわな
ち、リチウム珪酸ガラスの屈伏点が400〜650℃と
低い場合は、低温での焼結性が高まるためフィラーの含
有量は50〜80体積%と比較的多く配合することがで
きる。これに対して、リチウム珪酸ガラスの屈伏点が6
50〜800℃と高い場合は、焼結性が低下するためフ
ィラーの含有量は20〜50体積%と比較的少なく配合
することが望ましい。 【0029】リチウム珪酸ガラスは、フィラー無添加で
は収縮開始温度が700℃以下となり、850℃以上で
は溶融してしまう。フィラーを20〜80体積%の割合
で混合することによって、焼成温度を上昇させ結晶の析
出とフィラーを液相焼結させるための液相の形成とを行
うことができる。また原料コストを下げるためには、高
価な結晶性ガラスの含有量を減少させることが好まし
い。 【0030】リチウム珪酸ガラスとフィラーとの混合物
は、成形のための有機樹脂バインダーを添加した後、所
望の成形手段、たとえばドクターブレード、圧延法、金
型プレス等によってシー卜状など任意の形状に成形さ
れ、焼成に供される。 【0031】焼成に当たっては、まず成形のために配合
した有機樹脂バインダー成分を除去する。有機樹脂バイ
ンダーの除去は、700℃前後の大気雰囲気中で行われ
る。 【0032】成形体の収縮開始温度は700〜850℃
程度であることが望ましい。収縮開始温度がこれより低
いと有機樹脂バインダーの除去が困難となるので、成形
体中のリチウム珪酸ガラスの特性、特に屈伏点を制御す
ることが重要である。焼成は、850〜1300℃の酸
化性雰囲気中で行われ、相対密度90%以上まで緻密化
される。このときの焼成温度が850℃より低いと、緻
密化することができない。なお、配線層として銅を用い
る場合は、850〜1050℃の非酸化性雰囲気中で行
われる。 【0033】このようにして製造される焼結体中には、
リチウム珪酸ガラスから生成される結晶相、リチウム珪
酸ガラスとフィラーとの反応によって生成する結晶相、
あるいはフィラーが分解して生成する結晶相等が存在
し、これらの結晶相の粒界にガラス相が存在して焼結体
の線熱膨張係数が40〜400℃において10〜20p
pm/℃となる。 【0034】なお、前記酸化リチウム(Li2 O)を5
〜30重量%含有するリチウム珪酸ガラス20〜80体
積%と、40〜400℃における線熱膨張係数が8pp
m/℃以上であるフィラーを80〜20体積%の割合で
含む成形体を焼成して得られる焼結体から成る40〜4
00℃における線熱膨張係数が10〜20ppm/℃の
セラミック材は、その焼成温度が従来のアルミナセラミ
ックスに比べて低いことから、配線層5を従来のタング
ステン(W)やモリブデン(Mo)等の電気抵抗率が
5.4μΩ・cm(20℃)以上の高融点金属粉末にか
えて、電気抵抗率が2.5μΩ・cm(20℃)以下の
低融点の銅(Cu)や銀(Ag)、金(Au)を使用す
ることかできる。かかる銅(Cu)や銀(Ag)、金
(Au)で配線層5を形成すると、銅(Cu)や銀(A
g)等の電気抵抗率が低いことから配線層5を信号が伝
搬した際、メタライズ配線層5で信号が大きく減衰する
ことはなく、良好に伝搬させることができる。 【0035】また前記セラミック材は、その比誘電率が
7.5(室温1MHz)であり、従来のアルミナセラミ
ックスの比誘電率(10〜11:室温1MHz)より低
いことから、配線層5を伝播する信号の伝搬速度を従来
に比し極めて速いものとなすこともでき、これによって
配線層5を介して半導体素子3に信号を高速で出し入れ
し、半導体素子3を高速駆動させることもできる。 【0036】以上説明したようなセラミック材を絶縁基
板として製造するためには、リチウム珪酸ガラスとフィ
ラーから成る原料粉末に適切な有機樹脂バインダーや可
塑剤、溶剤を添加混合して泥漿物を作るとともに、その
泥漿物に対し、ドクターブレード法やカレンダロール法
を用いてグリーンシートを形成する。さらに配線層やワ
イヤボンディング用の接続パッドとして、銅、銀あるい
は金などの金属粉末に有機樹脂バインダー、可塑剤およ
び溶剤を添加混合して形成する金属ペーストを、グリー
ンシート上にスクリーン印刷法などによって所定パター
ンを形成するように印刷して塗布する。場合によって
は、グリーンシートに適当な打抜き加工を施して、スル
ーホールを形成し、このスルーホール内にも金属ぺース
トを充填する。これらのグリーンシートを複数枚積層
し、グリーンシートと金属ペーストとを同時焼成するこ
とによって、図1に示すような多層構造のパッケージ4
を得ることができる。 【0037】また上述したセラミック材から成る絶縁基
体1には複数個の配線層5が形成されており、かつ配線
層5の周囲の一部はフェライト粉末を含有する補助膜5
aで被覆されている。補助膜5aは外部電気回路から配
線層5に入り込んだノイズを選択的に熱エネルギーに変
換させて吸収し、これによって配線層5に入り込んだノ
イズはそのまま配線層5を介して半導体素子3に入り込
むことはなく、半導体素子3を正常に作動させることが
可能となる。 【0038】補助膜5aは酸化リチウム(LiO)を
5〜30重量%含有するリチウム珪酸ガラス20〜80
体積%と、40〜400℃における線熱膨張係数が8p
pm/℃以上であるフィラーを80〜20体積%の割合
で含むガラスセラミックス10〜50重量部とフェライ
ト粉末50〜90重量部とで形成されており、40〜4
00℃における線熱膨張係数は8〜18ppm/℃であ
る。補助膜5aの線熱膨張係数と絶縁基体1の線熱膨張
係数との差が小さいため、補助膜5aを絶縁基体1に形
成した配線層5の一部周囲に強固に接合させることがで
きる。補助膜5aのフェライト粉末はNi−Znフェラ
イト(Ni−Cu−Zn−Fe−O)、フェロクスプレ
ーナ型フェライト(Ba−Sr−Co−Zn−Fe−
O)等が使用される。補助膜5aはリチウム珪酸ガラス
とフィラー粉末とフェライト粉末とから成る原料粉末に
適切な有機樹脂バインダーや可塑剤、溶剤を添加混合し
てフェライトペーストを作り、これを絶縁基体1となる
グリーンシートの配線層5が形成される領域にスクリー
ン印刷法により予め印刷塗布しておくことによって絶縁
基体1と同時焼成で配線層5の周囲の一部に形成され
る。補助膜5aはフェライト粉末の添加量が50重量部
未満となると配線層5に入り込んだノイズを良好に吸収
することが困難となり、90重量部を超えると補助膜5
aの焼結が不充分となり、絶縁基体1及び配線層5と同
時に焼成するのが困難となるので50〜90重量部の範
囲とする。 【0039】次に図2を用いて、本発明の実施の他の形
態としての放熱体付セラミック製パッケージの概略的な
構成を説明する。本実施形態のパッケージも、基本的な
構造は、従来からのパッケージと同等である。また図1
の形態と同等の部分には同一の参照符を付し、重複した
説明を省略する。本実施形態では、前述のようなセラミ
ック材による絶縁基体21の半導体素子3収納用の凹所
22には外部への貫通孔23が形成され、パッケージ2
4としての開口部を封止するように放熱体13が装着さ
れる。半導体素子3が絶縁基体21を介さず放熱体13
に直接接合されるので、放熱経路の伝熱抵抗が小さくな
り、半導体素子3の冷却効果を高めることができる。 【0040】次の表2は、図1および図2に示す絶縁基
体1、21と放熱体13との組合わせを試験サンプルと
して、大気雰囲気中で−40℃と125℃の各温度に制
御した恒温層にそれぞれ15分ずつ保持する1サイクル
を繰返す温度サイクル試験を、本発明と従来のセラミッ
ク材とを比較して行った結果の一例を示す。 【0041】 【表2】 【0042】従来のパッケージ用セラミック材では、ハ
ンダや樹脂で放熱体13を接合しても、温度サイクルの
早い段階で接合部にクラックが発生してしまう。図1の
パッケージタイプで、接合面積があまり大きくならない
ような場合に、銀ロウで接合可能となる。図2のパッケ
ージタイプでは、銀ロウで接合しても、凹所11のコー
ナー部などにクラックが入りやすい。本発明のセラミッ
ク材では、導体メタライズとして銅を用いるため、融点
の問題で銀ロウは使用不可能であるけれども、ハンダお
よび樹脂を接合材として用いれば良好な接合を行うこと
ができる。 【0043】なお、図1および図2の実施形態では、フ
ラット型のパッケージ4、24について本発明をそれぞ
れ実施しているけれども、他の型のパッケージについて
も同様に実施することかできる。また、放熱体13を形
成している銅もしくは銅を主成分とする金属は機械加工
性が良好であるので、フィンなどを付けて放熱効果を高
めることも容易である。さらに、絶縁基体1、21の線
熱膨張係数が銅に近付いているので、蓋体2についても
銅や銅を主成分とする金属を使用し、コスト低減等を図
ることもできる。 【0044】 【実施例】以下本発明の絶縁基体1、21のセラミック
材を、さらに具体的な例で説明する。リチウム珪酸ガラ
スとしては、次の2種のガラスを準備する。 【0045】 重量比率で74%SiO−14%L
O−4%A1−2%P−2%KO−
2%ZnO−2%NaO(Pb含有量50ppm以
下、屈伏点480℃) 重量比率で78%SiO
10%LiO−4%A1−2%P−5%
O−1%NaO(Pb含有量50ppm以下、屈
伏点780℃)これらの2種のガラスに対して、前述の
表1に示したフィラーを組合わせ、得られる焼結体に対
し、40〜400℃の線熱膨張係数や他の物性値を測定
した結果を次の表3に示す。 【0046】 【表3】【0047】誘電損失は、焼結体を直径60mm、厚さ
2mmに加工し、JISC2141の手法で、LCRメ
ータ(Y.H.P.社製4284A型)を用いて求め、
また比誘電率はLCRメータを用いて1MHz、1.0
Vrmsの条件で25℃における静電容量を測定し、こ
の静電容量から25℃における比誘電率を算出した。 【0048】また配線層として銅(Cu)を同時焼成に
より被着形成し、配線層の剥離、溶融、焼結不良などに
ついての評価も行った。 【0049】なお、評価のためのサンプルは、表3に示
す各原料組成物を用いて、溶媒としてのトルエンとイソ
プロピルアルコール、バインダーとしてのアクリル樹
脂、可塑剤としてのDBP(ジブチルフタレート)を用
いて、ドクターブレード法により厚み500μmのグリ
ーンシート成形体を作成し、その表面にCu配線用金属
ペーストをスクリーン印刷法に基づいて塗布した。そし
て次にこれを700℃でN2 +H2 O雰囲気中で脱バイ
ンダ処理し、各焼成温度で窒素雰囲気中で配線層と絶縁
基板とを同時に焼成し、パッケージ用の配線基板を作成
した。 【0050】本実施例によるセラミック材は線熱膨張係
数が10〜20ppm/℃の範囲であるので、放熱体と
して使用する銅もしくは銅を主成分とする金属との線熱
膨張係数の差が小さくなり、熱応力によるクラック等の
発生のおそれがない。 【0051】また、本実施例によるセラミック材は、焼
結温度がアルミナセラミックなどと比較して低くなるの
で、配線層にCuなどの導電率の高い金属を用いること
ができる。アルミナセラミツクなどでは、焼結温度が高
いので、配線層にはモリブデン(Mo)やタングステン
(W)などの高融点金属材料を用いる必要があり、導電
性はあまり大きくないので、電気抵抗値が高くなり、半
導体集積回路素子に対する信号の伝達の際の損失が大き
くなる。本実施例では、銅を配線層に使用することがで
きるので、配線層の電気抵抗値が小さくなり、信号の減
衰量も減少する。 【0052】また、比誘電率は、アルミナが約10であ
るのに比較すると小さくなる。比誘電率が大きいと、配
線層の単位長さ当たりの静電容量が大きくなり、電気信
号の伝搬の際に遅延が生じ、高速駆動ができなくなって
しまう。本実施例のセラミック材は、比誘電率が従来の
アルミナよりも小さいので、より高速の信号を伝搬する
ことができる。 【0053】 【発明の効果】本発明によれば、放熱体を熱伝導率が良
好な銅もしくは銅を主成分とする金属で形成するので、
半導体素子から発生する熱に対して良好な放熱効果を得
ることができる。 【0054】また本発明によれば、内部に半導体素子を
収納するための空所を有する半導体素子収納用パッケー
ジの絶縁基体の線熱膨張係数は、40〜400℃の温度
範囲で10〜20ppm/℃であるので、放熱体として
使用する銅もしくは銅を主成分とする金属に対して線熱
膨張係数の差が小さい。放熱体と絶縁基体との間の熱応
力が小さくなるので、長期間にわたって信頼性を維持す
ることができる。放熱体として使用する銅もしくは銅を
主成分とする金属は、従来の銅−タングステンなどの材
料に比較して熱伝導率や加工性が良く、材料コストや製
造コストを安くすることができる。 【0055】更に本発明によれば、絶縁基体に形成した
配線層の一部周囲がフェライト粉末を含有した補助膜で
被覆されていることから外部電気回路から配線層にノイ
ズが入り込んだ場合、そのノイズはフェライト粉末で熱
エネルギーに変換されて吸収され、その結果、ノイズが
配線層を介してそのまま半導体素子に入り込むことはな
く、半導体素子を正常に作動させることが可能となる。
【図面の簡単な説明】 【図1】本発明の実施の一形態の構成を示す概略的な断
面図である。 【図2】本発明の実施の他の形態の概略的な断面図であ
る。 【符号の説明】 1、21・・・絶縁基体 2・・・・・・蓋体 3・・・・・・半導体素子 4、24・・・パッケージ 5・・・・・・配線層 5a・・・・・補助膜 13・・・・・放熱体
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/08 C04B 35/19 C04B 35/20 H01L 23/34

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 複数個の配線層を有し、外表面に放熱体
    が取着されている絶縁基体と蓋体とから成り、内部に半
    導体素子を収容するための空所を有する半導体素子収納
    用パッケージであって、前記放熱体を銅もしくは銅を主
    成分とする金属で形成し、且つ前記絶縁基体を、酸化リ
    チウム(Li O)を5〜30重量%含有するリチウム
    珪酸ガラス20〜80体積%と、40〜400℃におけ
    る線熱膨張係数が8ppm/℃以上であるフィラーを8
    0〜20体積%との割合で含む成形体を焼成して得られ
    る、40〜400℃における熱膨張係数が10〜20p
    pm/℃のセラミック材で形成するとともに配線層の
    一部周囲を、酸化リチウム(Li O)を5〜30重量
    %含有するリチウム珪酸ガラス20〜80体積%と、4
    0〜400℃における線熱膨張係数が8ppm/℃以上
    であるフィラーを80〜20体積%との割合で含むガラ
    スセラミックス10〜50重量部とフェライト粉末50
    〜90重量部とから成る補助膜で被覆したことを特徴と
    する半導体素子収納用パッケージ。
JP31820997A 1997-11-19 1997-11-19 半導体素子収納用パッケージ Expired - Fee Related JP3450167B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31820997A JP3450167B2 (ja) 1997-11-19 1997-11-19 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31820997A JP3450167B2 (ja) 1997-11-19 1997-11-19 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH11150203A JPH11150203A (ja) 1999-06-02
JP3450167B2 true JP3450167B2 (ja) 2003-09-22

Family

ID=18096658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31820997A Expired - Fee Related JP3450167B2 (ja) 1997-11-19 1997-11-19 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3450167B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6269573B2 (ja) 2015-05-18 2018-01-31 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JPH11150203A (ja) 1999-06-02

Similar Documents

Publication Publication Date Title
JP3426926B2 (ja) 配線基板およびその実装構造
JP3450167B2 (ja) 半導体素子収納用パッケージ
JP3352344B2 (ja) 半導体素子収納用パッケージ
JP3439962B2 (ja) 半導体素子収納用パッケージ
JP3420450B2 (ja) 半導体素子収納用パッケージ
JP3426827B2 (ja) 半導体装置
JPH09142880A (ja) ガラス−セラミック焼結体およびそれを用いた配線基板
JP3297567B2 (ja) 半導体素子収納用パッケージおよびその実装構造
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3323043B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3699571B2 (ja) 配線基板およびその実装構造
JP3323074B2 (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP3284937B2 (ja) 低温焼成セラミックス基板
JP3085667B2 (ja) 高周波用磁器組成物および高周波用磁器並びにその製造方法
JP3450998B2 (ja) 配線基板およびその実装構造
JP3193275B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3305579B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JP3439963B2 (ja) 半導体素子収納用パッケージ
JP3314131B2 (ja) 配線基板
JP3210844B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP2003142618A (ja) 半導体素子収納用パッケージ
JP3793558B2 (ja) 高周波用磁器
JP2004231453A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造
JP3466454B2 (ja) 配線基板
JPH04125952A (ja) セラミックパッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees