JP3426827B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3426827B2 JP3426827B2 JP33749995A JP33749995A JP3426827B2 JP 3426827 B2 JP3426827 B2 JP 3426827B2 JP 33749995 A JP33749995 A JP 33749995A JP 33749995 A JP33749995 A JP 33749995A JP 3426827 B2 JP3426827 B2 JP 3426827B2
- Authority
- JP
- Japan
- Prior art keywords
- thermal expansion
- insulating substrate
- semiconductor device
- ppm
- radiator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子が搭載
されるとともに、熱放散のための放熱体を具備した半導
体装置に関する。
されるとともに、熱放散のための放熱体を具備した半導
体装置に関する。
【0002】
【従来技術】半導体素子、とりわけLSIは高集積化、
高速化のために発熱が増加する傾向にある。これら発生
した熱が半導体素子内に蓄積されると、半導体素子内の
回路の誤動作を発生させたり、さらには半導体回路自身
を破壊したりするという問題がある。そこで、従来よ
り、半導体素子から発生する熱を外部に放散するための
放熱体が設けられている。
高速化のために発熱が増加する傾向にある。これら発生
した熱が半導体素子内に蓄積されると、半導体素子内の
回路の誤動作を発生させたり、さらには半導体回路自身
を破壊したりするという問題がある。そこで、従来よ
り、半導体素子から発生する熱を外部に放散するための
放熱体が設けられている。
【0003】一方、半導体素子を搭載する半導体装置
は、絶縁基板の内部またはその表面に配線層が形成さ
れ、さらに絶縁基板の表面に半導体素子が搭載されてい
る。高集積半導体素子を搭載する半導体装置において
は、その回路の信頼性の点から絶縁基板として、熱伝導
率が約20W/mKのアルミナ(Al2 O3 )などのセ
ラミックスが最も多用されている。熱放散が必要な場合
には、上記の半導体装置にさらに、放熱体が取り付けら
れる。
は、絶縁基板の内部またはその表面に配線層が形成さ
れ、さらに絶縁基板の表面に半導体素子が搭載されてい
る。高集積半導体素子を搭載する半導体装置において
は、その回路の信頼性の点から絶縁基板として、熱伝導
率が約20W/mKのアルミナ(Al2 O3 )などのセ
ラミックスが最も多用されている。熱放散が必要な場合
には、上記の半導体装置にさらに、放熱体が取り付けら
れる。
【0004】このような放熱体材料としては、高熱伝導
性を有することが求められるが、熱伝導率の高い材料と
しては、銅(熱伝導率393W/m・K)等が知られて
いるが、放熱体を取り付ける絶縁基板との熱膨張差が大
きいと基板にクラックが発生したり、半導体素子の封止
構造における気密性が損なわれるため、放熱体として、
約10重量%の銅を含む、銅−タングステン焼結体(熱
伝導率 約180W/mK、熱膨張率 約7ppm/
℃)が最も広く用いられている。
性を有することが求められるが、熱伝導率の高い材料と
しては、銅(熱伝導率393W/m・K)等が知られて
いるが、放熱体を取り付ける絶縁基板との熱膨張差が大
きいと基板にクラックが発生したり、半導体素子の封止
構造における気密性が損なわれるため、放熱体として、
約10重量%の銅を含む、銅−タングステン焼結体(熱
伝導率 約180W/mK、熱膨張率 約7ppm/
℃)が最も広く用いられている。
【0005】一方、半導体のさらなる高速化、高周波数
化にともない、半導体素子と外部回路の間で高速に信号
をやりとりする必要性が増している。そのためには半導
体装置内を信号が伝送される際の損失をより小さくする
必要があるが、従来より、アルミナ質セラミックスとの
同時焼成により基板を作製する場合には、配線層を高融
点金属のタングステンあるいはモリブデン等により形成
されるが、このタングステンやモリブデンは、導体抵抗
が高く、特に高周波においては導体抵抗による損失が大
きいという問題がある。
化にともない、半導体素子と外部回路の間で高速に信号
をやりとりする必要性が増している。そのためには半導
体装置内を信号が伝送される際の損失をより小さくする
必要があるが、従来より、アルミナ質セラミックスとの
同時焼成により基板を作製する場合には、配線層を高融
点金属のタングステンあるいはモリブデン等により形成
されるが、このタングステンやモリブデンは、導体抵抗
が高く、特に高周波においては導体抵抗による損失が大
きいという問題がある。
【0006】そこで、最近では、導体として良電気伝導
性を有する銅、金などの低抵抗金属を使用する半導体装
置が増加している。これにともない、絶縁基板材料とし
て、アルミナ質セラミックスに代わり、有機樹脂を主成
分とする材料や、これらの低抵抗金属と同時焼成が可能
な材料として、有機樹脂を主成分とする複合材料や焼成
温度が1000℃以下のガラス−セラミックス複合材料
が多く用いられつつある。
性を有する銅、金などの低抵抗金属を使用する半導体装
置が増加している。これにともない、絶縁基板材料とし
て、アルミナ質セラミックスに代わり、有機樹脂を主成
分とする材料や、これらの低抵抗金属と同時焼成が可能
な材料として、有機樹脂を主成分とする複合材料や焼成
温度が1000℃以下のガラス−セラミックス複合材料
が多く用いられつつある。
【0007】加えて、半導体装置を有機樹脂を主成分と
する外部電気回路基板に実装した場合、特に半導体装置
が大集積化により大型化した場合、半導体装置における
絶縁基板と、外部電気回路基板との熱膨張差に起因して
半導体装置の実装時あるいが実装後の過酷な使用条件下
で、熱サイクルが付加された時に、半導体装置と外部電
気回路基板との電気的接続不良が発生するという問題が
提起されている。
する外部電気回路基板に実装した場合、特に半導体装置
が大集積化により大型化した場合、半導体装置における
絶縁基板と、外部電気回路基板との熱膨張差に起因して
半導体装置の実装時あるいが実装後の過酷な使用条件下
で、熱サイクルが付加された時に、半導体装置と外部電
気回路基板との電気的接続不良が発生するという問題が
提起されている。
【0008】このような問題に対しては、半導体装置に
おける絶縁基板の熱膨張特性を、有機樹脂を主成分とす
る外部電気回路基板の熱膨張係数に近似させることが提
案さている。通常、外部電気回路基板の熱膨張係数は9
〜14ppm/℃程度であるため、絶縁基板としても同
様に9〜14ppm/℃程度が要求される。
おける絶縁基板の熱膨張特性を、有機樹脂を主成分とす
る外部電気回路基板の熱膨張係数に近似させることが提
案さている。通常、外部電気回路基板の熱膨張係数は9
〜14ppm/℃程度であるため、絶縁基板としても同
様に9〜14ppm/℃程度が要求される。
【0009】
【発明が解決しようとする課題】熱膨張係数が9〜14
ppm/℃程度の絶縁材料としては、アルミナ質セラミ
ックスでは得ることが難しいため、ガラスセラミックス
や有機樹脂を主成分とする複合材料により形成すること
が望ましいが、このような有機樹脂を主成分とする複合
材料やガラス−セラミックス複合材料は、アルミナ質セ
ラミックスに比較して熱伝導率が数W/m・k程度と低
いために、半導体装置の絶縁基板として用いた場合に
は、搭載する半導体素子からの発熱を充分に放散するこ
とができないために、高集積化、高速化された半導体素
子を搭載する半導体装置の絶縁基板として適用できない
ものであった。
ppm/℃程度の絶縁材料としては、アルミナ質セラミ
ックスでは得ることが難しいため、ガラスセラミックス
や有機樹脂を主成分とする複合材料により形成すること
が望ましいが、このような有機樹脂を主成分とする複合
材料やガラス−セラミックス複合材料は、アルミナ質セ
ラミックスに比較して熱伝導率が数W/m・k程度と低
いために、半導体装置の絶縁基板として用いた場合に
は、搭載する半導体素子からの発熱を充分に放散するこ
とができないために、高集積化、高速化された半導体素
子を搭載する半導体装置の絶縁基板として適用できない
ものであった。
【0010】また、熱放散性を改善する方法としては、
高熱伝導性を有する放熱体を取り付けることが望まれる
が、従来から最も多用されている約10重量%銅を含む
銅−タングステン焼結体では、有機樹脂を主成分とする
複合材料やガラス−セラミックス複合材料からなる絶縁
基板とは熱膨張係数が大きく異なるために、熱膨張差に
起因する応力によって基板にクラックや反りが発生する
等の問題があった。
高熱伝導性を有する放熱体を取り付けることが望まれる
が、従来から最も多用されている約10重量%銅を含む
銅−タングステン焼結体では、有機樹脂を主成分とする
複合材料やガラス−セラミックス複合材料からなる絶縁
基板とは熱膨張係数が大きく異なるために、熱膨張差に
起因する応力によって基板にクラックや反りが発生する
等の問題があった。
【0011】しかも、ガラスセラミックス複合材料を配
線基板とする場合は、アルミナセラミックスの場合と同
様に靭性が低いので、熱膨張率が一致しないとクラック
が生じる可能性が高い。また有機樹脂を主成分とする複
合材料においては、材料の靭性は高いものの、逆に剛性
が低いために、熱膨張差に起因する応力によってパッケ
ージの反りが生じるなどの不具合が発生する。
線基板とする場合は、アルミナセラミックスの場合と同
様に靭性が低いので、熱膨張率が一致しないとクラック
が生じる可能性が高い。また有機樹脂を主成分とする複
合材料においては、材料の靭性は高いものの、逆に剛性
が低いために、熱膨張差に起因する応力によってパッケ
ージの反りが生じるなどの不具合が発生する。
【0012】このような熱膨張係数が9〜14ppm/
℃の高い熱膨張特性を有する絶縁基板を具備する半導体
装置における熱放散性の改善については、具体的に検討
されておらず、まして、熱膨張係数が9〜14ppm/
℃の高い熱膨張特性を有する絶縁基板に取り付ける放熱
体についても具体的に何ら検討されていない。
℃の高い熱膨張特性を有する絶縁基板を具備する半導体
装置における熱放散性の改善については、具体的に検討
されておらず、まして、熱膨張係数が9〜14ppm/
℃の高い熱膨張特性を有する絶縁基板に取り付ける放熱
体についても具体的に何ら検討されていない。
【0013】従って、本発明は、熱膨張係数が9〜14
ppm/℃の高い熱膨張特性を有する絶縁基板を具備す
る半導体装置における熱放散性を改善した半導体装置を
提供することを目的とするものである。
ppm/℃の高い熱膨張特性を有する絶縁基板を具備す
る半導体装置における熱放散性を改善した半導体装置を
提供することを目的とするものである。
【0014】
【課題を解決するための手段】本発明者らは、上記の問
題点に対して、検討を重ねた結果、有機樹脂を主成分と
する複合材料やガラス−セラミックス複合材料の強度が
これまでのアルミナ質セラミックスに比較して小さいこ
とに起因し、この絶縁基板に放熱体を取り付ける場合、
放熱体と絶縁基板との熱膨張差を小さく制御することが
必要であること、また、絶縁基板の熱膨張特性との差が
小さく、しかも高熱伝導性を有する材料としては、銅を
比較的多量に含み、これと室温から熱膨張係数が小さい
材料および焼結助剤と組み合わせた材料が最もよいこと
を知見した。
題点に対して、検討を重ねた結果、有機樹脂を主成分と
する複合材料やガラス−セラミックス複合材料の強度が
これまでのアルミナ質セラミックスに比較して小さいこ
とに起因し、この絶縁基板に放熱体を取り付ける場合、
放熱体と絶縁基板との熱膨張差を小さく制御することが
必要であること、また、絶縁基板の熱膨張特性との差が
小さく、しかも高熱伝導性を有する材料としては、銅を
比較的多量に含み、これと室温から熱膨張係数が小さい
材料および焼結助剤と組み合わせた材料が最もよいこと
を知見した。
【0015】即ち、本発明は、配線層を有し、室温から
400℃における熱膨張係数が9〜14ppm/℃の絶
縁基板と、該絶縁基板の表面に搭載された半導体素子
と、前記絶縁基板に接合された放熱体とを具備してなる
半導体装置において、前記放熱体が、銅を30〜80重
量%と、残部が室温から400℃における熱膨張係数が
6ppm/℃以下の低熱膨張金属と、焼結助剤金属との
焼結体からなるとともに、前記絶縁基板がガラス−セラ
ミックス複合材料からなり、且つ該絶縁基板と前記放熱
体との熱膨張差が±0.5ppm/℃であることを特徴
とするものであり、前記配線層が銅からなることを特徴
とするものである。
400℃における熱膨張係数が9〜14ppm/℃の絶
縁基板と、該絶縁基板の表面に搭載された半導体素子
と、前記絶縁基板に接合された放熱体とを具備してなる
半導体装置において、前記放熱体が、銅を30〜80重
量%と、残部が室温から400℃における熱膨張係数が
6ppm/℃以下の低熱膨張金属と、焼結助剤金属との
焼結体からなるとともに、前記絶縁基板がガラス−セラ
ミックス複合材料からなり、且つ該絶縁基板と前記放熱
体との熱膨張差が±0.5ppm/℃であることを特徴
とするものであり、前記配線層が銅からなることを特徴
とするものである。
【0016】
【作用】本発明によれば、半導体素子を搭載した半導体
装置において、絶縁基板の室温から400℃における熱
膨張係数を9〜14ppm/℃に制御することにより、
有機樹脂を主成分とする外部電気回路基板との熱膨張差
を小さくできるために、半導体装置をこの外部電気回路
基板に実装する時、あるいは実装後に熱サイクルが付与
された場合においても、熱膨張差に起因する接続不良を
生じることがなく、高信頼性の実装が可能となる。特
に、半導体装置の外部電気回路基板への接続端子がリー
ドピンでなく、半導体装置の裏面に形成された半田等や
金具からなり、半田等により表面実装するような半導体
装置の場合、特に熱膨張差による応力の発生が顕著であ
るため、特に上記のような高熱膨張係数の絶縁基板を用
いることが有効である。
装置において、絶縁基板の室温から400℃における熱
膨張係数を9〜14ppm/℃に制御することにより、
有機樹脂を主成分とする外部電気回路基板との熱膨張差
を小さくできるために、半導体装置をこの外部電気回路
基板に実装する時、あるいは実装後に熱サイクルが付与
された場合においても、熱膨張差に起因する接続不良を
生じることがなく、高信頼性の実装が可能となる。特
に、半導体装置の外部電気回路基板への接続端子がリー
ドピンでなく、半導体装置の裏面に形成された半田等や
金具からなり、半田等により表面実装するような半導体
装置の場合、特に熱膨張差による応力の発生が顕著であ
るため、特に上記のような高熱膨張係数の絶縁基板を用
いることが有効である。
【0017】また、本発明によれば、上記のような高熱
膨張係数の絶縁基板がガラス−セラミックス複合材料か
ら構成した場合、熱伝導率が低いために放熱体を取り付
けることが必須となるが、このような放熱体として、銅
を30〜80重量%と、残部が室温から400℃におけ
る熱膨張係数が6ppm/℃以下の低熱膨張金属と、焼
結助剤金属との焼結体により構成する。このように銅の
含有量を高めることにより放熱体の熱伝導率を高めるこ
とができ、半導体素子の熱の放熱を高めることができ
る。
膨張係数の絶縁基板がガラス−セラミックス複合材料か
ら構成した場合、熱伝導率が低いために放熱体を取り付
けることが必須となるが、このような放熱体として、銅
を30〜80重量%と、残部が室温から400℃におけ
る熱膨張係数が6ppm/℃以下の低熱膨張金属と、焼
結助剤金属との焼結体により構成する。このように銅の
含有量を高めることにより放熱体の熱伝導率を高めるこ
とができ、半導体素子の熱の放熱を高めることができ
る。
【0018】また、絶縁基板がガラス−セラミックス複
合材料は、それ自体と強度が大きくないために熱膨張差
に起因する応力によって、容易にクラックが発生した
り、封止構造の気密性が損なわれる可能性が高い。
合材料は、それ自体と強度が大きくないために熱膨張差
に起因する応力によって、容易にクラックが発生した
り、封止構造の気密性が損なわれる可能性が高い。
【0019】そこで、放熱体と前記絶縁基板との熱膨張
差を±0.5ppm/℃以下に制御することにより、応
力の発生を抑制し、半導体装置の信頼性を高めることが
できるのである。
差を±0.5ppm/℃以下に制御することにより、応
力の発生を抑制し、半導体装置の信頼性を高めることが
できるのである。
【0020】
【発明の実施の形態】本発明の半導体装置と、外部電気
回路基板への実装構造の概略図を図1に示した。図1に
よれば、半導体装置1の絶縁基板2の内部には配線層3
が形成され、配線層3の一部はスルーホール4として形
成される。また、絶縁基板2の一部には、キャビティ5
が形成され、キャビティ5の内部には半導体素子が収納
される。キャビティ5は、蓋体6により気密に封止され
ている。
回路基板への実装構造の概略図を図1に示した。図1に
よれば、半導体装置1の絶縁基板2の内部には配線層3
が形成され、配線層3の一部はスルーホール4として形
成される。また、絶縁基板2の一部には、キャビティ5
が形成され、キャビティ5の内部には半導体素子が収納
される。キャビティ5は、蓋体6により気密に封止され
ている。
【0021】また、この半導体装置1には放熱体7が取
り付けられている。この放熱体7は、絶縁基板2に接着
剤8により接合され、放熱体7の表面には半導体素子9
が直接取り付けられており、半導体素子9から発生する
熱を放熱する。
り付けられている。この放熱体7は、絶縁基板2に接着
剤8により接合され、放熱体7の表面には半導体素子9
が直接取り付けられており、半導体素子9から発生する
熱を放熱する。
【0022】なお、半導体装置1の下面には、外部電気
回路基板と接続するための端子電極10が形成されてい
る。なお、この端子電極10は、半導体素子9と配線層
3を通じて電気的に接続されている。この端子電極10
は、図1によれば、半田からなるボール状電極である。
回路基板と接続するための端子電極10が形成されてい
る。なお、この端子電極10は、半導体素子9と配線層
3を通じて電気的に接続されている。この端子電極10
は、図1によれば、半田からなるボール状電極である。
【0023】この半導体装置1を外部電気回路基板11
に実装するには、外部電気回路基板11の表面に形成さ
れた外部配線層12と半田13により実装される。ま
た、この外部電気回路基板11は、有機樹脂を主体とす
る複合材料から構成され、具体的には、ガラスエポキシ
銅張基板等からなり、その熱膨張係数は、室温から40
0℃において9〜14ppm/℃程度である。
に実装するには、外部電気回路基板11の表面に形成さ
れた外部配線層12と半田13により実装される。ま
た、この外部電気回路基板11は、有機樹脂を主体とす
る複合材料から構成され、具体的には、ガラスエポキシ
銅張基板等からなり、その熱膨張係数は、室温から40
0℃において9〜14ppm/℃程度である。
【0024】本発明によれば、上記の半導体装置におい
て、絶縁基板2は、室温から400℃における熱膨張係
数が9〜14ppm/℃の絶縁体から構成される。この
絶縁基板2の熱膨張係数を上記の範囲に限定したのは、
この範囲から逸脱すると、外部電気回路基板11との熱
膨張差により半導体装置の実装時、または実装後の熱サ
イクル付加時に電気的接続不良が生じる場合があり、信
頼性を損ねるためである。
て、絶縁基板2は、室温から400℃における熱膨張係
数が9〜14ppm/℃の絶縁体から構成される。この
絶縁基板2の熱膨張係数を上記の範囲に限定したのは、
この範囲から逸脱すると、外部電気回路基板11との熱
膨張差により半導体装置の実装時、または実装後の熱サ
イクル付加時に電気的接続不良が生じる場合があり、信
頼性を損ねるためである。
【0025】このような熱膨張特性を有する材料として
は、熱膨張係数が上記の範囲を満足するものであれば、
有機樹脂を主成分とする複合材料、セラミックス、ガラ
ス−セラミックス複合材料のいずれであってもよいが、
本発明によれば、半導体装置の配線層を銅配線により構
成する上でガラス−セラミックス複合材料が好適であ
る。
は、熱膨張係数が上記の範囲を満足するものであれば、
有機樹脂を主成分とする複合材料、セラミックス、ガラ
ス−セラミックス複合材料のいずれであってもよいが、
本発明によれば、半導体装置の配線層を銅配線により構
成する上でガラス−セラミックス複合材料が好適であ
る。
【0026】
【0027】一方、上記のような特性を有するガラスセ
ラミックス複合材料としては、特願平7−195206
号、特願平7−283832号にて提案したように、L
i2Oを5〜30重量%の割合で含有するリチウム珪酸
ガラスやNa2 O、Al2 O3 を含有するソーダアルミ
ニウム珪酸ガラス、室温から400℃までの熱膨張係数
が6ppm/℃以上のセラミックフィラーとから構成さ
れるものが挙げられる。室温から400℃までの熱膨張
係数が6ppm/℃以上のセラミックフィラーとして
は、フォルステライト、クリストバライト、クウォー
ツ、スピネル、ネフェリン、アルミナ、ペタライト、エ
ンスタタイト等が挙げられる。
ラミックス複合材料としては、特願平7−195206
号、特願平7−283832号にて提案したように、L
i2Oを5〜30重量%の割合で含有するリチウム珪酸
ガラスやNa2 O、Al2 O3 を含有するソーダアルミ
ニウム珪酸ガラス、室温から400℃までの熱膨張係数
が6ppm/℃以上のセラミックフィラーとから構成さ
れるものが挙げられる。室温から400℃までの熱膨張
係数が6ppm/℃以上のセラミックフィラーとして
は、フォルステライト、クリストバライト、クウォー
ツ、スピネル、ネフェリン、アルミナ、ペタライト、エ
ンスタタイト等が挙げられる。
【0028】また、配線層としては、W、Mo、Mo−
Mn、Cu、Ag、Au等が挙げられるが、配線層とし
ての信頼性の点、および高周波用としてはCuが最も望
ましく、配線層は、絶縁基板と同時焼成によって形成さ
れることが多層化の上で望ましい。
Mn、Cu、Ag、Au等が挙げられるが、配線層とし
ての信頼性の点、および高周波用としてはCuが最も望
ましく、配線層は、絶縁基板と同時焼成によって形成さ
れることが多層化の上で望ましい。
【0029】一方、放熱体としては、銅を30〜80重
量%と、残部が室温から400℃における熱膨張係数が
6ppm/℃以下の低熱膨張金属と、焼結助剤金属との
合金からなる。また、前記絶縁基板が、ガラスセラミッ
クス複合材料からなる場合、それ自体の熱伝導率は低い
ために半導体装置としての放熱体の熱伝導性はより高い
ものが要求される。従って、望ましくは、放熱体の熱伝
導率は150W/m・k以上、特に200W/m・k以
上であることが望ましい。
量%と、残部が室温から400℃における熱膨張係数が
6ppm/℃以下の低熱膨張金属と、焼結助剤金属との
合金からなる。また、前記絶縁基板が、ガラスセラミッ
クス複合材料からなる場合、それ自体の熱伝導率は低い
ために半導体装置としての放熱体の熱伝導性はより高い
ものが要求される。従って、望ましくは、放熱体の熱伝
導率は150W/m・k以上、特に200W/m・k以
上であることが望ましい。
【0030】なお、銅の含有量を上記の範囲に限定した
のは、30重量%より少ないと、150W/m・k以上
の熱伝導率が得られずに本発明の半導体装置に対する放
熱体としての機能が不十分となり、80重量%を越える
と熱膨張係数を上記の範囲に制御することが困難となる
ためである。
のは、30重量%より少ないと、150W/m・k以上
の熱伝導率が得られずに本発明の半導体装置に対する放
熱体としての機能が不十分となり、80重量%を越える
と熱膨張係数を上記の範囲に制御することが困難となる
ためである。
【0031】また、熱膨張係数が6ppm/℃以下の金
属は、銅の熱膨張係数が非常に大きいために、放熱体の
熱膨張係数を上記のように調整するための必須の成分で
あり、6ppm/℃より大きい金属を選択すると、熱膨
張係数を上記の範囲に制御するためには、銅の量を減ら
さねばならないために、放熱体としての熱伝導率を高め
ることができないためである。なお、焼結助剤は主成分
に応じて適切に選択すれば良い。
属は、銅の熱膨張係数が非常に大きいために、放熱体の
熱膨張係数を上記のように調整するための必須の成分で
あり、6ppm/℃より大きい金属を選択すると、熱膨
張係数を上記の範囲に制御するためには、銅の量を減ら
さねばならないために、放熱体としての熱伝導率を高め
ることができないためである。なお、焼結助剤は主成分
に応じて適切に選択すれば良い。
【0032】例えば、銅に対して、熱膨張係数が6pp
m/℃以下の金属としてタングステンを選択した場合、
焼結助剤金属としては、鉄、ニッケル、コバルトなどの
鉄族元素が最適である。その他、熱膨張係数が6ppm
/℃以下の金属としては、モリブデン等が挙げられ、焼
結助剤金属としては、Ni等の鉄族金属等が最適であ
る。
m/℃以下の金属としてタングステンを選択した場合、
焼結助剤金属としては、鉄、ニッケル、コバルトなどの
鉄族元素が最適である。その他、熱膨張係数が6ppm
/℃以下の金属としては、モリブデン等が挙げられ、焼
結助剤金属としては、Ni等の鉄族金属等が最適であ
る。
【0033】本発明における放熱体は、上記金属成分の
組成によって、放熱体焼結体の室温から400℃までの
熱膨張係数の前記絶縁基板との熱膨張差が±0.5pp
m/℃、特に±0.3ppm/℃以下となるように調整
される。本発明の放熱体は、粉末冶金により作製される
ものであり、各金属成分がそれぞれ粒子分散した組織か
ら構成されるために、これらの複合材料の熱膨張係数α
は、一般に次の数1で容易に計算することができる。
組成によって、放熱体焼結体の室温から400℃までの
熱膨張係数の前記絶縁基板との熱膨張差が±0.5pp
m/℃、特に±0.3ppm/℃以下となるように調整
される。本発明の放熱体は、粉末冶金により作製される
ものであり、各金属成分がそれぞれ粒子分散した組織か
ら構成されるために、これらの複合材料の熱膨張係数α
は、一般に次の数1で容易に計算することができる。
【0034】
【数1】
【0035】また、個々の材料の体積弾性率、剛性率が
著しく異なることのない場合には、次の数2で近似する
ことができる。
著しく異なることのない場合には、次の数2で近似する
ことができる。
【0036】
【数2】
【0037】この数1あるいは数2あるいはこの式に準
じた実験式を作製することにより、熱膨張係数を絶縁基
板に正確に一致させることのできる放熱体材料を容易に
決定することができる。
じた実験式を作製することにより、熱膨張係数を絶縁基
板に正確に一致させることのできる放熱体材料を容易に
決定することができる。
【0038】なお、放熱体を半導体装置に絶縁基板に取
り付ける方法としては、エポキシ系の有機樹脂による接
着や、半田による接合等でも可能である。また、放熱体
に半導体素子を取り付ける場合には、放熱体の熱膨張係
数が大きくても、半導体素子自体が小さいために熱膨張
差による応力も大きくなく、問題となることはないが、
信頼性の点からは、エポキシ系、ポリイミド系の有機系
の樹脂の接着剤あるいはこれにAgなどの金属を配合し
たものにより接着することにより、応力が発生した場合
においても接着層により応力が緩和される。
り付ける方法としては、エポキシ系の有機樹脂による接
着や、半田による接合等でも可能である。また、放熱体
に半導体素子を取り付ける場合には、放熱体の熱膨張係
数が大きくても、半導体素子自体が小さいために熱膨張
差による応力も大きくなく、問題となることはないが、
信頼性の点からは、エポキシ系、ポリイミド系の有機系
の樹脂の接着剤あるいはこれにAgなどの金属を配合し
たものにより接着することにより、応力が発生した場合
においても接着層により応力が緩和される。
【0039】上記の実施の形態では、接続端子がボール
状の半田により形成される場合について述べたが、上記
以外にリードレスチップキャリア、クワッドフラットパ
ッケージのように、外部電気回路基板に対して表面実装
されるタイプの接続端子であってもよく、また、ピング
リッドアレイの様にリードタイプの接続端子であっても
よい。
状の半田により形成される場合について述べたが、上記
以外にリードレスチップキャリア、クワッドフラットパ
ッケージのように、外部電気回路基板に対して表面実装
されるタイプの接続端子であってもよく、また、ピング
リッドアレイの様にリードタイプの接続端子であっても
よい。
【0040】
【実施例】本発明による図1に示す半導体装置を具体的
に製造した。なお、基板の外辺寸法は5cm×5cm、
キャビティ内寸法 2cm×2cm、基板厚み3mmの
寸法とし、放熱体は3cm×3cm×5mmの寸法とし
た。
に製造した。なお、基板の外辺寸法は5cm×5cm、
キャビティ内寸法 2cm×2cm、基板厚み3mmの
寸法とし、放熱体は3cm×3cm×5mmの寸法とし
た。
【0041】
【0042】(絶縁基板)絶縁基板として、表1に示す
ような種々のまた、ガラスセラミック複合材料を用い
た。そして、これらの組成物を用いてドクターブレード
法によりグリーンシートを作製した後、シートの表面に
銅ペーストを塗布して複数層積層した後、900〜10
00℃で同時焼成した。また、基板の底面には、内部配
線層との接続された、高温半田からなるボール状の端子
電極を取付けた。
ような種々のまた、ガラスセラミック複合材料を用い
た。そして、これらの組成物を用いてドクターブレード
法によりグリーンシートを作製した後、シートの表面に
銅ペーストを塗布して複数層積層した後、900〜10
00℃で同時焼成した。また、基板の底面には、内部配
線層との接続された、高温半田からなるボール状の端子
電極を取付けた。
【0043】
【表1】
【0044】(放熱体の作製)放熱体として、銅、低熱
膨張率の金属としてタングステン、焼結助剤金属として
ニッケルを選択した。銅粉末とタングステン粉末とニッ
ケル粉末を所定量だけ調合し、粉末100重量部に対し
てナイロンボールを120重量部加え、乾式にてボール
ミル中で8時間混合を行った。混合を行った粉末を所定
の金型に充填し、1平方cmあたり3tの荷重に調整し
た1軸プレスにて加圧を行い成形体を得た。その後、成
形体を水素12.5体積%、窒素87.5体積%のフォ
ーミングガス気流中で、組成に応じて1200〜135
0℃の炉中に2時間保持し、材料を焼結させた。この焼
結体を所定寸法に切りだした後、上下面を研磨し、放熱
体とした。そして、これらの放熱体を上記のガラスセラ
ミック複合材料製の配線基板に対しては高温の半田付け
にて接合した。また、半導体素子の放熱体への取付は、
エポキシ系樹脂接着剤により行った。
膨張率の金属としてタングステン、焼結助剤金属として
ニッケルを選択した。銅粉末とタングステン粉末とニッ
ケル粉末を所定量だけ調合し、粉末100重量部に対し
てナイロンボールを120重量部加え、乾式にてボール
ミル中で8時間混合を行った。混合を行った粉末を所定
の金型に充填し、1平方cmあたり3tの荷重に調整し
た1軸プレスにて加圧を行い成形体を得た。その後、成
形体を水素12.5体積%、窒素87.5体積%のフォ
ーミングガス気流中で、組成に応じて1200〜135
0℃の炉中に2時間保持し、材料を焼結させた。この焼
結体を所定寸法に切りだした後、上下面を研磨し、放熱
体とした。そして、これらの放熱体を上記のガラスセラ
ミック複合材料製の配線基板に対しては高温の半田付け
にて接合した。また、半導体素子の放熱体への取付は、
エポキシ系樹脂接着剤により行った。
【0045】(試験)上記のようにして作製された半導
体装置に対して、基板自体の反りなどを含む寸法変化
量、および放熱体と絶縁基板との接合部周辺でのクラッ
クの有無について調べた。
体装置に対して、基板自体の反りなどを含む寸法変化
量、および放熱体と絶縁基板との接合部周辺でのクラッ
クの有無について調べた。
【0046】また、この半導体装置をガラスエポキシ樹
脂の表面に銅箔の配線導体が形成された複合基板からな
る外部電気回路基板(0〜400℃熱膨張係数13pp
m/℃)に半田により実装した後、これを−40℃と1
25℃の恒温槽に15分/15分の1サイクルとして、
熱サイクル試験を行い電気抵抗に変化が現れるまでのサ
イクル数を表2に示した。
脂の表面に銅箔の配線導体が形成された複合基板からな
る外部電気回路基板(0〜400℃熱膨張係数13pp
m/℃)に半田により実装した後、これを−40℃と1
25℃の恒温槽に15分/15分の1サイクルとして、
熱サイクル試験を行い電気抵抗に変化が現れるまでのサ
イクル数を表2に示した。
【0047】
【表2】
【0048】表2からも明らかなように、絶縁基板と放
熱体との熱膨張差の絶対値が0.5ppm/℃よりも大
きい試料No.2では、いずれも、反りが大きくなった
り、絶縁基板にクラックが発生する等を弊害が生じた。
また、絶縁基板としての熱膨張係数が7.5ppm/℃
の試料No.4では、外部電気回路基板との熱膨張差が起
因する応力により、熱サイクル試験で電気抵抗の変化が
認められ、十分な信頼性の高いものではなかった。
熱体との熱膨張差の絶対値が0.5ppm/℃よりも大
きい試料No.2では、いずれも、反りが大きくなった
り、絶縁基板にクラックが発生する等を弊害が生じた。
また、絶縁基板としての熱膨張係数が7.5ppm/℃
の試料No.4では、外部電気回路基板との熱膨張差が起
因する応力により、熱サイクル試験で電気抵抗の変化が
認められ、十分な信頼性の高いものではなかった。
【0049】また、放熱体の組成において、Cuの含有
量が30重量%より少ない試料No.7では、熱膨張係数
が9ppm/℃より小さくなるか、または熱伝導率が2
00W/m・Kより低くなり、80重量%を越える試料
No.3では、熱膨張係数が14ppm/℃を越えるもの
となった。
量が30重量%より少ない試料No.7では、熱膨張係数
が9ppm/℃より小さくなるか、または熱伝導率が2
00W/m・Kより低くなり、80重量%を越える試料
No.3では、熱膨張係数が14ppm/℃を越えるもの
となった。
【0050】これに対して、絶縁基板の熱膨張係数が9
〜14ppm/℃の範囲で、放熱体との熱膨張差を絶対
値で0.5ppm/℃以下とすることにより、反りやク
ラックの発生が解消されると同時に、外部電気回路基板
への実装においても熱サイクルに対して高い信頼性を有
するものであった。しかも、放熱体として30〜80重
量%のCuを含有するものは、いずれも200W/m・
K以上の高い熱伝導率−示した。
〜14ppm/℃の範囲で、放熱体との熱膨張差を絶対
値で0.5ppm/℃以下とすることにより、反りやク
ラックの発生が解消されると同時に、外部電気回路基板
への実装においても熱サイクルに対して高い信頼性を有
するものであった。しかも、放熱体として30〜80重
量%のCuを含有するものは、いずれも200W/m・
K以上の高い熱伝導率−示した。
【0051】
【発明の効果】以上詳述したように、本発明によれば、
高熱膨張係数の絶縁基板を有するために、有機樹脂を主
成分とする外部電気回路基板への実装においても高い信
頼性を有すると同時に、さらに絶縁基板との熱膨張差の
小さい放熱体を具備するために、基板と放熱体との熱膨
張差に起因する応力の発生を抑制し、反りやクラックの
発生がなく、且つ高い放熱特性を有する半導体装置を提
供できる。
高熱膨張係数の絶縁基板を有するために、有機樹脂を主
成分とする外部電気回路基板への実装においても高い信
頼性を有すると同時に、さらに絶縁基板との熱膨張差の
小さい放熱体を具備するために、基板と放熱体との熱膨
張差に起因する応力の発生を抑制し、反りやクラックの
発生がなく、且つ高い放熱特性を有する半導体装置を提
供できる。
【図1】本発明の半導体装置と、外部電気回路基板への
実装構造を説明するための概略図である。
実装構造を説明するための概略図である。
1 半導体装置
2 絶縁基板
3 配線層
4 スルーホール
5 キャビティ
6 蓋体
7 放熱体
8 接着剤
9 半導体素子
10 端子電極
11 外部電気回路基板
12 外部配線層
13 半田
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7,DB名)
H01L 23/14
H01L 23/12
Claims (2)
- 【請求項1】配線層を有し、室温から400℃における
熱膨張係数が9〜14ppm/℃の絶縁基板と、該絶縁
基板の表面に搭載された半導体素子と、前記絶縁基板に
接合された放熱体とを具備してなる半導体装置におい
て、前記放熱体が、銅を30〜80重量%と、残部が室
温から400℃における熱膨張係数が6ppm/℃以下
の低熱膨張金属と、焼結助剤金属との焼結体からなると
ともに、前記絶縁基板がガラス−セラミックス複合材料
からなり、且つ該絶縁基板と前記放熱体との熱膨張差が
±0.5ppm/℃であることを特徴とする半導体装
置。 - 【請求項2】前記配線層が銅からなる請求項1記載の半
導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33749995A JP3426827B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33749995A JP3426827B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09181220A JPH09181220A (ja) | 1997-07-11 |
JP3426827B2 true JP3426827B2 (ja) | 2003-07-14 |
Family
ID=18309234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33749995A Expired - Fee Related JP3426827B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3426827B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1167559B1 (en) | 1998-12-07 | 2006-03-08 | Hitachi, Ltd. | Composite material and use thereof |
JP3690171B2 (ja) | 1999-03-16 | 2005-08-31 | 株式会社日立製作所 | 複合材料とその製造方法及び用途 |
JP4574071B2 (ja) * | 2001-06-25 | 2010-11-04 | 京セラ株式会社 | 放熱部材および半導体素子収納用パッケージ |
JP6507848B2 (ja) * | 2015-05-25 | 2019-05-08 | 住友金属鉱山株式会社 | スパッタリング用合金ターゲット、及びスパッタリング用合金ターゲットの製造方法 |
-
1995
- 1995-12-25 JP JP33749995A patent/JP3426827B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09181220A (ja) | 1997-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5909058A (en) | Semiconductor package and semiconductor mounting part | |
JP4030930B2 (ja) | 半導体パワーモジュール | |
JP3426827B2 (ja) | 半導体装置 | |
JP3631638B2 (ja) | 半導体素子用パッケージの実装構造 | |
JP2001338999A (ja) | 半導体素子収納用パッケージ | |
JP2002231850A (ja) | 半導体素子収納用配線基板 | |
JP2006060247A (ja) | 放熱基体およびその製造方法 | |
JP2002184942A (ja) | 実装基板 | |
JP2000252392A (ja) | 半導体素子搭載配線基板およびその実装構造 | |
JPH0773110B2 (ja) | 半導体集積回路装置 | |
JP3450167B2 (ja) | 半導体素子収納用パッケージ | |
JP3850312B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JPH07211822A (ja) | 半導体素子収納用パッケージ | |
JP2001244390A (ja) | 半導体素子用パッケージおよびその実装構造 | |
JP2001015649A (ja) | 半導体素子実装用配線基板および配線基板実装構造 | |
JP2001210769A (ja) | 半導体装置 | |
JP3502759B2 (ja) | 半導体素子の実装構造、並びに配線基板の実装構造 | |
JP3610239B2 (ja) | 半導体素子搭載用配線基板およびその実装構造 | |
JPH08167674A (ja) | 半導体素子搭載用パッケージ | |
JP3692215B2 (ja) | 配線基板の実装構造 | |
JP2001102492A (ja) | 配線基板およびその実装構造 | |
JPH06140527A (ja) | 半導体用封止装置部品 | |
JP3305579B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
JPH08204060A (ja) | 半導体装置 | |
CN118824958A (zh) | 半导体封装及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |