JP3305579B2 - 配線基板、半導体素子収納用パッケージおよび実装構造 - Google Patents

配線基板、半導体素子収納用パッケージおよび実装構造

Info

Publication number
JP3305579B2
JP3305579B2 JP16953896A JP16953896A JP3305579B2 JP 3305579 B2 JP3305579 B2 JP 3305579B2 JP 16953896 A JP16953896 A JP 16953896A JP 16953896 A JP16953896 A JP 16953896A JP 3305579 B2 JP3305579 B2 JP 3305579B2
Authority
JP
Japan
Prior art keywords
thermal expansion
package
circuit board
insulating substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16953896A
Other languages
English (en)
Other versions
JPH1022416A (ja
Inventor
浩一 山口
紀彰 浜田
洋二 古久保
秀人 米倉
昌彦 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP16953896A priority Critical patent/JP3305579B2/ja
Publication of JPH1022416A publication Critical patent/JPH1022416A/ja
Application granted granted Critical
Publication of JP3305579B2 publication Critical patent/JP3305579B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、メタライズ配線層
を具備する配線基板、その配線基板を具備する半導体素
子収納用パッケージおよびその実装構造に関するもので
ある。
【0002】
【従来技術】従来、配線基板は、絶縁基板の表面あるい
は内部にメタライズ配線層が配設された構造からなる。
また、この配線基板を用いた代表的な例として、半導体
素子、特にLSI等の半導体素子を収容するための半導
体素子収納用パッケージは、その表面および内部にWや
Mo等のメタライズ配線層が、またその底面に接続端子
が配設された、アルミナセラミックス等からなる絶縁基
板と、絶縁基板の上面中央部に半導体素子を収容するた
めのキャビティが形成され、キャビティは蓋体によって
気密に封止される。
【0003】一般に、半導体素子の集積度が高まるほ
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体収納用パッケージにおける
端子数も増大することになる。ところが、電極数が増大
するに伴いパッケージ自体の寸法を大きくするにも限界
があり、より小型化を要求される以上、パッケージにお
ける接続端子の形成密度を高くすることが必要となる。
【0004】これまでのパッケージにおける端子の密度
を高めるための構造としては、パッケージの下面にコバ
ールなどの金属ピンを接続したピングリッドアレイ(P
GA)が最も一般的であるが、最近では、パッケージの
4つの側面に導出されたメタライズ配線層にガルウイン
グ状(L字状)の金属ピンが接続されたタイプのクワッ
ドフラットパッケージ(QFP)、パッケージの4つの
側面に電極パッドを備え、リードピンがないリードレス
チップキャリア(LCC)、Siチップをフリップチッ
プ実装したチップサイズパッケージ(CSP)、さらに
絶縁基板の下面に半田からなる球状端子を多数配置した
ボールグリッドアレイ(BGA)等があり、これらの中
でもBGAが最も高密度化が可能であると言われてい
る。
【0005】このボールグリッドアレイ(BGA)で
は、接続パッドに半田などのロウ材からなる球状端子を
ロウ付けした端子により構成し、この球状端子を外部電
気回路基板の配線導体上に載置当接させ、しかる後、前
記端子を約250〜400℃の温度で加熱溶融し、球状
端子を配線導体に接合させることによって外部電気回路
基板上に実装することが行われている。このような実装
構造により、半導体素子収納用パッケージの内部に収容
されている半導体素子はその各電極がメタライズ配線層
及び接続端子を介して外部電気回路に電気的に接続され
る。
【0006】
【発明が解決しようとする課題】これらのパッケージに
おける絶縁基板として使用されているアルミナ、ムライ
トなどのセラミックスは、200MPa以上の高強度を
有し、しかもメタライズ配線層などとの多層化技術とし
て信頼性の高いことで有用ではあるが、その熱膨張係数
は約4〜7ppm/℃程度であるのに対して、パッケー
ジが実装される外部電気回路基板として最も多用されて
いるガラス−エポキシ絶縁層にCu配線層が形成された
プリント基板の熱膨張係数は11〜18ppm/℃と非
常に大きい。
【0007】そのため、配線基板や半導体素子収納用パ
ッケージに半導体素子を収容し、しかる後、プリント基
板などに実装した場合、半導体素子の作動時に発する熱
が絶縁基板とプリント基板の両方に繰り返し印加される
と前記絶縁基板とプリント基板との熱膨張差に起因する
大きな熱応力が発生する。この熱応力は、パッケージに
おける端子数が300以下の場合には影響はないが、端
子数が300を超えたり、パッケージのサイズが大型化
するに従い、その熱応力が大きくなる。
【0008】そのために、半導体素子の作動および停止
の繰り返しにより熱応力が絶縁基板下面の接続パッドの
外周部、及び外部電気回路基板の配線導体と端子との接
合界面に作用し、接続パッドが絶縁基板より剥離した
り、端子が配線導体より剥離したりし、配線基板やパッ
ケージをプリント基板に長期にわたり安定に電気的接続
させることができないという欠点を有していた。
【0009】そこで、絶縁基板の熱膨張係数をプリント
基板の熱膨張係数に整合させることが考えられるが、従
来のアルミナやムライトでは、そもそも熱膨張係数が大
きく異なるために、組成等を変えてもプリント基板の熱
膨張係数に整合させるのは非常に難しい。
【0010】これに対して、ガラスセラミックスからな
る絶縁基板は、誘電率が低く、CuやAg等の低抵抗体
からなるメタライズ配線層が形成できることからアルミ
ナ等に代わる優れた基板材料として注目されている。こ
のガラスセラミックスについて、特開昭63−1179
29号公報にはZnO−Al2 3 −SiO2 系ガラス
を用いて、熱処理条件の制御によって、珪酸亜鉛とコー
ジェライトまたは亜鉛尖小石の結晶を生成させて熱膨張
係数を制御することが提案されている。しかし、かかる
ガラスセラミックスでは、同一の組成でもわずかな熱処
理条件の相違により析出結晶相が変化しやすく熱膨張係
数を安定して制御することが難しく、量産性に欠けるも
のであった。
【0011】従って、本発明は、高熱膨張特性を有する
絶縁基板の表面あるいは内部にメタライズ配線層を具備
する配線基板や、高熱膨張特性を有し且つ半導体素子が
収納された半導体素子収納用パッケージをガラス−エポ
キシ樹脂等を絶縁体とする外部電気回路に対して、強固
に且つ長期にわたり安定した接続状態を維持できる高信
頼性の半導体素子収納用パッケージ、ならびにその実装
構造を提供することを目的とするものである。
【0012】
【課題を解決するための手段】本発明者らは、上記問題
点に対して検討を重ねた結果、絶縁基板として、PbO
を50重量%以上、B2 3 、SiO2 のうちの少なく
とも1種を含有するガラスが焼結過程において結晶化す
ると、約11ppm/℃の高熱膨張係数を有することか
ら、かかるガラスに対して、さらにフィラー成分として
高熱膨張係数の金属酸化物を添加して焼成温度を銅メタ
ライズ配線層との焼成温度に整合させることにより、銅
メタライズ配線層を具備する高熱膨張の絶縁基板からな
る配線基板を製造できることを見出し本発明に至った。
【0013】即ち、本発明は、絶縁基板とメタライズ配
線層と、外部電気回路基板にロウ材によって接続するた
めの接続パッドを具備する配線基板や半導体素子収納用
パッケージにおける絶縁基板を、PbOを50重量%以
上と、B23、SiO2のうちの少なくとも1種を含有
するガラス粉末を20〜80体積%と、40℃〜400
℃における熱膨張係数が6ppm/℃以上の金属酸化物
を含むフィラーを80〜20体積%の割合で含む成形体
を焼成して得られた40℃〜400℃における熱膨張係
数が8〜18ppm/℃の焼結体により構成したもので
ある。
【0014】また、本発明の実装構造は、少なくとも有
機樹脂を含む絶縁体の表面に配線導体が被着形成された
外部電気回路基板上に、上記のガラスセラミック焼結体
からなる絶縁基板を有する配線基板や半導体素子収納用
パッケージの接続パッドを前記配線導体にロウ材を介し
て実装することを特徴とするものである。
【0015】
【発明の実施の形態】以下、本発明を一実施例を示す添
付図面に基づき詳細に説明する。図1及び図2は、本発
明におけるBGA型の半導体素子収納用パッケージとそ
の実装構造の一実施例を示す図であり、このパッケージ
は、絶縁基板の表面あるいは内部にメタライズ配線層が
配設された、いわゆる配線基板を基礎的構造とするもの
であり、Aは半導体素子収納用パッケージ、Bは外部電
気回路基板をそれぞれ示す。
【0016】半導体素子収納用パッケージAは、絶縁基
板1と蓋体2とメタライズ配線層3と接続端子4により
構成され、絶縁基板1及び蓋体2は半導体素子5を内部
に気密に収容するためのキャビティ6を形成する。そし
て、キャビティ6内にて半導体素子5はガラス、樹脂等
の接着剤を介して絶縁基板1に接着固定される。
【0017】また、絶縁基板1の表面および内部にはメ
タライズ配線層3が配設されており、半導体素子5と絶
縁基板1の下面に形成された接続端子4と電気的に接続
するように配設されている。図1のパッケージによれ
ば、接続端子4は、接続パッド4aを介して半田(錫−
鉛合金)などのロウ材から成る突起状端子4bが取着さ
れている。この突起状端子4bは、球状もしくは柱状の
ロウ材を接続パッド4aに並べるか、またはスクリーン
印刷法によりロウ材を接続パッド4a上に印刷すること
により形成される。
【0018】一方、外部電気回路基板Bは、絶縁体7と
配線導体8により構成されており、絶縁体7は、少なく
とも有機樹脂を含む材料からなり、具体的には、ガラス
−エポキシ系複合材料などのように40〜400℃にお
ける熱膨張係数が12〜16ppm/℃の絶縁材料から
なり、一般にはプリント基板等が用いられる。また、こ
の基板Bの表面に形成される配線導体8は、絶縁体7と
の熱膨張係数の整合性と、良電気伝導性の点で、通常、
Cu、Au、Al、Ni、Pb−Snなどの金属導体か
らなる。
【0019】半導体素子収納用パッケージAを外部電気
回路基板Bに実装するには、パッケージAの絶縁基板1
下面の突起状端子4bを外部電気回路基板Bの配線導体
8上に載置当接させ、しかる後、約250〜400℃の
温度で加熱することにより、半田などのロウ材からなる
突起状端子4b自体が溶融して配線導体8と接合するこ
とにより外部電気回路基板B上に実装される。この時、
配線導体8の表面には突起状端子4bとのロウ材による
接続を容易に行うためにロウ材が被着形成されているこ
とが望ましい。
【0020】また、他の例として、図3に示すように前
記接続端子として、接続パッド4aに対して高融点材料
からなる球状端子9を低融点ロウ材10によりロウ付け
したものが適用できる。この高融点材料は、ロウ付けに
使用される低融点ロウ材よりも高融点であることが必要
で、ロウ付け用ロウ材が例えばPb40重量%−Sn6
0重量%の低融点の半田からなる場合、球状端子は例え
ばPb90重量%−Sn10重量%の高融点半田や、A
g、Cu、Ni、Al、Au、Pt、Feなどの金属に
より構成される。
【0021】かかる構成においてはパッケージAの絶縁
基板1下面の球状端子9を外部電気回路基板Bの配線導
体8上に載置当接させ、しかる後、球状端子9を半田な
どのロウ材11により配線導体8に接着させて外部電気
回路基板B上に実装することができる。また、低融点の
ロウ材としてAu−Sn合金を用いて接続端子を外部電
気回路基板に接続してもよく、さらに上記球状端子に代
わりに柱状の端子を用いてもよい。
【0022】次に、図4にリードレスチップキャリア
(LCC)型パッケージCの外部電気回路基板Bへの実
装構造について説明する。なお、図4において、図1と
同一部材については同一の符号を付与した。図4におけ
るパッケージCでは、半導体素子の電極と個々に接続さ
れたメタライズ配線層3が絶縁基板1の4つの側面に導
出され、側面に導出されたメタライズ配線層が接続端子
4を構成している。また、このパッケージCによれば、
電磁波障害を防止するために、半導体素子5を収納する
キャビティ6内にエポキシ樹脂等が充填され、またキャ
ビティは導電性樹脂からなる蓋体12により密閉されて
いる。また、パッケージCの底面にはアースのための導
電層13が形成されている。
【0023】このパッケージCをプリント基板などの外
部電気回路基板Bに実装するには、パッケージCの絶縁
基板1側面の接続端子4を外部電気回路基板Bの配線導
体8上に載置当接させてロウ材等により電気的に接続す
る。この時、接続端子4は配線導体8の表面にはロウ材
による接続を容易に行うためでそれぞれロウ材が被着さ
れていることが望ましい。
【0024】(絶縁基板の材質)本発明によれば、この
ような外部電気回路基板Bの表面に実装される半導体素
子収納用パッケージとして、その絶縁基板1が40〜4
00℃の温度範囲における熱膨張係数が8〜18ppm
/℃、特に9〜14ppm/℃の焼結体からなることが
重要である。これは、前述した外部電気回路基板Bとの
熱膨張差により熱応力の発生を緩和し、外部電気回路基
板BとパッケージAとの電気的接続状態を長期にわたり
良好な状態に維持するために重要であり、この熱膨張係
数が8ppm/℃より小さいか、あるいは18ppm/
℃より大きいと、いずれも熱膨張差に起因する熱応力が
大きくなり、外部電気回路基板BとパッケージAとの電
気的接続状態が悪化することを防止することができな
い。
【0025】なお、絶縁基板の熱膨張係数が8〜18p
pm/℃と大きくなるに伴い、Siを基板とする半導体
素子との熱膨張差が逆に大きくなってしまう。そのた
め、接着材としては、半導体素子が熱膨張差により剥離
しないように半導体素子の絶縁基板への接着材を適宜選
択することが必要である。望ましくは、その熱膨張差を
緩衝可能な可撓性の材料により接着することが望まし
く、例えば、エポキシ系、ポリイミド系などの有機系接
着材や、場合によってはこれにAgなどの金属を配合し
たものが好適に使用される。
【0026】本発明によれば、このような高熱膨張係数
を有する絶縁基板を構成する焼結体として、PbOを主
成分とし、B2 3 、SiO2 のうちの少なくとも1種
を含有するガラス(以下、PbO系ガラスという場合も
ある。)を20〜80体積%と、フィラー成分を80〜
20体積%含む成形体を焼成してなる焼結体により構成
するものである。なお、PbO系ガラスとしては、結晶
性ガラスであることが好ましい。結晶性ガラスとは、焼
結過程において、ガラス単独でも結晶相を析出する性
質、あるいはガラスとフィラーと反応して結晶相を生成
することのできる性質を具備するものである。
【0027】このPbO系ガラスとフィラー成分の量を
上記の範囲に限定したのは、上記ガラス成分量が20体
積%より少ない、言い換えればフィラー成分が80体積
%より多いと液相焼結することができずに高温で焼成す
る必要があり、その場合、メタライズ同時焼成において
メタライズが溶融してしまう。また、結晶性ガラスが8
0体積%より多い、言い換えるとフィラー成分が20体
積%より少ないと焼結体の特性が結晶性ガラスの特性に
大きく依存してしまい、材料特性の制御が困難となると
ともに、焼結開始温度が低くなるために配線導体と同時
焼成できないといった問題が生じる。また、原料のコス
トも高くなる。
【0028】また、絶縁基板のPbO系ガラスにおい
て、PbO量を主成分とするとは、ガラス中に50重量
%以上含有されることを意味するもので、このPbO量
が上記の範囲より少ないと、熱膨張係数が8ppm/℃
より低くなり、SiO2 が置換して焼成温度も高くなる
ためである。特にPbO量は60〜99重量%以上が望
ましい。また、PbO系ガラス中には、上記PbOとと
もにB2 3 およびSiO2 のうちの少なくとも1種を
含む。これらはガラスとしての低温焼結性を促進し、P
bOと反応して結晶化を促進させる成分であり、SiO
2 およびB2 3のうちの少なくとも1種を1〜50重
量%の割合で含む。その他ガラスの構成成分としては、
ZnO、Al2 3 等が10重量%以下の割合で含有さ
れる。また、このPbO系ガラスは焼結過程で、結晶化
してPbSiO3 あるいはPbZnSiO4 等の結晶相
が析出するものであることが望ましい。
【0029】さらに、上記PbO系ガラスの屈伏点は4
00℃〜800℃、特に400〜650℃であることが
望ましい。これは、ガラスおよびフィラーからなる混合
物を成形する場合、有機樹脂等の成形用バインダーを添
加するが、このバインダーを効率的に除去するととも
に、絶縁基体と同時に焼成されるメタライズとの焼成条
件のマッチングを図るために必要であり、屈伏点が40
0℃より低いと結晶性ガラスが低い温度で焼結が開始さ
れるために、例えばAg、Cu等の焼結開始温度が60
0〜800℃のメタライズとの同時焼成ができず、また
成形体の緻密化が低温で開始するためにバインダーは分
解揮散できなくなりバインダー成分が残留し特性に影響
を及ぼす結果になるためである。一方、屈伏点が800
℃より高いと結晶性ガラス量を多くしないと焼結しにく
くなるため、高価な結晶性ガラスを大量に必要とするた
めに焼結体のコストを高めることになる。
【0030】このフィラー成分は、結晶性ガラスの屈伏
点に応じ、その量を適宜調整することが望ましい。即
ち、結晶性ガラスの屈伏点が400℃〜650℃と低い
場合、低温での焼結性が高まるためフィラーの含有量は
50〜80体積%の比較的多く配合できる。これに対し
て、結晶性ガラスの屈伏点が650℃〜800℃と高い
場合、焼結性が低下するためフィラーの含有量は20〜
50体積%の比較的少なく配合することが望ましい。
【0031】本発明において用いられる上記PbO系ガ
ラスは、フィラー無添加では収縮開始温度は700℃以
下で、850℃以上では溶融してしまい、銅等のメタラ
イズ配線層等とともに同時焼成することができない。し
かし、フィラーを20〜80体積%の割合で混合するこ
とにより焼成温度において、結晶の析出とフィラー成分
を液相焼結させるための液相を形成させることができ
る。また、成形体全体の収縮開始温度を上昇させること
ができるため、このフィラーの含有量の調整により用い
る銅等のメタライズ配線層との同時焼成条件のマッチン
グを図ることができる。また、原料コストを下げるため
には高価な結晶性ガラスの含有量を減少させることが好
ましい。
【0032】例えば、メタライズ配線層をAg、Cu、
Ni、Pd、Auのうちの1種を主として構成する場
合、これらのメタライズの焼成は600〜1000℃で
生じるため、同時焼成を行うには、結晶性ガラスの屈伏
点は400℃〜650℃であり、フィラーの含有量は5
0〜80体積%であるのが好ましい。また、このように
高価な結晶性ガラスの配合量を低減することにより焼結
体のコストも低減できる。
【0033】また、PbO系ガラスの焼成後の40℃〜
400℃における熱膨張係数が6〜18ppm/℃、特
に、7〜13ppm/℃であることも必要である。これ
は、熱膨張係数が上記範囲を逸脱するとフィラーとの熱
膨張差が生じ、焼結体の強度の低下の原因になる。ま
た、フィラーの熱膨張係数が6ppm/℃未満では、焼
結体の熱膨張係数を8〜18ppm/℃にすることも困
難となる。
【0034】上記の特性を満足するPbO系ガラスとし
ては、PbO−B2 3 系ガラス、PbO−B2 3
ZnO系ガラス、PbO−B2 3 −SiO2 系ガラ
ス、PbO−SiO2 系、PbO−SiO2 −Al2
3 系ガラス等が挙げられ、特に、PbO(65〜85重
量%)−B2 3 (5〜15重量%)−ZnO(6〜2
0重量%)−SiO2 (0.5〜5重量%)−BaO
(0〜5重量%)からなる結晶性ガラスや、PbO(5
0〜60重量%)−SiO2 (35〜50重量%)−A
2 3 (1〜9重量%)からなる結晶性ガラスが望ま
しい。
【0035】この結晶性ガラスとフィラーとの混合物
は、適当な有機樹脂バインダーを添加した後、所望の成
形手段、例えば、ドクターブレード、圧延法、金型プレ
ス等によりシート状に任意の形状に成形後、焼成する。
【0036】焼成にあたっては、まず、成形のために配
合したバインダー成分を除去する。バインダーの除去
は、700℃前後の大気雰囲気中で行われるが、配線導
体としてAgを用いる場合には、水蒸気を含有する10
0〜700℃の窒素雰囲気中で行われる。この時、成形
体の収縮開始温度は700〜850℃程度であることが
望ましく、かかる収縮開始温度がこれより低いとバイン
ダーの除去が困難となるため、成形体中の結晶性ガラス
の特性、特に屈伏点を前述したように制御することが必
要となる。
【0037】焼成は、850℃〜1300℃の酸化性雰
囲気中で行われ、これにより相対密度90%以上まで緻
密化される。この時の焼成温度が850℃より低いと緻
密化することができず、1300℃を越えるとメタライ
ズ配線層との同時焼成でメタライズ層が溶融してしま
う。但し、配線導体としてAgを用いる場合には、85
0〜1050℃の窒素などの非酸化性雰囲気中で行われ
る。
【0038】このようにして作製されたガラスセラミッ
ク焼結体中には、結晶性ガラスから生成した結晶相、結
晶性ガラスとフィラーとの反応により生成した結晶相、
あるいはフィラー成分が分解して生成した結晶相等が存
在し、これらの結晶相の粒界にはガラス相が存在する。
析出する結晶相としては、焼結体全体の熱膨張係数を高
める上で、少なくとも40〜400℃における熱膨張係
数が6ppm/℃以上の結晶相が析出することが望まし
い。
【0039】このような熱膨張係数が6ppm/℃以上
の結晶相としては、クリストバライト(SiO2 )、ク
ォーツ(SiO2 )、トリジマイト(SiO2 )、フォ
ルステライト(2MgO・SiO2 )、スピネル(Mg
O・Al2 3 )、ウォラストナイト(CaO・SiO
2 )、モンティセラナイト(CaO・MgO・Si
2 )、ネフェリン(Na2 O・Al2 3 ・Si
2 )、リチウムシリケート(Li2 O・SiO2 )、
ジオプサイド(CaO・MgO・2SiO2 )、メルビ
ナイト(3CaO・MgO・2SiO2 )、アケルマイ
ト(2CaO・MgO・2SiO2 )、マグネシア(M
gO)、アルミナ(Al2 3 )、ネフェリン(Na2
O・Al2 3 ・2SiO2 )、ひすい(Na2 O・A
2 3 ・4SiO2 )、カーネギアイト(Na2 O・
Al2 3 ・2SiO2 )、エンスタタイト(MgO・
SiO2 )、ホウ酸マグネシウム(2MgO・B
2 3 )、セルシアン(BaO・Al2 3 ・2SiO
2 )、B2 3 ・2MgO・2SiO2 、ガーナイト
(ZnO・Al2 3 )、ペタライト(LiAlSi4
10)の群から選ばれる少なくとも1種以上が挙げられ
る。これらの中でも特に8ppm/℃以上の結晶相が良
い。また、上記フィラー中には、その添加により最終焼
結体の熱膨張係数が18ppm/℃を越える場合があ
る。その場合には、熱膨張係数が小さいフィラーと混合
して熱膨張係数を適宜制御することが必要である。
【0040】また、上記焼結体を絶縁基板として、A
g、Cu、Ni、Pd、Auのうちの1種以上からなる
メタライズ配線層を配設した配線基板やパッケージを製
造するには、絶縁基板を構成するための前述したような
結晶性ガラスとフィラーからなる原料粉末に適当な有機
バインダー、可塑剤、溶剤を添加混合して泥漿物を作る
とともに該泥漿物をドクターブレード法やカレンダーロ
ール法を採用することによってグリーンシート(生シー
ト)と作製する。そして、メタライズ配線層3及び接続
パッドとして、適当な金属粉末に有機バインダー、可塑
剤、溶剤を添加混合して得た金属ペーストを前記グリー
ンシートに周知のスクリーン印刷法により所定パターン
に印刷塗布する。また、場合によっては、前記グリーン
シートに適当な打ち抜き加工してスルーホールを形成
し、このホール内にもメタライズペーストを充填する。
そしてこれらのグリーンシートを複数枚積層し、グリー
ンシートとメタライズとを同時焼成することにより多層
構造のパッケージを得ることができる。
【0041】
【実施例】以下、本発明をさらに具体的な例で説明す
る。 実施例1 結晶性ガラスとして、 重量比率で75%PbO−9%B2 3 −12%Zn
O−2%SiO2 −2%BaO(熱膨張係数11ppm
/℃、屈伏点465℃)、 重量比率で55%PbO−10%B2 3 −30%S
iO2−5%Al2 3(熱膨張係数7ppm/℃、屈伏
点600℃)、 重量比率で52%PbO−45%SiO2 −3%Al
2 3(熱膨張係数6ppm/℃、屈伏点810℃)、
の3種のガラスを準備し、このガラスに対して表1に示
すようにフィラー成分として、 フォルステライト(2MgO・SiO2 、熱膨張係数10
ppm/℃) クォーツ(SiO2 、熱膨張係数15ppm/℃) クリストバライト(SiO2 、熱膨張係数20ppm/
℃) ウォラストナイト(CaO・SiO2 、熱膨張係数9p
pm/℃) ペタライト(LiAlSi4 10、熱膨張係数8ppm
/℃) MgO(熱膨張係数9ppm/℃) ネフェリン(Na2 O・Al2 3 ・2SiO2 、熱膨
張係数10ppm/℃) ひすい(Na2 O・Al2 3 ・4SiO2 熱膨張係
数9ppm/℃) ムライト(3Al2 3 ・2SiO2 、熱膨張係数4p
pm/℃) アルミナ(Al2 3 、熱膨張係数7ppm/℃) を用いて表1に示す調合組成になるように秤量混合し
た。この混合物を粉砕後、有機バインダーを添加して十
分に混合した後、1軸プレス法により3.5×3.5×
15mmの形状の成形体を作製し、この成形体を700
℃の大気中で脱バインダ処理した後、窒素雰囲気中で6
50〜1300℃で焼成して焼結体を作製した。
【0042】次に、上記のようにして得られた焼結体に
対して40〜400℃の熱膨張係数を測定し表1に示し
た。また、焼結体を直径60mm、厚さ2mmに加工
し、JISC2141の手法で比誘電率と誘電損失を求
めた。測定はLCRメータ(Y.H.P4284A)を
用いて行い、1MHz、1.0Vrsmの条件で25℃
における静電容量を測定し、この静電容量から25℃に
おける比誘電率を測定した。
【0043】次に、表1における各原料組成物を用い
て、溶媒としてトルエンとイソプロピルアルコール、バ
インダーとしてアクリル樹脂、可塑剤としてDBP(ジ
ブチルフタレート)を用いてドクターブレード法により
厚み500μmのグリーンシートを作製した。
【0044】このグリーンシートの表面にAg−Ptメ
タライズペーストをスクリーン印刷法に基づきメタライ
ズ配線層を塗布した。また、グリーンシートの所定箇所
にスルーホールを形成しスルーホール内が最終的に基板
の下面に露出するように形成し、そのスルーホール内に
もAg−Ptメタライズペーストを充填した。そして、
メタライズペーストが塗布されたグリーンシートをスル
ーホールの位置合わせを行いながら6枚積層し圧着し
た。
【0045】この積層体を700℃で大気中で脱バイン
ダ後、各焼成温度で大気中でメタライズ配線層と絶縁基
板とを同時に焼成しパッケージ用の配線基板を作製し
た。この時、同時焼成によるAgメタライズ層に対し
て、メタライズ層の溶融、焼結不良についての評価を行
った。
【0046】次に、配線基板の下面にスルーホールに接
続する箇所に凹部を形成しAg−Ptメタライズからな
る接続パッドを作製した。そして、その接続パッドに図
1に示すように半田(錫30〜10%−鉛70〜90
%)からなる接続端子を取着した。なお、接続端子は、
1cm2 当たり30端子の密度で配線基板の下面全体に
形成した。
【0047】一方、ガラス−エポキシ基板からなる40
〜800℃における熱膨張係数が13ppm/℃の絶縁
体の表面に銅箔からなる配線導体が形成されたプリント
基板を準備し、上記のパッケージ用配線基板をプリント
基板の上の配線導体とパッケージ用絶縁基板の接続端子
が接続されるように位置合わせし、これをN2 の雰囲気
中で260℃で3分間熱処理しパッケージ用配線基板を
プリント基板表面に実装した。この熱処理によりパッケ
ージ用配線基板の半田からなる接続端子が溶けてプリン
ト基板の配線導体と電気的に接続されたことを確認し
た。
【0048】(実装時の熱サイクル試験)上記のように
してパッケージ用配線基板をプリント基板表面に実装し
たものを大気の雰囲気にて−40℃と125℃の各温度
に制御した恒温槽に試験サンプルを15分/15分の保
持を1サイクルとして最高1000サイクル繰り返し
た。そして、各サイクル毎にプリント基板の配線導体と
パッケージ用配線基板との電気抵抗を測定し電気抵抗に
変化が現れるまでのサイクル数を表1に示した。
【0049】
【表1】
【0050】表1より明らかなように、ガラスの含有量
が20体積%より少ない試料No.9では、緻密な焼結体
を得ることができず、80体積%を越える試料No.2,
7,15,18、26では低温で磁器が緻密化してしま
いメタライズが焼結されず同時焼成できなかった。ま
た、ガラス量が適当であっても、フィラーとの組み合わ
せによって焼結体の熱膨張係数が8〜18ppm/℃を
逸脱する試料No.6、16および19では、熱サイクル
試験において200〜300サイクルで抵抗変化が生じ
た。
【0051】これに対してガラス量が適量でその焼結体
の熱膨張係数が8〜18ppm/℃の本発明品はAg−
Ptメタライズの同時焼成も良好であり、これを用いて
作製したパッケージ用配線基板では昇降温1000サイ
クル後もプリント基板の配線導体とパッケージ用配線基
板との間に電気抵抗変化は全く見られず、極めて安定で
良好な電気的接続状態を維持できた。
【0052】
【発明の効果】以上詳述したように、本発明の配線基板
および半導体素子収納用パッケージによれば、熱膨張係
数が大きいプリント基板などの外部電気回路基板に実装
した場合に、両者の熱膨張係数の差に起因する応力発生
を抑制し、パッケージと外部電気回路とを長期間にわた
り正確、かつ強固に電気的接続させることが可能とな
る。しかも、半導体回路素子の大型化による多ピン化に
十分対応できる信頼性の高いパッケージの実装構造を実
現できる。
【0053】さらに、銅などのメタライズとの同時焼成
が可能であるために、高品質で且つ安価な配線基板およ
び半導体素子収納用パッケージを提供できる。
【図面の簡単な説明】
【図1】本発明のBGA型の半導体素子収納用パッケー
ジの実装構造を説明するための断面図である。
【図2】図1の要部拡大断面図である。
【図3】接続端子の他の実施例における要部拡大断面図
である。
【図4】本発明のリードレスチップキャリア型のパッケ
ージの実装構造を説明するための断面図である。
【符号の説明】
A 半導体素子収納用パッケージ B 外部電気回路基板 C LCC型パッケージ 1 絶縁基板 2,12 蓋体 3 メタライズ配線層 4 接続端子 4a接続パッド 4b突起状端子 5 半導体素子 6 キャビティ 7 絶縁体 8 配線導体 9 球状端子 10,11 低融点ロウ材 13 導電層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 東 昌彦 鹿児島県国分市山下町1番4号 京セラ 株式会社総合研究所内 審査官 坂本 薫昭 (56)参考文献 特開 平7−106465(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/15

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁基板と、メタライズ配線層と、外部電
    気回路基板にロウ材によって接続するための接続パッド
    を具備した配線基板において、前記絶縁基板が、PbO
    を50重量%以上と、B23、SiO2のうちの少なく
    とも1種を含有するガラス粉末を20〜80体積%と、
    40℃〜400℃における熱膨張係数が6ppm/℃以
    上の金属酸化物を含むフィラーを80〜20体積%の割
    合で含む成形体を焼成して得られた40℃〜400℃に
    おける熱膨張係数が8〜18ppm/℃の焼結体からな
    ることを特徴とする配線基板。
  2. 【請求項2】メタライズ配線層と、外部電気回路基板に
    ロウ材によって接続するための接続パッドが配設された
    絶縁基板と、蓋体と、半導体素子を収納するためのキャ
    ビティを具備する半導体素子収納用パッケージにおい
    て、前記絶縁基板が、PbOを50重量%以上と、B2
    3、SiO2のうちの少なくとも1種を含有するガラス
    粉末を20〜80体積%と、40℃〜400℃における
    熱膨張係数が6ppm/℃以上の金属酸化物を含むフィ
    ラーを80〜20体積%の割合で含む成形体を焼成して
    得られた40℃〜400℃における熱膨張係数が8〜1
    8ppm/℃の焼結体からなることを特徴とする半導体
    素子収納用パッケージ。
  3. 【請求項3】少なくとも有機樹脂を含む絶縁体の表面に
    配線導体が被着形成された外部電気回路基板上に、請求
    項1記載の配線基板の前記接続パッドを前記配線導体に
    ロウ材を介して実装してなることを特徴とする実装構
    造。
  4. 【請求項4】少なくとも有機樹脂を含む絶縁体の表面に
    配線導体が被着形成された外部電気回路基板上に、請求
    項2記載の半導体素子収納用パッケージの前記接続パッ
    ドを前記配線導体にロウ材を介して実装してなることを
    特徴とする実装構造。
JP16953896A 1996-06-28 1996-06-28 配線基板、半導体素子収納用パッケージおよび実装構造 Expired - Fee Related JP3305579B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16953896A JP3305579B2 (ja) 1996-06-28 1996-06-28 配線基板、半導体素子収納用パッケージおよび実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16953896A JP3305579B2 (ja) 1996-06-28 1996-06-28 配線基板、半導体素子収納用パッケージおよび実装構造

Publications (2)

Publication Number Publication Date
JPH1022416A JPH1022416A (ja) 1998-01-23
JP3305579B2 true JP3305579B2 (ja) 2002-07-22

Family

ID=15888354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16953896A Expired - Fee Related JP3305579B2 (ja) 1996-06-28 1996-06-28 配線基板、半導体素子収納用パッケージおよび実装構造

Country Status (1)

Country Link
JP (1) JP3305579B2 (ja)

Also Published As

Publication number Publication date
JPH1022416A (ja) 1998-01-23

Similar Documents

Publication Publication Date Title
JP3426926B2 (ja) 配線基板およびその実装構造
JP3346693B2 (ja) ガラス−セラミック焼結体およびそれを用いた配線基板
JP3323074B2 (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP3297567B2 (ja) 半導体素子収納用パッケージおよびその実装構造
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3323043B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3305579B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JP3559407B2 (ja) ガラスセラミック焼結体およびそれを用いた多層配線基板
JP3699571B2 (ja) 配線基板およびその実装構造
JP3193275B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3347583B2 (ja) 配線基板の実装構造
JP3210837B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3210844B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3314131B2 (ja) 配線基板
JP3450998B2 (ja) 配線基板およびその実装構造
JP2002020162A (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP3740225B2 (ja) 配線基板の実装構造
JP3420447B2 (ja) 配線基板の実装構造
JPH10135370A (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP3748315B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JPH1117065A (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3677468B2 (ja) パッケージおよびその実装構造
JP3420450B2 (ja) 半導体素子収納用パッケージ
JPH11335156A (ja) 低温焼成磁器組成物および磁器の製造方法
JP2002324876A (ja) 配線基板およびその実装構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees