JP3339999B2 - 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 - Google Patents

配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造

Info

Publication number
JP3339999B2
JP3339999B2 JP25343795A JP25343795A JP3339999B2 JP 3339999 B2 JP3339999 B2 JP 3339999B2 JP 25343795 A JP25343795 A JP 25343795A JP 25343795 A JP25343795 A JP 25343795A JP 3339999 B2 JP3339999 B2 JP 3339999B2
Authority
JP
Japan
Prior art keywords
thermal expansion
package
insulating substrate
semiconductor element
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25343795A
Other languages
English (en)
Other versions
JPH0986960A (ja
Inventor
昌彦 東
浩一 山口
紀彰 浜田
秀人 米倉
保秀 民
洋二 古久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP25343795A priority Critical patent/JP3339999B2/ja
Publication of JPH0986960A publication Critical patent/JPH0986960A/ja
Application granted granted Critical
Publication of JP3339999B2 publication Critical patent/JP3339999B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Glass Compositions (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、メタライズ配線層
を具備する配線基板、その配線基板を具備する半導体素
子収納用パッケージおよびその実装構造に関するもので
ある。
【０００２】
【従来技術】従来、配線基板は、絶縁基板の表面あるい
は内部にメタライズ配線層が配設された構造からなる。
また、この配線基板を用いた代表的な例として、半導体
素子、特にＬＳＩ（大規模集積回路素子）等の半導体集
積回路素子を収容するための半導体素子収納用パッケー
ジは、一般にアルミナセラミックス等の電気絶縁材料か
らなり、その上面中央部に半導体素子を収容するための
凹所を有する絶縁基板と、前記絶縁基板の凹所周辺から
下面にかけて導出されるタングステン、モリブデン等の
高融点金属粉末から成る複数個のメタライズ配線層と、
前記絶縁基板の下面または側面に形成され、メタライズ
配線層が電気的に接続される複数個の接続パッドと、前
記接続パッドにロウ付け取着される接続端子と、蓋体と
から構成される。また、絶縁基板の凹所底面に半導体素
子をガラス、樹脂等から成る接着剤を介して接着固定さ
せ、半導体素子の各電極とメタライズ配線層とをボンデ
ィングワイヤを介して電気的に接続させるとともに絶縁
基板上面に蓋体をガラス、樹脂等の封止材を介して接合
させ、絶縁基板と蓋体とから成る容器内部に半導体素子
が気密に封止される。 また、かかる半導体素子収納用
パッケージは前記絶縁基板下面の接続パッドに接続され
た接続端子と外部電気回路基板の配線導体とを半田等に
より電気的に接続することにより実装される。
【０００３】一般に、半導体素子の集積度が高まるほ
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体収納用パッケージにおける
端子数も増大することになる。ところが、電極数が増大
するに伴いパッケージ自体の寸法を大きくする必要があ
るが、それと同時に小型化も要求されるためパッケージ
における接続端子の密度を高くすることが必要となる。
【０００４】これまでのパッケージにおける端子の構造
としては、パッケージの下面にコバールなどの金属ピン
を接続したピングリッドアレイ（ＰＧＡ）が最も一般的
であるが、最近ではパッケージの側面に導出されたメタ
ライズ配線層にＬ字状の金属部材がロウ付けされたクワ
ッドフラットパッケージ（ＱＦＰ）、図４に示されるよ
うにパッケージの４つの側面に電極パッドを備えたリー
ドピンのないリードレスチップキャリア（ＬＣＣ）、さ
らに図１に示されるような絶縁基板の下面に半田からな
る球状端子により構成したボールグリッドアレイ（ＢＧ
Ａ）等があり、これらの中でもＢＧＡが最も高密度化が
可能であると言われている。
【０００５】このボールグリッドアレイ（ＢＧＡ）は接
続端子を接続パッドに半田などのロウ材からなる球状端
子をロウ付けした端子により構成し、この球状端子を外
部電気回路基板の配線導体上に載置当接させ、しかる
後、前記端子を約２５０〜４００℃の温度で加熱溶融
し、球状端子を配線導体に接合させることによって外部
電気回路基板上に実装することが行われている。このよ
うな実装構造により、半導体素子収納用パッケージの内
部に収容されている半導体素子はその各電極がメタライ
ズ配線層及び接続端子を介して外部電気回路に電気的に
接続される。
【０００６】また、半導体素子収納用パッケージにおけ
る絶縁基板としては、最近では、低温焼成化および低誘
電率化を目的として、絶縁基板をガラス−セラミックス
などの焼結体により構成することが提案されている。
【０００７】例えば、特開昭６３−１１７９２９号公報
においては、ＺｎＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 系ガラスを
用いたガラスセラミック体が提案されており、かかる公
報によれば、化学組成と熱処理条件の制御によって珪酸
亜鉛の他にコーディライトまたは亜鉛尖小石の結晶を生
成させることで、熱膨張係数を制御できると報告してい
る。
【０００８】
【発明が解決しようとする課題】これらのパッケージに
おける絶縁基板として従来より使用されているアルミ
ナ、ムライトなどのセラミックスは、２００ＭＰａ以上
の高強度を有し、しかもメタライズ配線層などとの多層
化技術として信頼性の高いことで有用ではあるが、その
線熱膨張係数（以下、単に熱膨張係数という。）は約４
〜７ｐｐｍ／℃程度であるのに対して、パッケージが実
装される外部電気回路基板として最も多用されているガ
ラス−エポキシ絶縁体にＣｕ配線層が形成されたプリン
ト基板の熱膨張係数は１１〜１８ｐｐｍ／℃と非常に大
きい。
【０００９】そのため、半導体素子収納用パッケージの
内部に半導体集積回路素子を収容し、しかる後、プリン
ト基板などの外部電気回路基板に実装した場合、半導体
集積回路素子の作動時に発する熱が絶縁基板と外部電気
回路基板の両方に繰り返し印加されると前記絶縁基板と
外部電気回路基板との間に両者の熱膨張係数の相違に起
因する大きな熱応力が発生する。この熱応力は、パッケ
ージにおける端子数が３００以下の比較的少ない場合に
は、大きな影響はないが、端子数が３００を超え、パッ
ケージそのものが大型化するに従い、その影響が増大す
る傾向にある。即ち、パッケージの作動および停止の繰
り返しにより熱応力が繰り返し印加されると、この熱応
力が絶縁基板下面の接続パッドの外周部、及び外部電気
回路基板の配線導体と端子との接合界面に作用し、その
結果、接続パッドが絶縁基板より剥離したり、端子が配
線導体より剥離したり、半導体素子収納用パッケージの
接続端子を外部電極回路の配線導体に長期にわたり安定
に電気的接続させることができないという欠点を有して
いた。
【００１０】そこで、絶縁基板や半導体収納用パッケー
ジにおける基板を高熱膨張係数の材料により構成するこ
とが考えられる。例えば、特開昭６３−１１７９２９号
公報におけるガラスセラミック体を利用した集積回路パ
ッケージ基板では高い熱膨張係数の基板が得られると報
告されている。しかし、公報に記載されているように同
一の組成でもわずかな熱処理条件の相違により析出結晶
相が変化し熱膨張係数を安定して制御することが難しい
という問題があった。
【００１１】また、ガラス−セラミック焼結体を高熱膨
張化させるには、高熱膨張のフィラー成分を析出させる
ことが望ましい。その中で、クリストバライト、クォー
ツ、フォルステライトは１０ｐｐｍ／℃以上の高い熱膨
張係数を有することから高熱膨張化するには好適なフィ
ラーである。しかし、これらの結晶相は、熱膨張特性に
おいて、クリストバライトでは２３０℃℃付近に、クォ
ーツでは５７０℃付近に熱膨張係数が急激に変化する屈
曲点が存在するため、この温度付近で使用する場合にお
いて熱膨張特性の変化により配線基板と、プリント基板
やメタライズ配線層との接続不良が発生することがあっ
た。また、フォルステライト単味では誘電率が高くなる
傾向にあった。
【００１２】従って、本発明は、配線基板や半導体素子
収納用パッケージをプリント基板等の外部電気回路基板
に対して、強固に且つ長期にわたり安定した接続状態を
維持できる高信頼性の配線基板、半導体素子収納用パッ
ケージならびにその実装構造を提供することを目的とす
るものである。
【００１３】さらに、本発明は、Ｃｕメタライズ配線層
との同時焼成を可能としバインダーの効率的な除去およ
び比較的少ないガラス量でも低温での焼結を行うことの
できる低誘電率で安価な配線基板および半導体素子収納
用パッケージを提供することを目的とするものである。
【００１４】
【課題を解決するための手段】本発明者らは、上記問題
点に対して検討を重ねた結果、絶縁基板として、Ｌｉ2
Ｏを５〜３０重量％含有するリチウム珪酸ガラスと、フ
ォルステライトおよびクリストバライトを混合した場
合、焼結過程において熱膨張係数が１３ｐｐｍ／℃のリ
チウム珪酸結晶を安定して析出させ、ＭｇＯをクリスト
バライトに固溶させることによって、４００℃以下で急
激な熱膨張係数の変化の少ない焼結体が得られることを
見いだした。つまり、フィラー成分として高熱膨張係数
の化合物を添加し、これを焼成することで、４００℃以
下の温度域において急激な熱膨張係数の変化の無い高熱
膨張の焼結体を作製できること、また、リチウム珪酸ガ
ラスはホウ珪酸ガラスに比較して屈伏点が比較的低く、
その結果、ガラスの添加量が少なくても低温焼成が可能
であることを見出し、本発明に至った。
【００１５】即ち、本発明は、絶縁基板の表面あるいは
内部にメタライズ配線層が配設された配線基板におい
て、前記絶縁基板が、Ｌｉ2 Ｏを５〜３０重量％含有
し、屈伏点が４００℃〜８００℃のリチウム珪酸ガラス
を２０〜８０体積％と、フォルステライトとクリストバ
ライトとを総量で２０〜８０体積％の割合で含む成形体
を焼成して得られる４０℃〜４００℃における熱膨張係
数が８〜１８ｐｐｍ／℃の焼結体からなることを特徴と
するものである。
【００１６】また、半導体素子収納用パッケージにおけ
る絶縁基板として、Ｌｉ2 Ｏを５〜３０重量％含有し、
屈伏点が４００℃〜８００℃のリチウム珪酸ガラスを２
０〜８０体積％と、フォルステライトとクリストバライ
トとを総量で２０〜８０体積％の割合で含む成形体を焼
成した４０℃〜４００℃における熱膨張係数が８〜１８
ｐｐｍ／℃の焼結体により構成する。
【００１７】また、本発明によれば、少なくとも有機樹
脂を含む絶縁体の表面に配線導体が被着形成された外部
電気回路基板上に、絶縁基板として上記の焼結体を有す
る半導体素子収納用パッケージを接続端子を介して回路
基板の配線導体にロウ付け接合し実装されるものであ
る。
【００１８】
【作用】本発明によれば、配線基板や、半導体素子収納
用パッケージの絶縁基板として、Ｌｉ2 Ｏを５〜３０重
量％含有し、屈伏点が４００℃〜８００℃のリチウム珪
酸ガラスを２０〜８０体積％と、必須成分としてフォル
ステライトとクリストバライトとを２０〜８０体積％の
割合で含む成形体を焼成することにより４０℃〜４００
℃における熱膨張係数が８〜１８ｐｐｍ／℃の焼結体を
容易再現よく製造することができる。
【００１９】特に、上記ガラスとして、Ｌｉ2 Ｏを必須
の成分としてその含有量が５〜３０重量％のリチウム珪
酸ガラスを用いることにより、焼結後の焼結体中に高熱
膨張のリチウムシリケート（例えば、Ｌｉ2 ＳｉＯ3 ）
を析出することができ、しかも、屈伏点が比較的低く、
ガラスの添加量が少なくても低温焼成が可能であるため
に、Ｃｕからなるメタライズ配線層と同時に焼成するこ
とができる。
【００２０】また、屈伏点が４００℃〜８００℃のリチ
ウム珪酸ガラスを用いることにより、ガラス含有量を低
減しフィラー量を増量することができ、また焼成収縮開
始温度を上昇することが可能である。それにより、成形
時に添加された有機樹脂等の成形用バインダーを効率的
に除去するとともに、絶縁基体と同時に焼成されるメタ
ライズとの焼成条件のマッチングを図ることができる。
【００２１】一方、フィラーとしてクリストバライトを
添加した場合、２００℃付近で熱膨脹係数が急激に変化
する変極点が存在し得るが、本発明によれば、フォルス
テライトとクリストバライトの組み合わせにより、フォ
ルステライト中のＭｇＯが一部クリストバライトに固溶
する。これにより４０〜４００℃の温度領域内でのクリ
ストバライト自体が有する熱膨張係数の変極点がなくな
るという特異的な現象が生じる結果、熱膨張特性に変極
点がなく、熱膨張係数を８〜１８ｐｐｍ／℃の範囲で制
御することができる。
【００２２】なお、フィラー成分がフォルステライトの
みの場合には、８ｐｐｍ／℃以上の熱膨張係数の焼結体
が得られるが、誘電率が６を越えてしまい、配線層を具
備する絶縁基板材料には不適である。
【００２３】また、リチウム珪酸ガラスから析出するリ
チウム珪酸結晶相の熱膨張係数は１３ｐｐｍ／℃程度で
あるが、かかるガラスにフォルステライトとクリストバ
ライトを添加することによりさらに高熱膨張係数のクオ
ーツを安定に析出できる。またフィラーとしてさらに、
４０℃〜４００℃における熱膨張係数が６ｐｐｍ／℃以
上の金属酸化物を添加すれば、焼結体全体の熱膨張係数
を８〜１８ｐｐｍ／℃の範囲で容易に制御することがで
きる。
【００２４】このように、ガラス−エポキシ基板などの
プリント基板からなる外部電気回路に対して実装される
半導体素子収納用パッケージにおける絶縁基板として４
０〜４００℃の温度範囲における熱膨張係数が８〜１８
ｐｐｍ／℃のセラミックスを用いることにより、絶縁基
板と外部電気回路基板との間に両者の熱膨張係数の差が
小さくなり、その結果、絶縁基板と外部電気回路基板の
熱膨張係数の相違に起因する熱応力によって端子が外部
電気回路の配線導体とが接続不良を起こすことがなく、
これによっても容器内部に収容する半導体素子と外部電
気回路とを長期間にわたり正確に、且つ強固に電気的接
続させることが可能となる。
【００２５】また、パッケージの内部配線として使用さ
れるＣｕの熱膨張係数１８ｐｐｍ／℃に対しても近似の
熱膨張係数を有するため、メタライズ配線の基板への密
着性等の信頼性を高めることができる。
【００２６】
【発明の実施の形態】以下、本発明を一実施例を示す添
付図面に基づき詳細に説明する。
【００２７】（実装構造）図１及び図２は、本発明の一
例を示す図であり、絶縁基板の表面あるいは内部にメタ
ライズ配線層が配設された、いわゆる配線基板を基礎的
構造とするものであるが，図１及び図２は，その代表的
な例として半導体素子収納用パッケージとその実装構造
の一実施例を示すものであり、ＡはＢＧＡ型パッケー
ジ、Ｂは外部電気回路基板である。
【００２８】図１において、パッケージＡは、絶縁基板
１と蓋体２とメタライズ配線層３と端子４およびパッケ
ージの内部に収納される半導体素子５により構成され、
絶縁基板１及び蓋体２は半導体素子５を内部に気密に収
容するための容器６を構成する。つまり、絶縁基板１は
上面中央部に半導体素子５が載置収容される凹部１ａが
設けてあり、凹部１ａ底面には半導体素子５はガラス、
樹脂等の接着剤を介して接着固定される。
【００２９】また、絶縁基板１には半導体素子５が載置
収容される凹部１ａの周辺から下面にかけて複数個のメ
タライズ配線層３が被着形成されており、更に絶縁基板
１の下面には図２に示すように多数の凹部１ｂが設けら
れており、凹部１ｂの底面にはメタライズ配線層３と電
気的に接続された接続パッド３ａが被着形成されてい
る。この接続パッド３ａの表面には半田（錫−鉛合金）
などのロウ材から成る突起状端子４が外部電気回路基板
への接続端子４として取着されている。この突起状端子
４の取付方法としては、球状もしくは柱状のロウ材を接
続パッド３ａに並べる方法と、スクリーン印刷法により
ロウ材を接続パッド上に印刷する方法がある。
【００３０】この接続パッド３ａに取着されている接続
端子４は絶縁基板１の下面に突出部４ａを有しており、
半導体素子５の各電極が接続されている接続パッド３ａ
を外部電気回路基板Ｂの配線導体８に接続させるととも
に半導体素子収納用パッケージＡを外部電気回路基板Ｂ
上に実装させる作用を為す。
【００３１】なお、接続パッド３ａと電気的に接続され
たメタライズ配線層３は、半導体素子５の各電極とボン
ディングワイヤ７を介して電気的に接続されることによ
り、半導体素子の電極は、接続パッド３ａと電気的に接
続されることになる。
【００３２】一方、外部電気回路基板Ｂとしては、ガラ
ス−エポキシ樹脂の複合材料などの有機樹脂を含む材料
からなり、４０〜４００℃における熱膨張係数が１２〜
１６ｐｐｍ／℃の絶縁体９の表面に、配線導体として、
Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｂ−Ｓｎなどの金属からな
る配線導体８が被着形成された一般的なプリント基板で
ある。
【００３３】上記半導体素子収納用パッケージＡを上記
外部電気回路基板Ｂに実装するには、パッケージＡの絶
縁基板１下面の接続パッド３ａに取着されている半田か
ら成る突起状端子４を外部電気回路基板Ｂの配線導体８
上に載置当接させ、しかる後、約２５０〜４００℃の温
度で加熱することにより、半田などのロウ材からなる突
起状端子４自体が溶融し、端子４を配線導体８に接合さ
せることによって外部電気回路基板Ｂ上に実装される。
この時、配線導体８の表面には端子４とのロウ材による
接続を容易に行うためにロウ材が被着されていることが
望ましい。
【００３４】また、他の例として、図３に示すように前
記接続端子として、接続パッド３ａに対して高融点材料
からなる球状端子１０を低融点ロウ材１１によりロウ付
けしたものが適用できる。この高融点材料は、ロウ付け
に使用される低融点ロウ材よりも高融点であることが必
要で、ロウ付け用ロウ材が例えばＰｂ４０重量％−Ｓｎ
６０重量％の低融点の半田からなる場合、球状端子は例
えばＰｂ９０重量％−Ｓｎ１０重量％の高融点半田や、
Ｃｕ、Ａｇ、Ｎｉ、Ａｌ、Ａｕ、Ｐｔ、Ｆｅなどの金属
により構成される。かかる構成においてはパッケージＡ
の絶縁基板１下面の接続パッド３ａに取着されている球
状端子１０を外部電気回路基板Ｂの配線導体８上に載置
当接させ、しかる後、球状端子１０を半田などのロウ材
１２により配線導体８に接着させて外部電気回路基板Ｂ
上に実装することができる。また、低融点のロウ材とし
てＡｕ−Ｓｎ合金を用いて接続端子を外部電気回路基板
に接続してもよく、さらに上記球状端子に代わりに柱状
の端子を用いてもよい。
【００３５】次に、図４をもとにリードレスチップキャ
リア（ＬＣＣ）型のパッケージＣの外部電気回路基板Ｂ
への実装構造について説明する。この図４において、前
記図１と同一部材には、同一の番号を付与した。図４に
おけるパッケージＣでは、メタライズ配線層３が絶縁基
板１の側面に導出され、側面に導出されたメタライズ層
が接続端子４を構成している。また、このパッケージＣ
では、例えば電磁波障害を防止するために、半導体素子
５を収納する凹部１ａにエポキシ樹脂等が充填され、ま
た凹部は導電性樹脂からなる蓋体１３により密閉されて
いる。また、パッケージＣの底面にはアースのための導
電層１４が形成されている。
【００３６】このパッケージＣを外部電気回路基板Ｂに
実装するには、パッケージＣの絶縁基板１側面の接続端
子４を外部電気回路基板Ｂの配線導体８上に載置当接さ
せてロウ材等により電気的に接続する。この時、接続端
子４や配線導体８の表面にはロウ材による接続を容易に
行うために表面にロウ材が被着されていることが望まし
い。
【００３７】（基板材料）本発明によれば、このような
外部電気回路基板Ｂの表面に実装される半導体素子収納
用パッケージとして、その絶縁基板１が４０〜４００℃
の温度範囲における熱膨張係数が８〜１８ｐｐｍ／℃、
特に９〜１４ｐｐｍ／℃の焼結体からなることが重要で
ある。これは、前述した外部電気回路基板Ｂとの熱膨張
差により熱応力の発生を緩和し、外部電気回路基板Ｂと
パッケージＡとの電気的接続状態を長期にわたり良好な
状態に維持するために重要であり、この熱膨張係数が８
ｐｐｍ／℃より小さいか、あるいは１８ｐｐｍ／℃より
大きいと、いずれも熱膨張差に起因する熱応力が大きく
なり、外部電気回路基板ＢとパッケージＡとの電気的接
続状態が悪化することを防止することができない。
【００３８】なお、絶縁基板の熱膨張係数が８〜１８ｐ
ｐｍ／℃と大きくなるに伴い、Ｓｉを基板とする半導体
素子との熱膨張差が逆に大きくなってしまうため、半導
体素子を絶縁基板に接着する場合には、そのガラス、有
機系接着材などから適宜選択することが必要である。熱
膨張差による応力を緩衝するには可撓性の材料により構
成することが望ましく、例えば、エポキシ系、ポリイミ
ド系の有機系接着材や、この接着材にＡｇなどの金属を
添加したものが好適に使用される。
【００３９】本発明によれば、このような高熱膨張係数
を有する絶縁基板を構成する焼結体として、結晶性ガラ
ス２０〜８０体積％と、フィラー成分を８０〜２０体積
％含む成形体を焼成してなる焼結体により構成するもの
である。この結晶性ガラスとフィラー成分の量を上記の
範囲に限定したのは、結晶性ガラス成分量が２０体積％
より少ない、言い換えればフィラー成分が８０体積％よ
り多いと液相焼結することができずに高温で焼成する必
要があり、その場合、メタライズ同時焼成においてメタ
ライズが溶融してしまう。また、結晶性ガラスが８０体
積％より多い、言い換えるとフィラー成分が２０体積％
より少ないと焼結体の特性が結晶性ガラスの特性に大き
く依存してしまい、材料特性の制御が困難となるととも
に、焼結開始温度が低くなるために配線導体と同時焼成
できないといった問題が生じる。また、原料のコストも
高くなる。
【００４０】また、結晶性ガラスとしては、Ｌｉ2 Ｏを
５〜３０重量％、特に５〜２０重量％の割合で含有する
リチウム珪酸ガラスを用いることが重要であり、このよ
うなリチウム珪酸ガラスを用いることにより高熱膨張係
数を有するリチウム珪酸を析出させることができる。な
お、Ｌｉ2 Ｏ中の含有量が５重量％より低いと、焼成時
にリチウム珪酸の結晶の生成量が少なくなり高熱膨張化
が達成できず、３０重量％より多いと誘電正接が１００
×１０-4を越えるため、基板としての特性が劣化する。
また、このガラス中にはＰｂを実質的に含まないことが
望ましい。これは、Ｐｂが毒性を有するため、製造工程
中での被毒を防止するための格別な装置および管理を必
要とするために焼結体を安価に製造することができない
ためである。Ｐｂが不純物として不可避的に混入する場
合を考慮すると、Ｐｂ量は０．０５重量％以下であるこ
とが望ましい。
【００４１】さらに、結晶性ガラスの屈伏点は４００℃
〜８００℃、特に４００〜６５０℃であることも必要で
ある。これは、結晶性ガラスおよびフィラーからなる混
合物を成形する場合、有機樹脂等の成形用バインダーを
添加するが、このバインダーを効率的に除去するととも
に、絶縁基体と同時に焼成されるメタライズとの焼成条
件のマッチングを図るために必要であり、屈伏点が４０
０℃より低いと結晶性ガラスが低い温度で焼結が開始さ
れるために、例えばＡｇ、Ｃｕ等の焼結開始温度が６０
０〜８００℃のメタライズとの同時焼成ができず、また
成形体の緻密化が低温で開始するためにバインダーは分
解揮散できなくなりバインダー成分が残留し特性に影響
を及ぼす結果になるためである。一方、屈伏点が８００
℃より高いと結晶性ガラス量を多くしないと焼結しにく
くなるため、高価な結晶性ガラスを大量に必要とするた
めに焼結体のコストを高めることになる。
【００４２】また、結晶性ガラスの４０℃〜４００℃に
おける熱膨張係数が６〜１８ｐｐｍ／℃、特に、７〜１
３ｐｐｍ／℃であることも必要である。これは、熱膨張
係数が上記範囲を逸脱するとフィラーとの熱膨張差が生
じ、焼結体の強度の低下の原因になる。また、フィラー
の熱膨張係数が６ｐｐｍ／℃未満では、焼結体の熱膨張
係数を８〜１８ｐｐｍ／℃にすることも困難となる。
【００４３】上記の特性を満足する結晶性ガラスとして
は、例えば ＳｉＯ2 −Ｌｉ2 Ｏ−Ａｌ2 Ｏ3 、 ＳｉＯ2 −Ｌｉ2 Ｏ−Ａｌ2 Ｏ3 −ＭｇＯ−ＴｉＯ2 ＳｉＯ2 −Ｌｉ2 Ｏ−Ａｌ2 Ｏ3 −ＭｇＯ−Ｎａ2 Ｏ−
Ｆ ＳｉＯ2 −Ｌｉ2 Ｏ−Ａｌ2 Ｏ3 −Ｋ2 Ｏ−Ｎａ2 Ｏ−
ＺｎＯ、 ＳｉＯ2 −Ｌｉ2 Ｏ−Ａｌ2 Ｏ3 −Ｋ2 Ｏ−Ｐ2 Ｏ5 ＳｉＯ2 −Ｌｉ2 Ｏ−Ａｌ2 Ｏ3 −Ｋ2 Ｏ−Ｐ2 Ｏ5 −
ＺｎＯ−Ｎａ2 Ｏ ＳｉＯ2 −Ｌｉ2 Ｏ−ＭｇＯ、 ＳｉＯ2 −Ｌｉ2 Ｏ−ＺｎＯ、 等の組成物が挙げられ、このうち、ＳｉＯ2 は本発明に
よれば、リチウム珪酸を形成するための必須の成分であ
り、ＳｉＯ2 はガラス全量中、６０〜８５重量％の割合
で存在し、ＳｉＯ2 とＬｉ2 Ｏとの合量がガラス全量
中、６５〜９５重量％であることがリチウム珪酸結晶を
析出させる上で望ましい。なお、このリチウム珪酸ガラ
ス中には、Ｂ2 Ｏ3 は１重量％以下であることが望まし
い。
【００４４】一方、フィラー成分としては、フォルステ
ライトとクリストバライトを総量で２０〜８０体積％、
特に４０〜７０体積％の割合で配合し、さらにフォルス
テライトとクリストバライトの重量比率が１：９〜９：
１であることが望ましい。これらのフィラーは単独で
は、フォルステライトが１０ｐｐｍ／℃、クリストバラ
イトが１３〜３０ｐｐｍ／℃の熱膨張係数を有すること
から、これらを適宜配合することによりガラス−セラミ
ック焼結体の熱膨張係数を制御することができる。
【００４５】また、フィラー成分としては、熱膨張係数
の制御のために他のフィラー成分を混合することもでき
る。フィラーとしては、少なくとも４０〜４００℃にお
ける熱膨張係数が６ｐｐｍ／℃以上の金属酸化物を用い
ることが望ましい。
【００４６】このような熱膨張係数が６ｐｐｍ／℃以上
の結晶相としては、クォーツ（ＳｉＯ2 ）、トリジマイ
ト（ＳｉＯ2 ）、スピネル（ＭｇＯ・Ａｌ2 Ｏ3 ）、ウ
ォラストナイト（ＣａＯ・ＳｉＯ2 ）、モンティセラナ
イト（ＣａＯ・ＭｇＯ・ＳｉＯ2 ）、ネフェリン（Ｎａ
2 Ｏ・Ａｌ2 Ｏ3 ・ＳｉＯ2 ）、リチウムシリケート
（Ｌｉ2 Ｏ・ＳｉＯ2 ）、ジオプサイド（ＣａＯ・Ｍｇ
Ｏ・２ＳｉＯ2 ）、メルビナイト（３ＣａＯ・ＭｇＯ・
２ＳｉＯ2 ）、アケルマイト（２ＣａＯ・ＭｇＯ・２Ｓ
ｉＯ2 ）、マグネシア（ＭｇＯ）、アルミナ（Ａｌ2 Ｏ
3 ）、カーネギアイト（Ｎａ2 Ｏ・Ａｌ2 Ｏ3 ・２Ｓｉ
Ｏ2 ）、エンスタタイト（ＭｇＯ・ＳｉＯ2 ）、ホウ酸
マグネシウム（２ＭｇＯ・Ｂ2 Ｏ3 ）、セルシアン（Ｂ
ａＯ・Ａｌ2 Ｏ3 ・２ＳｉＯ2 ）、Ｂ2 Ｏ3 ・２ＭｇＯ
・２ＳｉＯ2 、ガーナイト（ＺｎＯ・Ａｌ2 Ｏ3 ）、ペ
タライト（ＬｉＡｌＳｉ4 Ｏ10）の群から選ばれる少な
くとも１種以上が挙げられる。これらの中でも特に８ｐ
ｐｍ／℃以上の結晶相が良い。また、上記フィラー中に
は、その添加により最終焼結体の熱膨張係数が１８ｐｐ
ｍ／℃を越える場合がある。その場合には、熱膨張係数
が小さいフィラーと混合して熱膨張係数を適宜制御する
ことが必要である。上記のようなその他のフィラーを用
いる場合においても、添加フィラー量は２０〜８０体積
％の範囲になるように調製することが必要である。
【００４７】上記の結晶性ガラスおよびフィラーとは、
結晶性ガラスの屈伏点に応じ、その量を適宜調整するこ
とが望ましい。即ち、結晶性ガラスの屈伏点が４００℃
〜６５０℃と低い場合、低温での焼結性が高まるためフ
ィラーの含有量は５０〜８０体積％の比較的多く配合で
きる。これに対して、結晶性ガラスの屈伏点が６５０℃
〜８００℃と高い場合、焼結性が低下するためフィラー
の含有量は２０〜５０体積％の比較的少なく配合するこ
とが望ましい。この結晶性ガラスの屈伏点は、メタライ
ズ配線層の焼成条件に合わせて制御することが望まし
い。
【００４８】例えば、メタライズ配線層として、Ｃｕ、
Ａｇ、Ｎｉ、Ｐｄ、Ａｕのうちの１種以上により構成す
る場合、これらのメタライズの焼成は６００〜１０００
℃で生じるため、同時焼成を行うには、結晶性ガラスの
屈伏点は４００℃〜６５０℃であり、フィラーの含有量
は５０〜８０体積％であるのが好ましい。また、このよ
うに高価な結晶性ガラスの配合量を低減することにより
焼結体のコストも低減できる。
【００４９】この結晶性ガラスとフィラーとの混合物
は、適当な成形の有機樹脂バインダーを添加した後、所
望の成形手段、例えば、ドクターブレード、圧延法、金
型プレス等によりシート状に任意の形状に成形後、焼成
する。
【００５０】焼成にあたっては、まず、成形のために配
合したバインダー成分を除去する。バインダーの除去
は、７００℃前後の大気雰囲気中で行われるが、配線導
体としてＣｕを用いる場合には、水蒸気を含有する１０
０〜７００℃の窒素雰囲気中で行われる。この時、成形
体の収縮開始温度は７００〜８５０℃程度であることが
望ましく、かかる収縮開始温度がこれより低いとバイン
ダーの除去が困難となるため、成形体中の結晶化ガラス
の特性、特に屈伏点を前述したように制御することが必
要となる。
【００５１】焼成は、８５０℃〜１３００℃の酸化性雰
囲気中で行われ、これにより相対密度９０％以上まで緻
密化される。この時の焼成温度が８５０℃より低いと緻
密化することができず、１３００℃を越えるとメタライ
ズ配線層との同時焼成でメタライズ層が溶融してしま
う。但し、配線導体としてＣｕを用いる場合には、８５
０〜１０５０℃の非酸化性雰囲気中で行われる。
【００５２】このようにして作製されたガラスセラミッ
ク焼結体中には、フィラーとして添加したフォルステラ
イト、クリストバライト等のフィラー成分以外に、結晶
性ガラスからリチウムシリケートが析出する。
【００５３】。その他、結晶性ガラスとフィラーとの反
応により生成した結晶相も存在する場合がある。そし
て、これらの結晶相の粒界には、ガラス相が存在する。
【００５４】また、上記フィラー中にはその添加により
最終焼結体の熱膨張係数が１８ｐｐｍ／℃を越える場合
がある。その場合には、熱膨張係数が小さいフィラーと
混合して熱膨張係数を適宜制御することが必要である。
【００５５】また、上記ガラスセラミック焼結体を絶縁
基板として、Ｃｕ、Ａｇ、Ｎｉ、Ｐｄ、Ａｕのうちの１
種以上からなるメタライズ配線層を配設した配線基板や
パッケージを製造するには、絶縁基板を構成するための
前述したような結晶化ガラスとフィラーからなる原料粉
末に適当な有機バインダー、可塑剤、溶剤を添加混合し
て泥漿物を作るとともに該泥漿物をドクターブレード法
やカレンダーロール法を採用することによってグリーン
シート（生シート）と作製する。そして、メタライズ配
線層３及び接続パッドとして、適当な金属粉末に有機バ
インダー、可塑剤、溶剤を添加混合して得た金属ペース
トを前記グリーンシートに周知のスクリーン印刷法によ
り所定パターンに印刷塗布する。また、場合によって
は、前記グリーンシートに適当な打ち抜き加工してスル
ーホールを形成し、このホール内にもメタライズペース
トを充填する。そしてこれらのグリーンシートを複数枚
積層し、グリーンシートとメタライズとを同時焼成する
ことにより多層構造の配線基板やパッケージを得ること
ができる。
【００５６】以下、本発明をさらに具体的な例で説明す
る。 実施例１ 結晶性ガラスとして、重量比率で７４％ＳｉＯ2 −１
４％Ｌｉ2 Ｏ−４％Ａｌ2 Ｏ3 −２％Ｐ2 Ｏ5 −２％Ｋ
2 Ｏ−２％ＺｎＯ−２％Ｎａ2 Ｏ（Ｐｂ含有量５０ｐｐ
ｍ以下、屈伏点４８０℃）、および重量比率で７８％
ＳｉＯ2 −１０％Ｌｉ2 Ｏ−４％Ａｌ2 Ｏ3 −２％Ｐ2
Ｏ5 −２％Ｋ2 Ｏ−３％Ｋ2 Ｏ−１％Ｎａ2 Ｏ（Ｐｂ含
有量５０ｐｐｍ以下、屈伏点４８０℃）の２種のガラス
を準備し、さらに他のフィラー成分として、ペタライト
（ＬｉＡｌＳｉ4 Ｏ10、 熱膨張係数８ｐｐｍ／℃）、
ネフェリン（Ｎａ2 Ｏ・Ａｌ2 Ｏ3 ・ＳｉＯ2 、熱膨張
係数９ｐｐｍ／℃）を用いて表１、２に示す調合組成に
なるように秤量混合した。この混合物を粉砕後、有機バ
インダーを添加して十分に混合した後、１軸プレス法に
より３．５×３．５×１５ｍｍの形状の成形体を作製
し、この成形体を７００℃のＮ2 ＋Ｈ2 Ｏ中で脱バイン
ダ処理した後、窒素雰囲気中で６５０〜１３００℃で焼
成して焼結体を作製した。
【００５７】（特性評価）次に、上記のようにして得ら
れた焼結体に対して４０〜４００℃の熱膨張係数を測定
し表１、２に示した。また、焼結体を直径６０ｍｍ、厚
さ２ｍｍに加工し、ＪＩＳＣ２１４１の手法で比誘電率
と誘電損失を求めた。測定はＬＣＲメータ（Ｙ．Ｈ．Ｐ
４２８４Ａ）を用いて行い、１ＭＨｚ，１．０Ｖｒｓｍ
の条件で２５℃における静電容量を測定し、この静電容
量から２５℃における比誘電率を測定した。
【００５８】次に、表１における各原料組成物を用い
て、溶媒としてトルエンとイソプロピルアルコール、バ
インダーとしてアクリル樹脂、可塑剤としてＤＢＰ（ジ
ブチルフタレート）を用いてドクターブレード法により
厚み５００μｍのグリーンシートを作製した。
【００５９】このグリーンシートの表面にＣｕメタライ
ズペーストをスクリーン印刷法により配線パターンに塗
布し、シートの所定箇所に基板の下面まで通過するスル
ーホールを形成しその中にもＣｕメタライズペーストを
充填した。そして、メタライズペーストが塗布されたグ
リーンシートを６枚積層圧着した。この積層体を７００
℃でＮ2 ＋Ｈ2 Ｏ中で脱バインダ後、各焼成温度で窒素
雰囲気中でメタライズ配線層と絶縁基板とを同時に焼成
しパッケージ用の配線基板を作製した。
【００６０】次に、配線基板の下面にスルーホールに接
続する箇所に凹部を形成しＣｕメタライズからなる接続
パッドを作製した。そして、その接続パッドに図１に示
すように半田（錫３０〜１０％−鉛７０〜９０％）から
なる接続端子を取着した。なお、接続端子は、１ｃｍ2
当たり３０端子の密度で配線基板の下面全体に形成し
た。
【００６１】一方、ガラス−エポキシ基板からなる４０
〜８００℃における熱膨張係数が１３ｐｐｍ／℃の絶縁
体の表面に銅箔からなる配線導体が形成されたプリント
基板を準備した。
【００６２】そして、上記のパッケージ用配線基板をプ
リント基板の上の配線導体とパッケージ用絶縁基板の接
続端子が接続されるように位置合わせし、これをＮ2 の
雰囲気中で２６０℃で３分間熱処理しパッケージ用配線
基板をプリント基板表面に実装した。この熱処理により
パッケージ用配線基板の半田からなる接続端子が溶けて
プリント基板の配線導体と電気的に接続されたことを確
認した。
【００６３】（実装時の熱サイクル試験）次に、上記の
ようにしてパッケージ用配線基板をプリント基板表面に
実装したものを大気の雰囲気にて−４０℃と１２５℃の
各温度に制御した恒温槽に試験サンプルを１５分／１５
分の保持を１サイクルとして最高１０００サイクル繰り
返した。そして、各サイクル毎にプリント基板の配線導
体とパッケージ用配線基板との電気抵抗を測定し電気抵
抗に変化が現れるまでのサイクル数を表１、２に示し
た。また、同時焼成によるＣｕメタライズ層に対して、
メタライズ層の剥離、溶融、焼結不良についての評価を
行った。
【００６４】
【表１】
【００６５】
【表２】
【００６６】表１、２より明らかなように、ガラスの含
有量が２０体積％より少ない試料Ｎo.１、１９では、い
ずれも緻密な焼結体を得ることができず、８０体積％を
越える試料Ｎo.４、１５、２２、３３では、メタライズ
層が溶融しＣｕと同時焼成できなかった。
【００６７】これに対してフィラー量が２０〜８０体積
％の本発明品は、誘電率が６以下であり、脱バインダー
不良の発生がなく、Ｃｕメタライズの同時焼成も良好で
あった。また、熱膨張係数が８〜１８ｐｐｍ／℃のガラ
スセラミックを絶縁基板として作製したパッケージ用配
線基板では昇降温１０００サイクル後もプリント基板の
配線導体とパッケージ用配線基板との間に電気抵抗変化
は全く見られず、極めて安定で良好な電気的接続状態を
維持できた。
【００６８】Ｘ線回折測定による結晶相の同定を行った
結果、本発明の焼結体は、いずれも結晶相としてリチウ
ムシリケート、フォルステライト、エンスタタイト、ク
リストバライトおよびその他のフィラー成分による結晶
相が検出された。
【００６９】また、出発組成中のフィラーがフォルステ
ライトのみからなる試料Ｎo.５、６２３、２４では、誘
電率が６を越え、クリストバライトのみからなる試料Ｎ
o.７、８、２５、２６は、熱膨張の変極点が存在した。
【００７０】さらに、フィラーとしてペタライト、ネフ
ェリン、リチウムシリケートを加えた試料Ｎo.１２〜１
４、３０〜３２は、焼成温度１０００℃未満での焼成が
可能であった。
【００７１】実施例２ 結晶性ガラスとして、表３に示すように、Ｌｉ2 Ｏ量が
異なるガラスに対して、フィラーとしてフォルステライ
ト、クリストバライトを１：１体積比としたものを用い
て、ガラス：フィラーが重量比で３０：７０となる割合
で混合し、これを実施例１と同様にして成形し、脱バイ
ンダー処理し、表３に示す温度で焼成した。そして、上
記のようにして得られた焼結体に対して実施例１と同様
にして、４０〜４００℃の熱膨張係数、比誘電率、誘電
損失および脱バインダー処理後における残留炭素の有無
を確認した。
【００７２】また、表３の組成物を用いて実施例１と同
様にＣｕをメタライズ配線層とする配線基板を作製し，
これをガラス−エポキシ基板に実装し、実装時の熱サイ
クル試験を行い、さらに同時焼成によるＣｕメタライズ
の配線層について観察した。結果は表３に示した。
【００７３】
【表３】
【００７４】表３の結果から明らかなように、屈伏点が
４００℃より低い試料Ｎo.４３ではＣｕとの同時焼成が
できなかった。屈伏点が８００℃を越える試料Ｎo.４８
では焼成温度を１２００℃まで高めないと焼結すること
ができず、そのためにＣｕのメタライズができなかっ
た。また、結晶化ガラス中にＬｉ2 Ｏを含まない試料Ｎ
o.３７では熱膨張係数が６ｐｐｍ／℃より低く、フィラ
ーとの熱膨張差に起因すると思われるクラックの発生が
認められた。また、Ｌｉ2 Ｏの含有量が３０重量％を越
える試料Ｎo.４６では誘電損失が１００×１０-4より大
きくなった。
【００７５】これに対して、Ｌｉ2 Ｏ含有量が５〜３０
重量％であり、屈伏点が４００℃〜８００℃のガラスを
用いた試料Ｎo.３８〜４１では、いずれもバインダーの
除去をほぼ完全に行うことができ、緻密質な焼結体を作
製することができた。また、Ｃｕメタライズ層との同時
焼成も可能であり強固な接着強度を示した。
【００７６】なお、Ｘ線回折測定による結晶相の同定を
行った結果、Ｌｉ2 Ｏが存在しない試料Ｎo.３７を除
き、いずれの試料においてもリチウム珪酸およびフォル
ステライト、クリストバライト、エンスタタイト結晶相
が検出された。
【００７７】
【発明の効果】以上詳述したように、本発明の配線基板
および半導体素子収納用パッケージによれば、使用温度
域で熱膨張係数の急激な変化がなく、熱膨張係数が大き
いプリント基板などの外部電気回路基板に実装した場合
に、両者の熱膨張係数の差に起因する応力発生を抑制
し、パッケージと外部電気回路とを長期間にわたり正
確、かつ強固に電気的接続させることが可能となる。し
かも、半導体回路素子の大型化による多ピン化に十分対
応できる信頼性の高いパッケージの実装構造を実現でき
る。
【００７８】さらに、Ｌｉ2 Ｏを含む結晶性ガラスと特
定のフィラーとの組み合わせにより原料コストを下げ、
しかもメタライズとの同時焼成を可能とし、バインダー
の効率的な除去を行うことができるため、高品質で且つ
安価な配線基板および半導体素子収納用パッケージを提
供できる。
【図面の簡単な説明】
【図１】本発明におけるボールグリッドアレイ型の半導
体素子収納用パッケージの実装構造を説明するための断
面図である。
【図２】図１における接続端子の要部拡大断面図であ
る。
【図３】他の実施例における接続端子の要部拡大断面図
である。
【図４】本発明におけるリードレスチップキャリア型の
パッケージの実装構造を説明するための断面図である。
【符号の説明】
１・・・絶縁基板 ２・・・蓋体 ３・・・メタライズ配線層 ４・・・接続端子 ５・・・半導体素子 ６・・・容器 ８・・・配線導体 ９・・・絶縁体 Ａ・・・ＢＧＡ型パッケージ Ｂ・・・外部電気回路基板 Ｃ・・・ＬＣＣ型パッケージ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 23/12 Ｈ０５Ｋ 1/18 Ｆ Ｈ０５Ｋ 1/03 ６１０ Ｃ０４Ｂ 35/16 Ｚ // Ｈ０５Ｋ 1/18 Ｈ０１Ｌ 23/12 Ｈ (72)発明者 民 保秀 鹿児島県国分市山下町１番４号 京セラ 株式会社総合研究所内 (72)発明者 古久保 洋二 鹿児島県国分市山下町１番４号 京セラ 株式会社総合研究所内 (56)参考文献 特開 昭60−180934（ＪＰ，Ａ) 特開 平４−292440（ＪＰ，Ａ) 特開 平５−58673（ＪＰ，Ａ) 特開 昭62−278145（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) C03C 1/00 - 14/00 C04B 35/00 - 35/22 H05K 1/03 ＷＰＩ

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁基板の表面あるいは内部にメタライズ
    配線層が配設された配線基板において、前記絶縁基板
    が、Ｌｉ2 Ｏを５〜３０重量％含有し、屈伏点が４００
    ℃〜８００℃のリチウム珪酸ガラスを２０〜８０体積％
    と、フォルステライトとクリストバライトとを総量で２
    ０〜８０体積％の割合で含む成形体を焼成して得られた
    ４０℃〜４００℃における線熱膨張係数が８〜１８ｐｐ
    ｍ／℃の焼結体からなることを特徴とする配線基板。
  2. 【請求項２】接続端子が取着された絶縁基板と、蓋体と
    からなる容器内部に半導体素子が収納され、前記接続端
    子と前記半導体素子の電極とが前記絶縁基板の表面ある
    いは内部に配設されたメタライズ配線層により電気的に
    接続されてなる半導体素子収納用パッケージにおいて、
    前記絶縁基板が、Ｌｉ2 Ｏを５〜３０重量％含有し、屈
    伏点が４００℃〜８００℃のリチウム珪酸ガラスを２０
    〜８０体積％と、フォルステライトとクリストバライト
    とを総量で２０〜８０体積％の割合で含む成形体を焼成
    して得られた４０℃〜４００℃における線熱膨張係数が
    ８〜１８ｐｐｍ／℃の焼結体からなることを特徴とする
    半導体素子収納用パッケージ。
  3. 【請求項３】少なくとも有機樹脂を含む絶縁体の表面に
    配線導体が被着形成された外部電気回路基板上に、請求
    項２記載の半導体素子収納用パッケージの前記接続端子
    を前記配線導体にロウ付け接合し実装してなることを特
    徴とする半導体素子収納用パッケージの実装構造。
JP25343795A 1995-09-29 1995-09-29 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 Expired - Fee Related JP3339999B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25343795A JP3339999B2 (ja) 1995-09-29 1995-09-29 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25343795A JP3339999B2 (ja) 1995-09-29 1995-09-29 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造

Publications (2)

Publication Number Publication Date
JPH0986960A JPH0986960A (ja) 1997-03-31
JP3339999B2 true JP3339999B2 (ja) 2002-10-28

Family

ID=17251394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25343795A Expired - Fee Related JP3339999B2 (ja) 1995-09-29 1995-09-29 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造

Country Status (1)

Country Link
JP (1) JP3339999B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3699571B2 (ja) * 1997-08-29 2005-09-28 京セラ株式会社 配線基板およびその実装構造
EP1353542B1 (en) 2001-12-25 2018-05-16 Ngk Spark Plug Co., Ltd Process for production of multilayered wiring board

Also Published As

Publication number Publication date
JPH0986960A (ja) 1997-03-31

Similar Documents

Publication Publication Date Title
JP3426926B2 (ja) 配線基板およびその実装構造
JP3346693B2 (ja) ガラス−セラミック焼結体およびそれを用いた配線基板
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3323043B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3297567B2 (ja) 半導体素子収納用パッケージおよびその実装構造
JP3323074B2 (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP3193275B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3699571B2 (ja) 配線基板およびその実装構造
JP3719834B2 (ja) 低温焼成セラミックス
JP2004256346A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JP3210844B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3559407B2 (ja) ガラスセラミック焼結体およびそれを用いた多層配線基板
JP3347583B2 (ja) 配線基板の実装構造
JP3210837B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3305579B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JP3314131B2 (ja) 配線基板
JP3450998B2 (ja) 配線基板およびその実装構造
JPH1117065A (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3677468B2 (ja) パッケージおよびその実装構造
JP3748315B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JP3420450B2 (ja) 半導体素子収納用パッケージ
JPH10135370A (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JPH11335156A (ja) 低温焼成磁器組成物および磁器の製造方法
JP2002324876A (ja) 配線基板およびその実装構造
JP3439962B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130816

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees