JP3210844B2 - 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 - Google Patents
配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造Info
- Publication number
- JP3210844B2 JP3210844B2 JP25343995A JP25343995A JP3210844B2 JP 3210844 B2 JP3210844 B2 JP 3210844B2 JP 25343995 A JP25343995 A JP 25343995A JP 25343995 A JP25343995 A JP 25343995A JP 3210844 B2 JP3210844 B2 JP 3210844B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- thermal expansion
- insulating substrate
- semiconductor element
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Glass Compositions (AREA)
Description
を具備する配線基板、その配線基板を具備する半導体素
子収納用パッケージおよびその実装構造に関するもので
ある。
は内部にメタライズ配線層が配設された構造からなる。
また、この配線基板を用いた代表的な例として、半導体
素子、特にLSI(大規模集積回路素子)等の半導体集
積回路素子を収容するための半導体素子収納用パッケー
ジは、一般にアルミナセラミックス等の電気絶縁材料か
らなり、その上面中央部に半導体素子を収容するための
凹所を有する絶縁基板と、前記絶縁基板の凹所周辺から
下面にかけて導出されるタングステン、モリブデン等の
高融点金属粉末から成る複数個のメタライズ配線層と、
前記絶縁基板の下面または側面に形成され、メタライズ
配線層が電気的に接続される複数個の接続パッドと、前
記接続パッドにロウ付け取着される接続端子と、蓋体と
から構成される。また、絶縁基板の凹所底面に半導体素
子をガラス、樹脂等から成る接着剤を介して接着固定さ
せ、半導体素子の各電極とメタライズ配線層とをボンデ
ィングワイヤを介して電気的に接続させるとともに絶縁
基板上面に蓋体をガラス、樹脂等の封止材を介して接合
させ、絶縁基板と蓋体とから成る容器内部に半導体素子
が気密に封止される。
は前記絶縁基板下面の接続パッドに接続された接続端子
と外部電気回路基板の配線導体とを半田等により電気的
に接続することにより実装される。
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体収納用パッケージにおける
端子数も増大することになる。ところが、電極数が増大
するに伴いパッケージ自体の寸法を大きくする必要があ
るが、それと同時に小型化も要求されるためパッケージ
における接続端子の密度を高くすることが必要となる。
としては、パッケージの下面にコバールなどの金属ピン
を接続したピングリッドアレイ(PGA)が最も一般的
であるが、最近ではパッケージの側面に導出されたメタ
ライズ配線層にL字状の金属部材がロウ付けされたクワ
ッドフラットパッケージ(QFP)、図4に示されるよ
うにパッケージの4つの側面に電極パッドを備えたリー
ドピンのないリードレスチップキャリア(LCC)、さ
らに図1に示されるような絶縁基板の下面に半田からな
る球状端子により構成したボールグリッドアレイ(BG
A)等があり、これらの中でもBGAが最も高密度化が
可能であると言われている。
続端子を接続パッドに半田などのロウ材からなる球状端
子をロウ付けした端子により構成し、この球状端子を外
部電気回路基板の配線導体上に載置当接させ、しかる
後、前記端子を約250〜400℃の温度で加熱溶融
し、球状端子を配線導体に接合させることによって外部
電気回路基板上に実装することが行われている。このよ
うな実装構造により、半導体素子収納用パッケージの内
部に収容されている半導体素子はその各電極がメタライ
ズ配線層及び接続端子を介して外部電気回路に電気的に
接続される。
る絶縁基板としては、最近では、低温焼成化および低誘
電率化を目的として、絶縁基板をガラス−セラミックス
などの焼結体により構成することが提案されている。
においては、ZnO−Al2 O3 −SiO2 系ガラスを
用いたガラスセラミック体が提案されており、かかる公
報によれば、化学組成と熱処理条件の制御によって珪酸
亜鉛の他にコーディライトまたは亜鉛尖小石の結晶を生
成させることで、熱膨張係数を制御できると報告してい
る。
おける絶縁基板として従来より使用されているアルミ
ナ、ムライトなどのセラミックスは、200MPa以上
の高強度を有し、しかもメタライズ配線層などとの多層
化技術として信頼性の高いことで有用ではあるが、その
線熱膨張係数(以下、単に熱膨張係数という。)は約4
〜7ppm/℃程度であるのに対して、パッケージが実
装される外部電気回路基板として最も多用されているガ
ラス−エポキシ絶縁体にCu配線層が形成されたプリン
ト基板の熱膨張係数は11〜18ppm/℃と非常に大
きい。
内部に半導体集積回路素子を収容し、しかる後、プリン
ト基板などの外部電気回路基板に実装した場合、半導体
集積回路素子の作動時に発する熱が絶縁基板と外部電気
回路基板の両方に繰り返し印加されると前記絶縁基板と
外部電気回路基板との間に両者の熱膨張係数の相違に起
因する大きな熱応力が発生する。この熱応力は、パッケ
ージにおける端子数が300以下の比較的少ない場合に
は、大きな影響はないが、端子数が300を超え、パッ
ケージそのものが大型化するに従い、その影響が増大す
る傾向にある。即ち、パッケージの作動および停止の繰
り返しにより熱応力が繰り返し印加されると、この熱応
力が絶縁基板下面の接続パッドの外周部、及び外部電気
回路基板の配線導体と端子との接合界面に作用し、その
結果、接続パッドが絶縁基板より剥離したり、端子が配
線導体より剥離したり、半導体素子収納用パッケージの
接続端子を外部電極回路の配線導体に長期にわたり安定
に電気的接続させることができないという欠点を有して
いた。
ジにおける基板を高熱膨張係数の材料により構成するこ
とが考えられる。例えば、特開昭63−117929号
公報におけるガラスセラミック体を利用した集積回路パ
ッケージ基板では高い熱膨張係数の基板が得られると報
告されている。しかし、公報に記載されているように同
一の組成でもわずかな熱処理条件の相違により析出結晶
相が変化し熱膨張係数を安定して制御することが難し
く、しかも高価な結晶性ガラスを使用するため、パッケ
ージを安価に製造することができないものである。
張化させるには、高熱膨張のフィラー成分を析出させる
ことが望ましい。その中で、クリストバライト、クォー
ツ、フォルステライトは10ppm/℃以上の高い熱膨
張係数を有することから高熱膨張化するには好適なフィ
ラーである。しかし、これらの結晶相は、熱膨張特性に
おいて、クリストバライトでは230℃℃付近に、クォ
ーツでは570℃付近に熱膨張係数が急激に変化する屈
曲点が存在するため、この温度付近で使用する場合にお
いて熱膨張特性の変化により配線基板と、プリント基板
やメタライズ配線層との接続不良が発生することがあっ
た。また、フォルステライト単味では誘電率が高くなる
傾向にあった。
収納用パッケージをプリント基板等の外部電気回路基板
に対して、強固に且つ長期にわたり安定した接続状態を
維持できる高信頼性の配線基板、半導体素子収納用パッ
ケージならびにその実装構造を提供することを目的とす
るものである。
との同時焼成を可能としバインダーの効率的な除去およ
び比較的少ないガラス量でも低温での焼結を行うことの
できる低誘電率で安価な配線基板および半導体素子収納
用パッケージを提供することを目的とするものである。
点に対して検討を重ねた結果、絶縁基板として、Li2
Oを5〜30重量%含有するリチウム珪酸ガラスとフォ
ルステライトおよびクオーツを混合した場合、焼結過程
において熱膨張係数が13ppm/℃のリチウム珪酸結
晶を安定して析出させ、かつクリストバライトの生成を
抑制しMgOを固溶したクオーツを析出させることか
ら、400℃以下で急激な熱膨張係数の変化の少ない焼
結体を得られることを見いだした。かかる組成に対し
て、さらにフィラー成分として高熱膨張係数の化合物を
添加し、これを焼成することで、400℃以下の温度域
において急激な熱膨張係数の変化の無い高熱膨張の焼結
体を作製できること、また、リチウム珪酸ガラスはホウ
珪酸ガラスに比較して屈伏点が比較的低く、その結果、
ガラスの添加量が少なくても低温焼成が可能であるこ
と、さらにはフィラー成分としてフォルステライト、ク
オーツの他に、ペタライト、ネフェリン、リチウムシリ
ケート、リチアから選ばれる少なくとも1種を添加する
と、リチウム珪酸の結晶化が促進され、低温での焼成が
可能となることを見出し、本発明に至った。
内部にメタライズ配線層が配設された配線基板における
絶縁基板、あるいは半導体素子収納用パッケージにおけ
る絶縁基板として、Li2 Oを5〜30重量%含有し、
屈伏点が400℃〜800℃のリチウム珪酸ガラスを2
0〜80体積%と、フィラー成分として、フォルステラ
イトとクオーツとを総量で20〜80体積%の割合で含
む成形体を焼成して得られる40℃〜400℃における
熱膨張係数が8〜18ppm/℃の焼結体を用いること
を特徴とするものである。
ペタライト、ネフェリン、リチウムシリケート、リチア
から選ばれる1種を含むことを特徴とするものである。
脂を含む絶縁体の表面に配線導体が被着形成された外部
電気回路基板上に、絶縁基板として上記の焼結体を有す
る上記半導体素子収納用パッケージを接続端子を介して
回路基板の配線導体にロウ付け接合し実装されるもので
ある。
用パッケージの絶縁基板として、Li2 Oを5〜30重
量%含有し、屈伏点が400℃〜800℃のリチウム珪
酸ガラスを20〜80体積%と、必須成分としてフォル
ステライトとクオーツとを20〜80体積%の割合で含
む成形体を焼成することにより40℃〜400℃におけ
る熱膨張係数が8〜18ppm/℃の焼結体を容易再現
よく製造することができる。
の成分としてその含有量が5〜30重量%のリチウム珪
酸ガラスを用いることにより、焼結後の焼結体中に高熱
膨張のリチウムシリケート(例えば、Li2 SiO3 )
を析出することができ、しかも、屈伏点が比較的低く、
ガラスの添加量が少なくても低温焼成が可能であるため
に、Cuからなるメタライズ配線層と同時に焼成するこ
とができる。
し、それらの比率を適宜制御することにより、ガラスセ
ラミック焼結体の熱膨張係数を8〜18ppm/℃の範
囲で任意に制御することができる。また、フィラーとし
てクォーツを添加した場合、クリストバライトが生成す
る場合があるが、本発明によれば、フォルステライトと
クォーツの組み合わせにより、クリストバライトの生成
を抑制することができる。しかも、焼結体中に析出する
クォーツ中にはMgOが一部固溶しており、これにより
クォーツ自体が有する熱膨張係数の変極点がなくなる。
その結果、ガラスセラミック焼結体として、0〜800
℃の使用温度条件下でも熱膨張係数の急激な変化のない
安定した熱膨張特性を有する焼結体を得ることができ
る。なお、フィラー成分がフォルステライトのみの場合
には、8ppm/℃以上の熱膨張係数の焼結体が得られ
るが、誘電率が6を越えてしまう傾向にある。
して、上記のフォルステライトとクオーツの他にペタラ
イト、ネフェリン、リチウムシリケート、リチアから選
ばれる少なくとも1種を選択し添加することにより、リ
チウム珪酸の結晶化を促進する結果、1000℃よりも
低い温度で焼成が可能となる。
0℃〜800℃とすることにより、ガラス含有量を低減
しフィラー量を増量することができ、また焼成収縮開始
温度を上昇することが可能である。それにより、成形時
に添加された有機樹脂等の成形用バインダーを効率的に
除去するとともに、絶縁基体と同時に焼成されるメタラ
イズとの焼成条件のマッチングを図ることができる。
チウム珪酸結晶相の熱膨張係数は13ppm/℃程度で
あるが、かかるガラスに少なくともフォルステライトと
クオーツを添加することによりさらに高熱膨張係数のク
オーツを安定に析出できる。またフィラーとしてさら
に、40℃〜400℃における熱膨張係数が6ppm/
℃以上の金属酸化物を添加すれば、焼結体全体の熱膨張
係数を8〜18ppm/℃の範囲で容易に制御すること
ができる。
プリント基板からなる外部電気回路に対して実装される
半導体素子収納用パッケージにおける絶縁基板として4
0〜400℃の温度範囲における熱膨張係数が8〜18
ppm/℃のセラミックスを用いることにより、絶縁基
板と外部電気回路基板との間に両者の熱膨張係数の差が
小さくなり、その結果、絶縁基板と外部電気回路基板の
熱膨張係数の相違に起因する熱応力によって端子が外部
電気回路の配線導体とが接続不良を起こすことがなく、
これによっても容器内部に収容する半導体素子と外部電
気回路とを長期間にわたり正確に、且つ強固に電気的接
続させることが可能となる。
れるCuの熱膨張係数18ppm/℃に対しても近似の
熱膨張係数を有するため、メタライズ配線の基板への密
着性等の信頼性を高めることができる。
付図面に基づき詳細に説明する。 (実装構造)図1及び図2は、本発明の一例を示す図で
あり、絶縁基板の表面あるいは内部にメタライズ配線層
が配設された、いわゆる配線基板を基礎的構造とするも
のであるが,図1及び図2は,その代表的な例として半
導体素子収納用パッケージとその実装構造の一実施例を
示すものであり、AはBGA型パッケージ、Bは外部電
気回路基板である。
1と蓋体2とメタライズ配線層3と端子4およびパッケ
ージの内部に収納される半導体素子5により構成され、
絶縁基板1及び蓋体2は半導体素子5を内部に気密に収
容するための容器6を構成する。つまり、絶縁基板1は
上面中央部に半導体素子5が載置収容される凹部1aが
設けてあり、凹部1a底面には半導体素子5はガラス、
樹脂等の接着剤を介して接着固定される。
収容される凹部1aの周辺から下面にかけて複数個のメ
タライズ配線層3が被着形成されており、更に絶縁基板
1の下面には図2に示すように多数の凹部1bが設けら
れており、凹部1bの底面にはメタライズ配線層3と電
気的に接続された接続パッド3aが被着形成されてい
る。この接続パッド3aの表面には半田(錫−鉛合金)
などのロウ材から成る突起状端子が外部電気回路基板へ
の接続端子4として取着されている。この接続端子4の
取付方法には、球状もしくは柱状のロウ材を接続パッド
3aに並べる方法と、スクリーン印刷法によりロウ材を
接続パッド上に印刷する方法がある。
端子4は絶縁基板1の下面に突出部4aを有しており、
半導体素子5の各電極が接続されている接続パッド3a
を外部電気回路基板Bの配線導体8に接続させるととも
に半導体素子収納用パッケージAを外部電気回路基板B
上に実装させる作用を為す。
たメタライズ配線層3は、半導体素子5の各電極とボン
ディングワイヤ7を介して電気的に接続されることによ
り、半導体素子の電極は、接続パッド3aと電気的に接
続されることになる。
ス−エポキシ樹脂の複合材料などの有機樹脂を含む材料
からなり、40〜400℃における熱膨張係数が12〜
16ppm/℃の絶縁体9の表面に、配線導体として、
Cu、Au、Al、Ni、Pb−Snなどの金属からな
る配線導体8が被着形成された一般的なプリント基板で
ある。
外部電気回路基板Bに実装するには、パッケージAの絶
縁基板1下面の接続パッド3aに取着されている半田か
ら成る接続端子4を外部電気回路基板Bの配線導体8上
に載置当接させ、しかる後、約250〜400℃の温度
で加熱することにより、半田などのロウ材からなる接続
端子4自体が溶融し、端子4を配線導体8に接合させる
ことによって外部電気回路基板B上に実装される。この
時、配線導体8の表面には端子4とのロウ材による接続
を容易に行うためにロウ材が被着されていることが望ま
しい。
記接続端子として、接続パッド3aに対して高融点材料
からなる球状端子10を低融点ロウ材11によりロウ付
けしたものが適用できる。この高融点材料は、ロウ付け
に使用される低融点ロウ材よりも高融点であることが必
要で、ロウ付け用ロウ材が例えばPb40重量%−Sn
60重量%の低融点の半田からなる場合、球状端子は例
えばPb90重量%−Sn10重量%の高融点半田や、
Cu、Ag、Ni、Al、Au、Pt、Feなどの金属
により構成される。かかる構成においてはパッケージA
の絶縁基板1下面の接続パッド3aに取着されている球
状端子10を外部電気回路基板Bの配線導体8上に載置
当接させ、しかる後、球状端子10を半田などのロウ材
12により配線導体8に接着させて外部電気回路基板B
上に実装することができる。また、低融点のロウ材とし
てAu−Sn合金を用いて接続端子を外部電気回路基板
に接続してもよく、さらに上記球状端子に代わりに柱状
の端子を用いてもよい。
リア(LCC)型のパッケージCの外部電気回路基板B
への実装構造について説明する。この図4において、前
記図1と同一部材には、同一の番号を付与した。図4に
おけるパッケージCでは、メタライズ配線層3が絶縁基
板1の側面に導出され、側面に導出されたメタライズ層
が接続端子4を構成している。また、このパッケージC
では、例えば電磁波障害を防止するために、半導体素子
5を収納する凹部1aにエポキシ樹脂等が充填され、ま
た凹部は導電性樹脂からなる蓋体13により密閉されて
いる。また、パッケージCの底面にはアースのための導
電層14が形成されている。
実装するには、パッケージCの絶縁基板1側面の接続端
子4を外部電気回路基板Bの配線導体8上に載置当接さ
せてロウ材等により電気的に接続する。この時、接続端
子4や配線導体8の表面にはロウ材による接続を容易に
行うために表面にロウ材が被着されていることが望まし
い。
外部電気回路基板Bの表面に実装される半導体素子収納
用パッケージとして、その絶縁基板1が40〜400℃
の温度範囲における熱膨張係数が8〜18ppm/℃、
特に9〜14ppm/℃の焼結体からなることが重要で
ある。これは、前述した外部電気回路基板Bとの熱膨張
差により熱応力の発生を緩和し、外部電気回路基板Bと
パッケージAとの電気的接続状態を長期にわたり良好な
状態に維持するために重要であり、この熱膨張係数が8
ppm/℃より小さいか、あるいは18ppm/℃より
大きいと、いずれも熱膨張差に起因する熱応力が大きく
なり、外部電気回路基板BとパッケージAとの電気的接
続状態が悪化することを防止することができない。
pm/℃と大きくなるに伴い、Siを基板とする半導体
素子との熱膨張差が逆に大きくなってしまうため、半導
体素子を絶縁基板に接着する場合には、そのガラス、有
機系接着材などから適宜選択することが必要である。熱
膨張差による応力を緩衝するには可撓性の材料により構
成することが望ましく、例えば、エポキシ系、ポリイミ
ド系の有機系接着材や、この接着材にAgなどの金属を
添加したものが好適に使用される。
を有する絶縁基板を構成する焼結体として、結晶性ガラ
ス20〜80体積%と、フィラー成分を80〜20体積
%含む成形体を焼成してなる焼結体により構成するもの
である。この結晶性ガラスとフィラー成分の量を上記の
範囲に限定したのは、結晶性ガラス成分量が20体積%
より少ない、言い換えればフィラー成分が80体積%よ
り多いと液相焼結することができずに高温で焼成する必
要があり、その場合、メタライズ同時焼成においてメタ
ライズが溶融してしまう。また、結晶性ガラスが80体
積%より多い、言い換えるとフィラー成分が20体積%
より少ないと焼結体の特性が結晶性ガラスの特性に大き
く依存してしまい、材料特性の制御が困難となるととも
に、焼結開始温度が低くなるために配線導体と同時焼成
できないといった問題が生じる。また、原料のコストも
高くなる。
5〜30重量%、特に5〜20重量%の割合で含有する
リチウム珪酸ガラスを用いることが重要であり、このよ
うなリチウム珪酸ガラスを用いることにより高熱膨張係
数を有するリチウム珪酸を析出させることができる。な
お、Li2 O中の含有量が5重量%より低いと、焼成時
にリチウム珪酸の結晶の生成量が少なくなり高熱膨張化
が達成できず、30重量%より多いと誘電正接が100
×10-4を越えるため、基板としての特性が劣化する。
また、このガラス中にはPbを実質的に含まないことが
望ましい。これは、Pbが毒性を有するため、製造工程
中での被毒を防止するための格別な装置および管理を必
要とするために焼結体を安価に製造することができない
ためである。Pbが不純物として不可避的に混入する場
合を考慮すると、Pb量は0.05重量%以下であるこ
とが望ましい。
〜800℃、特に400〜650℃であることも必要で
ある。これは、結晶性ガラスおよびフィラーからなる混
合物を成形する場合、有機樹脂等の成形用バインダーを
添加するが、このバインダーを効率的に除去するととも
に、絶縁基体と同時に焼成されるメタライズとの焼成条
件のマッチングを図るために必要であり、屈伏点が40
0℃より低いと結晶性ガラスが低い温度で焼結が開始さ
れるために、例えばAg、Cu等の焼結開始温度が60
0〜800℃のメタライズとの同時焼成ができず、また
成形体の緻密化が低温で開始するためにバインダーは分
解揮散できなくなりバインダー成分が残留し特性に影響
を及ぼす結果になるためである。一方、屈伏点が800
℃より高いと結晶性ガラス量を多くしないと焼結しにく
くなるため、高価な結晶性ガラスを大量に必要とするた
めに焼結体のコストを高めることになる。
おける熱膨張係数が6〜18ppm/℃、特に、7〜1
3ppm/℃であることも必要である。これは、熱膨張
係数が上記範囲を逸脱するとフィラーとの熱膨張差が生
じ、焼結体の強度の低下の原因になる。また、フィラー
の熱膨張係数が6ppm/℃未満では、焼結体の熱膨張
係数を8〜18ppm/℃にすることも困難となる。
は、例えば SiO2 −Li2 O−Al2 O3 、 SiO2 −Li2 O−Al2 O3 −MgO−TiO2 SiO2 −Li2 O−Al2 O3 −MgO−Na2 O−
F SiO2 −Li2 O−Al2 O3 −K2 O−Na2 O−
ZnO、 SiO2 −Li2 O−Al2 O3 −K2 O−P2 O5 SiO2 −Li2 O−Al2 O3 −K2 O−P2 O5 −
ZnO−Na2 O SiO2 −Li2 O−MgO、 SiO2 −Li2 O−ZnO、 等の組成物が挙げられ、このうち、SiO2 は本発明に
よれば、リチウム珪酸を形成するための必須の成分であ
り、SiO2 はガラス全量中、60〜85重量%の割合
で存在し、SiO2 とLi2 Oとの合量がガラス全量
中、65〜95重量%であることがリチウム珪酸結晶を
析出させる上で望ましい。なお、このリチウム珪酸ガラ
ス中には、B2 O3 は1重量%以下であることが望まし
い。
ライトとクォーツを総量で20〜80体積%、特に40
〜70体積%の割合で配合し、さらにフォルステライト
とクォーツの重量比率が1:9〜9:1であることが望
ましい。これらのフィラーは単独では、フォルステライ
トが10ppm/℃、クォーツが13〜15ppm/℃
の熱膨張係数を有することから、これらを適宜配合する
ことによりガラス−セラミック焼結体の熱膨張係数を制
御することができる。
の制御のために他のフィラー成分を混合することもでき
る。フィラーとしては、少なくとも40〜400℃にお
ける熱膨張係数が6ppm/℃以上の金属酸化物を用い
ることが望ましい。
の結晶相としては、トリジマイト(SiO2 )、スピネ
ル(MgO・Al2 O3 )、ウォラストナイト(CaO
・SiO2 )、モンティセラナイト(CaO・MgO・
SiO2 )、ネフェリン(Na2 O・Al2 O3 ・Si
O2 )、リチウムシリケート(Li2 O・SiO2 )、
ジオプサイド(CaO・MgO・2SiO2 )、メルビ
ナイト(3CaO・MgO・2SiO2 )、アケルマイ
ト(2CaO・MgO・2SiO2 )、マグネシア(M
gO)、アルミナ(Al2 O3 )、カーネギアイト(N
a2 O・Al2O3 ・2SiO2 )、エンスタタイト
(MgO・SiO2 )、ホウ酸マグネシウム(2MgO
・B2 O3 )、セルシアン(BaO・Al2 O3 ・2S
iO2 )、B2 O3 ・2MgO・2SiO2 、ガーナイ
ト(ZnO・Al2 O3 )およびペタライト(LiAl
Si4 O10)の群から選ばれる少なくとも1種以上が挙
げられる。
リチウムシリケートおよびリチアは、前述したリチウム
珪酸ガラスからのリチウム珪酸の結晶相の析出を促進さ
せる作用をなすために、1000℃より低い温度で焼成
することが可能となる。これらの添加成分は、0.5〜
10体積%の添加により効果を発するが、その場合にお
いてもフィラー全量は20〜80体積%の範囲になるよ
うに調整することが必要である。
結晶性ガラスの屈伏点に応じ、その量を適宜調整するこ
とが望ましい。即ち、結晶性ガラスの屈伏点が400℃
〜650℃と低い場合、低温での焼結性が高まるためフ
ィラーの含有量は50〜80体積%の比較的多く配合で
きる。これに対して、結晶性ガラスの屈伏点が650℃
〜800℃と高い場合、焼結性が低下するためフィラー
の含有量は20〜50体積%の比較的少なく配合するこ
とが望ましい。この結晶性ガラスの屈伏点は、メタライ
ズ配線層の焼成条件に合わせて制御することが望まし
い。
Ag、Ni、Pd、Auのうちの1種以上により構成す
る場合、これらのメタライズの焼成は600〜1000
℃で生じるため、同時焼成を行うには、結晶性ガラスの
屈伏点は400℃〜650℃であり、フィラーの含有量
は50〜80体積%であるのが好ましい。また、このよ
うに高価な結晶性ガラスの配合量を低減することにより
焼結体のコストも低減できる。
は、適当な成形の有機樹脂バインダーを添加した後、所
望の成形手段、例えば、ドクターブレード、圧延法、金
型プレス等によりシート状に任意の形状に成形後、焼成
する。
合したバインダー成分を除去する。バインダーの除去
は、700℃前後の大気雰囲気中で行われるが、配線導
体としてCuを用いる場合には、水蒸気を含有する10
0〜700℃の窒素雰囲気中で行われる。この時、成形
体の収縮開始温度は700〜850℃程度であることが
望ましく、かかる収縮開始温度がこれより低いとバイン
ダーの除去が困難となるため、成形体中の結晶化ガラス
の特性、特に屈伏点を前述したように制御することが必
要となる。
囲気中、配線層と同時焼成する場合には非酸化性雰囲気
中で行われ、これにより相対密度90%以上まで緻密化
される。この時の焼成温度が850℃より低いと緻密化
することができず、1300℃を越えるとメタライズ配
線層との同時焼成でメタライズ層が溶融してしまう。但
し、配線導体としてCuを用いる場合には、850〜1
050℃の非酸化性雰囲気中で行われる。
ク焼結体中には、フィラーとして添加したフォルステラ
イト、クォーツ等のフィラー成分以外に、結晶性ガラス
からリチウムシリケート結晶相が析出し、クリストバラ
イトは析出しないことが重要である。その他、結晶性ガ
ラスとフィラーとの反応により生成した結晶相も存在す
る場合がある。そして、これらの結晶相の粒界には、ガ
ラス相が存在する。
基板として、Cu、Ag、Ni、Pd、Auのうちの1
種以上からなるメタライズ配線層を配設した配線基板や
パッケージを製造するには、絶縁基板を構成するための
前述したような結晶化ガラスとフィラーからなる原料粉
末に適当な有機バインダー、可塑剤、溶剤を添加混合し
て泥漿物を作るとともに該泥漿物をドクターブレード法
やカレンダーロール法を採用することによってグリーン
シート(生シート)と作製する。そして、メタライズ配
線層及び接続パッドとして、適当な金属粉末に有機バイ
ンダー、可塑剤、溶剤を添加混合して得た金属ペースト
を前記グリーンシートに周知のスクリーン印刷法により
所定パターンに印刷塗布する。また、場合によっては、
前記グリーンシートに適当な打ち抜き加工してスルーホ
ールを形成し、このホール内にもメタライズペーストを
充填する。そしてこれらのグリーンシートを複数枚積層
し、グリーンシートとメタライズとを同時焼成すること
により多層構造の配線基板やパッケージを得ることがで
きる。
る。 実施例1 結晶性ガラスとして、重量比率で74%SiO2 −1
4%Li2 O−4%Al2 O3 −2%P2 O5 −2%K
2 O−2%ZnO−2%Na2 O(Pb含有量50pp
m以下、屈伏点480℃)、および重量比率で78%
SiO2 −10%Li2 O−4%Al2 O3 −2%P2
O5 −2%K2 O−3%K2 O−1%Na2 O(Pb含
有量50ppm以下、屈伏点480℃)の2種のガラス
を準備し、さらに他のフィラー成分として、ペタライト
(LiAlSi4 O10、熱膨張係数8ppm/℃)、ネ
フェリン(Na2 O・Al2 O3 ・SiO2 、熱膨張係
数9ppm/℃)、リチウムシリケート(Li2 O・S
iO2 、熱膨張係数13.0ppm/℃)、リチア(L
i2 O)を用いて表1、2に示す調合組成になるように
秤量混合した。この混合物を粉砕後、有機バインダーを
添加して十分に混合した後、1軸プレス法により3.5
×3.5×15mmの形状の成形体を作製し、この成形
体を700℃のN2 +H2 O中で脱バインダ処理した
後、窒素雰囲気中で650〜1300℃で焼成して焼結
体を作製した。
れた焼結体に対して40〜400℃の熱膨張係数を測定
し表1、2に示した。また、焼結体を直径60mm、厚
さ2mmに加工し、JISC2141の手法で比誘電率
と誘電損失を求めた。測定はLCRメータ(Y.H.P
4284A)を用いて行い、1MHz,1.0Vrsm
の条件で25℃における静電容量を測定し、この静電容
量から25℃における比誘電率を測定した。
て、溶媒としてトルエンとイソプロピルアルコール、バ
インダーとしてアクリル樹脂、可塑剤としてDBP(ジ
ブチルフタレート)を用いてドクターブレード法により
厚み500μmのグリーンシートを作製した。
ズペーストをスクリーン印刷法により配線パターンに塗
布し、シートの所定箇所に基板の下面まで通過するスル
ーホールを形成しその中にもCuメタライズペーストを
充填した。そして、メタライズペーストが塗布されたグ
リーンシートを6枚積層圧着した。この積層体を700
℃でN2 +H2 O中で脱バインダ後、各焼成温度で窒素
雰囲気中でメタライズ配線層と絶縁基板とを同時に焼成
しパッケージ用の配線基板を作製した。
続する箇所に凹部を形成しCuメタライズからなる接続
パッドを作製した。そして、その接続パッドに図1に示
すように半田(錫30〜10%−鉛70〜90%)から
なる接続端子を取着した。なお、接続端子は、1cm2
当たり30端子の密度で配線基板の下面全体に形成し
た。
〜800℃における熱膨張係数が13ppm/℃の絶縁
体の表面に銅箔からなる配線導体が形成されたプリント
基板を準備した。
リント基板の上の配線導体とパッケージ用絶縁基板の接
続端子が接続されるように位置合わせし、これをN2 の
雰囲気中で260℃で3分間熱処理しパッケージ用配線
基板をプリント基板表面に実装した。この熱処理により
パッケージ用配線基板の半田からなる接続端子が溶けて
プリント基板の配線導体と電気的に接続されたことを確
認した。
ようにしてパッケージ用配線基板をプリント基板表面に
実装したものを大気の雰囲気にて−40℃と125℃の
各温度に制御した恒温槽に試験サンプルを15分/15
分の保持を1サイクルとして最高1000サイクル繰り
返した。そして、各サイクル毎にプリント基板の配線導
体とパッケージ用配線基板との電気抵抗を測定し電気抵
抗に変化が現れるまでのサイクル数を表1、2に示し
た。また、同時焼成によるCuメタライズ層に対して、
メタライズ層の剥離、溶融、焼結不良についての評価を
行った。
有量が20体積%より少ない試料No.1、20では、い
ずれも緻密な焼結体を得ることができず、80体積%を
越える試料No.4、19、23、36では、メタライズ
層が溶融しCuと同時焼成できなかった。
%の本発明品は、誘電率が6以下であり、脱バインダー
不良の発生がなく、Cuメタライズの同時焼成も良好で
あった。また、熱膨張係数が8〜18ppm/℃のガラ
スセラミックを絶縁基板として作製したパッケージ用配
線基板では昇降温1000サイクル後もプリント基板の
配線導体とパッケージ用配線基板との間に電気抵抗変化
は全く見られず、極めて安定で良好な電気的接続状態を
維持できた。
行った結果、本発明の焼結体は、いずれも結晶相として
リチウムシリケート、フォルステライト、エンスタタイ
ト、クオーツおよびその他のフィラー成分による結晶相
が検出された。
ーツのみからなる試料No.7、8、26、27では、焼
結体中にクォーツとクリストバライトが析出しており、
これにより熱膨張係数に変極点が存在するものであっ
た。さらに、クォーツを全く添加しない試料No.5、
6、24、25は、11ppm/℃の熱膨張係数を有す
るものであったが、誘電率が6を越えるものであった。
イトとクオーツに加え、ペタライト、ネフェリン、リチ
ウムシリケート、リチアを添加した試料No.12〜1
8、31〜35では、これらを添加しないその他の本発
明品よりも低い1000未満の温度で焼成することがで
きた。
異なるガラスに対して、フィラーとしてフォルステライ
ト、クオーツを1:1体積比としたものを用いて、ガラ
ス:フィラーが重量比で30:70となる割合で混合
し、これを実施例1と同様にして成形し、脱バインダー
処理し、表4に示す温度で焼成した。そして、上記のよ
うにして得られた焼結体に対して実施例1と同様にし
て、40〜400℃の熱膨張係数、比誘電率、誘電損失
および脱バインダー処理後における残留炭素の有無を確
認した。
様にCuをメタライズ配線層とする配線基板を作製し,
これをガラス−エポキシ基板に実装し、実装時の熱サイ
クル試験を行い、さらに同時焼成によるCuメタライズ
の配線層について観察した。結果は表3に示した。
に、屈伏点が400℃より低い試料No.43ではCuと
の同時焼成ができなかった。屈伏点が800℃を越える
試料No.44では焼成温度を1200℃まで高めないと
焼結することができず、そのためにCuのメタライズが
できなかった。また、結晶化ガラス中にLi2 Oを含ま
ない試料No.37では熱膨張係数が6ppm/℃より低
く、フィラーとの熱膨張差に起因すると思われるクラッ
クの発生が認められた。また、Li2 Oの含有量が30
重量%を越える試料No.42では誘電損失が100×1
0-4より大きくなった。
重量%であり、屈伏点が400℃〜800℃のガラスを
用いた試料No.38〜41では、いずれもバインダーの
除去をほぼ完全に行うことができ、緻密質な焼結体を作
製することができた。また、Cuメタライズ層との同時
焼成も可能であり強固な接着強度を示した。
行った結果、Li2 Oが存在しない試料No.31を除
き、いずれの試料においてもリチウム珪酸およびフォル
ステライト、クオーツ、エンスタタイト結晶相が検出さ
れた。
および半導体素子収納用パッケージによれば、使用温度
域で熱膨張係数の急激な変化がなく、熱膨張係数が大き
いプリント基板などの外部電気回路基板に実装した場合
に、両者の熱膨張係数の差に起因する応力発生を抑制
し、パッケージと外部電気回路とを長期間にわたり正
確、かつ強固に電気的接続させることが可能となる。し
かも、半導体回路素子の大型化による多ピン化に十分対
応できる信頼性の高いパッケージの実装構造を実現でき
る。
定のフィラーとの組み合わせにより原料コストを下げ、
しかもメタライズとの同時焼成を可能とし、バインダー
の効率的な除去を行うことができるため、高品質で且つ
安価な配線基板および半導体素子収納用パッケージを提
供できる。
体素子収納用パッケージの実装構造を説明するための断
面図である。
る。
である。
パッケージの実装構造を説明するための断面図である。
Claims (5)
- 【請求項1】絶縁基板の表面あるいは内部にメタライズ
配線層が配設された配線基板において、前記絶縁基板
が、Li2 Oを5〜30重量%含有し、屈伏点が400
℃〜800℃のリチウム珪酸ガラスを20〜80体積%
と、少なくともフォルステライトとクオーツを含むフィ
ラー成分を総量で20〜80体積%の割合で含む成形体
を焼成して得られた40℃〜400℃における線熱膨張
係数が8〜18ppm/℃の焼結体からなることを特徴
とする配線基板。 - 【請求項2】前記フィラー成分として、さらにペタライ
ト、ネフェリン、リチウムシリケート、リチアから選ば
れる少なくとも1種を含む請求項1記載の配線基板。 - 【請求項3】接続端子が取着された絶縁基板と、蓋体と
からなる容器内部に半導体素子が収納され、前記接続端
子と前記半導体素子の電極とが前記絶縁基板の表面ある
いは内部に配設されたメタライズ配線層により電気的に
接続されてなる半導体素子収納用パッケージにおいて、
前記絶縁基板が、Li2 Oを5〜30重量%含有し、屈
伏点が400℃〜800℃のリチウム珪酸ガラスを20
〜80体積%と、フォルステライトとクオーツとを総量
で20〜80体積%の割合で含む成形体を焼成して得ら
れた40℃〜400℃における線熱膨張係数が8〜18
ppm/℃の焼結体からなることを特徴とする半導体素
子収納用パッケージ。 - 【請求項4】前記フィラー成分として、さらにペタライ
ト、ネフェリン、リチウムシリケート、リチアから選ば
れる少なくとも1種を含む請求項3記載の半導体素子収
納用パッケージ。 - 【請求項5】少なくとも有機樹脂を含む絶縁体の表面に
配線導体が被着形成された外部電気回路基板上に、請求
項3または請求項4記載の半導体素子収納用パッケージ
の前記接続端子を前記配線導体にロウ付け接合し実装し
てなることを特徴とする半導体素子収納用パッケージの
実装構造。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25343995A JP3210844B2 (ja) | 1995-06-30 | 1995-09-29 | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 |
US08/623,979 US5763059A (en) | 1995-03-31 | 1996-03-29 | Circuit board |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-165876 | 1995-06-30 | ||
JP16587695 | 1995-06-30 | ||
JP25343995A JP3210844B2 (ja) | 1995-06-30 | 1995-09-29 | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0974153A JPH0974153A (ja) | 1997-03-18 |
JP3210844B2 true JP3210844B2 (ja) | 2001-09-25 |
Family
ID=26490442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25343995A Expired - Fee Related JP3210844B2 (ja) | 1995-03-31 | 1995-09-29 | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3210844B2 (ja) |
-
1995
- 1995-09-29 JP JP25343995A patent/JP3210844B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0974153A (ja) | 1997-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3426926B2 (ja) | 配線基板およびその実装構造 | |
JP3346693B2 (ja) | ガラス−セラミック焼結体およびそれを用いた配線基板 | |
JP4549029B2 (ja) | ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板 | |
JP3339999B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
JP3323043B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
JP3297567B2 (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
JP3323074B2 (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 | |
JP3210844B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
JP3699571B2 (ja) | 配線基板およびその実装構造 | |
JP3719834B2 (ja) | 低温焼成セラミックス | |
JP3193275B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
JP3559407B2 (ja) | ガラスセラミック焼結体およびそれを用いた多層配線基板 | |
JP2004256346A (ja) | ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造 | |
JP3347583B2 (ja) | 配線基板の実装構造 | |
JP3210837B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
JP3305579B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
JP3314131B2 (ja) | 配線基板 | |
JP3450998B2 (ja) | 配線基板およびその実装構造 | |
JPH1117065A (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
JP3748315B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
JP3677468B2 (ja) | パッケージおよびその実装構造 | |
JPH10135370A (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 | |
JP3420447B2 (ja) | 配線基板の実装構造 | |
JPH11335156A (ja) | 低温焼成磁器組成物および磁器の製造方法 | |
JP2002324876A (ja) | 配線基板およびその実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |