JP3677468B2 - パッケージおよびその実装構造 - Google Patents
パッケージおよびその実装構造 Download PDFInfo
- Publication number
- JP3677468B2 JP3677468B2 JP2001249503A JP2001249503A JP3677468B2 JP 3677468 B2 JP3677468 B2 JP 3677468B2 JP 2001249503 A JP2001249503 A JP 2001249503A JP 2001249503 A JP2001249503 A JP 2001249503A JP 3677468 B2 JP3677468 B2 JP 3677468B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- insulating substrate
- circuit board
- thermal expansion
- sintered body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Compositions Of Oxide Ceramics (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パッケージと、パッケージの外部電気回路基板への実装構造に関するものである。
【０００２】
【従来技術】
従来、半導体素子、特にＬＳＩ（大規模集積回路素子）等の半導体集積回路素子を収容するための半導体素子収納用パッケージは、一般にアルミナセラミックス等の電気絶縁材料からなり、その上面中央部に半導体素子を収容するための凹所を有する絶縁基板と、前記絶縁基板の凹所周辺から導出されるタングステン、モリブデン等の高融点金属粉末から成る複数個のメタライズ配線層と、前記絶縁基板の下面あるいは側面に形成され、メタライズ配線層が電気的に接続される複数個の接続パッドと、所望により前記接続パッドにロウ付け取着された接続端子と、蓋体とから構成されており、絶縁基板の凹所底面に半導体素子を接着材を介して接着固定させ、半導体素子の各電極とメタライズ配線層とをボンディングワイヤを介して電気的に接続させるとともに絶縁基板上面に蓋体をガラス、樹脂等の封止材を介して接合させ、絶縁基板と蓋体とから成る容器内部に半導体素子を気密に封止することによって製品としての半導体素子収納用パッケージとなる。
【０００３】
また、かかる半導体素子収納用パッケージは、外部電気回路基板の配線導体と接続するには、半導体素子収納用パッケージの前記絶縁基板に設けられた接続端子と外部電気回路基板の配線導体とを半田等のロウ材により電気的に接続することができる。
【０００４】
一般に、半導体素子の集積度が高まるほど、半導体素子に形成される電極数も増大するが、これに伴いこれを収納する半導体収納用パッケージにおける端子数も増大することになる。ところが、電極数が増大するに伴いパッケージ自体の寸法を大きくするにも限界があり、より小型化を要求される以上、パッケージにおける端子の密度を高くすることが必要となる。
【０００５】
これまでのパッケージにおける端子の密度を高めるための構造としては、パッケージの下面に接続端子としてコバールなどの金属ピンを接続したピングリッドアレイ（ＰＧＡ）が最も一般的であるが、最近では、パッケージの４つの側面に導出されたメタライズ配線層にガルウイング状（Ｌ字状）の金属ピンが接続されたタイプのクワッドフラットパッケージ（ＱＦＰ）、パッケージの４つの側面に電極パッドを備えリードピンがないリードレスチップキャリア（ＬＣＣ）、さらに接続端子を半田からなる球状端子により構成したボールグリッドアレイ（ＢＧＡ）等があり、これらの中でもＢＧＡが最も高密度化が可能であると言われている。
【０００６】
このボールグリッドアレイ（ＢＧＡ）では、接続パッドに半田などのロウ材からなる球状あるいは柱状の端子をロウ付けした接続端子により構成し、この接続端子を外部電気回路基板の配線導体上に載置当接させ、しかる後、前記端子を約２５０〜４００℃の温度で加熱溶融し、球状端子を配線導体に接合させることによって外部電気回路基板上に実装することが行われている。このような実装構造により、半導体素子収納用パッケージの内部に収容されている半導体素子はその各電極がメタライズ配線層及び接続端子を介して外部電気回路基板に電気的に接続される。
【０００７】
また、半導体素子収納用パッケージにおける絶縁基板としては、その用途に応じてアルミナ、ムライト、ガラス−セラミックスなどの焼結体からなる絶縁材料が主として用いられている。
【０００８】
一方、外部電気回路基板としては、主としてガラス−エポキシ複合材料からなる絶縁体の表面にＣｕ、Ａｇ、Ａｕなどからなる配線導体が被着形成されたものが用いられている。
【０００９】
【発明が解決しようとする課題】
これらのパッケージにおける絶縁基板として使用されているアルミナ、ムライトなどのセラミックスは、２００ＭＰａ以上の高強度を有し、しかもメタライズ配線層などとの多層化技術として信頼性の高いことで有用ではあるが、その熱膨張係数は約４０〜７０×１０-7／℃程度であるのに対して、パッケージが実装される外部電気回路基板として最も多用されているガラス−エポキシなどからなるプリント基板の熱膨張係数は１２０〜１８０×１０-7／℃と非常に大きい。
【００１０】
そのため、半導体素子収納用パッケージの内部に半導体集積回路素子を収容し、しかる後、プリント基板などの外部電気回路基板に実装した場合、半導体集積回路素子の作動時に発する熱が絶縁基板と外部電気回路基板の両方に繰り返し印加されると前記絶縁基板と外部電気回路基板との間に両者の熱膨張係数の相違に起因する大きな熱応力が発生する。この熱応力は、パッケージにおける端子数が３００以下の比較的少ない場合には、大きな影響はないが、端子数が３００を超え、パッケージそのものが大型化するに従い、その影響が増大する傾向にある。
【００１１】
即ち、パッケージの作動および停止の繰り返しにより熱応力が繰り返し印加されると、この熱応力が絶縁基板下面の接続パッドの外周部、及び外部電気回路基板の配線導体と端子との接合界面に作用し、その結果、接続パッドが絶縁基板より剥離したり、端子が配線導体より剥離したりし、半導体素子収納用パッケージの接続端子を外部電気回路基板の配線導体に長期にわたり安定に電気的接続させることができないという欠点を有していた。
【００１２】
従って、本発明は、上記欠点を解消すべく、半導体素子などの素子を搭載したパッケージをガラス−エポキシ樹脂等の高熱膨張の絶縁体からなる外部電気回路基板に対して、強固に且つ長期にわたり安定した接続状態を維持できる高信頼性のパッケージと、その実装構造を提供することを目的とするものである。
【００１３】
【課題を解決するための手段】
本発明のパッケージは、セラミック絶縁基板と、該絶縁基板下面または側面に形成された接続パッドと、絶縁基板上面に搭載された素子と前記接続パッドとを接続するために前記絶縁基板の表面あるいは内部に配設されたメタライズ配線層とを具備し、前記接続パッドをロウ材によって接合することによって外部電気回路基板に実装されるパッケージにおいて、前記絶縁基板が４０〜４００℃の温度範囲における熱膨張係数が８０〜１８０×１０-7／℃のセラミック焼結体からなり、前記素子が前記絶縁基板に可撓性材料によって接着されていることを特徴とするものである。
【００１４】
また、本発明のパッケージの実装構造は、４０〜４００℃における熱膨張係数が１２０〜１６０×１０ −７ ／℃の絶縁体の表面に配線導体が被着形成された外部電気回路基板上に、上記のパッケージの前記接続パッドを前記配線導体にロウ材を介して接合することによって実装してなることを特徴とするものである。
【００１５】
なお、上記パッケージおよびその実装構造においては、前記パッケージにおける接続パッドに、ロウ材からなる接続端子が取着されていたり、前記接続パッドに高融点材料の球状もしくは柱状端子からなる接続端子が低融点のロウ材によってロウ付けされていることが望ましい。
【００１６】
また、前記セラミック焼結体としては、ＳｉＯ2およびＡｌ2Ｏ3を主体とする焼結体であって、焼結体中に少なくともクリストバライト結晶および／またはムライト結晶相が析出してなる焼結体、あるいはガラス相と、４０〜４００℃の温度範囲における熱膨張係数が６０×１０-7／℃以上の金属酸化物からなる結晶相が含まれている焼結体であることが望ましい。
【００１７】
【作用】
本発明では、ガラス−エポキシ基板などのプリント基板からなる外部電気回路基板に対して実装されるパッケージにおける絶縁基板として４０〜４００℃の温度範囲における熱膨張係数が８０〜１８０×１０-7／℃のセラミック焼結体を用いることにより、絶縁基板と外部電気回路基板との間の熱膨張係数の差が小さくなり、その結果、絶縁基板と外部電気回路基板の熱膨張係数の相違に起因する熱応力によってパッケージと外部電気回路基板とが接続不良を起こすことがなく、これによってもパッケージに搭載された素子と外部電気回路基板とを長期間にわたり正確に且つ強固に電気的接続させることが可能となる。
【００１８】
また、絶縁基板として、ＳｉＯ2およびＡｌ2Ｏ3を主体とするセラミック焼結体であって、焼結体中に少なくともクリストバライト結晶および／またはムライト結晶相が析出してなる焼結体、あるいはガラス相と、４０〜４００℃の温度範囲における熱膨張係数が６０×１０-7／℃以上の金属酸化物からなる結晶相を含むセラミック焼結体を用いることにより、ガラス相組成や前述の結晶相の析出量を制御することにより、熱膨張係数を８０〜１８０×１０-7／℃の範囲で容易に制御することができる。
【００１９】
さらに、パッケージにおいて、素子と絶縁基板とを可撓性材料によって接着することによって、素子と絶縁基板との間に大きな熱膨張差があってもそれを緩衝できるために、素子が剥離するのを防止することができる。
【００２０】
【発明の実施の形態】
以下、本発明を一実施例を示す添付図面に基づき詳細に説明する。図１及び図３は本発明におけるＢＧＡ型半導体素子収納用パッケージの実装構造の一実施例を示し、Ａは半導体素子収納用パッケージ、Ｂは外部電気回路基板である。
【００２１】
半導体素子収納用パッケージＡは、絶縁基板１と、蓋体２と、メタライズ配線層３と、接続端子４およびパッケージの内部に収納される半導体素子５により構成され、絶縁基板１及び蓋体２は半導体素子５を内部に気密に収容するための容器６を構成する。つまり、絶縁基板１は上面中央部に半導体素子５が載置収容される凹部１ａが設けてあり、凹部１ａ底面には半導体素子５は可撓性接着材を介して接着固定される。
【００２２】
また、絶縁基板１には半導体素子５が載置収容される凹部１ａの周辺から下面にかけて複数個のメタライズ配線層３が被着形成されており、更に絶縁基板１の下面には図２に示すように多数の凹部１ｂが設けられており、凹部１ｂの底面にはメタライズ配線層３と電気的に接続された接続パッド３ａが被着形成されている。この接続パッド３ａの表面には半田（錫−鉛合金）などのロウ材から成る突起状端子４が外部電気回路基板への接続端子４として取着されている。この突起状端子４の取付方法としては、球状もしくは柱状のロウ材を接続パッド３ａに並べる方法と、スクリーン印刷法によりロウ材を接続パッド３ａ上に印刷する方法がある。
【００２３】
この接続パッド３ａに取着されている接続端子４は絶縁基板１の下面に突出部４ａを有しており、半導体素子５の各電極が接続されている接続パッド３ａを外部電気回路基板Ｂの配線導体８に接続させるとともに半導体素子収納用パッケージＡを外部電気回路基板Ｂ上に実装させる作用を為す。
【００２４】
なお、接続パッド３ａと電気的に接続されたメタライズ配線層３は、半導体素子５の各電極とボンディングワイヤ７を介して電気的に接続されることにより、半導体素子５の電極は、接続パッド３ａと電気的に接続されることになる。なお、外部電気回路基板Ｂは、絶縁体９の表面に配線導体８が形成されている。
【００２５】
一方、外部電気回路基板Ｂは、絶縁体９と配線導体８により構成されており、絶縁体９が少なくとも有機樹脂を含む材料からなるプリント基板からなる。具体的には、ガラス−エポキシ系複合材料などのような４０〜４００℃における熱膨張係数が１２０〜１６０×１０-7／℃の絶縁材料からなる。また、この回路基板Ｂの表面に形成される配線導体８は、絶縁体９との線熱膨張係数の整合性と、良電気伝導性の点で通常Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｄ−Ｓｎなどの金属導体からなる。なお、本発明における熱膨張係数は、すべて線熱膨張係数を意味する。
【００２６】
半導体素子収納用パッケージＡを外部電気回路基板Ｂに実装するには、パッケージＡの絶縁基板１下面の接続パッド３ａに取着されている半田から成る突起状端子４を外部電気回路基板Ｂの配線導体８上に載置当接させ、しかる後、約２５０〜４００℃の温度で加熱することにより、半田などのロウ材からなる突起状端子４自体が溶融し、端子４を配線導体８に接合させることによって外部電気回路基板Ｂ上に実装される。この時、配線導体８の表面には突起状端子４とのロウ材による接続を容易に行うためにロウ材が被着形成されていることが望ましい。
【００２７】
また、他の例として、図３に示すように前記接続端子４として、接続パッド３ａに対して高融点材料からなる球状端子１０を低融点ロウ材１１によりロウ付けしたものが適用できる。この高融点材料は、ロウ付けに使用される低融点ロウ材１１よりも高融点であることが必要で、ロウ付け用ロウ材が例えばＰｂ４０重量％−Ｓｎ６０重量％の低融点の半田からなる場合、球状端子１０は例えばＰｂ９０重量％−Ｓｎ１０重量％の高融点半田や、Ｃｕ、Ａｇ、Ｎｉ、Ａｌ、Ａｕ、Ｐｔ、Ｆｅなどの金属により構成される。
【００２８】
かかる構成においてはパッケージＡの絶縁基板１下面の接続パッド３ａに取着されている球状端子１０を外部電気回路基板Ｂの配線導体８上に載置当接させ、しかる後、球状端子１０を半田などのロウ材１２により配線導体８に接着させて外部電気回路基板Ｂ上に実装することができる。また、低融点のロウ材としてＡｕ−Ｓｎ合金を用いて接続端子を外部電気回路基板に接続してもよく、さらに上記球状端子に代わりに柱状の端子を用いてもよい。
【００２９】
次に、図４にリードレスチップキャリア（ＬＣＣ）型パッケージＣの外部伝回路基板Ｂへの実装構造について説明する。なお、図４において、図１と同一部材については同一の符号を付与した。図４におけるパッケージＣでは、半導体素子の電極と個々に接続されたメタライズ配線層３が絶縁基板１の４の側面に導出され、側面に導出されたメタライズ配線層３が接続パッドを兼ねた接続端子４を構成している。また、このパッケージＣによれば、電磁波障害を防止するために、半導体素子５を収納する凹部１ａにエポキシ樹脂等が充填され、また凹部は導電性樹脂からなる蓋体１３により密閉されている。また、パッケージＣの底面にはアースのための導電層１４が形成されている。
【００３０】
このパッケージＣを外部電気回路基板Ｂに実装するには、パッケージＣの絶縁基板１側面の接続端子４を外部電気回路基板Ｂの配線導体８上に載置当接させてロウ材等により電気的に接続する。この時、接続端子４は配線導体８の表面にはロウ材による接続を容易に行うためでそれぞれロウ材が被着されていることが望ましい。
【００３１】
本発明によれば、このような外部電気回路基板Ｂの表面に実装される半導体素子収納用パッケージとして、その絶縁基板１が、セラミック焼結体からなり、且つ４０〜４００℃の温度範囲における熱膨張係数が８０〜１８０×１０-7／℃、特に９０〜１４０×１０-7／℃であることが重要である。これは、前述した外部電気回路基板Ｂとの熱膨張係数差により熱応力の発生を緩和し、外部電気回路基板ＢとパッケージＡ，Ｃとの電気的接続状態を長期にわたり良好な状態に維持するために重要であり、この熱膨張係数が８０×１０-7／℃より小さいか、あるいは１８０×１０-7／℃より大きいと、いずれも熱膨張差に起因する熱応力が大きくなり、外部電気回路基板ＢとパッケージＡ，Ｃとの電気的接続状態が悪化することを防止することができない。
【００３２】
なお、絶縁基板１の熱膨張係数が８０〜１８０×１０-7／℃と大きくなるに伴い、Ｓｉを基板とする半導体素子５との熱膨張差が逆に大きくなってしまう場合がある。そのため、本発明によれば、半導体素子５の絶縁基板１への接着材として熱膨張差を緩衝可能な可撓性の材料、例えば、エポキシ系、ポリイミド系などの有機系接着材や、場合によってはこれにＡｇなどの金属を配合した接着材を用いることによって、半導体素子５が熱膨張差により剥離しないようにすることができる。
【００３３】
高熱膨張係数を有するセラミック焼結体としては、例えば、Ａｌ2Ｏ3−ＳｉＯ2系焼結体であり、焼結体中にα−クリストバライト結晶相および／またはムライト結晶相を含むものが挙げられる。α−クリストバライト自体が１２５〜５８０×１０-7／℃の高い熱膨張係数を有することから、このα−クリストバライトを適量含有せしめることにより絶縁基板としての熱膨張係数を高めることができる。また、ムライト結晶相は熱膨張係数は４．５×１０-7／℃と低いが、その他の成分として高融点のシリカガラスを含有せしめることにより焼結体全体として高熱膨張化することができる。
【００３４】
上記の焼結体中にα−クリストバライト結晶相および／またはムライト結晶相を含む焼結体を作製する方法としては、特願平６−３２７３０１号に記載されるように、出発原料としてＡｌ2Ｏ3粉末と、ＳｉＯ2粉末と、周期律表第２ａ族、第３ａ族のうちの少なくとも１種の金属の化合物を０．５重量％以上、ムライト粉末を０．５重量％以上含み、全体組成におけるＡｌの酸化物換算量／Ｓｉの酸化物換算量の重量比率が０．７２以上、１未満の範囲となる組成物、あるいは、ＳｉＯ2粉末もしくはＳｉＯ2粉末とＡｌ2Ｏ3粉末と、周期律表第２ａ族、第３ａ族のうちの少なくとも１種の金属の化合物を０．５重量％以上、ムライト粉末を１０重量％以上含み、全体組成におけるＡｌの酸化物換算量／Ｓｉの酸化物換算量の重量比率が０．６以上、１未満の範囲となる組成物を用いて、１６００℃以下の温度で焼成するとクリストバライト結晶を析出させることができる。
【００３５】
また、１６００℃を越える温度で焼成すると、ムライト結晶相が析出するとともに、高熱膨張のＳｉＯ2主成分のいわゆるＳｉＯ2ガラスが生成されるために高熱膨張化を実現できる。
【００３６】
また、他の焼結体としては、いわゆるガラス質焼結体あるいはガラス−セラミック焼結体が挙げられ、ガラス形成成分として、それ自体高熱膨張を有する化合物を添加して焼結体中の結晶相として高熱膨張係数を有する結晶相を析出させて熱膨張係数を制御することができる。これら焼結体の組成としては、ＳｉＯ2を必須成分として、その他の成分がＬｉ、Ｎａ、Ｋなどのアルカリ金属、Ｃａ、Ｂａ、Ｓｒ、Ｍｇなどのアルカリ土類金属、Ａｌ、Ｚｎ、Ｐｂ、Ｔｉ、Ｚｒ、ＰおよびＢの群から選ばれる少なくとも１種以上の組み合わせからなり、かかる焼結体中に高熱膨張を有する結晶相、具体的には４０〜４００℃における熱膨張係数が６０×１０-7／℃以上の結晶相として、クリストバライト（ＳｉＯ2）、クォーツ（ＳｉＯ2）、トリジマイト（ＳｉＯ2）、フォルステライト（２ＭｇＯ・ＳｉＯ2）、スピネル（ＭｇＯ・Ａｌ2Ｏ3）、ウォラストナイト（ＣａＯ・ＳｉＯ2）、モンティセラナイト（ＣａＯ・ＭｇＯ・ＳｉＯ2）、ネフェリン（Ｎａ2Ｏ・Ａｌ2Ｏ3・ＳｉＯ2）、リチウムシリケート（Ｌｉ2Ｏ・ＳｉＯ2）、ジオプサイド（ＣａＯ・ＭｇＯ・２ＳｉＯ2）、メルビナイト（３ＣａＯ・ＭｇＯ・２ＳｉＯ2）、アケルマイト（２ＣａＯ・ＭｇＯ・２ＳｉＯ2）、マグネシア（ＭｇＯ）、アルミナ（Ａｌ2Ｏ3）、カーネギナイト（Ｎａ2Ｏ・Ａｌ2Ｏ3・２ＳｉＯ2）、エンスタタイト（ＭｇＯ・ＳｉＯ2）、ホウ酸マグネシウム（２ＭｇＯ・Ｂ2Ｏ3）、セルシアン（ＢａＯ・Ａｌ2Ｏ3・２ＳｉＯ2）、Ｂ2Ｏ3・２ＭｇＯ・２ＳｉＯ2の群から選ばれる少なくとも１種以上が析出した焼結体が挙げられる。特に８０×１０-7／℃以上の結晶相が良い。
【００３７】
また、パッケージＡ，Ｃの絶縁基板１内に配設されたメタライズ配線層３としては、Ｗ，Ｍｏなどの高融点金属の他、Ｃｕ、Ａｇ、Ｎｉ、Ｐｄ、Ａｕのうちの１種以上により構成することができる。
【００３８】
このようなパッケージＡ，Ｃを製造する方法としては、絶縁基板１を構成するための原料粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して泥漿物を作るとともに該泥漿物をドクターブレード法やカレンダーロール法を採用することによってグリーンシート（生シート）と作製する。そして、メタライズ配線層３及び接続パッド３ａとして、適当な金属粉末に有機バインダー、可塑剤、溶剤を添加混合して得た金属ペーストを前記グリーンシートに周知のスクリーン印刷法により所定パターンに印刷塗布する。また、場合によっては、前記グリーンシートに適当な打ち抜き加工してスルーホールを形成し、このホール内にもメタライズペーストを充填する。そしてこれらのグリーンシートを複数枚積層し、グリーンシートとメタライズ配線層３および接続パッド３ａとを同時に焼成することにより多層構造のパッケージを得ることができる。
【００３９】
このように同時焼成する場合、用いるメタライズ配線層の種類により絶縁基板の材質を同時に焼成できるように制御することが必要である。例えば、メタライズ配線層をＷ、Ｍｏ等の高融点金属により構成する場合には、絶縁基板としても１４００〜１７００℃の高温で焼成されるような、例えばＡｌ2Ｏ3−ＳｉＯ2、Ａｌ2Ｏ3−ＭｇＯ、Ａｌ2Ｏ3−ＳｉＯ2−ＭｇＯの組成物がよい。また、メタライズ配線層をＣｕ、Ａｇ、Ｎｉなどにより構成する場合には、８５０〜１３００℃の低温で焼成できるような、例えばＳｉＯ2−ＭｇＯ、ＳｉＯ2−Ａｌ2Ｏ3−Ｎａ2Ｏ、ＳｉＯ2−ＭｇＯ−ＣａＯ、ＳｉＯ2−Ａｌ2Ｏ3−Ｌｉ2Ｏ、ＳｉＯ2−ＭｇＯ−Ｌｉ2Ｏ、ＳｉＯ2−ＺｎＯ−Ｌｉ2Ｏ、ＳｉＯ2−ＭｇＯ−ＢａＯ、ＳｉＯ2−ＢａＯ−Ａｌ2Ｏ3−Ｂ2Ｏ3、ＳｉＯ2−Ｎａ2Ｏ−Ｐ2Ｏ5−ＣａＯ、ＳｉＯ2−Ｎａ2Ｏ−Ａｌ2Ｏ3−Ｐ2Ｏ5−ＺｎＯ、ＳｉＯ2−ＢａＯ−Ａｌ2Ｏ3−ＭｇＯ−ＴｉＯ2−ＺｒＯ2、ＳｉＯ2−Ａｌ2Ｏ3−ＢａＯ−Ｎａ2Ｏ等の組成物が望ましい。
【００４０】
【実施例】
以下、本発明をさらに具体的な例で説明する。
実施例１
全原料中におけるＡｌ2Ｏ3／ＳｉＯ2の重量比率が０．４以上１以下の混合粉末（Ａｌ2Ｏ3の平均結晶粒径０．６μｍ、ＳｉＯ2の平均結晶粒径０．８μｍ）、ＣａＣＯ3・ＭｇＣＯ3粉末（平均結晶粒径１．５μｍ）、Ｙ2Ｏ3粉末にムライト粉末（平均結晶粒径１．０μｍ）を、成形体組成が表１に示す割合となるように秤量混合し、１軸プレス成形法により３．５×３．５×１５ｍｍの形状に成形した後、大気中で表１に示すような焼成温度条件で焼成した。尚、ＣａＣＯ3、ＭｇＣＯ3粉末は、ＣａＯ，ＭｇＯに変化したものとして表した。
【００４１】
（焼結体の特性評価）
次に、上記のようにして得られた焼結体に対して結晶相をＸ線回折測定により同定した。さらに４０〜４００℃の熱膨張率を測定し表１に示した。また、焼結体を直径６０ｍｍ、厚さ２ｍｍに加工し、ＪＩＳＣ２１４１の手法で比誘電率を求めた。測定はＱメータ（Ｙ．Ｈ．Ｐ４２８４Ａ）を用いて行い、１ＭＨｚ，１．０Ｖｒｓｍの条件で２５℃における静電容量を測定し、この静電容量から２５℃における比誘電率を測定した。この結果を表１に示した。
【００４２】
（実装時の熱サイクル試験）次に、表１における各原料組成物を用いて、溶媒としてトルエン＋ＩＰＡ、バインダーとしてアクリル樹脂、可塑剤としてＤＢＰを用いてドクターブレード法により厚み５００μｍのグリーンシートを作製した。
【００４３】
このグリーンシートの表面にＷメタライズペーストをスクリーン印刷法に基づきメタライズ配線層を塗布した。また、グリーンシートの所定箇所にスルーホールを形成しスルーホール内が最終的に基板の下面に露出するように形成し、そのスルーホール内にもＷメタライズペーストを充填した。そして、メタライズペーストが塗布されたグリーンシートをスルーホールの位置合わせを行いながら６枚積層し圧着した。
【００４４】
この積層体を表１の各焼成温度で１６００℃の雰囲気中でメタライズ配線層と絶縁基板とを同時に焼成しパッケージ用の配線基板を作製した。
【００４５】
次に、配線基板の下面にスルーホールに接続する箇所に凹部を形成しタングステンからなる接続パッドを作製し、Ｎｉメッキ後、Ａｕメッキを施した。
【００４６】
そして、その接続パッドに図１に示すように半田（錫１０％−鉛９０％）からなる球状端子を取着した。なお、球状端子は、１ｃｍ2当たり２５端子の密度で配線基板の下面全体に形成した。
【００４７】
一方、ガラス−エポキシ基板からなる４０〜８００℃における熱膨張係数が１３０×１０-7／℃の絶縁体の表面に銅箔からなる配線導体が形成されたプリント基板を準備した。
【００４８】
そして、上記のパッケージ用絶縁基板をプリント基板の上の配線導体とパッケージ用絶縁基板の球状端子が接続されるように位置合わせし、これをＮ2の雰囲気中で２６０℃で３分間熱処理しパッケージ用絶縁基板をプリント基板表面に実装した。この熱処理によりパッケージ用絶縁基板の球状端子が溶けてプリント基板の配線導体と電気的に接続されたことを確認した。
【００４９】
次に、上記のようにしてパッケージ用絶縁基板をプリント基板表面に実装したものを大気の雰囲気にて−４０℃と１２５℃に制御された恒温槽に試験サンプルを１５分／１５分の保持を１サイクルとして最高１０００サイクル繰り返した。
【００５０】
そして、各サイクル毎にプリント基板の配線導体とパッケージ用絶縁基板との電気抵抗を測定し電気抵抗に変化が現れるまでのサイクル数を表１に示した。
【００５１】
【表１】
【００５２】
表１の結果から明らかなように、結晶相としてクリストバライト結晶相が析出し熱膨張係数が８０〜１８０×１０-7／℃のセラミックスを絶縁基板として作製したパッケージ用絶縁基板では、昇降温１０００サイクル後もプリント基板の配線導体とパッケージ用絶縁基板との間に電気抵抗変化は全く見られなかった。
【００５３】
これに対して、従来の熱膨張係数が８０×１０-7／℃未満のＡｌ2Ｏ3系焼結体を用いた試料Ｎｏ．１３では、１００サイクルで電気抵抗が高くなり、接続不良が生じた。また、熱膨張係数が１８０×１０-7／℃を超える試料Ｎｏ．１、２においても５００サイクル以下で接続不良が生じた。
【００５４】
実施例２
原料として、ＢａＣＯ3、ＳｉＯ2、Ｂ2Ｏ3、ＭｇＯ、ＺｒＯ2、Ｌｉ2Ｏ、ＣａＣＯ3等を用いて、表２の組成になるように秤量混合した。この混合物を８５０〜９５０℃で仮焼し、粉砕後、有機バインダーを添加して十分に混合した後、１軸プレス法により３．５×３．５×１５ｍｍの形状の成形体を作製し、この成形体を大気の雰囲気中で９００〜１１００℃で焼成して焼結体を作製した。
【００５５】
次に、上記のようにして得られた焼結体に対して結晶相をＸ線回折測定により同定した。さらに４０〜４００℃の熱膨張係数を測定し表３に示した。また、焼結体を直径６０ｍｍ、厚さ２ｍｍに加工し、ＪＩＳＣ２１４１の手法で比誘電率を求めた。測定はＱメータ（Ｙ．Ｈ．Ｐ４２８４Ａ）を用いて行い、１ＭＨｚ，１．０Ｖｒｓｍの条件で２５℃における静電容量を測定し、この静電容量から２５℃における比誘電率を測定した。この結果を表３に示した。
【００５６】
（実装時の熱サイクル試験）次に、表２における各原料組成物を用いて、溶媒としてトルエン＋ＩＰＡ、バインダーとしてアクリル樹脂、可塑剤としてＤＢＰを用いてドクターブレード法により厚み５００μｍのグリーンシートを作製した。
【００５７】
このグリーンシートの表面にＣｕメタライズペーストをスクリーン印刷法に基づきメタライズ配線層を塗布した。また、グリーンシートの所定箇所にスルーホールを形成しスルーホール内が最終的に基板の下面に露出するように形成し、そのスルーホール内にもＣｕメタライズペーストを充填した。そして、メタライズペーストが塗布されたグリーンシートをスルーホールの位置合わせを行いながら６枚積層し圧着した。
【００５８】
この積層体を表２の各焼成温度（℃）で脱バインダ工程：Ｎ2＋Ｈ2Ｏ、本焼成：Ｎ2の雰囲気中でメタライズ配線層と絶縁基板とを同時に焼成しパッケージ用の配線基板を作製した。
【００５９】
次に、実施例１と同様に配線基板の下面にスルーホールに接続する箇所に凹部を形成しＣｕメタライズからなる接続パッドを作製した。そして、その接続パッドに図１に示すように半田（錫３０〜１０％−鉛７０〜９０％）からなる接続端子を取着した。なお、接続端子は、１ｃｍ2当たり３０端子の密度で配線基板の下面全体に形成した。
【００６０】
一方、ガラス−エポキシ基板からなる４０〜８００℃における熱膨張係数が１３０×１０-7／℃の絶縁体の表面に銅箔からなる配線導体が形成されたプリント基板を準備した。
【００６１】
そして、上記のパッケージ用絶縁基板をプリント基板の上の配線導体とパッケージ用絶縁基板の接続端子が接続されるように位置合わせし、これをＮ2の雰囲気中で２６０℃で３分間熱処理しパッケージ用絶縁基板をプリント基板表面に実装した。この熱処理によりパッケージ用絶縁基板の半田からなる接続端子が溶けてプリント基板の配線導体と電気的に接続されたことを確認した。
【００６２】
次に、上記のようにしてパッケージ用絶縁基板をプリント基板表面に実装したものを大気の雰囲気にて−４０℃と１２５℃の各温度に制御した恒温槽に試験サンプルを１５分／１５分の保持を１サイクルとして最高１０００サイクル繰り返した。そして、各サイクル毎にプリント基板の配線導体とパッケージ用絶縁基板との電気抵抗を測定し電気抵抗に変化が現れるまでのサイクル数を表３に示した。
【００６３】
【表２】
【００６４】
【表３】
【００６５】
表２、３の結果から明らかなように、熱膨張係数が８０〜１８０×１０-7／℃のガラスセラミックスを絶縁基板として作製したパッケージ用絶縁基板では、昇降温１０００サイクル後もプリント基板の配線導体とパッケージ用絶縁基板との間に電気抵抗変化は全く見られず、極めて安定で良好な電気的接続状態を維持できた。
【００６６】
【発明の効果】
本発明におけるパッケージを熱膨張係数が大きいプリント基板などの外部電気回路基板に実装した場合においても、両者の熱膨張係数の差に起因する応力発生を抑制し、パッケージと外部電気回路基板とを長期間にわたり正確、かつ強固に電気的接続させることが可能となる。しかも、半導体回路素子の大型化による多ピン化に十分対応できる信頼性の高いパッケージの実装構造を実現できる。
【図面の簡単な説明】
【図１】本発明におけるＢＧＡ型半導体素子収納用パッケージの実装構造を説明するための断面図である。
【図２】図１の要部拡大断面図である。
【図３】接続端子の他の実施例における要部拡大断面図である。
【図４】本発明におけるリードレスチップキャリア型の半導体素子収納用パッケージの実装構造を説明するための断面図である。
【符号の説明】
１・・・絶縁基板
１ａ・・凹部
２・・・蓋体
３・・・メタライズ配線層
３ａ・・接続パッド
４・・・接続端子
４ａ・・突出部
５・・・半導体素子
６・・・容器
８・・・配線導体
９・・・絶縁体
Ａ・・・ＢＧＡ型半導体素子収納用パッケージ
Ｂ・・・外部電気回路基板
Ｃ・・・ＬＣＣ型半導体素子収納用パッケージ
【発明の属する技術分野】
本発明は、パッケージと、パッケージの外部電気回路基板への実装構造に関するものである。
【０００２】
【従来技術】
従来、半導体素子、特にＬＳＩ（大規模集積回路素子）等の半導体集積回路素子を収容するための半導体素子収納用パッケージは、一般にアルミナセラミックス等の電気絶縁材料からなり、その上面中央部に半導体素子を収容するための凹所を有する絶縁基板と、前記絶縁基板の凹所周辺から導出されるタングステン、モリブデン等の高融点金属粉末から成る複数個のメタライズ配線層と、前記絶縁基板の下面あるいは側面に形成され、メタライズ配線層が電気的に接続される複数個の接続パッドと、所望により前記接続パッドにロウ付け取着された接続端子と、蓋体とから構成されており、絶縁基板の凹所底面に半導体素子を接着材を介して接着固定させ、半導体素子の各電極とメタライズ配線層とをボンディングワイヤを介して電気的に接続させるとともに絶縁基板上面に蓋体をガラス、樹脂等の封止材を介して接合させ、絶縁基板と蓋体とから成る容器内部に半導体素子を気密に封止することによって製品としての半導体素子収納用パッケージとなる。
【０００３】
また、かかる半導体素子収納用パッケージは、外部電気回路基板の配線導体と接続するには、半導体素子収納用パッケージの前記絶縁基板に設けられた接続端子と外部電気回路基板の配線導体とを半田等のロウ材により電気的に接続することができる。
【０００４】
一般に、半導体素子の集積度が高まるほど、半導体素子に形成される電極数も増大するが、これに伴いこれを収納する半導体収納用パッケージにおける端子数も増大することになる。ところが、電極数が増大するに伴いパッケージ自体の寸法を大きくするにも限界があり、より小型化を要求される以上、パッケージにおける端子の密度を高くすることが必要となる。
【０００５】
これまでのパッケージにおける端子の密度を高めるための構造としては、パッケージの下面に接続端子としてコバールなどの金属ピンを接続したピングリッドアレイ（ＰＧＡ）が最も一般的であるが、最近では、パッケージの４つの側面に導出されたメタライズ配線層にガルウイング状（Ｌ字状）の金属ピンが接続されたタイプのクワッドフラットパッケージ（ＱＦＰ）、パッケージの４つの側面に電極パッドを備えリードピンがないリードレスチップキャリア（ＬＣＣ）、さらに接続端子を半田からなる球状端子により構成したボールグリッドアレイ（ＢＧＡ）等があり、これらの中でもＢＧＡが最も高密度化が可能であると言われている。
【０００６】
このボールグリッドアレイ（ＢＧＡ）では、接続パッドに半田などのロウ材からなる球状あるいは柱状の端子をロウ付けした接続端子により構成し、この接続端子を外部電気回路基板の配線導体上に載置当接させ、しかる後、前記端子を約２５０〜４００℃の温度で加熱溶融し、球状端子を配線導体に接合させることによって外部電気回路基板上に実装することが行われている。このような実装構造により、半導体素子収納用パッケージの内部に収容されている半導体素子はその各電極がメタライズ配線層及び接続端子を介して外部電気回路基板に電気的に接続される。
【０００７】
また、半導体素子収納用パッケージにおける絶縁基板としては、その用途に応じてアルミナ、ムライト、ガラス−セラミックスなどの焼結体からなる絶縁材料が主として用いられている。
【０００８】
一方、外部電気回路基板としては、主としてガラス−エポキシ複合材料からなる絶縁体の表面にＣｕ、Ａｇ、Ａｕなどからなる配線導体が被着形成されたものが用いられている。
【０００９】
【発明が解決しようとする課題】
これらのパッケージにおける絶縁基板として使用されているアルミナ、ムライトなどのセラミックスは、２００ＭＰａ以上の高強度を有し、しかもメタライズ配線層などとの多層化技術として信頼性の高いことで有用ではあるが、その熱膨張係数は約４０〜７０×１０-7／℃程度であるのに対して、パッケージが実装される外部電気回路基板として最も多用されているガラス−エポキシなどからなるプリント基板の熱膨張係数は１２０〜１８０×１０-7／℃と非常に大きい。
【００１０】
そのため、半導体素子収納用パッケージの内部に半導体集積回路素子を収容し、しかる後、プリント基板などの外部電気回路基板に実装した場合、半導体集積回路素子の作動時に発する熱が絶縁基板と外部電気回路基板の両方に繰り返し印加されると前記絶縁基板と外部電気回路基板との間に両者の熱膨張係数の相違に起因する大きな熱応力が発生する。この熱応力は、パッケージにおける端子数が３００以下の比較的少ない場合には、大きな影響はないが、端子数が３００を超え、パッケージそのものが大型化するに従い、その影響が増大する傾向にある。
【００１１】
即ち、パッケージの作動および停止の繰り返しにより熱応力が繰り返し印加されると、この熱応力が絶縁基板下面の接続パッドの外周部、及び外部電気回路基板の配線導体と端子との接合界面に作用し、その結果、接続パッドが絶縁基板より剥離したり、端子が配線導体より剥離したりし、半導体素子収納用パッケージの接続端子を外部電気回路基板の配線導体に長期にわたり安定に電気的接続させることができないという欠点を有していた。
【００１２】
従って、本発明は、上記欠点を解消すべく、半導体素子などの素子を搭載したパッケージをガラス−エポキシ樹脂等の高熱膨張の絶縁体からなる外部電気回路基板に対して、強固に且つ長期にわたり安定した接続状態を維持できる高信頼性のパッケージと、その実装構造を提供することを目的とするものである。
【００１３】
【課題を解決するための手段】
本発明のパッケージは、セラミック絶縁基板と、該絶縁基板下面または側面に形成された接続パッドと、絶縁基板上面に搭載された素子と前記接続パッドとを接続するために前記絶縁基板の表面あるいは内部に配設されたメタライズ配線層とを具備し、前記接続パッドをロウ材によって接合することによって外部電気回路基板に実装されるパッケージにおいて、前記絶縁基板が４０〜４００℃の温度範囲における熱膨張係数が８０〜１８０×１０-7／℃のセラミック焼結体からなり、前記素子が前記絶縁基板に可撓性材料によって接着されていることを特徴とするものである。
【００１４】
また、本発明のパッケージの実装構造は、４０〜４００℃における熱膨張係数が１２０〜１６０×１０ −７ ／℃の絶縁体の表面に配線導体が被着形成された外部電気回路基板上に、上記のパッケージの前記接続パッドを前記配線導体にロウ材を介して接合することによって実装してなることを特徴とするものである。
【００１５】
なお、上記パッケージおよびその実装構造においては、前記パッケージにおける接続パッドに、ロウ材からなる接続端子が取着されていたり、前記接続パッドに高融点材料の球状もしくは柱状端子からなる接続端子が低融点のロウ材によってロウ付けされていることが望ましい。
【００１６】
また、前記セラミック焼結体としては、ＳｉＯ2およびＡｌ2Ｏ3を主体とする焼結体であって、焼結体中に少なくともクリストバライト結晶および／またはムライト結晶相が析出してなる焼結体、あるいはガラス相と、４０〜４００℃の温度範囲における熱膨張係数が６０×１０-7／℃以上の金属酸化物からなる結晶相が含まれている焼結体であることが望ましい。
【００１７】
【作用】
本発明では、ガラス−エポキシ基板などのプリント基板からなる外部電気回路基板に対して実装されるパッケージにおける絶縁基板として４０〜４００℃の温度範囲における熱膨張係数が８０〜１８０×１０-7／℃のセラミック焼結体を用いることにより、絶縁基板と外部電気回路基板との間の熱膨張係数の差が小さくなり、その結果、絶縁基板と外部電気回路基板の熱膨張係数の相違に起因する熱応力によってパッケージと外部電気回路基板とが接続不良を起こすことがなく、これによってもパッケージに搭載された素子と外部電気回路基板とを長期間にわたり正確に且つ強固に電気的接続させることが可能となる。
【００１８】
また、絶縁基板として、ＳｉＯ2およびＡｌ2Ｏ3を主体とするセラミック焼結体であって、焼結体中に少なくともクリストバライト結晶および／またはムライト結晶相が析出してなる焼結体、あるいはガラス相と、４０〜４００℃の温度範囲における熱膨張係数が６０×１０-7／℃以上の金属酸化物からなる結晶相を含むセラミック焼結体を用いることにより、ガラス相組成や前述の結晶相の析出量を制御することにより、熱膨張係数を８０〜１８０×１０-7／℃の範囲で容易に制御することができる。
【００１９】
さらに、パッケージにおいて、素子と絶縁基板とを可撓性材料によって接着することによって、素子と絶縁基板との間に大きな熱膨張差があってもそれを緩衝できるために、素子が剥離するのを防止することができる。
【００２０】
【発明の実施の形態】
以下、本発明を一実施例を示す添付図面に基づき詳細に説明する。図１及び図３は本発明におけるＢＧＡ型半導体素子収納用パッケージの実装構造の一実施例を示し、Ａは半導体素子収納用パッケージ、Ｂは外部電気回路基板である。
【００２１】
半導体素子収納用パッケージＡは、絶縁基板１と、蓋体２と、メタライズ配線層３と、接続端子４およびパッケージの内部に収納される半導体素子５により構成され、絶縁基板１及び蓋体２は半導体素子５を内部に気密に収容するための容器６を構成する。つまり、絶縁基板１は上面中央部に半導体素子５が載置収容される凹部１ａが設けてあり、凹部１ａ底面には半導体素子５は可撓性接着材を介して接着固定される。
【００２２】
また、絶縁基板１には半導体素子５が載置収容される凹部１ａの周辺から下面にかけて複数個のメタライズ配線層３が被着形成されており、更に絶縁基板１の下面には図２に示すように多数の凹部１ｂが設けられており、凹部１ｂの底面にはメタライズ配線層３と電気的に接続された接続パッド３ａが被着形成されている。この接続パッド３ａの表面には半田（錫−鉛合金）などのロウ材から成る突起状端子４が外部電気回路基板への接続端子４として取着されている。この突起状端子４の取付方法としては、球状もしくは柱状のロウ材を接続パッド３ａに並べる方法と、スクリーン印刷法によりロウ材を接続パッド３ａ上に印刷する方法がある。
【００２３】
この接続パッド３ａに取着されている接続端子４は絶縁基板１の下面に突出部４ａを有しており、半導体素子５の各電極が接続されている接続パッド３ａを外部電気回路基板Ｂの配線導体８に接続させるとともに半導体素子収納用パッケージＡを外部電気回路基板Ｂ上に実装させる作用を為す。
【００２４】
なお、接続パッド３ａと電気的に接続されたメタライズ配線層３は、半導体素子５の各電極とボンディングワイヤ７を介して電気的に接続されることにより、半導体素子５の電極は、接続パッド３ａと電気的に接続されることになる。なお、外部電気回路基板Ｂは、絶縁体９の表面に配線導体８が形成されている。
【００２５】
一方、外部電気回路基板Ｂは、絶縁体９と配線導体８により構成されており、絶縁体９が少なくとも有機樹脂を含む材料からなるプリント基板からなる。具体的には、ガラス−エポキシ系複合材料などのような４０〜４００℃における熱膨張係数が１２０〜１６０×１０-7／℃の絶縁材料からなる。また、この回路基板Ｂの表面に形成される配線導体８は、絶縁体９との線熱膨張係数の整合性と、良電気伝導性の点で通常Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｄ−Ｓｎなどの金属導体からなる。なお、本発明における熱膨張係数は、すべて線熱膨張係数を意味する。
【００２６】
半導体素子収納用パッケージＡを外部電気回路基板Ｂに実装するには、パッケージＡの絶縁基板１下面の接続パッド３ａに取着されている半田から成る突起状端子４を外部電気回路基板Ｂの配線導体８上に載置当接させ、しかる後、約２５０〜４００℃の温度で加熱することにより、半田などのロウ材からなる突起状端子４自体が溶融し、端子４を配線導体８に接合させることによって外部電気回路基板Ｂ上に実装される。この時、配線導体８の表面には突起状端子４とのロウ材による接続を容易に行うためにロウ材が被着形成されていることが望ましい。
【００２７】
また、他の例として、図３に示すように前記接続端子４として、接続パッド３ａに対して高融点材料からなる球状端子１０を低融点ロウ材１１によりロウ付けしたものが適用できる。この高融点材料は、ロウ付けに使用される低融点ロウ材１１よりも高融点であることが必要で、ロウ付け用ロウ材が例えばＰｂ４０重量％−Ｓｎ６０重量％の低融点の半田からなる場合、球状端子１０は例えばＰｂ９０重量％−Ｓｎ１０重量％の高融点半田や、Ｃｕ、Ａｇ、Ｎｉ、Ａｌ、Ａｕ、Ｐｔ、Ｆｅなどの金属により構成される。
【００２８】
かかる構成においてはパッケージＡの絶縁基板１下面の接続パッド３ａに取着されている球状端子１０を外部電気回路基板Ｂの配線導体８上に載置当接させ、しかる後、球状端子１０を半田などのロウ材１２により配線導体８に接着させて外部電気回路基板Ｂ上に実装することができる。また、低融点のロウ材としてＡｕ−Ｓｎ合金を用いて接続端子を外部電気回路基板に接続してもよく、さらに上記球状端子に代わりに柱状の端子を用いてもよい。
【００２９】
次に、図４にリードレスチップキャリア（ＬＣＣ）型パッケージＣの外部伝回路基板Ｂへの実装構造について説明する。なお、図４において、図１と同一部材については同一の符号を付与した。図４におけるパッケージＣでは、半導体素子の電極と個々に接続されたメタライズ配線層３が絶縁基板１の４の側面に導出され、側面に導出されたメタライズ配線層３が接続パッドを兼ねた接続端子４を構成している。また、このパッケージＣによれば、電磁波障害を防止するために、半導体素子５を収納する凹部１ａにエポキシ樹脂等が充填され、また凹部は導電性樹脂からなる蓋体１３により密閉されている。また、パッケージＣの底面にはアースのための導電層１４が形成されている。
【００３０】
このパッケージＣを外部電気回路基板Ｂに実装するには、パッケージＣの絶縁基板１側面の接続端子４を外部電気回路基板Ｂの配線導体８上に載置当接させてロウ材等により電気的に接続する。この時、接続端子４は配線導体８の表面にはロウ材による接続を容易に行うためでそれぞれロウ材が被着されていることが望ましい。
【００３１】
本発明によれば、このような外部電気回路基板Ｂの表面に実装される半導体素子収納用パッケージとして、その絶縁基板１が、セラミック焼結体からなり、且つ４０〜４００℃の温度範囲における熱膨張係数が８０〜１８０×１０-7／℃、特に９０〜１４０×１０-7／℃であることが重要である。これは、前述した外部電気回路基板Ｂとの熱膨張係数差により熱応力の発生を緩和し、外部電気回路基板ＢとパッケージＡ，Ｃとの電気的接続状態を長期にわたり良好な状態に維持するために重要であり、この熱膨張係数が８０×１０-7／℃より小さいか、あるいは１８０×１０-7／℃より大きいと、いずれも熱膨張差に起因する熱応力が大きくなり、外部電気回路基板ＢとパッケージＡ，Ｃとの電気的接続状態が悪化することを防止することができない。
【００３２】
なお、絶縁基板１の熱膨張係数が８０〜１８０×１０-7／℃と大きくなるに伴い、Ｓｉを基板とする半導体素子５との熱膨張差が逆に大きくなってしまう場合がある。そのため、本発明によれば、半導体素子５の絶縁基板１への接着材として熱膨張差を緩衝可能な可撓性の材料、例えば、エポキシ系、ポリイミド系などの有機系接着材や、場合によってはこれにＡｇなどの金属を配合した接着材を用いることによって、半導体素子５が熱膨張差により剥離しないようにすることができる。
【００３３】
高熱膨張係数を有するセラミック焼結体としては、例えば、Ａｌ2Ｏ3−ＳｉＯ2系焼結体であり、焼結体中にα−クリストバライト結晶相および／またはムライト結晶相を含むものが挙げられる。α−クリストバライト自体が１２５〜５８０×１０-7／℃の高い熱膨張係数を有することから、このα−クリストバライトを適量含有せしめることにより絶縁基板としての熱膨張係数を高めることができる。また、ムライト結晶相は熱膨張係数は４．５×１０-7／℃と低いが、その他の成分として高融点のシリカガラスを含有せしめることにより焼結体全体として高熱膨張化することができる。
【００３４】
上記の焼結体中にα−クリストバライト結晶相および／またはムライト結晶相を含む焼結体を作製する方法としては、特願平６−３２７３０１号に記載されるように、出発原料としてＡｌ2Ｏ3粉末と、ＳｉＯ2粉末と、周期律表第２ａ族、第３ａ族のうちの少なくとも１種の金属の化合物を０．５重量％以上、ムライト粉末を０．５重量％以上含み、全体組成におけるＡｌの酸化物換算量／Ｓｉの酸化物換算量の重量比率が０．７２以上、１未満の範囲となる組成物、あるいは、ＳｉＯ2粉末もしくはＳｉＯ2粉末とＡｌ2Ｏ3粉末と、周期律表第２ａ族、第３ａ族のうちの少なくとも１種の金属の化合物を０．５重量％以上、ムライト粉末を１０重量％以上含み、全体組成におけるＡｌの酸化物換算量／Ｓｉの酸化物換算量の重量比率が０．６以上、１未満の範囲となる組成物を用いて、１６００℃以下の温度で焼成するとクリストバライト結晶を析出させることができる。
【００３５】
また、１６００℃を越える温度で焼成すると、ムライト結晶相が析出するとともに、高熱膨張のＳｉＯ2主成分のいわゆるＳｉＯ2ガラスが生成されるために高熱膨張化を実現できる。
【００３６】
また、他の焼結体としては、いわゆるガラス質焼結体あるいはガラス−セラミック焼結体が挙げられ、ガラス形成成分として、それ自体高熱膨張を有する化合物を添加して焼結体中の結晶相として高熱膨張係数を有する結晶相を析出させて熱膨張係数を制御することができる。これら焼結体の組成としては、ＳｉＯ2を必須成分として、その他の成分がＬｉ、Ｎａ、Ｋなどのアルカリ金属、Ｃａ、Ｂａ、Ｓｒ、Ｍｇなどのアルカリ土類金属、Ａｌ、Ｚｎ、Ｐｂ、Ｔｉ、Ｚｒ、ＰおよびＢの群から選ばれる少なくとも１種以上の組み合わせからなり、かかる焼結体中に高熱膨張を有する結晶相、具体的には４０〜４００℃における熱膨張係数が６０×１０-7／℃以上の結晶相として、クリストバライト（ＳｉＯ2）、クォーツ（ＳｉＯ2）、トリジマイト（ＳｉＯ2）、フォルステライト（２ＭｇＯ・ＳｉＯ2）、スピネル（ＭｇＯ・Ａｌ2Ｏ3）、ウォラストナイト（ＣａＯ・ＳｉＯ2）、モンティセラナイト（ＣａＯ・ＭｇＯ・ＳｉＯ2）、ネフェリン（Ｎａ2Ｏ・Ａｌ2Ｏ3・ＳｉＯ2）、リチウムシリケート（Ｌｉ2Ｏ・ＳｉＯ2）、ジオプサイド（ＣａＯ・ＭｇＯ・２ＳｉＯ2）、メルビナイト（３ＣａＯ・ＭｇＯ・２ＳｉＯ2）、アケルマイト（２ＣａＯ・ＭｇＯ・２ＳｉＯ2）、マグネシア（ＭｇＯ）、アルミナ（Ａｌ2Ｏ3）、カーネギナイト（Ｎａ2Ｏ・Ａｌ2Ｏ3・２ＳｉＯ2）、エンスタタイト（ＭｇＯ・ＳｉＯ2）、ホウ酸マグネシウム（２ＭｇＯ・Ｂ2Ｏ3）、セルシアン（ＢａＯ・Ａｌ2Ｏ3・２ＳｉＯ2）、Ｂ2Ｏ3・２ＭｇＯ・２ＳｉＯ2の群から選ばれる少なくとも１種以上が析出した焼結体が挙げられる。特に８０×１０-7／℃以上の結晶相が良い。
【００３７】
また、パッケージＡ，Ｃの絶縁基板１内に配設されたメタライズ配線層３としては、Ｗ，Ｍｏなどの高融点金属の他、Ｃｕ、Ａｇ、Ｎｉ、Ｐｄ、Ａｕのうちの１種以上により構成することができる。
【００３８】
このようなパッケージＡ，Ｃを製造する方法としては、絶縁基板１を構成するための原料粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して泥漿物を作るとともに該泥漿物をドクターブレード法やカレンダーロール法を採用することによってグリーンシート（生シート）と作製する。そして、メタライズ配線層３及び接続パッド３ａとして、適当な金属粉末に有機バインダー、可塑剤、溶剤を添加混合して得た金属ペーストを前記グリーンシートに周知のスクリーン印刷法により所定パターンに印刷塗布する。また、場合によっては、前記グリーンシートに適当な打ち抜き加工してスルーホールを形成し、このホール内にもメタライズペーストを充填する。そしてこれらのグリーンシートを複数枚積層し、グリーンシートとメタライズ配線層３および接続パッド３ａとを同時に焼成することにより多層構造のパッケージを得ることができる。
【００３９】
このように同時焼成する場合、用いるメタライズ配線層の種類により絶縁基板の材質を同時に焼成できるように制御することが必要である。例えば、メタライズ配線層をＷ、Ｍｏ等の高融点金属により構成する場合には、絶縁基板としても１４００〜１７００℃の高温で焼成されるような、例えばＡｌ2Ｏ3−ＳｉＯ2、Ａｌ2Ｏ3−ＭｇＯ、Ａｌ2Ｏ3−ＳｉＯ2−ＭｇＯの組成物がよい。また、メタライズ配線層をＣｕ、Ａｇ、Ｎｉなどにより構成する場合には、８５０〜１３００℃の低温で焼成できるような、例えばＳｉＯ2−ＭｇＯ、ＳｉＯ2−Ａｌ2Ｏ3−Ｎａ2Ｏ、ＳｉＯ2−ＭｇＯ−ＣａＯ、ＳｉＯ2−Ａｌ2Ｏ3−Ｌｉ2Ｏ、ＳｉＯ2−ＭｇＯ−Ｌｉ2Ｏ、ＳｉＯ2−ＺｎＯ−Ｌｉ2Ｏ、ＳｉＯ2−ＭｇＯ−ＢａＯ、ＳｉＯ2−ＢａＯ−Ａｌ2Ｏ3−Ｂ2Ｏ3、ＳｉＯ2−Ｎａ2Ｏ−Ｐ2Ｏ5−ＣａＯ、ＳｉＯ2−Ｎａ2Ｏ−Ａｌ2Ｏ3−Ｐ2Ｏ5−ＺｎＯ、ＳｉＯ2−ＢａＯ−Ａｌ2Ｏ3−ＭｇＯ−ＴｉＯ2−ＺｒＯ2、ＳｉＯ2−Ａｌ2Ｏ3−ＢａＯ−Ｎａ2Ｏ等の組成物が望ましい。
【００４０】
【実施例】
以下、本発明をさらに具体的な例で説明する。
実施例１
全原料中におけるＡｌ2Ｏ3／ＳｉＯ2の重量比率が０．４以上１以下の混合粉末（Ａｌ2Ｏ3の平均結晶粒径０．６μｍ、ＳｉＯ2の平均結晶粒径０．８μｍ）、ＣａＣＯ3・ＭｇＣＯ3粉末（平均結晶粒径１．５μｍ）、Ｙ2Ｏ3粉末にムライト粉末（平均結晶粒径１．０μｍ）を、成形体組成が表１に示す割合となるように秤量混合し、１軸プレス成形法により３．５×３．５×１５ｍｍの形状に成形した後、大気中で表１に示すような焼成温度条件で焼成した。尚、ＣａＣＯ3、ＭｇＣＯ3粉末は、ＣａＯ，ＭｇＯに変化したものとして表した。
【００４１】
（焼結体の特性評価）
次に、上記のようにして得られた焼結体に対して結晶相をＸ線回折測定により同定した。さらに４０〜４００℃の熱膨張率を測定し表１に示した。また、焼結体を直径６０ｍｍ、厚さ２ｍｍに加工し、ＪＩＳＣ２１４１の手法で比誘電率を求めた。測定はＱメータ（Ｙ．Ｈ．Ｐ４２８４Ａ）を用いて行い、１ＭＨｚ，１．０Ｖｒｓｍの条件で２５℃における静電容量を測定し、この静電容量から２５℃における比誘電率を測定した。この結果を表１に示した。
【００４２】
（実装時の熱サイクル試験）次に、表１における各原料組成物を用いて、溶媒としてトルエン＋ＩＰＡ、バインダーとしてアクリル樹脂、可塑剤としてＤＢＰを用いてドクターブレード法により厚み５００μｍのグリーンシートを作製した。
【００４３】
このグリーンシートの表面にＷメタライズペーストをスクリーン印刷法に基づきメタライズ配線層を塗布した。また、グリーンシートの所定箇所にスルーホールを形成しスルーホール内が最終的に基板の下面に露出するように形成し、そのスルーホール内にもＷメタライズペーストを充填した。そして、メタライズペーストが塗布されたグリーンシートをスルーホールの位置合わせを行いながら６枚積層し圧着した。
【００４４】
この積層体を表１の各焼成温度で１６００℃の雰囲気中でメタライズ配線層と絶縁基板とを同時に焼成しパッケージ用の配線基板を作製した。
【００４５】
次に、配線基板の下面にスルーホールに接続する箇所に凹部を形成しタングステンからなる接続パッドを作製し、Ｎｉメッキ後、Ａｕメッキを施した。
【００４６】
そして、その接続パッドに図１に示すように半田（錫１０％−鉛９０％）からなる球状端子を取着した。なお、球状端子は、１ｃｍ2当たり２５端子の密度で配線基板の下面全体に形成した。
【００４７】
一方、ガラス−エポキシ基板からなる４０〜８００℃における熱膨張係数が１３０×１０-7／℃の絶縁体の表面に銅箔からなる配線導体が形成されたプリント基板を準備した。
【００４８】
そして、上記のパッケージ用絶縁基板をプリント基板の上の配線導体とパッケージ用絶縁基板の球状端子が接続されるように位置合わせし、これをＮ2の雰囲気中で２６０℃で３分間熱処理しパッケージ用絶縁基板をプリント基板表面に実装した。この熱処理によりパッケージ用絶縁基板の球状端子が溶けてプリント基板の配線導体と電気的に接続されたことを確認した。
【００４９】
次に、上記のようにしてパッケージ用絶縁基板をプリント基板表面に実装したものを大気の雰囲気にて−４０℃と１２５℃に制御された恒温槽に試験サンプルを１５分／１５分の保持を１サイクルとして最高１０００サイクル繰り返した。
【００５０】
そして、各サイクル毎にプリント基板の配線導体とパッケージ用絶縁基板との電気抵抗を測定し電気抵抗に変化が現れるまでのサイクル数を表１に示した。
【００５１】
【表１】
表１の結果から明らかなように、結晶相としてクリストバライト結晶相が析出し熱膨張係数が８０〜１８０×１０-7／℃のセラミックスを絶縁基板として作製したパッケージ用絶縁基板では、昇降温１０００サイクル後もプリント基板の配線導体とパッケージ用絶縁基板との間に電気抵抗変化は全く見られなかった。
【００５３】
これに対して、従来の熱膨張係数が８０×１０-7／℃未満のＡｌ2Ｏ3系焼結体を用いた試料Ｎｏ．１３では、１００サイクルで電気抵抗が高くなり、接続不良が生じた。また、熱膨張係数が１８０×１０-7／℃を超える試料Ｎｏ．１、２においても５００サイクル以下で接続不良が生じた。
【００５４】
実施例２
原料として、ＢａＣＯ3、ＳｉＯ2、Ｂ2Ｏ3、ＭｇＯ、ＺｒＯ2、Ｌｉ2Ｏ、ＣａＣＯ3等を用いて、表２の組成になるように秤量混合した。この混合物を８５０〜９５０℃で仮焼し、粉砕後、有機バインダーを添加して十分に混合した後、１軸プレス法により３．５×３．５×１５ｍｍの形状の成形体を作製し、この成形体を大気の雰囲気中で９００〜１１００℃で焼成して焼結体を作製した。
【００５５】
次に、上記のようにして得られた焼結体に対して結晶相をＸ線回折測定により同定した。さらに４０〜４００℃の熱膨張係数を測定し表３に示した。また、焼結体を直径６０ｍｍ、厚さ２ｍｍに加工し、ＪＩＳＣ２１４１の手法で比誘電率を求めた。測定はＱメータ（Ｙ．Ｈ．Ｐ４２８４Ａ）を用いて行い、１ＭＨｚ，１．０Ｖｒｓｍの条件で２５℃における静電容量を測定し、この静電容量から２５℃における比誘電率を測定した。この結果を表３に示した。
【００５６】
（実装時の熱サイクル試験）次に、表２における各原料組成物を用いて、溶媒としてトルエン＋ＩＰＡ、バインダーとしてアクリル樹脂、可塑剤としてＤＢＰを用いてドクターブレード法により厚み５００μｍのグリーンシートを作製した。
【００５７】
このグリーンシートの表面にＣｕメタライズペーストをスクリーン印刷法に基づきメタライズ配線層を塗布した。また、グリーンシートの所定箇所にスルーホールを形成しスルーホール内が最終的に基板の下面に露出するように形成し、そのスルーホール内にもＣｕメタライズペーストを充填した。そして、メタライズペーストが塗布されたグリーンシートをスルーホールの位置合わせを行いながら６枚積層し圧着した。
【００５８】
この積層体を表２の各焼成温度（℃）で脱バインダ工程：Ｎ2＋Ｈ2Ｏ、本焼成：Ｎ2の雰囲気中でメタライズ配線層と絶縁基板とを同時に焼成しパッケージ用の配線基板を作製した。
【００５９】
次に、実施例１と同様に配線基板の下面にスルーホールに接続する箇所に凹部を形成しＣｕメタライズからなる接続パッドを作製した。そして、その接続パッドに図１に示すように半田（錫３０〜１０％−鉛７０〜９０％）からなる接続端子を取着した。なお、接続端子は、１ｃｍ2当たり３０端子の密度で配線基板の下面全体に形成した。
【００６０】
一方、ガラス−エポキシ基板からなる４０〜８００℃における熱膨張係数が１３０×１０-7／℃の絶縁体の表面に銅箔からなる配線導体が形成されたプリント基板を準備した。
【００６１】
そして、上記のパッケージ用絶縁基板をプリント基板の上の配線導体とパッケージ用絶縁基板の接続端子が接続されるように位置合わせし、これをＮ2の雰囲気中で２６０℃で３分間熱処理しパッケージ用絶縁基板をプリント基板表面に実装した。この熱処理によりパッケージ用絶縁基板の半田からなる接続端子が溶けてプリント基板の配線導体と電気的に接続されたことを確認した。
【００６２】
次に、上記のようにしてパッケージ用絶縁基板をプリント基板表面に実装したものを大気の雰囲気にて−４０℃と１２５℃の各温度に制御した恒温槽に試験サンプルを１５分／１５分の保持を１サイクルとして最高１０００サイクル繰り返した。そして、各サイクル毎にプリント基板の配線導体とパッケージ用絶縁基板との電気抵抗を測定し電気抵抗に変化が現れるまでのサイクル数を表３に示した。
【００６３】
【表２】
【表３】
表２、３の結果から明らかなように、熱膨張係数が８０〜１８０×１０-7／℃のガラスセラミックスを絶縁基板として作製したパッケージ用絶縁基板では、昇降温１０００サイクル後もプリント基板の配線導体とパッケージ用絶縁基板との間に電気抵抗変化は全く見られず、極めて安定で良好な電気的接続状態を維持できた。
【００６６】
【発明の効果】
本発明におけるパッケージを熱膨張係数が大きいプリント基板などの外部電気回路基板に実装した場合においても、両者の熱膨張係数の差に起因する応力発生を抑制し、パッケージと外部電気回路基板とを長期間にわたり正確、かつ強固に電気的接続させることが可能となる。しかも、半導体回路素子の大型化による多ピン化に十分対応できる信頼性の高いパッケージの実装構造を実現できる。
【図面の簡単な説明】
【図１】本発明におけるＢＧＡ型半導体素子収納用パッケージの実装構造を説明するための断面図である。
【図２】図１の要部拡大断面図である。
【図３】接続端子の他の実施例における要部拡大断面図である。
【図４】本発明におけるリードレスチップキャリア型の半導体素子収納用パッケージの実装構造を説明するための断面図である。
【符号の説明】
１・・・絶縁基板
１ａ・・凹部
２・・・蓋体
３・・・メタライズ配線層
３ａ・・接続パッド
４・・・接続端子
４ａ・・突出部
５・・・半導体素子
６・・・容器
８・・・配線導体
９・・・絶縁体
Ａ・・・ＢＧＡ型半導体素子収納用パッケージ
Ｂ・・・外部電気回路基板
Ｃ・・・ＬＣＣ型半導体素子収納用パッケージ
Claims (7)
- セラミック絶縁基板と、該絶縁基板下面または側面に形成された接続パッドと、絶縁基板上面に搭載された素子と前記接続パッドとを接続するために前記絶縁基板の表面あるいは内部に配設されたメタライズ配線層とを具備し、前記接続パッドをロウ材によって接合することによって外部電気回路基板に実装されるパッケージにおいて、前記絶縁基板が４０〜４００℃の温度範囲における熱膨張係数が８０〜１８０×１０−７／℃のセラミック焼結体からなり、前記素子が前記絶縁基板に可撓性接着材によって接着されていることを特徴とするパッケージ。
- 前記接続パッドにロウ材からなる接続端子が取着されている請求項１記載のパッケージ。
- 前記接続パッドに高融点材料の球状もしくは柱状端子からなる接続端子が低融点のロウ材によってロウ付けされてなる請求項１または請求項２記載のパッケージ。
- 前記セラミック焼結体が、ＳｉＯ２およびＡｌ２Ｏ３を主体とする焼結体であって、該焼結体中に少なくともクリストバライト結晶および／またはムライト結晶相が析出してなる請求項１乃至請求項３のいずれか記載のパッケージ。
- 前記セラミック焼結体が、ガラス相と、４０〜４００℃の温度範囲における熱膨張係数が６０×１０−７／℃以上の金属酸化物からなる結晶相を含む請求項１乃至請求項３のいずれか記載のパッケージ。
- 前記可撓性接着材が、有機系接着材、あるいはこれに金属を配合した接着材である請求項１乃至請求項５のいずれか記載のパッケージ。
- ４０〜４００℃における熱膨張係数が１２０〜１６０×１０ −７ ／℃の絶縁体の表面に配線導体が被着形成された外部電気回路基板上に、請求項１乃至請求項６のいずれか記載のパッケージの接続パッドを前記配線導体にロウ材を介して接合することによって実装してなることを特徴とするパッケージの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001249503A JP3677468B2 (ja) | 1995-02-09 | 2001-08-20 | パッケージおよびその実装構造 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-21653 | 1995-02-09 | ||
| JP2165395 | 1995-02-09 | ||
| JP2001249503A JP3677468B2 (ja) | 1995-02-09 | 2001-08-20 | パッケージおよびその実装構造 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19520795A Division JP3297567B2 (ja) | 1995-02-09 | 1995-07-31 | 半導体素子収納用パッケージおよびその実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057248A JP2002057248A (ja) | 2002-02-22 |
| JP3677468B2 true JP3677468B2 (ja) | 2005-08-03 |
Family
ID=26358749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001249503A Expired - Fee Related JP3677468B2 (ja) | 1995-02-09 | 2001-08-20 | パッケージおよびその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3677468B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59107596A (ja) * | 1982-12-13 | 1984-06-21 | 株式会社日立製作所 | セラミツク多層配線回路板 |
| JPH02105430A (ja) * | 1988-10-13 | 1990-04-18 | Nec Corp | 半導体装置 |
| JP2822846B2 (ja) * | 1992-10-29 | 1998-11-11 | 関西日本電気株式会社 | ガラス−セラミック複合体を用いた水晶振動子用フラットパッケージおよびこれを用いた水晶振動子 |
| JPH06184278A (ja) * | 1992-12-18 | 1994-07-05 | Sumitomo Bakelite Co Ltd | 半導体用導電性樹脂ペースト |
| JPH06260566A (ja) * | 1993-03-04 | 1994-09-16 | Sony Corp | ランドグリッドアレイパッケージ及びその作製方法、並びに半導体パッケージ |
| JPH06322350A (ja) * | 1993-03-17 | 1994-11-22 | Fujitsu Ltd | 導電性接着剤及びその製造方法並びに半導体チップの接着方法 |
| JP3291368B2 (ja) * | 1993-07-06 | 2002-06-10 | シチズン時計株式会社 | ボールグリッドアレイ型半導体パッケージの構造 |
-
2001
- 2001-08-20 JP JP2001249503A patent/JP3677468B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002057248A (ja) | 2002-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3426926B2 (ja) | 配線基板およびその実装構造 | |
| JP3346693B2 (ja) | ガラス−セラミック焼結体およびそれを用いた配線基板 | |
| JP3297567B2 (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
| JP3677468B2 (ja) | パッケージおよびその実装構造 | |
| JP3347583B2 (ja) | 配線基板の実装構造 | |
| JP3699571B2 (ja) | 配線基板およびその実装構造 | |
| JP3339999B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3323043B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP2002324876A (ja) | 配線基板およびその実装構造 | |
| JP3732923B2 (ja) | 配線基板 | |
| JP3323074B2 (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 | |
| JP3740225B2 (ja) | 配線基板の実装構造 | |
| JP3719834B2 (ja) | 低温焼成セラミックス | |
| JP3193275B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3420447B2 (ja) | 配線基板の実装構造 | |
| JP3314131B2 (ja) | 配線基板 | |
| JP3210837B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3210844B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3305579B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
| JP2002100704A (ja) | パッケージおよびその実装構造 | |
| JP3748315B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
| JP3784221B2 (ja) | 配線基板およびその製造方法 | |
| JPH1117065A (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3450998B2 (ja) | 配線基板およびその実装構造 | |
| JPH10135370A (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050509 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |