JP3291368B2 - ボールグリッドアレイ型半導体パッケージの構造 - Google Patents
ボールグリッドアレイ型半導体パッケージの構造Info
- Publication number
- JP3291368B2 JP3291368B2 JP19166693A JP19166693A JP3291368B2 JP 3291368 B2 JP3291368 B2 JP 3291368B2 JP 19166693 A JP19166693 A JP 19166693A JP 19166693 A JP19166693 A JP 19166693A JP 3291368 B2 JP3291368 B2 JP 3291368B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- ball grid
- type semiconductor
- grid array
- array type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置のパッケージ
に関するもので、更に詳しくはワイヤーボンディング実
装したボールグリッドアレイ型半導体パッケージの構造
に関するものである。
に関するもので、更に詳しくはワイヤーボンディング実
装したボールグリッドアレイ型半導体パッケージの構造
に関するものである。
【０００２】
【従来の技術】近年、集積回路の発展はめざましく、生
産量の増加、価格の低下により使用される分野は、非常
に高い信頼度が要求される宇宙通信、超大型コンピュー
タはもとより、家庭電化製品に至るまで拡がっている。
産量の増加、価格の低下により使用される分野は、非常
に高い信頼度が要求される宇宙通信、超大型コンピュー
タはもとより、家庭電化製品に至るまで拡がっている。
【０００３】そこで、従来より集積回路を収容するパッ
ケージが備えるべき基本的条件として、内部素子をいろ
いろな外部条件から保護できること、内部で発生する熱
を効率よく発散させること、取扱が容易であること及び
パッケージそのものが安価であること、などである。
ケージが備えるべき基本的条件として、内部素子をいろ
いろな外部条件から保護できること、内部で発生する熱
を効率よく発散させること、取扱が容易であること及び
パッケージそのものが安価であること、などである。
【０００４】これらの条件を満足するように製造された
パッケージとして、従来からリード線を外部に引き出す
ものとして、いくつかのタイプがあるが、トランジスタ
・タイプ・パッケージはリード線の数が３〜１２本の回
路に限られ、リード線の配列が円形なのでプリント板の
配線の効率が悪い。また、フラット・タイプ・パッケー
ジはリード線の数は最高１４本で装置は小型化できる
が、熱放散が悪く、取扱いに少々難点がある。更に、イ
ンライン・タイプ・パッケージはリード線は１４本程度
であり、リードの強さもあるので自動挿入も可能である
が、前記他のパッケージより高価であった。
パッケージとして、従来からリード線を外部に引き出す
ものとして、いくつかのタイプがあるが、トランジスタ
・タイプ・パッケージはリード線の数が３〜１２本の回
路に限られ、リード線の配列が円形なのでプリント板の
配線の効率が悪い。また、フラット・タイプ・パッケー
ジはリード線の数は最高１４本で装置は小型化できる
が、熱放散が悪く、取扱いに少々難点がある。更に、イ
ンライン・タイプ・パッケージはリード線は１４本程度
であり、リードの強さもあるので自動挿入も可能である
が、前記他のパッケージより高価であった。
【０００５】従って、リード線を外部に引き出す上記タ
イプのパッケージでは、パッケージの実装面積を大きく
しない限り、リード線の数を多くするのに限度があっ
た。そこで、端子数を増加させて、しかも小型に実装す
るパッケージとして、一般に、パット・アレイ・キャリ
ア（ＰＡＣ）または、ボール・グリッド・アレイ（ＢＧ
Ａ）と称する半導体パッケージが開発された。
イプのパッケージでは、パッケージの実装面積を大きく
しない限り、リード線の数を多くするのに限度があっ
た。そこで、端子数を増加させて、しかも小型に実装す
るパッケージとして、一般に、パット・アレイ・キャリ
ア（ＰＡＣ）または、ボール・グリッド・アレイ（ＢＧ
Ａ）と称する半導体パッケージが開発された。
【０００６】先ず、上記ボール・グリッド・アレイ（Ｂ
ＧＡ）の半導体パッケージとして、米国特許第５，１５
３，３８５号に、ワイヤーボンディング実装し、トラン
スファーモールドされた半導体パッケージに関する技術
が開示されている。
ＧＡ）の半導体パッケージとして、米国特許第５，１５
３，３８５号に、ワイヤーボンディング実装し、トラン
スファーモールドされた半導体パッケージに関する技術
が開示されている。
【０００７】そこで、図３を用いて、上記米国特許第
５，１５３，３８５号に記載されているトランスファー
モールド半導体パッケージについてその概要を説明す
る。図３において、図３（ａ）は、半田バンプ形成前の
状態を示すボールグリッドアレイ型半導体パッケージの
断面図で、ガラスエポキシ樹脂等から作られたプリント
樹脂基板３０にはスルーホール３１が形成され、該スル
ーホール３１を含み、プリント樹脂基板３０の全表面に
金属メッキ層を施し、更に前記プリント樹脂基板３０の
上下面に感光性樹脂被膜を施し、パターン導体回路３２
やダイパターン３３を形成する。また更に、所定の部分
にソルダーレジスト処理を行い、レジスト膜３４を形成
することにより、前記プリント樹脂基板３０の下面側
に、マトリックス状に多数の同一形状の半田付け可能な
表面であるレジスト膜開口部、所謂パターンランド３５
を形成する。次に前記ダイパターン３３にＩＣチップ３
６を搭載して前記パターン導体回路３２とボンディング
ワイヤー３７で接続した後、該ＩＣチップ３６を熱硬化
性の封止樹脂３８でトランスファーモールドにより樹脂
封止することにより、前記ＩＣチップ３６の遮光と保護
を行う。更に前記プリント樹脂基板３０の上面側及び下
面側に形成されているパターン導体回路３２はスルーホ
ール３１を介して導通されている。
５，１５３，３８５号に記載されているトランスファー
モールド半導体パッケージについてその概要を説明す
る。図３において、図３（ａ）は、半田バンプ形成前の
状態を示すボールグリッドアレイ型半導体パッケージの
断面図で、ガラスエポキシ樹脂等から作られたプリント
樹脂基板３０にはスルーホール３１が形成され、該スル
ーホール３１を含み、プリント樹脂基板３０の全表面に
金属メッキ層を施し、更に前記プリント樹脂基板３０の
上下面に感光性樹脂被膜を施し、パターン導体回路３２
やダイパターン３３を形成する。また更に、所定の部分
にソルダーレジスト処理を行い、レジスト膜３４を形成
することにより、前記プリント樹脂基板３０の下面側
に、マトリックス状に多数の同一形状の半田付け可能な
表面であるレジスト膜開口部、所謂パターンランド３５
を形成する。次に前記ダイパターン３３にＩＣチップ３
６を搭載して前記パターン導体回路３２とボンディング
ワイヤー３７で接続した後、該ＩＣチップ３６を熱硬化
性の封止樹脂３８でトランスファーモールドにより樹脂
封止することにより、前記ＩＣチップ３６の遮光と保護
を行う。更に前記プリント樹脂基板３０の上面側及び下
面側に形成されているパターン導体回路３２はスルーホ
ール３１を介して導通されている。
【０００８】また、図３（ｂ）は、半田バンプ形成後の
状態を示すボールグリッドアレイ型半導体パッケージの
断面図、図３（ｃ）は完成したボールグリッドアレイ型
半導体パッケージの変形状態を示す断面図である。前記
プリント樹脂基板３０の下面側には、複数の半田付け可
能なパターンランド３５にそれぞれ同形の半田ボールを
供給し、加熱炉中で加熱することにより、マザーボード
４１との接続用の半田バンプ３９を形成することができ
る。以上によりボールグリッドアレイ型半導体パッケー
ジ４０が完成される。
状態を示すボールグリッドアレイ型半導体パッケージの
断面図、図３（ｃ）は完成したボールグリッドアレイ型
半導体パッケージの変形状態を示す断面図である。前記
プリント樹脂基板３０の下面側には、複数の半田付け可
能なパターンランド３５にそれぞれ同形の半田ボールを
供給し、加熱炉中で加熱することにより、マザーボード
４１との接続用の半田バンプ３９を形成することができ
る。以上によりボールグリッドアレイ型半導体パッケー
ジ４０が完成される。
【０００９】
【発明が解決しようとする課題】しかしながら、前述し
たボールグリッドアレイ型半導体パッケージには、次の
ような問題点がある。即ち、前記ボールグリッドアレイ
型半導体パッケージを構成するプリント樹脂基板に使用
されるガラスエポキシ樹脂とトランスファーモールドに
使用される熱硬化性樹脂とで、それぞれの樹脂の線膨張
係数は、ガラスエポキシ樹脂は１４×１０-6１／°Ｃ、
熱硬化性樹脂は１６×１０-6１／°Ｃと異なり、従っ
て、両者の収縮率が異なる。前記した如くガラスエポキ
シ樹脂と熱硬化性樹脂とでは、収縮率は熱硬化性樹脂の
方が大きいので、トランスファーモールド後は図３
（ｃ）に示すようにボールグリッドアレイ型半導体パッ
ケージは椀状に湾曲し、プリント樹脂基板の下面側に形
成した複数の半田バンプの先端は、外周部に向かって漸
次浮き量が大きくなり、マザーボードとの接触が阻害さ
れてマザーボードとの導通不良を生ずる致命的な問題が
あった。
たボールグリッドアレイ型半導体パッケージには、次の
ような問題点がある。即ち、前記ボールグリッドアレイ
型半導体パッケージを構成するプリント樹脂基板に使用
されるガラスエポキシ樹脂とトランスファーモールドに
使用される熱硬化性樹脂とで、それぞれの樹脂の線膨張
係数は、ガラスエポキシ樹脂は１４×１０-6１／°Ｃ、
熱硬化性樹脂は１６×１０-6１／°Ｃと異なり、従っ
て、両者の収縮率が異なる。前記した如くガラスエポキ
シ樹脂と熱硬化性樹脂とでは、収縮率は熱硬化性樹脂の
方が大きいので、トランスファーモールド後は図３
（ｃ）に示すようにボールグリッドアレイ型半導体パッ
ケージは椀状に湾曲し、プリント樹脂基板の下面側に形
成した複数の半田バンプの先端は、外周部に向かって漸
次浮き量が大きくなり、マザーボードとの接触が阻害さ
れてマザーボードとの導通不良を生ずる致命的な問題が
あった。
【００１０】本発明は上記従来の課題に鑑みなされたも
のであり、その目的は、マザーボードとの導通性のよい
ボールグリッドアレイ型半導体パッケージを安価に提供
するものである。
のであり、その目的は、マザーボードとの導通性のよい
ボールグリッドアレイ型半導体パッケージを安価に提供
するものである。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明におけるボールグリッドアレイ型半導体パッ
ケージの第一の構造は、プリント樹脂基板の上面側にＩ
Ｃチップをワイヤーボンディング実装し、該プリント樹
脂基板の下面側にマザーボード接続用の複数の半田バン
プを配設し、前記ＩＣチップをトランスファーモールド
により樹脂封止するボールグリッドアレイ型半導体パッ
ケージの構造において、前記プリント樹脂基板は前記下
面側に向かって凸状に湾曲しており、前記複数の半田バ
ンプは、その先端が略同一平面を成すように配設したこ
とを特徴とするものである。
に、本発明におけるボールグリッドアレイ型半導体パッ
ケージの第一の構造は、プリント樹脂基板の上面側にＩ
Ｃチップをワイヤーボンディング実装し、該プリント樹
脂基板の下面側にマザーボード接続用の複数の半田バン
プを配設し、前記ＩＣチップをトランスファーモールド
により樹脂封止するボールグリッドアレイ型半導体パッ
ケージの構造において、前記プリント樹脂基板は前記下
面側に向かって凸状に湾曲しており、前記複数の半田バ
ンプは、その先端が略同一平面を成すように配設したこ
とを特徴とするものである。
【００１２】本発明におけるボールグリッドアレイ型半
導体パッケージの第二の構造は、プリント樹脂基板の上
面側にＩＣチップをワイヤーボンディング実装し、該プ
リント樹脂基板の下面側に設けた複数のパターンランド
にはマザーボード接続用の半田バンプを配設し、前記Ｉ
Ｃチップをトランスファーモールドにより樹脂封止する
ボールグリッドアレイ型半導体パッケージの構造におい
て、前記プリント樹脂基板の下面側には、前記パターン
ランドを露呈するための開口部を有するレジスト膜を設
けており、前記半田バンプを形成するために前記複数の
パターンランドへ供給される半田ボールの供給量は同一
で、前記レジスト膜の前記開口部は、前記プリント樹脂
基板の中央部から外周部に向かって漸次小さくしたこと
を特徴とするものである。
導体パッケージの第二の構造は、プリント樹脂基板の上
面側にＩＣチップをワイヤーボンディング実装し、該プ
リント樹脂基板の下面側に設けた複数のパターンランド
にはマザーボード接続用の半田バンプを配設し、前記Ｉ
Ｃチップをトランスファーモールドにより樹脂封止する
ボールグリッドアレイ型半導体パッケージの構造におい
て、前記プリント樹脂基板の下面側には、前記パターン
ランドを露呈するための開口部を有するレジスト膜を設
けており、前記半田バンプを形成するために前記複数の
パターンランドへ供給される半田ボールの供給量は同一
で、前記レジスト膜の前記開口部は、前記プリント樹脂
基板の中央部から外周部に向かって漸次小さくしたこと
を特徴とするものである。
【００１３】本発明におけるボールグリッドアレイ型半
導体パッケージの第三の構造は、プリント樹脂基板の上
面側にＩＣチップをワイヤーボンディング実装し、該プ
リント樹脂基板の下面側に設けた複数のパターンランド
にはマザーボード接続用の半田バンプを配設し、前記Ｉ
Ｃチップをトランスファーモールドにより樹脂封止する
ボールグリッドアレイ型半導体パッケージの構造におい
て、前記プリント樹脂基板の下面側には、前記パターン
ランドを露呈するための開口部を有するレジスト膜を設
けるとともに、該開口部の径は同一になっており、前記
半田バンプを形成するために前記複数のパターンランド
へ供給される半田ボールの供給量を、前記プリント樹脂
基板の中央部から外周部に向かって漸次多くしたことを
特徴とするものである。
導体パッケージの第三の構造は、プリント樹脂基板の上
面側にＩＣチップをワイヤーボンディング実装し、該プ
リント樹脂基板の下面側に設けた複数のパターンランド
にはマザーボード接続用の半田バンプを配設し、前記Ｉ
Ｃチップをトランスファーモールドにより樹脂封止する
ボールグリッドアレイ型半導体パッケージの構造におい
て、前記プリント樹脂基板の下面側には、前記パターン
ランドを露呈するための開口部を有するレジスト膜を設
けるとともに、該開口部の径は同一になっており、前記
半田バンプを形成するために前記複数のパターンランド
へ供給される半田ボールの供給量を、前記プリント樹脂
基板の中央部から外周部に向かって漸次多くしたことを
特徴とするものである。
【００１４】
【００１５】
【００１６】
【作用】従って、本発明により得られるボールグリッド
アレイ型半導体パッケージの構造において、前述したよ
うに、プリント樹脂基板に使用されるガラスエポキシ樹
脂とトランスファーモールドに使用される熱硬化性樹脂
とで、前記ガラスエポキシ樹脂と熱硬化性樹脂とでは、
収縮率は熱硬化性樹脂の方が大きいので、ボールグリッ
ドアレイ型半導体パッケージは椀状に、即ち半田バンプ
を形成したプリント樹脂基板の下面側に向かって凸状に
湾曲し、プリント樹脂基板の下面側に形成した複数の半
田バンプの先端は、外周部に向かって漸次浮き量が大き
くなる。従って、複数の半田バンプは、その先端が略同
一平面を成すように配設したので、半田バンプがマザー
ボードと均等に接触することが可能になった。具体的に
は前記浮き量に対応して、半田ボールの量を同一にし
て、レジスト膜開口径を中央部から外周部に向かって漸
次小さくする如く形成するか、または前記レジスト膜開
口径を同一にして、半田ボールの供給量を中央部から外
周部に向かって漸次多くすることにより、結果としてマ
トリックス状に形成された複数の半田バンプの先端の高
さが均一に揃うので、半導体パッケージが湾曲していて
も、半田バンプはプリント樹脂基板の中央部から外周部
に至りマザーボードと均等に接触することが可能にな
り、マザーボードと導通性のよいボールグリッドアレイ
型半導体パッケージが得られる。
アレイ型半導体パッケージの構造において、前述したよ
うに、プリント樹脂基板に使用されるガラスエポキシ樹
脂とトランスファーモールドに使用される熱硬化性樹脂
とで、前記ガラスエポキシ樹脂と熱硬化性樹脂とでは、
収縮率は熱硬化性樹脂の方が大きいので、ボールグリッ
ドアレイ型半導体パッケージは椀状に、即ち半田バンプ
を形成したプリント樹脂基板の下面側に向かって凸状に
湾曲し、プリント樹脂基板の下面側に形成した複数の半
田バンプの先端は、外周部に向かって漸次浮き量が大き
くなる。従って、複数の半田バンプは、その先端が略同
一平面を成すように配設したので、半田バンプがマザー
ボードと均等に接触することが可能になった。具体的に
は前記浮き量に対応して、半田ボールの量を同一にし
て、レジスト膜開口径を中央部から外周部に向かって漸
次小さくする如く形成するか、または前記レジスト膜開
口径を同一にして、半田ボールの供給量を中央部から外
周部に向かって漸次多くすることにより、結果としてマ
トリックス状に形成された複数の半田バンプの先端の高
さが均一に揃うので、半導体パッケージが湾曲していて
も、半田バンプはプリント樹脂基板の中央部から外周部
に至りマザーボードと均等に接触することが可能にな
り、マザーボードと導通性のよいボールグリッドアレイ
型半導体パッケージが得られる。
【００１７】
【実施例】以下図面に基づいて好適な実施例を説明す
る。図１は本発明の一実施例で、図１（ａ）はボールグ
リッドアレイ型半導体パッケージの下面側の平面図、図
１（ｂ）はその断面図である。図１（ａ）及び図１
（ｂ）において、従来技術と同一部材は同一符号で示し
説明は省略する。プリント樹脂基板３０の下面側に、マ
トリックス状に多数の半田付け可能な表面であるレジス
ト膜３４の開口部、所謂パターンランド１０を形成す
る。前記パターンランド１０のレジスト膜開口径ｄ１，
ｄ２、ｄ３は、前記半導体パッケージの湾曲に相応し
て、プリント樹脂基板３０の中央部から外周部に向かっ
て漸次小さくなる如く、即ちｄ１＞ｄ２＞ｄ３のように
形成することにより、図１（ｂ）に示すように、供給す
る半田ボールは同一でも、半田バンプ１１の高さｈ１，
ｈ２，ｈ３はプリント樹脂基板３０の中央部から外周部
に向かって漸次細く高くなり、即ちｈ１＜ｈ２＜ｈ３の
ように形成される。従って、半導体パッケージが椀状に
湾曲していても、マトリックス状に形成された複数の半
田バンプ１１の先端が均一に揃い、マザーボード４１と
均等に接触することができる。つまり、複数の半田バン
プ１１は、その先端が略同一平面を成すように配設した
ので、すべての半田バンプ１１をマザーボード４１と均
等に接触させることが可能になった。従って、従来の製
造設備を変えることなく、導通不良が皆無になり、製造
コストの低減と導通性の向上を図ることが可能となる。
る。図１は本発明の一実施例で、図１（ａ）はボールグ
リッドアレイ型半導体パッケージの下面側の平面図、図
１（ｂ）はその断面図である。図１（ａ）及び図１
（ｂ）において、従来技術と同一部材は同一符号で示し
説明は省略する。プリント樹脂基板３０の下面側に、マ
トリックス状に多数の半田付け可能な表面であるレジス
ト膜３４の開口部、所謂パターンランド１０を形成す
る。前記パターンランド１０のレジスト膜開口径ｄ１，
ｄ２、ｄ３は、前記半導体パッケージの湾曲に相応し
て、プリント樹脂基板３０の中央部から外周部に向かっ
て漸次小さくなる如く、即ちｄ１＞ｄ２＞ｄ３のように
形成することにより、図１（ｂ）に示すように、供給す
る半田ボールは同一でも、半田バンプ１１の高さｈ１，
ｈ２，ｈ３はプリント樹脂基板３０の中央部から外周部
に向かって漸次細く高くなり、即ちｈ１＜ｈ２＜ｈ３の
ように形成される。従って、半導体パッケージが椀状に
湾曲していても、マトリックス状に形成された複数の半
田バンプ１１の先端が均一に揃い、マザーボード４１と
均等に接触することができる。つまり、複数の半田バン
プ１１は、その先端が略同一平面を成すように配設した
ので、すべての半田バンプ１１をマザーボード４１と均
等に接触させることが可能になった。従って、従来の製
造設備を変えることなく、導通不良が皆無になり、製造
コストの低減と導通性の向上を図ることが可能となる。
【００１８】次に、図２は本発明の他の実施例で、図２
（ａ）はボールグリッドアレイ型半導体パッケージの下
面側の平面図、図２（ｂ）はその断面図である。図２
（ａ）及び図２（ｂ）において、従来技術と同一部材は
同一符号で示し説明は省略する。プリント樹脂基板３０
の下面側に、マトリックス状に多数の半田付け可能な表
面であるレジスト膜３４の開口部、所謂パターンランド
１２は従来技術と同様に全て同一形状に形成する。前記
パターンランド１２に供給する複数の半田ボール供給量
を、前記半導体パッケージの湾曲に相応して、プリント
樹脂基板の中央部から外周部に向かって漸次多くするこ
とにより、形成される半田バンプ１３の高さｈ１，ｈ
２，ｈ３はプリント樹脂基板３０の中央部から外周部に
向かって漸次高くなり、即ちｈ１＜ｈ２＜ｈ３のように
形成される。従って、前記実施例と同様に、半導体パッ
ケージが椀状に湾曲していても、マトリックス状に形成
された複数の半田バンプ１３の先端が均一に揃い、マザ
ーボード４１と均等に接触することができる。
（ａ）はボールグリッドアレイ型半導体パッケージの下
面側の平面図、図２（ｂ）はその断面図である。図２
（ａ）及び図２（ｂ）において、従来技術と同一部材は
同一符号で示し説明は省略する。プリント樹脂基板３０
の下面側に、マトリックス状に多数の半田付け可能な表
面であるレジスト膜３４の開口部、所謂パターンランド
１２は従来技術と同様に全て同一形状に形成する。前記
パターンランド１２に供給する複数の半田ボール供給量
を、前記半導体パッケージの湾曲に相応して、プリント
樹脂基板の中央部から外周部に向かって漸次多くするこ
とにより、形成される半田バンプ１３の高さｈ１，ｈ
２，ｈ３はプリント樹脂基板３０の中央部から外周部に
向かって漸次高くなり、即ちｈ１＜ｈ２＜ｈ３のように
形成される。従って、前記実施例と同様に、半導体パッ
ケージが椀状に湾曲していても、マトリックス状に形成
された複数の半田バンプ１３の先端が均一に揃い、マザ
ーボード４１と均等に接触することができる。
【００１９】上述の如く、本実施例の特徴とするところ
は、ボールグリッドアレイ型半導体パッケージの構造
は、前述したように、プリント樹脂基板とトランスファ
ーモールドで樹脂封止する封止樹脂の収縮率の相違に起
因する半導体パッケージの椀状の湾曲に相応して、プリ
ント樹脂基板の下面側に形成する複数の半田バンプの高
さを中央部から外周部に向かって漸次高くすることによ
って、前記半田バンプの先端の高さを均一に揃えるもの
である。具体的には、供給する半田ボールの量は同一
で、レジスト膜開口径を中央部から外周部に向かって漸
次小さく形成する、即ち半田バンプは、中央部から外周
部に向かって漸次細く高くなるように形成するか、また
はレジスト膜開口径は同一形状で、供給する半田ボール
量を中央部から外周部に向かって漸次多くする、即ち半
田バンプは、中央部から外周部に向かって漸次高くなる
ように形成する。以上により、半導体パッケージが椀状
に湾曲していても、マトリックス状に形成された複数の
半田バンプの先端が均一に揃い、マザーボードと均等に
接触することが可能である。
は、ボールグリッドアレイ型半導体パッケージの構造
は、前述したように、プリント樹脂基板とトランスファ
ーモールドで樹脂封止する封止樹脂の収縮率の相違に起
因する半導体パッケージの椀状の湾曲に相応して、プリ
ント樹脂基板の下面側に形成する複数の半田バンプの高
さを中央部から外周部に向かって漸次高くすることによ
って、前記半田バンプの先端の高さを均一に揃えるもの
である。具体的には、供給する半田ボールの量は同一
で、レジスト膜開口径を中央部から外周部に向かって漸
次小さく形成する、即ち半田バンプは、中央部から外周
部に向かって漸次細く高くなるように形成するか、また
はレジスト膜開口径は同一形状で、供給する半田ボール
量を中央部から外周部に向かって漸次多くする、即ち半
田バンプは、中央部から外周部に向かって漸次高くなる
ように形成する。以上により、半導体パッケージが椀状
に湾曲していても、マトリックス状に形成された複数の
半田バンプの先端が均一に揃い、マザーボードと均等に
接触することが可能である。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
一般にプリント樹脂基板とトランスファーモールドで樹
脂封止する封止樹脂に収縮率の異なる樹脂を使用するこ
とにより生ずる半導体パッケージの椀状の変形を回避す
ることは困難であるが、半導体パッケージの椀状の変形
に相応して、プリント樹脂基板の下面側に形成する複数
の半田バンプの高さを変化させることにより、半田バン
プの先端を均一に揃えることが容易であり、余分な製造
工数をかけることなく、導通不良が低減し、マザーボー
ドとの導通性が向上し、品質の良い、安価なボールグリ
ッドアレイ型半導体パッケージを提供することができ
る。
一般にプリント樹脂基板とトランスファーモールドで樹
脂封止する封止樹脂に収縮率の異なる樹脂を使用するこ
とにより生ずる半導体パッケージの椀状の変形を回避す
ることは困難であるが、半導体パッケージの椀状の変形
に相応して、プリント樹脂基板の下面側に形成する複数
の半田バンプの高さを変化させることにより、半田バン
プの先端を均一に揃えることが容易であり、余分な製造
工数をかけることなく、導通不良が低減し、マザーボー
ドとの導通性が向上し、品質の良い、安価なボールグリ
ッドアレイ型半導体パッケージを提供することができ
る。
【図１】本発明の一実施例に係わるボールグリッドアレ
イ型半導体パッケージの構造を示し、図１（ａ）は下面
側の平面図、図１（ｂ）は断面図。
イ型半導体パッケージの構造を示し、図１（ａ）は下面
側の平面図、図１（ｂ）は断面図。
【図２】本発明の他の実施例に係わるボールグリッドア
レイ型半導体パッケージの構造を示し、図２（ａ）は下
面側の平面図、図２（ｂ）は断面図。
レイ型半導体パッケージの構造を示し、図２（ａ）は下
面側の平面図、図２（ｂ）は断面図。
【図３】従来のボールグリッドアレイ型半導体パッケー
ジの構造を示す断面図。
ジの構造を示す断面図。
１０ パターンランド １１ 半田バンプ １２ パターンランド １３ 半田バンプ ３０ プリント樹脂基板 ３２ パターン導体回路 ３４ レジスト膜 ３８ 封止樹脂 ４１ マザーボード ｄ１ レジスト膜開口径 ｄ２ レジスト膜開口径 ｄ３ レジスト膜開口径 ｈ１ 半田バンプ高さ ｈ２ 半田バンプ高さ ｈ３ 半田バンプ高さ
Claims (3)
- 【請求項１】 プリント樹脂基板の上面側にＩＣチップ
をワイヤーボンディング実装し、該プリント樹脂基板の
下面側にマザーボード接続用の複数の半田バンプを配設
し、前記ＩＣチップをトランスファーモールドにより樹
脂封止するボールグリッドアレイ型半導体パッケージの
構造において、前記プリント樹脂基板は前記下面側に向
かって凸状に湾曲しており、前記複数の半田バンプは、
その先端が略同一平面を成すように配設したことを特徴
とするボールグリッドアレイ型半導体パッケージの構
造。 - 【請求項２】 プリント樹脂基板の上面側にＩＣチップ
をワイヤーボンディング実装し、該プリント樹脂基板の
下面側に設けた複数のパターンランドにはマザーボード
接続用の半田バンプを配設し、前記ＩＣチップをトラン
スファーモールドにより樹脂封止するボールグリッドア
レイ型半導体パッケージの構造において、前記プリント
樹脂基板の下面側には、前記パターンランドを露呈する
ための開口部を有するレジスト膜を設けており、前記半
田バンプを形成するために前記複数のパターンランドへ
供給される半田ボールの供給量は同一で、前記レジスト
膜の前記開口部は、前記プリント樹脂基板の中央部から
外周部に向かって漸次小さくしたことを特徴とするボー
ルグリッドアレイ型半導体パッケージの構造。 - 【請求項３】 プリント樹脂基板の上面側にＩＣチップ
をワイヤーボンディング実装し、該プリント樹脂基板の
下面側に設けた複数のパターンランドにはマザーボード
接続用の半田バンプを配設し、前記ＩＣチップをトラン
スファーモールドにより樹脂封止するボールグリッドア
レイ型半導体パッケージの構造において、前記プリント
樹脂基板の下面側には、前記パターンランドを露呈する
ための開口部を有するレジスト膜を設けるとともに、該
開口部の径は同一になっており、前記半田バンプを形成
するために前記複数のパターンランドへ供給される半田
ボールの供給量を、前記プリント樹脂基板の中央部から
外周部に向かって漸次多くしたことを特徴とするボール
グリッドアレイ型半導体パッケージの構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19166693A JP3291368B2 (ja) | 1993-07-06 | 1993-07-06 | ボールグリッドアレイ型半導体パッケージの構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19166693A JP3291368B2 (ja) | 1993-07-06 | 1993-07-06 | ボールグリッドアレイ型半導体パッケージの構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722538A JPH0722538A (ja) | 1995-01-24 |
| JP3291368B2 true JP3291368B2 (ja) | 2002-06-10 |
Family
ID=16278442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19166693A Expired - Lifetime JP3291368B2 (ja) | 1993-07-06 | 1993-07-06 | ボールグリッドアレイ型半導体パッケージの構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3291368B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011102100A1 (en) | 2010-02-17 | 2011-08-25 | Canon Kabushiki Kaisha | Semiconductor device and stacked-type semiconductor device |
| CN104377181A (zh) * | 2013-08-15 | 2015-02-25 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6477011A (en) * | 1988-04-18 | 1989-03-23 | Minolta Camera Kk | Automatic focusing interchangeable lens camera |
| JP3632930B2 (ja) * | 1993-12-27 | 2005-03-30 | 株式会社ルネサステクノロジ | ボールグリッドアレイ半導体装置 |
| JPH08162560A (ja) * | 1994-12-01 | 1996-06-21 | Matsushita Electric Ind Co Ltd | 電子部品 |
| JP2002100704A (ja) * | 1995-02-09 | 2002-04-05 | Kyocera Corp | パッケージおよびその実装構造 |
| JP3677468B2 (ja) * | 1995-02-09 | 2005-08-03 | 京セラ株式会社 | パッケージおよびその実装構造 |
| JPH08236654A (ja) * | 1995-02-23 | 1996-09-13 | Matsushita Electric Ind Co Ltd | チップキャリアとその製造方法 |
| JP3353534B2 (ja) * | 1995-04-27 | 2002-12-03 | 株式会社日立製作所 | 電子回路装置及び電子回路部品 |
| JPH098081A (ja) * | 1995-06-20 | 1997-01-10 | Fujitsu General Ltd | Ｂｇａ型パッケージの実装構造 |
| KR100192766B1 (ko) * | 1995-07-05 | 1999-06-15 | 황인길 | 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조 |
| JP3424410B2 (ja) * | 1995-10-31 | 2003-07-07 | アイシン精機株式会社 | 回路基板装置 |
| WO1997016849A1 (en) * | 1995-11-02 | 1997-05-09 | Minnesota Mining And Manufacturing Company | Ball grid array integrated circuit socket |
| DE19706983B4 (de) * | 1996-02-23 | 2009-06-18 | Denso Corporation, Kariya | Oberflächenanbringungseinheit und Wandleranordnungen unter Verwendung der Oberflächenanbringungseinheit |
| JPH09283562A (ja) * | 1996-04-18 | 1997-10-31 | Nec Corp | 集積回路装置及び基板間の接続方法 |
| GB2314463A (en) * | 1996-06-19 | 1997-12-24 | Ibm | PCB mounting pad arrangement for plastic ball grid array module |
| JPH11150207A (ja) * | 1997-11-17 | 1999-06-02 | Toshiba Microelectronics Corp | 半導体装置及び半導体装置の製造方法 |
| JPH11163216A (ja) * | 1997-11-28 | 1999-06-18 | Nec Corp | 半導体装置およびその製造方法 |
| JP2001217355A (ja) | 1999-11-25 | 2001-08-10 | Hitachi Ltd | 半導体装置 |
| US6916683B2 (en) * | 2000-05-11 | 2005-07-12 | Micron Technology, Inc. | Methods of fabricating a molded ball grid array |
| JP3859963B2 (ja) * | 2000-11-29 | 2006-12-20 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP2006190902A (ja) * | 2005-01-07 | 2006-07-20 | Denso Corp | 半導体電子部品の実装方法及び半導体電子部品の配線基板 |
| JP4856410B2 (ja) * | 2005-09-14 | 2012-01-18 | ローム株式会社 | 半導体装置 |
| KR100723529B1 (ko) * | 2006-05-10 | 2007-05-30 | 삼성전자주식회사 | 홀을 갖는 솔더볼 랜드를 구비하는 회로기판 및 이를구비하는 반도체 패키지 |
| US8604614B2 (en) | 2010-03-26 | 2013-12-10 | Samsung Electronics Co., Ltd. | Semiconductor packages having warpage compensation |
| US8766453B2 (en) * | 2012-10-25 | 2014-07-01 | Freescale Semiconductor, Inc. | Packaged integrated circuit having large solder pads and method for forming |
| JP6111832B2 (ja) * | 2013-05-06 | 2017-04-12 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
| US20210035898A1 (en) * | 2019-07-30 | 2021-02-04 | Powertech Technology Inc. | Package structure and manufacturing method thereof |
| WO2022249526A1 (ja) * | 2021-05-25 | 2022-12-01 | ソニーセミコンダクタソリューションズ株式会社 | 半導体パッケージおよび電子機器 |
-
1993
- 1993-07-06 JP JP19166693A patent/JP3291368B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011102100A1 (en) | 2010-02-17 | 2011-08-25 | Canon Kabushiki Kaisha | Semiconductor device and stacked-type semiconductor device |
| US8853866B2 (en) | 2010-02-17 | 2014-10-07 | Canon Kabushiki Kaisha | Semiconductor device and stacked-type semiconductor device |
| CN104377181A (zh) * | 2013-08-15 | 2015-02-25 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| CN104377181B (zh) * | 2013-08-15 | 2018-06-15 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0722538A (ja) | 1995-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3291368B2 (ja) | ボールグリッドアレイ型半導体パッケージの構造 | |
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| US5241133A (en) | Leadless pad array chip carrier | |
| US5739588A (en) | Semiconductor device | |
| US5594626A (en) | Partially-molded, PCB chip carrier package for certain non-square die shapes | |
| US5854512A (en) | High density leaded ball-grid array package | |
| US6303997B1 (en) | Thin, stackable semiconductor packages | |
| US20020089053A1 (en) | Package having array of metal pegs linked by printed circuit lines | |
| US5598321A (en) | Ball grid array with heat sink | |
| KR20040009679A (ko) | 적층형 반도체 모듈 및 그 제조방법 | |
| US20080105962A1 (en) | Chip package | |
| US6130477A (en) | Thin enhanced TAB BGA package having improved heat dissipation | |
| EP0563264B1 (en) | Leadless pad array chip carrier | |
| US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
| US6344687B1 (en) | Dual-chip packaging | |
| US20020003308A1 (en) | Semiconductor chip package and method for fabricating the same | |
| US6410977B1 (en) | Semiconductor device, circuit board electronic instrument and method of making a semiconductor device | |
| US6380062B1 (en) | Method of fabricating semiconductor package having metal peg leads and connected by trace lines | |
| US5849609A (en) | Semiconductor package and a method of manufacturing thereof | |
| JP2771104B2 (ja) | 半導体装置用リードフレーム | |
| JPH06349893A (ja) | フリップチップ接続半導体パッケージ | |
| JPH1197827A (ja) | プリント配線基板および電子部品が実装されたプリント配線基板 | |
| JP4677152B2 (ja) | 半導体装置 | |
| KR100195504B1 (ko) | 열 방출형 볼 그리드 어레이(bga) 패키지 | |
| JP2000058699A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130322 Year of fee payment: 11 |