JPH11163216A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11163216A JPH11163216A JP9343977A JP34397797A JPH11163216A JP H11163216 A JPH11163216 A JP H11163216A JP 9343977 A JP9343977 A JP 9343977A JP 34397797 A JP34397797 A JP 34397797A JP H11163216 A JPH11163216 A JP H11163216A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- printed wiring
- semiconductor device
- connection terminal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 基板に反りが生じた場合においても、実装基
板への装着時にオープンピンの発生を抑制することので
きる半導体装置およびその製造方法を提供することを目
的とする。 【解決手段】 プリント配線基板３の一方の面に半導体
集積回路１が装着され、他方の面に、前記半導体集積回
路を実装基板に電気的に接続するための外部接続端子２
が多数設けられてなる半導体装置において、前記プリン
ト配線基板の周縁部近傍に位置する外部接続端子を、プ
リント配線基板の中央部に位置する外部接続端子より高
く形成した。
板への装着時にオープンピンの発生を抑制することので
きる半導体装置およびその製造方法を提供することを目
的とする。 【解決手段】 プリント配線基板３の一方の面に半導体
集積回路１が装着され、他方の面に、前記半導体集積回
路を実装基板に電気的に接続するための外部接続端子２
が多数設けられてなる半導体装置において、前記プリン
ト配線基板の周縁部近傍に位置する外部接続端子を、プ
リント配線基板の中央部に位置する外部接続端子より高
く形成した。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）
パッケージ構造を有する半導体装置に関するものであ
る。
し、特に、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）
パッケージ構造を有する半導体装置に関するものであ
る。
【０００２】
【従来の技術】従来のＢＧＡパッケージ構造の半導体装
置として、図６および図７に示す構造のものが知られて
いる。この半導体装置は、基板１０１の一方の面に半導
体集積回路チップ１０２をボンディングし、この半導体
集積回路チップ１０２を、前記基板１０１を貫通して設
けられた多数の外部接続端子１０３の一端部に、ボンデ
ィングワイヤ１０４によって電気的に接続するととも
に、前記半導体集積回路チップ１０２およびボンディン
グワイヤ１０４をモールド樹脂１０５によって覆った構
成となされ、前記各外部端子１０３の他端部を前記基板
１０１の他方の面から隆起させて形成し、これらの外部
端子１０３をリフロー加熱等の手段によって溶融しつつ
実装基板の接続端子に接続することにより、前記実装基
板上に装着するようにしている。そして、前記外部接続
端子１０３は、図７に示すように、前記基板１０１のほ
ぼ全面にわたって格子状に多数形成されている。
置として、図６および図７に示す構造のものが知られて
いる。この半導体装置は、基板１０１の一方の面に半導
体集積回路チップ１０２をボンディングし、この半導体
集積回路チップ１０２を、前記基板１０１を貫通して設
けられた多数の外部接続端子１０３の一端部に、ボンデ
ィングワイヤ１０４によって電気的に接続するととも
に、前記半導体集積回路チップ１０２およびボンディン
グワイヤ１０４をモールド樹脂１０５によって覆った構
成となされ、前記各外部端子１０３の他端部を前記基板
１０１の他方の面から隆起させて形成し、これらの外部
端子１０３をリフロー加熱等の手段によって溶融しつつ
実装基板の接続端子に接続することにより、前記実装基
板上に装着するようにしている。そして、前記外部接続
端子１０３は、図７に示すように、前記基板１０１のほ
ぼ全面にわたって格子状に多数形成されている。
【０００３】
【発明が解決しようとする課題】ところで、このような
ＢＧＡパッケージ構造の半導体装置においては、特に、
前記基板１０１プリント配線基板であると、この基板１
０１が大きい場合やモールド樹脂の収縮によって、前記
基板１０１に、中央部近傍が突出するように反りが生じ
てしまう。そして、前記外部接続端子１０３の突出高さ
が極めて低いことから、前述のような反りが生じると、
実装基板への接続時に、基板１０１の周縁部分の外部接
続端子１０３が実装基板の接続端子から浮き上がり、電
気的な接続が行えない、いわゆるオープンピンの状態が
発生する。このような不具合が発生すると、半導体装置
としての機能が失われるために、製品の歩留まりを向上
させる観点から、前記不具合の発生を極力避ける必要が
ある。
ＢＧＡパッケージ構造の半導体装置においては、特に、
前記基板１０１プリント配線基板であると、この基板１
０１が大きい場合やモールド樹脂の収縮によって、前記
基板１０１に、中央部近傍が突出するように反りが生じ
てしまう。そして、前記外部接続端子１０３の突出高さ
が極めて低いことから、前述のような反りが生じると、
実装基板への接続時に、基板１０１の周縁部分の外部接
続端子１０３が実装基板の接続端子から浮き上がり、電
気的な接続が行えない、いわゆるオープンピンの状態が
発生する。このような不具合が発生すると、半導体装置
としての機能が失われるために、製品の歩留まりを向上
させる観点から、前記不具合の発生を極力避ける必要が
ある。
【０００４】本発明は、このような従来の問題点を有効
に解消するためになされたもので、基板に反りが生じた
場合においても、実装基板への装着時にオープンピンの
発生を抑制することのできる半導体装置およびその製造
方法を提供することを目的とする。
に解消するためになされたもので、基板に反りが生じた
場合においても、実装基板への装着時にオープンピンの
発生を抑制することのできる半導体装置およびその製造
方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、前述した目的
を達成するために、プリント配線基板の一方の面に半導
体集積回路が装着され、他方の面に、前記半導体集積回
路を実装基板に電気的に接続するための外部接続端子が
多数設けられてなる半導体装置において、前記プリント
配線基板の周縁部近傍に位置する外部接続端子を、プリ
ント配線基板の中央部に位置する外部接続端子より高く
形成したことを特徴としている。
を達成するために、プリント配線基板の一方の面に半導
体集積回路が装着され、他方の面に、前記半導体集積回
路を実装基板に電気的に接続するための外部接続端子が
多数設けられてなる半導体装置において、前記プリント
配線基板の周縁部近傍に位置する外部接続端子を、プリ
ント配線基板の中央部に位置する外部接続端子より高く
形成したことを特徴としている。
【０００６】
【作用】本発明に係わる半導体装置は、前述した構成と
することにより、基板に反りが生じた場合にあっても、
基板周縁部の外部接続端子の突出量が大きく形成されて
いることにより、これらの外部接続端子の先端部が略同
一面上に位置される。これによって、実装時における外
部接続端子と実装基板との接触が極力均一化され、半田
付け後のオープンピンの発生が抑制される。
することにより、基板に反りが生じた場合にあっても、
基板周縁部の外部接続端子の突出量が大きく形成されて
いることにより、これらの外部接続端子の先端部が略同
一面上に位置される。これによって、実装時における外
部接続端子と実装基板との接触が極力均一化され、半田
付け後のオープンピンの発生が抑制される。
【０００７】
【発明の実施の形態】以下、本発明の一実施形態につい
て図１ないし図５に基づき説明する。本実施形態に係わ
る半導体装置は、モールド樹脂１、外部接続端子として
の半田ボール２、プリント基板３、ボンディングワイヤ
４、半導体集積回路チップ５、この半導体集積回路チッ
プ５をプリント基板３へ固定するダイボンディング６、
および、前記半田ボール２をプリント基板３を貫通させ
るためのスルーホール７を備えている。
て図１ないし図５に基づき説明する。本実施形態に係わ
る半導体装置は、モールド樹脂１、外部接続端子として
の半田ボール２、プリント基板３、ボンディングワイヤ
４、半導体集積回路チップ５、この半導体集積回路チッ
プ５をプリント基板３へ固定するダイボンディング６、
および、前記半田ボール２をプリント基板３を貫通させ
るためのスルーホール７を備えている。
【０００８】そして、本実施形態においては、前記半田
ボール２の先端を球状に形成してあり、かつ、その先端
部が、中央部近傍に位置する半田ボール２に対して、周
縁部に位置する半田ボール２の高さが高くなるように形
成してあり、その高低差を１３０μｍに設定してある。
この高低差は、得られる半導体装置の形状等によって増
減されるものであるが、一般的な形状の半導体装置で
は、前記寸法であれば十分である。
ボール２の先端を球状に形成してあり、かつ、その先端
部が、中央部近傍に位置する半田ボール２に対して、周
縁部に位置する半田ボール２の高さが高くなるように形
成してあり、その高低差を１３０μｍに設定してある。
この高低差は、得られる半導体装置の形状等によって増
減されるものであるが、一般的な形状の半導体装置で
は、前記寸法であれば十分である。
【０００９】このように構成された本実施形態に係わる
半導体装置においては、モールド樹脂１の収縮等によっ
てプリント基板３に、その中央部が突出するように反り
が生じた場合においても、プリント基板３の周縁部に位
置する半田ボール２が、中央部近傍に位置する半田ボー
ル２よりも高く位置させたことにより、前記プリント基
板３に図２や図４に示すように反りが生じた場合に、そ
の反り分を半田ボール２の高低差によって吸収して、ほ
ぼ全ての半田ボール２の先端を同一面上に位置させるこ
とができる。この結果、これらの半田ボール２と実装基
板８の接続端子９との接触を極力均一化して、オープン
ピンの発生を抑制することができる。
半導体装置においては、モールド樹脂１の収縮等によっ
てプリント基板３に、その中央部が突出するように反り
が生じた場合においても、プリント基板３の周縁部に位
置する半田ボール２が、中央部近傍に位置する半田ボー
ル２よりも高く位置させたことにより、前記プリント基
板３に図２や図４に示すように反りが生じた場合に、そ
の反り分を半田ボール２の高低差によって吸収して、ほ
ぼ全ての半田ボール２の先端を同一面上に位置させるこ
とができる。この結果、これらの半田ボール２と実装基
板８の接続端子９との接触を極力均一化して、オープン
ピンの発生を抑制することができる。
【００１０】なお、前記実施形態において示した各構成
部材の諸形状や寸法等は一例であって、設計要求等に基
づき種々変更可能である。たとえば、前記実施形態にお
いては、半田ボール２の先端を球状に形成した例につい
て示したが、これに代えてプリント基板３の他方の面か
ら所定長さの脚部を突出して形成し、この脚部の先端に
球状の半田ボール２を設けるようにしてもよく、また、
半田ボール２を楕円形状とすることも可能であり、この
ような形状とすることにより、実装基板８の接続端子９
との接続に必要な溶融量を均一にしつつその突出量を容
易に調整することができる。
部材の諸形状や寸法等は一例であって、設計要求等に基
づき種々変更可能である。たとえば、前記実施形態にお
いては、半田ボール２の先端を球状に形成した例につい
て示したが、これに代えてプリント基板３の他方の面か
ら所定長さの脚部を突出して形成し、この脚部の先端に
球状の半田ボール２を設けるようにしてもよく、また、
半田ボール２を楕円形状とすることも可能であり、この
ような形状とすることにより、実装基板８の接続端子９
との接続に必要な溶融量を均一にしつつその突出量を容
易に調整することができる。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
半導体装置の基板に反りが生じた場合に、その反り分を
外部接続端子の高低差によって吸収して、ほぼ全ての外
部接続端子の先端を同一面上に位置させることができ
る。この結果、これらの外部接続端子と実装基板の接続
端子との接触を極力均一化して、オープンピンの発生を
抑制することができる。
半導体装置の基板に反りが生じた場合に、その反り分を
外部接続端子の高低差によって吸収して、ほぼ全ての外
部接続端子の先端を同一面上に位置させることができ
る。この結果、これらの外部接続端子と実装基板の接続
端子との接触を極力均一化して、オープンピンの発生を
抑制することができる。
【図１】本発明の一実施形態を示す正面図である。
【図２】本発明の一実施形態を示す要部の拡大正面図で
ある。
ある。
【図３】本発明の一実施形態を示すもので、半導体装置
を実装基板上に実装した状態を示す正面図である。
を実装基板上に実装した状態を示す正面図である。
【図４】本発明の一実施形態を示すもので、半導体装置
を実装基板上に実装した状態を示す要部の拡大正面図で
ある。
を実装基板上に実装した状態を示す要部の拡大正面図で
ある。
【図５】本発明の一実施形態を示す要部の拡大正面図で
ある。
ある。
【図６】一従来例を示す正面図である。
【図７】一従来例を示す底面図である。
１ モールド樹脂 ２ 半田ボール（外部接続端子） ３ プリント基板（基板） ５ 半導体集積回路チップ ８ 実装基板 ９ 接続端子
Claims (6)
- 【請求項１】 プリント配線基板の一方の面に半導体集
積回路が装着され、他方の面に、前記半導体集積回路を
実装基板に電気的に接続するための外部接続端子が多数
設けられてなる半導体装置において、前記プリント配線
基板の周縁部近傍に位置する外部接続端子を、プリント
配線基板の中央部に位置する外部接続端子より高く形成
したことを特徴とする半導体装置。 - 【請求項２】 前記外部接続端子の先端部分が球状に形
成されていることを特徴とする請求項１に記載の半導体
装置。 - 【請求項３】 前記外部接続端子が、前記プリント配線
基板から突出して位置させられた脚部と、この脚部の先
端部に連設された球状の接続部とによって形成されてい
ることを特徴とする請求項２に記載の請求項１に記載の
半導体装置。 - 【請求項４】 前記外部接続端子の先端部分が、楕円状
に形成されていることを特徴とする請求項１に記載の半
導体装置。 - 【請求項５】 前記中央部に位置する外部端子と周縁部
近傍に位置する外部端子との高低差が約１３０μｍであ
ることを特徴とする請求項１ないし請求項４の何れかに
記載の半導体装置。 - 【請求項６】 プリント配線基板の一方の面に半導体集
積回路をボンディングするとともに、他方の面に、前記
半導体集積回路を実装基板に電気的に接続するための外
部接続端子を形成し、かつ、この外部接続端子を、プリ
ント配線基板の中央部から周縁部にいくに従い徐々にそ
の高さを高くしつつ形成することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9343977A JPH11163216A (ja) | 1997-11-28 | 1997-11-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9343977A JPH11163216A (ja) | 1997-11-28 | 1997-11-28 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11163216A true JPH11163216A (ja) | 1999-06-18 |
Family
ID=18365702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9343977A Pending JPH11163216A (ja) | 1997-11-28 | 1997-11-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11163216A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007114106A1 (ja) * | 2006-03-27 | 2007-10-11 | Sharp Kabushiki Kaisha | 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722538A (ja) * | 1993-07-06 | 1995-01-24 | Citizen Watch Co Ltd | ボールグリッドアレイ型半導体パッケージの構造 |
| JPH08125062A (ja) * | 1994-10-28 | 1996-05-17 | Seiko Epson Corp | 半導体装置とその製造方法 |
-
1997
- 1997-11-28 JP JP9343977A patent/JPH11163216A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722538A (ja) * | 1993-07-06 | 1995-01-24 | Citizen Watch Co Ltd | ボールグリッドアレイ型半導体パッケージの構造 |
| JPH08125062A (ja) * | 1994-10-28 | 1996-05-17 | Seiko Epson Corp | 半導体装置とその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007114106A1 (ja) * | 2006-03-27 | 2007-10-11 | Sharp Kabushiki Kaisha | 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100246333B1 (ko) | 비 지 에이 패키지 및 그 제조방법 | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| US20080157305A1 (en) | Chip package structure | |
| JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH11163216A (ja) | 半導体装置およびその製造方法 | |
| JPH08148526A (ja) | 半導体装置 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| JP2001267452A (ja) | 半導体装置 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JP2001319943A (ja) | 半導体装置 | |
| JP2901955B1 (ja) | 回路基板、基板実装方法及び回路アセンブリ | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JP2000277677A (ja) | リードフレーム、半導体パッケージ及びその製造方法 | |
| KR100646489B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPH08274241A (ja) | 半導体パッケージ及びその実装方法 | |
| KR0119755Y1 (ko) | 반도체 패키지 | |
| JP2925376B2 (ja) | 回路基板 | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPH11145321A (ja) | 半導体装置 | |
| JP2004179300A (ja) | 半導体装置およびその製造方法 | |
| KR19990000700A (ko) | 볼 그리드 어레이 패키지 제조 방법 | |
| JPH10199899A (ja) | 半導体装置の製造方法 | |
| KR19980084276A (ko) | 반도체 패키지 | |
| JPH11120882A (ja) | マイクロリレーの実装構造 |