JPH11145321A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11145321A JPH11145321A JP9302376A JP30237697A JPH11145321A JP H11145321 A JPH11145321 A JP H11145321A JP 9302376 A JP9302376 A JP 9302376A JP 30237697 A JP30237697 A JP 30237697A JP H11145321 A JPH11145321 A JP H11145321A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- mounting
- tape
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【課題】実装基板と強固な接着がなされているＴＢＧＡ
型半導体装置を提供する。 【解決手段】第１表面及び第２表面を有するテープ基板
１と、このテープ基板上の第１表面上に搭載された半導
体チップ３と、テープ基板１の第２表面に形成され且つ
前記半導体チップ３と電気的に接続されたボール端子９
と、テープ基板１上の第１表面上に形成され、半導体チ
ップ３を固定する支持基板５と、半田ボールと接続した
実装基板１４を有し、支持基板５と実装基板１４は接し
ていることを特徴とする。更に支持基板５は凸部構造を
有することを特徴とする。 【効果】実装基板への実装時に半導体装置の自重による
半田ボールの潰れを防ぐことが出来る。
型半導体装置を提供する。 【解決手段】第１表面及び第２表面を有するテープ基板
１と、このテープ基板上の第１表面上に搭載された半導
体チップ３と、テープ基板１の第２表面に形成され且つ
前記半導体チップ３と電気的に接続されたボール端子９
と、テープ基板１上の第１表面上に形成され、半導体チ
ップ３を固定する支持基板５と、半田ボールと接続した
実装基板１４を有し、支持基板５と実装基板１４は接し
ていることを特徴とする。更に支持基板５は凸部構造を
有することを特徴とする。 【効果】実装基板への実装時に半導体装置の自重による
半田ボールの潰れを防ぐことが出来る。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置のパッケ
ージ構造に関し、特に基板にテープ基板を使用したＴａ
ｐｅ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ( 以下ＴＢＧＡ
と呼ぶ) 型半導体装置に関する。 【０００２】 【従来の技術】半導体パッケージは、小型軽量化、高速
化、高機能化という電子機器の要求に対応するため、新
しい形態が次々と開発されて種類が増大している。これ
に伴い、多ピン構造でかつ高周波数領域で動作する半導
体装置が必要とされている。このような高性能型の半導
体装置の一つとしてＴＢＧＡ構造の半導体装置が挙げら
れる。ＴＢＧＡ構造とは、樹脂テープ上に半導体チップ
を搭載し、半田を介して信号の送受信を行う半導体装置
であり、厚さが薄く且つ面全体からピンを取り出して更
なる多ピン化を実現できる表面実装タイプの半導体装置
である。また基板にエポキシ樹脂を用いたＢＧＡ型半導
体装置に比べて、大量生産が容易という利点を有するた
め、必要不可欠な半導体装置となっている。 【０００３】以下に従来のＴＢＧＡ型半導体装置を図面
を参照して以下に説明する。図４は従来のＴＢＧＡ型半
導体装置の断面図であり、第１表面及び第２表面を有す
るテープ基板と、このテープ基板上の第１表面上に搭載
された半導体チップと、テープ基板の第２表面に形成さ
れ且つ前記半導体チップと電気的に接続されたボール端
子と、テープ基板上の第１表面上に形成され、半導体チ
ップ及びテープ基板をする支持基板と、半田ボールと接
続した実装基板を有することを特徴とする。 【０００４】まず、ポリイミドテープ基板１０１上の第
１表面上に半導体チップ１０３が搭載され、ポリイミド
テープ基板１０１の第２の表面上に外部素子と信号の送
受信を行う半田のボール端子１０９が形成されている。
ボール端子１０９を介して実装基板１１４に形成された
ＰＡＤ１１５に接続される。半導体チップ１０３の電極
とボール端子１０９は、ポリイミドテープ基板１０１の
第１の表面上に形成された銅配線１０７により導通され
ている。またポリイミドテープ基板１０１の第１の表面
上に、銅配線１０７を保護するためのレジスト膜１１１
が形成されている。また半導体チップ１０３を保護し、
テープ基板１０１を支持するために、半導体チップ１０
３上にスティフナ１０５が搭載されている。スティフナ
１０５は１枚の例えば銅とアロイの金属板を打ち抜き加
工することにより形成される。スティフナ１０５はレジ
スト膜１１１を介して、テープ基板１の第１の表面上に
接着されている。 【０００５】図５( ａ) 〜( ｅ) は従来のＴＢＧＡ型半
導体装置の実装工程を順に追って示す断面図である。ま
ず図５( ａ) に示すように、実装基板１１４にマスク層
１２１を形成した後に、ＰＡＤ部１１５を形成する。次
に図５( ｂ) に示すように、半田ペースト１１０をＰＡ
Ｄ部１１５上に形成する。次に図５( ｃ) に示すよう
に、半田ボール１０９と半田ペースト１１０を接着させ
る。次に図５( ｄ) に示すように、リフローを行い、半
導体装置を実装基板１１４に接着させる。図６( ａ) 〜
( ｅ) はスティフナの製造工程を示す上面から見た平面
図である。まず図６( ａ) に示すように例えば銅とアロ
イの合金板を図６( ｂ) に示すように打ち抜き加工す
る。次に図６( ｃ) に示すように金属板上に接着材を貼
り付けて、図６( ｄ) に示すように不必要な領域の接着
材を除去して、図６( ｅ) に示すようにスティフナ本体
１０５の打ち抜きを行う。このスティフナ１０５は吊り
ピン部が切断された構造になっている。 【０００６】 【発明が解決しようとする課題】先に説明したように、
従来のＴＢＧＡ型半導体装置では、実装基板と半導体装
置の膨張率に差異があるため、実装基板への装着後の温
度変化により半田ボール接合部にストレスがかかり、特
にパッケージのコーナー部に圧力がかかり、実装基板か
らの剥離等の問題が生じてしまう。また、図４に示した
ように半導体装置の重量が重い場合は、リフロー時に半
導体装置の自重により半田ボールが潰れてしまい、半田
ボール同士がショートを起こしてしまう可能性が生じて
しまう。更に、実装基板に半導体装置を搭載からリフロ
ーするまでの工程では、半導体装置と実装基板の固定は
半田ペーストのみであるため、固定が不安定となってし
まい、半導体装置と実装基板の位置ずれ等の可能性が生
じる。また、半田ボールとプリント基板の接着では、半
導体装置の洗浄等の応力がかかった場合に半導体装置が
実装基板から外れてしまう可能性が生じてしまう。 【０００７】これらの問題を解決するためには、スティ
フナにピンをつけて、実装時の支えとすることが考えら
れるが、新たにスティフナにピンを取りつける工程が増
加してしまい、コストが増加するという問題も生じてし
まう。 【０００８】そこで本願発明では、上記間題点を解決す
べく従来製造工程を最大限に利用しつつ且つ実装基板と
強固な接着がなされている半導体装置を提供することを
目的とする。 【０００９】 【課題を解決するための手段】以上に示したような課題
を解決するために本発明に示す半導体装置の特徴は、第
１表面及び第２表面を有するテープ基板と、このテープ
基板上の第１表面上に搭載された半導体チップと、テー
プ基板の第２表面に形成され且つ前記半導体チップと電
気的に接続されたボール端子と、テープ基板上の第１表
面上に形成され、半導体チップ及びテープ基板を固定す
る支持基板と、半田ボールと接続した実装基板を有し、
支持基板と実装基板は接していることを特徴とする。更
に支持基板は凸部構造を有することを特徴とする。 【００１０】本発明の特徴によれば、実装基板への実装
時に半導体装置の自重による半田ボールの潰れを防ぐこ
とが出来る。また本発明の更なる特徴は、凸部構造は支
持基板の吊りピン部を折り曲げた構造であるため、凸部
を従来の製造工程を用いることにより形成することが出
来る。また本発明の更なる特徴は、実装基板に凹部を有
し、この凹部と支持基板の凸部がかみ合った構造を有す
ることである。この構造によれば、半導体装置と実装基
板の搭載時に凸部を位置決めピンとして使用することが
出来、また凹部と凸部が強固に接続されているため、半
導体装置が実装基板から剥離しにくいという効果を有す
る。 【００１１】 【発明の実施の形態】本発明に示す実施の形態を図面を
参酌して以下に示す。半導体パッケージは、小型軽量
化、高速化、高機能化という電子機器の要求に対応する
ため、新しい形態が次々と開発されて種類が増大してい
る。これに伴い、多ピン構造でかつ高周波数領域で動作
する半導体装置が必要とされている。このような高性能
型の半導体装置の一つとしてＴＢＧＡ構造の半導体装置
が挙げられる。ＴＢＧＡ構造とは、樹脂テープ上に半導
体チップを搭載し、半田を介して信号の送受信を行う半
導体装置であり、厚さが薄く且つ面全体からピンを取り
出して更なる多ピン化を実現できる表面実装タイプの半
導体装置である。また基板にエポキシ樹脂を用いたＢＧ
Ａ型半導体装置に比べて、大量生産が容易という利点を
有するため、必要不可欠な半導体装置となっている。 【００１２】図１は本発明に示すＴＢＧＡ型半導体装置
の実施の形態の概略を示す断面図である。このＴＢＧＡ
型半導体装置の特徴は、第１表面及び第２表面を有する
テープ基板と、このテープ基板上の第１表面上に搭載さ
れた半導体チップと、テープ基板の第２表面に形成され
且つ前記半導体チップと電気的に接続されたボール端子
と、テープ基板上の第１表面上に形成され、半導体チッ
プ及びテープ基板を支持する支持支持基板と、半田ボー
ルと接続した実装基板を有し、支持基板と実装基板は接
していることを特徴とする。更に支持基板は 凸部構造
を有する。また、凸部は支持基板の吊りピン部を折り曲
げた構造であるため、凸部を従来の製造工程を用いるこ
とにより形成することが出来る。更に本発明では実装基
板に凹部を有し、この凹部と支持基板の凸部がかみ合っ
た構造を有する。まず、ポリイミドテープ基板１上の第
１表面上に半導体チップ３が搭載され、ポリイミドテー
プ基板１の第２の表面上に外部素子と信号の送受信を行
う半田のボール端子９が形成されている。ボール端子９
を介して実装基板１４に形成されたＰＡＤ１５に電気的
に接続される。半導体チップ３の電極とボール端子９
は、ポリイミドテープ基板１の第１の表面上に形成され
た銅配線７により導通されている。またポリイミドテー
プ基板１の第１の表面上に、銅配線７を保護するための
レジスト膜１１が形成されている。また半導体チップ３
を保護し、及びテープ基板１を支持するために、半導体
チップ３上にスティフナ５が搭載されている。スティフ
ナ５は、例えば１枚の銅とアロイの金属板を打ち抜き加
工することにより形成され、周辺部の吊りピン部を折り
曲げた構造の凸部１７を有する。スティフナ５はレジス
ト膜１１を介して、テープ基板１の第１の表面上に接着
されている。また、本発明に示す実装基板１４は表面上
に凹部１９を有し、凸部１７が挿入され、半田ペースト
により接続されている。凹部１９の深さは、実装時の半
田ボールの潰れ量( 潰れる距離) とすることが望まし
い。また凸部１７の長さもこの半田ボールの潰れ量を元
に算出する。 【００１３】図２( ａ) 〜( ｅ) は本発明に示すＴＢＧ
Ａ型半導体装置の実装工程を順に追って示す断面図であ
る。図２を参照して、本発明に示す半導体装置の効果を
以下に説明する。 【００１４】まず図２( ａ) に示すように、実装基板１
４にマスク層２１を形成した後に、ＰＡＤ部１５及び凹
部１９を形成する。次に図２( ｂ) に示すように、半田
ペースト１０をＰＡＤ部１５及び凹部１９上に形成す
る。半田ペーストは半導体装置の半田ボール９とＰＡＤ
部１５を接着する役割を有する。次に図２( ｃ) に示す
ように、凸部１７が凹部１９に挿入されるように、半田
ボール９と半田ペースト１０を接着させる。ここで、実
装基板１４に凹部１９が形成されているため、半導体装
置と実装基板の位置合わせを容易に行うことが出来る。 【００１５】次に図２( ｄ) に示すように、リフローを
行い、半導体装置を実装基板１４に接着させる。ここ
で、凹部が適当な大きさに形成されているために、半導
体装置の自重により半田ボールが潰れることによる隣接
する半田ボール同士のショートを防ぐことが出来る。ま
た、凸部１７と凹部１９が強固に接続されているため、
半導体装置を搭載する際に、搭載からリフローまでの一
環した工程での位置ずれを防ぐことが出来る。 【００１６】図３( ａ) 〜( ｅ) はスティフナの製造工
程を示す上面から見た平面図である。まず図３( ａ) に
示すような例えば銅とアロイの合金板を図３( ｂ) に示
すように打ち抜き加工する。次に図３( ｃ) に示すよう
に金属板上に接着材を貼り付けて、図３( ｄ) に示すよ
うに不必要な領域の接着材を除去して、図３( ｅ) に示
すようにスティフナ本体５の打ち抜きを行う。本発明で
は吊りピンの切断は行わないため、図３( ｅ) に示すよ
うにスティフナ５の周辺領域に凸部形状の吊りピン部１
７が存在する。この凸部１７を折り曲げることにより、
実装時の位置決めピンとして使用することが出来る。 【００１７】また、本発明では吊りピン部を折り曲げて
いるため、特別に位置決めピンを形成する必要がなく、
コストの削減を達成することが出来る。また、スティフ
ナ５と実装基板１４は凸部１７と凹部１９により強固に
接続されているため、半導体装置を水で洗浄する際に半
導体半導体装置が実装基板から離れてしまうことを防ぐ
ことが出来る。更に本発明では、スティフナ５が凸部１
７を介して実装基板１４に接続しているため、半導体チ
ップ３の放熱経路を増大させることが出来る。 【００１８】 【発明の効果】以上説明したように、本発明ではスティ
フナに吊りピン部を切断せづに残して、凸部を形成し
た。そして凸部を実装基板に形成された凹部に挿入した
構造を有するため、半導体装置を実装基板に搭載する際
に、搭載からリフローまでの一環した工程での位置ずれ
を防ぐことが出来る。 【００１９】また、リフロー工程で半導体装置を実装基
板に接着させる際に、凹部が適当な大きさに形成されて
いるために、半導体装置の自重により半田ボールが潰れ
ることによる隣接する半田ボール同士のショートを防ぐ
ことが出来る。更に、ティフナが凸部を介して実装基板
に接続しているため、半導体チップの放熱経路を増大さ
せることが出来る。これにより、従来の製造工程を最大
限に利用しつつ、実装基板と強固な接着がなされている
半導体装置を提供することが出来る。
ージ構造に関し、特に基板にテープ基板を使用したＴａ
ｐｅ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ( 以下ＴＢＧＡ
と呼ぶ) 型半導体装置に関する。 【０００２】 【従来の技術】半導体パッケージは、小型軽量化、高速
化、高機能化という電子機器の要求に対応するため、新
しい形態が次々と開発されて種類が増大している。これ
に伴い、多ピン構造でかつ高周波数領域で動作する半導
体装置が必要とされている。このような高性能型の半導
体装置の一つとしてＴＢＧＡ構造の半導体装置が挙げら
れる。ＴＢＧＡ構造とは、樹脂テープ上に半導体チップ
を搭載し、半田を介して信号の送受信を行う半導体装置
であり、厚さが薄く且つ面全体からピンを取り出して更
なる多ピン化を実現できる表面実装タイプの半導体装置
である。また基板にエポキシ樹脂を用いたＢＧＡ型半導
体装置に比べて、大量生産が容易という利点を有するた
め、必要不可欠な半導体装置となっている。 【０００３】以下に従来のＴＢＧＡ型半導体装置を図面
を参照して以下に説明する。図４は従来のＴＢＧＡ型半
導体装置の断面図であり、第１表面及び第２表面を有す
るテープ基板と、このテープ基板上の第１表面上に搭載
された半導体チップと、テープ基板の第２表面に形成さ
れ且つ前記半導体チップと電気的に接続されたボール端
子と、テープ基板上の第１表面上に形成され、半導体チ
ップ及びテープ基板をする支持基板と、半田ボールと接
続した実装基板を有することを特徴とする。 【０００４】まず、ポリイミドテープ基板１０１上の第
１表面上に半導体チップ１０３が搭載され、ポリイミド
テープ基板１０１の第２の表面上に外部素子と信号の送
受信を行う半田のボール端子１０９が形成されている。
ボール端子１０９を介して実装基板１１４に形成された
ＰＡＤ１１５に接続される。半導体チップ１０３の電極
とボール端子１０９は、ポリイミドテープ基板１０１の
第１の表面上に形成された銅配線１０７により導通され
ている。またポリイミドテープ基板１０１の第１の表面
上に、銅配線１０７を保護するためのレジスト膜１１１
が形成されている。また半導体チップ１０３を保護し、
テープ基板１０１を支持するために、半導体チップ１０
３上にスティフナ１０５が搭載されている。スティフナ
１０５は１枚の例えば銅とアロイの金属板を打ち抜き加
工することにより形成される。スティフナ１０５はレジ
スト膜１１１を介して、テープ基板１の第１の表面上に
接着されている。 【０００５】図５( ａ) 〜( ｅ) は従来のＴＢＧＡ型半
導体装置の実装工程を順に追って示す断面図である。ま
ず図５( ａ) に示すように、実装基板１１４にマスク層
１２１を形成した後に、ＰＡＤ部１１５を形成する。次
に図５( ｂ) に示すように、半田ペースト１１０をＰＡ
Ｄ部１１５上に形成する。次に図５( ｃ) に示すよう
に、半田ボール１０９と半田ペースト１１０を接着させ
る。次に図５( ｄ) に示すように、リフローを行い、半
導体装置を実装基板１１４に接着させる。図６( ａ) 〜
( ｅ) はスティフナの製造工程を示す上面から見た平面
図である。まず図６( ａ) に示すように例えば銅とアロ
イの合金板を図６( ｂ) に示すように打ち抜き加工す
る。次に図６( ｃ) に示すように金属板上に接着材を貼
り付けて、図６( ｄ) に示すように不必要な領域の接着
材を除去して、図６( ｅ) に示すようにスティフナ本体
１０５の打ち抜きを行う。このスティフナ１０５は吊り
ピン部が切断された構造になっている。 【０００６】 【発明が解決しようとする課題】先に説明したように、
従来のＴＢＧＡ型半導体装置では、実装基板と半導体装
置の膨張率に差異があるため、実装基板への装着後の温
度変化により半田ボール接合部にストレスがかかり、特
にパッケージのコーナー部に圧力がかかり、実装基板か
らの剥離等の問題が生じてしまう。また、図４に示した
ように半導体装置の重量が重い場合は、リフロー時に半
導体装置の自重により半田ボールが潰れてしまい、半田
ボール同士がショートを起こしてしまう可能性が生じて
しまう。更に、実装基板に半導体装置を搭載からリフロ
ーするまでの工程では、半導体装置と実装基板の固定は
半田ペーストのみであるため、固定が不安定となってし
まい、半導体装置と実装基板の位置ずれ等の可能性が生
じる。また、半田ボールとプリント基板の接着では、半
導体装置の洗浄等の応力がかかった場合に半導体装置が
実装基板から外れてしまう可能性が生じてしまう。 【０００７】これらの問題を解決するためには、スティ
フナにピンをつけて、実装時の支えとすることが考えら
れるが、新たにスティフナにピンを取りつける工程が増
加してしまい、コストが増加するという問題も生じてし
まう。 【０００８】そこで本願発明では、上記間題点を解決す
べく従来製造工程を最大限に利用しつつ且つ実装基板と
強固な接着がなされている半導体装置を提供することを
目的とする。 【０００９】 【課題を解決するための手段】以上に示したような課題
を解決するために本発明に示す半導体装置の特徴は、第
１表面及び第２表面を有するテープ基板と、このテープ
基板上の第１表面上に搭載された半導体チップと、テー
プ基板の第２表面に形成され且つ前記半導体チップと電
気的に接続されたボール端子と、テープ基板上の第１表
面上に形成され、半導体チップ及びテープ基板を固定す
る支持基板と、半田ボールと接続した実装基板を有し、
支持基板と実装基板は接していることを特徴とする。更
に支持基板は凸部構造を有することを特徴とする。 【００１０】本発明の特徴によれば、実装基板への実装
時に半導体装置の自重による半田ボールの潰れを防ぐこ
とが出来る。また本発明の更なる特徴は、凸部構造は支
持基板の吊りピン部を折り曲げた構造であるため、凸部
を従来の製造工程を用いることにより形成することが出
来る。また本発明の更なる特徴は、実装基板に凹部を有
し、この凹部と支持基板の凸部がかみ合った構造を有す
ることである。この構造によれば、半導体装置と実装基
板の搭載時に凸部を位置決めピンとして使用することが
出来、また凹部と凸部が強固に接続されているため、半
導体装置が実装基板から剥離しにくいという効果を有す
る。 【００１１】 【発明の実施の形態】本発明に示す実施の形態を図面を
参酌して以下に示す。半導体パッケージは、小型軽量
化、高速化、高機能化という電子機器の要求に対応する
ため、新しい形態が次々と開発されて種類が増大してい
る。これに伴い、多ピン構造でかつ高周波数領域で動作
する半導体装置が必要とされている。このような高性能
型の半導体装置の一つとしてＴＢＧＡ構造の半導体装置
が挙げられる。ＴＢＧＡ構造とは、樹脂テープ上に半導
体チップを搭載し、半田を介して信号の送受信を行う半
導体装置であり、厚さが薄く且つ面全体からピンを取り
出して更なる多ピン化を実現できる表面実装タイプの半
導体装置である。また基板にエポキシ樹脂を用いたＢＧ
Ａ型半導体装置に比べて、大量生産が容易という利点を
有するため、必要不可欠な半導体装置となっている。 【００１２】図１は本発明に示すＴＢＧＡ型半導体装置
の実施の形態の概略を示す断面図である。このＴＢＧＡ
型半導体装置の特徴は、第１表面及び第２表面を有する
テープ基板と、このテープ基板上の第１表面上に搭載さ
れた半導体チップと、テープ基板の第２表面に形成され
且つ前記半導体チップと電気的に接続されたボール端子
と、テープ基板上の第１表面上に形成され、半導体チッ
プ及びテープ基板を支持する支持支持基板と、半田ボー
ルと接続した実装基板を有し、支持基板と実装基板は接
していることを特徴とする。更に支持基板は 凸部構造
を有する。また、凸部は支持基板の吊りピン部を折り曲
げた構造であるため、凸部を従来の製造工程を用いるこ
とにより形成することが出来る。更に本発明では実装基
板に凹部を有し、この凹部と支持基板の凸部がかみ合っ
た構造を有する。まず、ポリイミドテープ基板１上の第
１表面上に半導体チップ３が搭載され、ポリイミドテー
プ基板１の第２の表面上に外部素子と信号の送受信を行
う半田のボール端子９が形成されている。ボール端子９
を介して実装基板１４に形成されたＰＡＤ１５に電気的
に接続される。半導体チップ３の電極とボール端子９
は、ポリイミドテープ基板１の第１の表面上に形成され
た銅配線７により導通されている。またポリイミドテー
プ基板１の第１の表面上に、銅配線７を保護するための
レジスト膜１１が形成されている。また半導体チップ３
を保護し、及びテープ基板１を支持するために、半導体
チップ３上にスティフナ５が搭載されている。スティフ
ナ５は、例えば１枚の銅とアロイの金属板を打ち抜き加
工することにより形成され、周辺部の吊りピン部を折り
曲げた構造の凸部１７を有する。スティフナ５はレジス
ト膜１１を介して、テープ基板１の第１の表面上に接着
されている。また、本発明に示す実装基板１４は表面上
に凹部１９を有し、凸部１７が挿入され、半田ペースト
により接続されている。凹部１９の深さは、実装時の半
田ボールの潰れ量( 潰れる距離) とすることが望まし
い。また凸部１７の長さもこの半田ボールの潰れ量を元
に算出する。 【００１３】図２( ａ) 〜( ｅ) は本発明に示すＴＢＧ
Ａ型半導体装置の実装工程を順に追って示す断面図であ
る。図２を参照して、本発明に示す半導体装置の効果を
以下に説明する。 【００１４】まず図２( ａ) に示すように、実装基板１
４にマスク層２１を形成した後に、ＰＡＤ部１５及び凹
部１９を形成する。次に図２( ｂ) に示すように、半田
ペースト１０をＰＡＤ部１５及び凹部１９上に形成す
る。半田ペーストは半導体装置の半田ボール９とＰＡＤ
部１５を接着する役割を有する。次に図２( ｃ) に示す
ように、凸部１７が凹部１９に挿入されるように、半田
ボール９と半田ペースト１０を接着させる。ここで、実
装基板１４に凹部１９が形成されているため、半導体装
置と実装基板の位置合わせを容易に行うことが出来る。 【００１５】次に図２( ｄ) に示すように、リフローを
行い、半導体装置を実装基板１４に接着させる。ここ
で、凹部が適当な大きさに形成されているために、半導
体装置の自重により半田ボールが潰れることによる隣接
する半田ボール同士のショートを防ぐことが出来る。ま
た、凸部１７と凹部１９が強固に接続されているため、
半導体装置を搭載する際に、搭載からリフローまでの一
環した工程での位置ずれを防ぐことが出来る。 【００１６】図３( ａ) 〜( ｅ) はスティフナの製造工
程を示す上面から見た平面図である。まず図３( ａ) に
示すような例えば銅とアロイの合金板を図３( ｂ) に示
すように打ち抜き加工する。次に図３( ｃ) に示すよう
に金属板上に接着材を貼り付けて、図３( ｄ) に示すよ
うに不必要な領域の接着材を除去して、図３( ｅ) に示
すようにスティフナ本体５の打ち抜きを行う。本発明で
は吊りピンの切断は行わないため、図３( ｅ) に示すよ
うにスティフナ５の周辺領域に凸部形状の吊りピン部１
７が存在する。この凸部１７を折り曲げることにより、
実装時の位置決めピンとして使用することが出来る。 【００１７】また、本発明では吊りピン部を折り曲げて
いるため、特別に位置決めピンを形成する必要がなく、
コストの削減を達成することが出来る。また、スティフ
ナ５と実装基板１４は凸部１７と凹部１９により強固に
接続されているため、半導体装置を水で洗浄する際に半
導体半導体装置が実装基板から離れてしまうことを防ぐ
ことが出来る。更に本発明では、スティフナ５が凸部１
７を介して実装基板１４に接続しているため、半導体チ
ップ３の放熱経路を増大させることが出来る。 【００１８】 【発明の効果】以上説明したように、本発明ではスティ
フナに吊りピン部を切断せづに残して、凸部を形成し
た。そして凸部を実装基板に形成された凹部に挿入した
構造を有するため、半導体装置を実装基板に搭載する際
に、搭載からリフローまでの一環した工程での位置ずれ
を防ぐことが出来る。 【００１９】また、リフロー工程で半導体装置を実装基
板に接着させる際に、凹部が適当な大きさに形成されて
いるために、半導体装置の自重により半田ボールが潰れ
ることによる隣接する半田ボール同士のショートを防ぐ
ことが出来る。更に、ティフナが凸部を介して実装基板
に接続しているため、半導体チップの放熱経路を増大さ
せることが出来る。これにより、従来の製造工程を最大
限に利用しつつ、実装基板と強固な接着がなされている
半導体装置を提供することが出来る。
【図面の簡単な説明】
【図１】図１は本発明の実施の形態を示すを半導体装置
の概要を示す断面図である。 【図２】図２は本発明に示すＴＢＧＡ型半導体装置の実
装工程を順に追って示す断面図である。 【図３】図３はスティフナの製造工程を示す上面から見
た平面図である。 【図４】図４は従来の半導体装置の概要を示す断面図で
ある。 【図５】図５は従来のＴＢＧＡ型半導体装置の実装工程
を順に追って示す断面図である。 【図６】図６はスティフナの製造工程を示す上面から見
た平面図である。 【符号の説明】 １ テープ基板 ３ 半導体チップ ５ スティフナ ７ 配線 ９ 半田ボール １０ 半田ペースト １１ レジスト膜 １３ 樹脂封子層 １４ 実装基板 １５ ＰＡＤ １７ 凸部 １９ 凹部
の概要を示す断面図である。 【図２】図２は本発明に示すＴＢＧＡ型半導体装置の実
装工程を順に追って示す断面図である。 【図３】図３はスティフナの製造工程を示す上面から見
た平面図である。 【図４】図４は従来の半導体装置の概要を示す断面図で
ある。 【図５】図５は従来のＴＢＧＡ型半導体装置の実装工程
を順に追って示す断面図である。 【図６】図６はスティフナの製造工程を示す上面から見
た平面図である。 【符号の説明】 １ テープ基板 ３ 半導体チップ ５ スティフナ ７ 配線 ９ 半田ボール １０ 半田ペースト １１ レジスト膜 １３ 樹脂封子層 １４ 実装基板 １５ ＰＡＤ １７ 凸部 １９ 凹部
Claims (1)
- 【特許請求の範囲】 【請求項1 】第１表面及び第２表面を有するテープ基板
と、このテープ基板上の第１表面上に搭載された半導体
チップと、前記テープ基板の第２表面に形成され且つ前
記半導体チップと電気的に接続されたボール端子と、前
記テープ基板上の第１表面上に設置され、前記半導体チ
ップ及び前記テープ基板を固定する支持基板と、 前記半田ボールと電気的に接続された実装基板を有し、
前記支持基板と前記実装基板は接していることを特徴と
する半導体装置。 【請求項２】前記支持基板は 凸部構造を有し、この凸
部と前記実装基板が接続されたことを特徴とする請求項
１記載の半導体装置。 【請求項３】前記凸部は、前記支持基板の４頂点上に有
することを特徴とする請求項２記載の半導体装置。 【請求項４】前記凸部は、前記支持基板の吊りピン部を
折り曲げた構造であることを特徴とする請求項２記載の
半導体装置。 【請求項５】前記実装基板は凹部構造を有し、前記凸部
が挿入されたことを特徴とする請求項２乃至４記載の半
導体装置。 【請求項６】前記凹部の深さは、前記半田ボールの直径
より小さいことを特徴とする請求項５記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30237697A JP4010615B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30237697A JP4010615B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145321A true JPH11145321A (ja) | 1999-05-28 |
| JP4010615B2 JP4010615B2 (ja) | 2007-11-21 |
Family
ID=17908163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30237697A Expired - Fee Related JP4010615B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4010615B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028396A (ja) * | 2006-07-20 | 2008-02-07 | Samsung Electronics Co Ltd | Ｃｏｆ型半導体パッケージ |
| CN104347539A (zh) * | 2013-08-05 | 2015-02-11 | 联发科技（新加坡）私人有限公司 | 芯片封装 |
-
1997
- 1997-11-05 JP JP30237697A patent/JP4010615B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028396A (ja) * | 2006-07-20 | 2008-02-07 | Samsung Electronics Co Ltd | Ｃｏｆ型半導体パッケージ |
| US8575746B2 (en) | 2006-07-20 | 2013-11-05 | Samsung Electronics Co., Ltd. | Chip on flexible printed circuit type semiconductor package |
| CN104347539A (zh) * | 2013-08-05 | 2015-02-11 | 联发科技（新加坡）私人有限公司 | 芯片封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4010615B2 (ja) | 2007-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5990545A (en) | Chip scale ball grid array for integrated circuit package | |
| US5866949A (en) | Chip scale ball grid array for integrated circuit packaging | |
| US7388284B1 (en) | Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit | |
| JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| KR20020078931A (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
| US6300685B1 (en) | Semiconductor package | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JP2647001B2 (ja) | テープキャリアならびに半導体デバイスの実装構造およびその製造方法 | |
| JP3612155B2 (ja) | 半導体装置および半導体装置用のリードフレーム | |
| US5889333A (en) | Semiconductor device and method for manufacturing such | |
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH0558657B2 (ja) | ||
| JPH11145321A (ja) | 半導体装置 | |
| JP2002231761A (ja) | 電子部品実装体および電子部品 | |
| JPH08148526A (ja) | 半導体装置 | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| JP2000183275A (ja) | 半導体装置 | |
| JP2001267452A (ja) | 半導体装置 | |
| JP3586867B2 (ja) | 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板 | |
| JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
| JP2002270629A (ja) | 電子部品およびその製造方法 | |
| JPH1074885A (ja) | 高密度集積回路パッケージ | |
| JP3063733B2 (ja) | 半導体パッケージ | |
| JP2925376B2 (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041007 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070904 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |