JP2000183275A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】パッケージの小型化に有効な半導体装置を提供
する。 【解決手段】エラストマ（３０）を塗布した銅板（３
２）の上面に、第１のリードフレーム（１４−１）と第
１の半導体チップ（１２−１）を載置し、エラストマ
（３０）を塗布した銅板（３２）の底面に、第２のリー
ドフレーム（１４−２）と第２の半導体チップ（１２−
２）を載置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関
し、特に、パッケージの小型化に有効な半導体装置に関
する。

【０００２】

【従来の技術】近年、複数の半導体チップを高さ方向に
積層して、１つのパッケージ内に収容し、小型化および
高集積化を図った半導体装置が考案され、特許公報にて
公開されている。これら公開された技術の概要を以下に
列挙する。

【０００３】特開平５−７５０１６号公報には、１つの
リードフレームの両面に２枚の半導体チップを搭載する
技術が開示されている。

【０００４】また、特許第２５３７３２５号には、２枚
の半導体チップをそれぞれ専用のリードフレームに搭載
し、これらをパッケージ内で上下に重ねて配置する技術
が開示されている（同公報図９参照）。

【０００５】また、特開平６−１６３７９２号公報に
は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）
と、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ ｐａｃｋ
ａｇｅ）というリードの形状が異なる２つのパッケージ
を高さ方向に積層する技術が開示されている。

【０００６】

【発明が解決しようとする課題】しかし、特開平５−７
５０１６号公報記載の方法では、２枚の半導体チップが
１つのリードフレームを共用しているため、信号ピンの
数が制約されるという問題がある。

【０００７】また、特許第２５３７３２５号の方法で
は、半導体チップとリードフレームの構成体を積層した
分だけパッケージが高さ方向に大きくなり、薄型化を図
る上での問題となる。

【０００８】また、特開平６−１６３７９２号公報記載
の方法では、ＱＦＰが表面実装、ＰＧＡがピン挿入実装
と、それぞれ実装方法が異なるため、実装時に特別な配
慮が必要になる上、パッケージが高くなるという問題も
ある。

【０００９】そこで、本発明は、パッケージの小型化に
有効な半導体装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、複数の半導体チップがリー
ドフレームに接続され、封止部材（１０）で封止された
半導体装置において、第１の半導体チップ（１２−１）
に接続された第１のリードフレーム（１４−１）と、第
２の半導体チップ（１２−２）に接続された第２のリー
ドフレーム（１４−２）と、第１の面（１６−１）に前
記第１のリードフレーム（１４−１）を載置し、第２の
面（１６−２）に前記第２のリードフレーム（１４−
２）を載置し、該第１のリードフレーム（１４−１）と
該第２のリードフレーム（１４−２）を絶縁する絶縁部
材（１８）とを具備することを特徴とする。

【００１１】また、請求項２記載の発明は、請求項１記
載の発明において、前記第１の半導体チップ（１２−
１）は、前記絶縁部材（１８）の第１の面（１６−１）
に載置され、前記第１のリードフレーム（１４−１）と
は第１のワイヤー（２０−１）で接続され、前記第２の
半導体チップ（１２−２）は、前記絶縁部材（１８）の
第２の面（１６−２）に載置され、前記第２のリードフ
レーム（１４−２）とは第２のワイヤー（２０−２）で
接続されることを特徴とする。

【００１２】また、請求項３記載の発明は、請求項１記
載の発明において、前記第１の半導体チップ（１２−
１）は、第１の電極パッド（２２−１）を介して、前記
第１のリードフレーム（１４−１）に載置され、前記第
２の半導体チップ（１２−２）は、第２の電極パッド
（２２−２）を介して、前記第２のリードフレーム（１
４−２）に載置されることを特徴とする。

【００１３】また、請求項４記載の発明は、請求項１乃
至請求項３のいずれかに記載の発明において、前記絶縁
部材（１８）は、前記第１の面（１６−１）に形成され
た第１の配線パターン（２４−１）と、前記第２の面
（１６−２）に形成された第２の配線パターン（２４−
２）とを具備し、前記第１の半導体チップ（１２−１）
は、前記第１の配線パターン（２４−１）を介して、前
記第１のリードフレーム（１４−１）に接続され、前記
第２の半導体チップ（１２−２）は、前記第２の配線パ
ターン（２４−２）を介して、前記第２のリードフレー
ム（１４−２）に接続されることを特徴とする。

【００１４】また、請求項５記載の発明は、請求項１乃
至請求項４のいずれかに記載の発明において、前記第１
のリードフレーム（１４−１）は、第１の方向（２６−
１）に伸長し、前記第２のリードフレーム（１４−２）
は、前記第１の方向（２６−１）と交差する第２の方向
に伸長することを特徴とする。

【００１５】また、請求項６記載の発明は、複数の半導
体チップがリードフレームに接続され、封止部材（１
０）で封止された半導体装置において、絶縁部材（１
８）の第１の面（１６−１）に載置され、前記封止部材
（１０）の外部に突出した先端を有する第１のリードフ
レーム（１４−１）と、前記第１のリードフレーム（１
４−１）に接続された第１の半導体チップ（１２−１）
と、前記絶縁部材（１８）の第２の面（１６−２）に載
置され、前記封止部材（１０）の底面から露呈した先端
を有する第２のリードフレーム（１４−２）と、前記第
２のリードフレーム（１４−２）に接続された第２の半
導体チップ（１２−２）とを具備することを特徴とす
る。

【００１６】

【発明の実施の形態】（発明の概要）本発明の特徴は、
絶縁部材を介して、２枚のリードフレームをパッケージ
内に配設したことにある。このような構造により、薄型
構造で信号ピン数をより多く確保することができる（図
１参照）。

【００１７】（発明プロセス）本発明者は、以下に示す
プロセスを通して、上記従来の課題を解決し得る本発明
を完成させるに至った。

【００１８】まず、本発明者は、信号ピン数を確保する
ために、複数のリードフレームを１つのパッケージ内に
収容する構成を採用した。しかし、単に、リードフレー
ムを複数設けるだけでは、従来技術のように、パッケー
ジが高さ方向に大きくなってしまう。そこで、本発明者
は、各リードフレームの間隔を可能な限り接近させる構
成を検討した。その結果、各リードフレームの間に絶縁
部材を介在させれば、該各リードフレームを相互に絶縁
した状態でこれらの積層高さを小さくできることを見出
した。

【００１９】そして、本発明者は、上記のような特徴を
ワイヤーボンディングやダイレクトボンディングといっ
た異なる接続形態に適用し、本発明の多様な適用形態を
想到した。

【００２０】さらに、本発明者は、２つのリードフレー
ムを同一方向に伸長させた場合には、いずれか一方のリ
ードフレームを長く形成する必要がある点に留意し、２
つのリードフレームの伸長方向にも着目して、パッケー
ジの実装面積の縮小化を図った。

【００２１】本発明は、上記観点から構成された発明で
あり、多ピン化、薄型化に寄与する技術を提供する。

【００２２】（第１の形態）本形態では、半導体チップ
とリードフレームとがワイヤーボンディングによって接
続される場合の適用可能性を例示する。

【００２３】図１は、本発明の第１の形態に係る半導体
装置の構成を示す断面図である。以下、同図に基づい
て、本発明の第１の形態の構成を説明する。

【００２４】第１のリードフレーム１４−１は、第１の
半導体チップ１２−１に接続され、該第１の半導体チッ
プ１２−１の外部接続端子として機能する。また、同様
に、第２のリードフレーム１４−２は、第２の半導体チ
ップ１２−２に接続され、該第２の半導体チップ１２−
２の外部接続端子として機能する。好ましくは、第１の
半導体チップ１２−１を絶縁部材１８の第１の面１６−
１に載置し、第２の半導体チップを絶縁部材１８の第１
の面１６−１に載置する。これにより、該２つの半導体
チップの搭載に必要な高さを抑えることができる。

【００２５】本発明は、上記第１のリードフレーム１４
−１および第２のリードフレーム１４−２の形状を限定
するものではないが、好ましくは、同図に示すように、
第１のリードフレーム１４−１の半田付け面と、第２の
リードフレーム１４−２の半田付け面を水平に配置す
る。このように配置することで、好適な表面実装が実現
できる。

【００２６】絶縁部材１８は、第１の面１６−１に前記
第１のリードフレーム１４−１を載置し、第２の面１６
−２に前記第２のリードフレーム１４−２を載置し、該
第１のリードフレーム１４−１と該第２のリードフレー
ム１４−２を絶縁する。これにより、第１のリードフレ
ーム１４−１および第２のリードフレーム１４−２の信
号ラインの独立性が保たれ、それぞれ、第１の半導体チ
ップ１２−１および第２の半導体チップ１２−２の外部
接続端子として機能する。

【００２７】この絶縁部材１８は、薄型化という点に着
目すると、なるべく薄く形成することが好ましい。ま
た、第１のリードフレーム１４−１と第２のリードフレ
ーム１４−２の配設状態を安定させるという観点からす
ると、剛性を有する材料で形成することが好ましい。さ
らに、複数の半導体チップを１つのパッケージ内に収容
した場合には、発熱量が顕著になる。従って、放熱性を
高めるという点では、金属等の熱伝導体の両面に絶縁樹
脂等の絶縁部材を塗布して構成した絶縁部材１８が好適
である。

【００２８】この絶縁部材１８には、ガラスエポキシ基
板やセラミック基板等の絶縁基板や絶縁テープが含まれ
る。

【００２９】第１のワイヤー２０−１は、第１の半導体
チップ１２−１と第１のリードフレーム１４−１とを電
気的に接続し、同様に、第２のワイヤー２０−２は、第
２の半導体チップ１２−２と第２のリードフレーム１４
−２とを電気的に接続する。

【００３０】封止部材１０は、上記各構成要素を一体に
封止し、パッケージの筐体を構成する。同図に示す構造
は、第１のリードフレーム１４−１の先端が封止部材１
０の外に突出し、第２のリードフレーム１４−２の先端
が封止部材１０の底面から一部露出した構造であるが、
第２のリードフレーム１４−２が封止部材１０の外に突
出した構造であってもよく、本発明は、封止する箇所お
よび封止形態には限定されない。

【００３１】図２は、図１に示した半導体装置の底面図
である。同図に示すように、第１のリードフレーム１４
−１および第２のリードフレーム１４−２は、それぞれ
封止部材１０から四方向に伸長しＱＦＰを構成する。そ
して、第１のリードフレーム１４−１の半田付け面と第
２のリードフレーム１４−２の半田付け面とは、一直線
上に配置される。もっとも、このような配置形態は、本
発明を限定するものではなく、２方向に伸長する２つの
リードフレームを積層してもよいし、２方向に伸長する
リードフレームと４方向に伸長するリードフレームを積
層してもよい。また、半田付け面をずらして配置しても
よい。

【００３２】以上説明した本発明の第１の形態によれ
ば、複数のリードフレームが絶縁部材を介して積層され
るため、多ピン化および薄型化を図ることができる。図
１に示す本形態の構成、特に、リードフレームの積層部
分を参照すれば、図１に示す高さＨが従来の構造よりも
小さくなることが容易に理解されるであろう。

【００３３】（第２の形態）本形態では、半導体チップ
とリードフレームとがダイレクトボンディングによって
接続される場合の適用可能性を例示する。

【００３４】図３は、本発明の第２の形態に係る半導体
装置の構成を示す断面図である。以下、同図に基づい
て、本発明の第２の形態の構成を説明する。尚、前述し
た第１の形態に準ずる構成は、同一符号を付して説明を
省略し、以下の説明では、第１の形態と異なる部分を主
に説明する。

【００３５】第１の半導体チップ１２−１は、第１の電
極パッド２２−１を介して、第１のリードフレーム１４
−１に載置され、第２の半導体チップ１２−２は、第２
の電極パッド２２−２を介して、第２のリードフレーム
１４−２に載置される。

【００３６】そして、第１の電極パッド２２−１は、第
１の半導体チップ１２−１と第１のリードフレーム１４
−１とを電気的に接続し、同様に、第２の電極パッド２
２−２は、第２の半導体チップ１２−２と第２のリード
フレーム１４−２とを電気的に接続する。

【００３７】第１の電極パッド２２−１および第２の電
極パッド２２−２は、金属バンプ等の小型の導電体で形
成し、半導体チップの搭載高さを抑えた構成とすること
が好ましい。

【００３８】以上説明した本発明の第２の形態によれ
ば、ダイレクトボンディングで構成された半導体装置に
本発明を適用することができる。

【００３９】（第３の形態）本形態では、絶縁部材に配
線パターンを形成し、接続形態の複雑化に対応し得る構
成を例示する。

【００４０】図４は、本発明の第３の形態に係る半導体
装置の構成を示す断面図である。以下、同図に基づい
て、本発明の第３の形態の構成を説明する。尚、前述し
た第１の形態に準ずる構成は、同一符号を付して説明を
省略し、以下の説明では、第１の形態と異なる部分を主
に説明する。

【００４１】絶縁部材１８は、第１の面１６−１に形成
された第１の配線パターン２４−１と、第２の面１６−
２に形成された第２の配線パターン２４−２とを具備す
る。これらの配線パターンは、特定の回路パターンを構
成するものであってもよいし、単に、ワイヤーとリード
フレームを接続する導電媒体であってもよい。

【００４２】この第１の配線パターン２４−１および第
２の配線パターン２４−２は、半導体チップとリードフ
レームとの接続形態が複雑である場合に有効である。ま
た、この第１の配線パターン２４−１および第２の配線
パターン２４−２を設ければ、第１のワイヤー２０−１
および第２のワイヤー２０−２の長さを短くすることも
可能である。

【００４３】そして、第１の半導体チップ１２−１は、
第１の配線パターン２４−１を介して、第１のリードフ
レーム１４−１に接続され、第２の半導体チップ１２−
２は、第２の配線パターン２４−２を介して、第２のリ
ードフレーム１４−２に接続される。

【００４４】前述した第２の形態のように、半導体チッ
プとリードフレームの接続をダイレクトボンディングで
行う場合には、第１の電極パッド２２−１を第１の配線
パターン２４−１上に載置し、第１の半導体チップ１２
−１を第１のリードフレーム１４−１に接続する。同様
に、第２の電極パッド２２−２を第２の配線パターン２
４−２上に載置し、第２の半導体チップ１２−２を第２
のリードフレーム１４−２に接続する。

【００４５】以上説明した本発明の第３の形態によれ
ば、半導体チップとリードフレームとが配線パターンを
介して接続されるため、複雑な接続形態にも対応でき、
さらに、ワイヤーボンディングにあっては、ワイヤーを
短くすることができる。

【００４６】（第４の形態）本形態では、２つのリード
フレームの伸長方向を特定し、パッケージの実装面積の
縮小化を図った構成を例示する。

【００４７】図５は、本発明の第４の形態に係る半導体
装置の構成を示す斜視図である。以下、同図に基づい
て、本発明の第４の形態の構成を説明する。尚、前述し
た第１の形態に準ずる構成は、同一符号を付して説明を
省略し、以下の説明では、第１の形態と異なる部分を主
に説明する。

【００４８】第１のリードフレーム１４−１は、第１の
方向２６−１に伸長し、第２のリードフレーム１４−２
は、第１の方向２６−１と交差する第２の方向に伸長す
る。第１のリードフレーム１４−１および第２のリード
フレーム１４−２は、そのすべてが第１の方向２６−１
および第２の方向に伸長する形状に限定されず、半田付
け面付近、即ち、リードフレームの先端部が当該方向に
伸長していればよい。このような構造により、各リード
フレームの先端部を同じ長さ（図中「Ｌ」で示す）にす
ることができる。

【００４９】同図に示すように半導体装置パッケージが
矩形である場合には、第１のリードフレーム１４−１と
第２のリードフレーム１４−２が交差する角度を９０°
とすることが好ましい。ただし、本発明は、９０°に限
定されず、パッケージの形状に応じて、交差角度は適宜
変更可能である。また、第１のリードフレーム１４−１
および第２のリードフレーム１４−２の半田付け面を除
いて、封止部材１０で封止した構成も本発明の範囲内で
ある。

【００５０】以上説明した本発明の第４の形態によれ
ば、２つのリードフレームが異なる伸長方向で積層され
るため、これらの長さを自由に設計することができる。
従って、各リードフレームの長さを最短値にすれば、実
装面積の低減が図られる。このような効果は、図１乃至
図４に示した構造、即ち、第１のリードフレーム１４−
１と第２のリードフレーム１４−２が同一方向に伸長し
た構造と、図５に示した第１のリードフレーム１４−１
と第２のリードフレーム１４−２が異なる方向に伸長し
た構造を比較すれば明確に理解されるであろう。

【００５１】（変形例）上述した各形態は、本発明の代
表的な構成であり、他にも以下のような変形が可能であ
る。尚、前述した各形態に準ずる構成は、同一符号を付
して説明を省略し、以下の説明では、当該各形態と異な
る部分を主に説明する。

【００５２】図６は、本発明の第１の変形例を示す断面
図である。同図に示すように、本発明では、第１のリー
ドフレーム１４−１と第２のリードフレーム１４−２を
封止部材１０の内部に配置することも可能である。この
場合、第１のリードフレーム１４−１および第２のリー
ドフレーム１４−２の露出面、即ち、半田付け面は、封
止部材１０の底面あるいは側面から露呈させる。

【００５３】図７は、本発明の第２の変形例を示す断面
図である。同図に示すように、本発明では、第１のリー
ドフレーム１４−１と第２のリードフレーム１４−２を
上下に異なる方向で伸長させてもよい。このような構造
は、半導体装置同士の積層実装を行う場合や、１つの半
導体装置を２枚のマザーボードの間に実装する場合に有
効である。

【００５４】図８は、本発明の第３の変形例を示す断面
図である。同図に示すように、本発明は、第１のリード
フレーム１４−１の先端部と第２のリードフレーム１４
−２の先端部を封止部材１０の外に突出させて構成して
もよい。

【００５５】図９は、本発明の第４の変形例を示す底面
図である。同図に示すように、第１のリードフレーム１
４−１の半田付け面と第２のリードフレーム１４−２の
半田付け面がずれた配置も本発明に含まれる。

【００５６】

【実施例】（要約）エラストマ３０を塗布した銅板３２
の上面に、第１のリードフレーム１４−１と第１の半導
体チップ１２−１を載置し、エラストマ３０を塗布した
銅板３２の底面に、第２のリードフレーム１４−２と第
２の半導体チップ１２−２を載置する（図１０参照）。

【００５７】（好適な実施例）図１０は、本発明の好適
な実施例に係る半導体装置の構造を示す断面図である。
以下、同図を用いて、当該半導体装置の構造を説明す
る。尚、前述した本発明の各形態に準ずる構成は、同一
符号を付して説明を省略する。

【００５８】銅板３２は、第１の半導体チップ１２−１
および第２の半導体チップ１２−２が発する熱を外部に
逃がすために設けられ、パッケージ２８の中央に配置さ
れる。この銅板３２の両面にはエラストマ３０が塗布さ
れる。

【００５９】エラストマ３０は、弾性を有する絶縁性の
樹脂であり、第１のリードフレーム１４−１と第２のリ
ードフレーム１４−２を電気的に絶縁するとともに、第
１の半導体チップ１２−１および第２の半導体チップ１
２−２の発熱によって発生した応力を吸収する。

【００６０】第１のリードフレーム１４−１は、エラス
トマ３０を介して、銅板３２の上面周縁部に配設され、
その先端部分がパッケージ２８から突出した構造を有す
る。そして、該先端部がパッケージ２８の底面方向に折
り曲げられ、半田付け面が下方、即ち、マザーボード側
に向けられる。

【００６１】第２のリードフレーム１４−２は、エラス
トマ３０を介して、銅板３２の下面周縁部に配設され、
その先端部分がパッケージ２８内に収容された構造を有
する。そして、該先端部がパッケージ２８内で底面方向
に折り曲げられ、半田付け面がマザーボード側に向けら
れて、該半田付け面、即ち、実装面のみがパッケージ面
から露呈した構造となる。

【００６２】第１の半導体チップ１２−１は、エラスト
マ３０を介して、銅板３２の上面中央部に載置され、第
１のワイヤー２０−１によって、第１のリードフレーム
１４−１に接続される。

【００６３】第２の半導体チップ１２−２は、エラスト
マ３０を介して、銅板３２の下面中央部に載置され、第
２のワイヤー２０−２によって、第２のリードフレーム
１４−２に接続される。

【００６４】マザーボード３６は、半導体装置の搭載面
に複数のランド３４を配置し、該各ランド３４上に、第
１のリードフレーム１４−１の半田付け面および第２の
リードフレーム１４−２の半田付け面が接触する。

【００６５】半導体装置の実装時には、このランド３４
上にクリーム半田が塗布され、リフロー工程を経て、第
１のリードフレーム１４−１および第２のリードフレー
ム１４−２の半田付け面が各ランド３４に固着する。

【００６６】

【発明の効果】以上説明したように、本発明によれば、
パッケージの小型化に有効な半導体装置を提供すること
ができる。

【００６７】また、本発明の第１の形態によれば、複数
のリードフレームが絶縁部材を介して積層されるため、
多ピン化および薄型化を図ることができる。図１に示す
本形態の構成、特に、リードフレームの積層部分を参照
すれば、図１に示す高さＨが従来の構造よりも小さくな
ることが容易に理解されるであろう。

【００６８】また、本発明の第２の形態によれば、ダイ
レクトボンディングで構成された半導体装置に本発明を
適用することができる。

【００６９】また、本発明の第３の形態によれば、半導
体チップとリードフレームとが配線パターンを介して接
続されるため、複雑な接続形態にも対応でき、さらに、
ワイヤーボンディングにあっては、ワイヤーを短くする
ことができる。

【００７０】また、本発明の第４の形態によれば、２つ
のリードフレームが異なる伸長方向で積層されるため、
これらの長さを自由に設計することができる。従って、
各リードフレームの長さを最短値にすれば、実装面積の
低減が図られる。このような効果は、図１乃至図４に示
した構造、即ち、第１のリードフレーム１４−１と第２
のリードフレーム１４−２が同一方向に伸長した構造
と、図５に示した第１のリードフレーム１４−１と第２
のリードフレーム１４−２が異なる方向に伸長した構造
を比較すれば明確に理解されるであろう。

【図面の簡単な説明】

【図１】本発明の第１の形態に係る半導体装置の構成を
示す断面図である。

【図２】図１に示した半導体装置の底面図である。

【図３】本発明の第２の形態に係る半導体装置の構成を
示す断面図である。

【図４】本発明の第３の形態に係る半導体装置の構成を
示す断面図である。

【図５】本発明の第４の形態に係る半導体装置の構成を
示す斜視図である。

【図６】本発明の第１の変形例を示す断面図である。

【図７】本発明の第２の変形例を示す断面図である。

【図８】本発明の第３の変形例を示す断面図である。

【図９】本発明の第４の変形例を示す底面図である。

【図１０】本発明の好適な実施例に係る半導体装置の構
造を示す断面図である。

【符号の説明】

１０…封止部材、１２−１…第１の半導体チップ、１２
−２…第２の半導体チップ、１４−１…第１のリードフ
レーム、１４−２…第２のリードフレーム、１６−１…
第１の面、１６−２…第２の面、１８…絶縁部材、２０
−１…第１のワイヤー、２０−２…第２のワイヤー、２
２−１…第１の電極パッド、２２−２…第２の電極パッ
ド、２４−１…第１の配線パターン、２４−２…第２の
配線パターン、２６−１…第１の方向、２６−２…第２
の方向、２８…パッケージ、３０…エラストマ、３２…
銅板、３４…ランド、３６…マザーボード

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数の半導体チップがリードフレームに
   接続され、封止部材（１０）で封止された半導体装置に
   おいて、 第１の半導体チップ（１２−１）に接続された第１のリ
   ードフレーム（１４−１）と、 第２の半導体チップ（１２−２）に接続された第２のリ
   ードフレーム（１４−２）と、 第１の面（１６−１）に前記第１のリードフレーム（１
   ４−１）を載置し、第２の面（１６−２）に前記第２の
   リードフレーム（１４−２）を載置し、該第１のリード
   フレーム（１４−１）と該第２のリードフレーム（１４
   −２）を絶縁する絶縁部材（１８）とを具備することを
   特徴とする半導体装置。
2. 【請求項２】 前記第１の半導体チップ（１２−１）
   は、 前記絶縁部材（１８）の第１の面（１６−１）に載置さ
   れ、前記第１のリードフレーム（１４−１）とは第１の
   ワイヤー（２０−１）で接続され、 前記第２の半導体チップ（１２−２）は、 前記絶縁部材（１８）の第２の面（１６−２）に載置さ
   れ、前記第２のリードフレーム（１４−２）とは第２の
   ワイヤー（２０−２）で接続されることを特徴とする請
   求項１記載の半導体装置。
3. 【請求項３】 前記第１の半導体チップ（１２−１）
   は、 第１の電極パッド（２２−１）を介して、前記第１のリ
   ードフレーム（１４−１）に載置され、 前記第２の半導体チップ（１２−２）は、 第２の電極パッド（２２−２）を介して、前記第２のリ
   ードフレーム（１４−２）に載置されることを特徴とす
   る請求項１記載の半導体装置。
4. 【請求項４】 前記絶縁部材（１８）は、 前記第１の面（１６−１）に形成された第１の配線パタ
   ーン（２４−１）と、 前記第２の面（１６−２）に形成された第２の配線パタ
   ーン（２４−２）とを具備し、 前記第１の半導体チップ（１２−１）は、 前記第１の配線パターン（２４−１）を介して、前記第
   １のリードフレーム（１４−１）に接続され、 前記第２の半導体チップ（１２−２）は、 前記第２の配線パターン（２４−２）を介して、前記第
   ２のリードフレーム（１４−２）に接続されることを特
   徴とする請求項１乃至請求項３のいずれかに記載の半導
   体装置。
5. 【請求項５】 前記第１のリードフレーム（１４−１）
   は、 第１の方向（２６−１）に伸長し、 前記第２のリードフレーム（１４−２）は、 前記第１の方向（２６−１）と交差する第２の方向に伸
   長することを特徴とする請求項１乃至請求項４のいずれ
   かに記載の半導体装置。
6. 【請求項６】 複数の半導体チップがリードフレームに
   接続され、封止部材（１０）で封止された半導体装置に
   おいて、 絶縁部材（１８）の第１の面（１６−１）に載置され、
   前記封止部材（１０）の外部に突出した先端を有する第
   １のリードフレーム（１４−１）と、 前記第１のリードフレーム（１４−１）に接続された第
   １の半導体チップ（１２−１）と、 前記絶縁部材（１８）の第２の面（１６−２）に載置さ
   れ、前記封止部材（１０）の底面から露呈した先端を有
   する第２のリードフレーム（１４−２）と、 前記第２のリードフレーム（１４−２）に接続された第
   ２の半導体チップ（１２−２）とを具備することを特徴
   とする半導体装置。