CN105655317A - 一种双框架封装结构及制造方法 - Google Patents

一种双框架封装结构及制造方法 Download PDF

Info

Publication number
CN105655317A
CN105655317A CN201511007986.6A CN201511007986A CN105655317A CN 105655317 A CN105655317 A CN 105655317A CN 201511007986 A CN201511007986 A CN 201511007986A CN 105655317 A CN105655317 A CN 105655317A
Authority
CN
China
Prior art keywords
lead frame
chip
electrical connection
electrically connected
bonding line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201511007986.6A
Other languages
English (en)
Inventor
尤文胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei silicon microelectronics technology Co., Ltd.
Original Assignee
Hefei Zuan Investment Partnership Enterprise
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Zuan Investment Partnership Enterprise filed Critical Hefei Zuan Investment Partnership Enterprise
Priority to CN201511007986.6A priority Critical patent/CN105655317A/zh
Publication of CN105655317A publication Critical patent/CN105655317A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种双框架封装结构及制造方法，通过将不同功能的芯片连接至不同的引线框架上，然后将多个引线框架堆叠放置后塑封在同一个封装体中，可以使得整个芯片的功能满足多样化需求，并且芯片封装体的工艺简单、体积小巧。

Description

一种双框架封装结构及制造方法
技术领域
本发明设计芯片封装领域，更具体的说，涉及一种双框架封装结构及制造方法。
背景技术
随着电子产品发展的多功能化和小型化，在制造芯片过程中，经常需要将包括多个不同功能的芯片放置在同一个封装体中，现有的封装方案是将不同功能的芯片均放置在同一块引线框架上，然后对引线框架进行绝缘塑封，以形成一块完整的封装结构，这种封装方法的不足之处在于在制作具有多个不同功能的芯片的过程中，需要考虑到不同器件的连接和布线，因此，这无疑会增加工艺流程，从而增加成本。
发明内容
有鉴于此，本发明提出了一种双框架封装结构及制造方法，通过将不同功能的芯片放置在不同的引线框架上，然后将多个引线框架叠加放置后塑封在同一个封装体中，可以使得芯片的功能满足多样化需求，并且芯片封装体的工艺简单、体积小巧。
依据本发明的一种双框架封装结构，包括第一引线框架和第二引线框架，
第一芯片的有源区接触面与所述第一引线框架电气连接，所述第一引线框架具有多个指状引脚；
第二芯片的有源区接触面与所述第二引线框架电气连接，所述第一引线框架具有多个指状引脚；
所述第一芯片和所述第二芯片叠加放置；
具有绝缘性能的塑封材料包覆所述第一芯片、第一引线框架的部分、第二芯片、第二引线框架的部分，并填充芯片和引线框架之间的空隙，以形成一个规则形状的封装体；
所述第一引线框架和第二引线框架的指状引脚的至少一部分裸露于所述封装体之外，以提供封装体与外部电路的电气连接。
进一步的，所述第一芯片和第一引线框架构成第一框架层，所述第二芯片和第二引线框架构成第二框架成，所述第一框架层和所述第二框架层叠加放置。
优选的，所述第一芯片通过焊料与所述第一引线框架直接电气连接或者是通过键合线与所述第一引线框架形成电气连接，
以及所述第二芯片通过焊料与所述第二引线框架直接电气连接或者是通过键合线与所述第二引线框架形成电气连接。
优选的，所述封装结构还包括至少一个承载盘，
当所述第一芯片通过键合线与所述第一引线框架电气连接时，所述第一芯片与有源区表面相对的另一面通过粘贴层连接至所述承载盘；
或者是当所述第二芯片通过键合线与所述第二引线框架电气连接时，所述第二芯片与有源区表面相对的另一面通过粘贴层连接至所述承载盘。
依据本发明的一种制造双框架封装结构的制造方法，包括以下步骤：
将第一芯片的有源区接触面与具有多个指状引脚的第一引线框架电气连接；
将第二芯片的有源区接触面与具有多个指状引脚的第二引线框架电气连接；
所述第一芯片和第一引线框架构成的第一框架层和所述第二芯片和第二引线框架构成的第二框架层叠加放置；
将所述第一结构层和第二结构层放置于固定形状的模具中，然后将加热至熔融状态的塑封材料注入到所述模具中，所述塑封材料包覆所述第一芯片、第一引线框架的部分、第二芯片、第二引线框架的部分，并填充芯片和引线框架之间的空隙，冷却后形成一个封装体；
所述第一引线框架和第二引线框架的指状引脚的至少一部分裸露于所述封装体之外，以提供封装体与外部电路的电气连接。
优选的，所述第一芯片通过焊料与所述第一引线框架直接电气连接或者是通过键合线与所述第一引线框架形成电气连接；
以及所述第二芯片通过焊料与所述第二引线框架直接电气连接或者是通过键合线与所述第二引线框架形成电气连接。
优选的，当所述第一芯片通过键合线与所述第一引线框架电气连接时，所述第一芯片与有源区表面相对的另一面通过粘贴层连接至承载盘；
或者是当所述第二芯片通过键合线与所述第二引线框架电气连接时，所述第二芯片与有源区表面相对的另一面通过粘贴层连接至承载盘。
根据上述的双框架封装结构及制造方法，通过将不同功能的芯片连接至不同的引线框架上，然后将多个引线框架叠加放置后塑封在同一个封装体中，可以使得整个芯片的功能满足多样化需求，并且芯片封装体的工艺简单、体积小巧。
附图说明
图1所示为依据本发明的双框架封装结构的剖面图；
图2所示为依据本发明的双框架封装结构的立体示意图。
具体实施方式
以下结合附图对本发明的几个优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。
参考图1所示为本发明的双框架封装结构的剖面图以及图2所示的立体图，所述双框架封装结构包括第一引线框架16和第二引线框架15，第一芯片1的有源区接触面通过焊料14与所述第一引线框架16电气连接，所述第一引线框架16具有多个指状引脚，如指状引脚16-1和指状引脚16-2；第二芯片2的有源区接触面通过键合线13与所述第二引线框架15电气连接，所述第一引线框架15具有多个指状引脚，如指状引脚15-1和指状引脚15-2。本领域技术人员可知，第一芯片1也可以通过键合线与第一引线框架连接，第二芯片2也可以通过焊料与第二引线框架连接，用户可根据体积以及成本要求选择合适的连接方式。
在本实施例中，所述封装结构还包括至少一个承载盘，如承载盘12，所述第二芯片与有源区表面相对的另一面通过粘贴层11连接至所述承载盘12，所述粘贴层为绝缘胶11等合适的材料。所述承载盘12与所述指状引脚15可以选择连接或不连接。可以推知，当第一芯片1通过键合线与所述第一引线框架电气连接时，第一芯片1与有源区表面相对的另一面通过粘贴层连接至承载盘。这里需要指出的是，当两个芯片均需承载盘时，两个芯片应放置在不同的承载盘中。
这里，所述第一芯片1和所述第二芯片2叠加放置，更进一步的，所述第一芯片1和第一引线框架16构成的第一框架层和所述第二芯片2和第二引线框架15构成的第二框架层叠加放置，这里所述的叠加放置指的是垂直方向的叠加。如图1或图2中所示，第一框架层包括第一引线框架、焊料和芯片1，第二框架层包括第二引线框架、键合线和芯片2，当有承载盘时，第二框架层还包括粘贴层和承载盘。从图1中可以看出，第一框架层和第二框架层为两个独立的框体结构，通过将两者堆叠放置，可以减小整个体系的体积。
之后，将具有绝缘性能的塑封材料(例如环氧树脂)包覆所述第一芯片1、第一引线框架16的部分、第二芯片2、第二引线框架15的部分，并填充芯片和引线框架之间的空隙，以形成一个规则形状的封装体，这里以六边形为示例，但不限于此，并且，所述第一引线框架和第二引线框架的指状引脚的至少一部分裸露于所述封装体之外，以提供封装体与外部电路的电气连接，优选地，所述第一引线框架和第二引线框架指状引脚的裸露部分分布在同一水平面上。
通过上述的双框架的放置和封装方式，通过将不同功能的芯片放置在不同的引线框架上，使得芯片和引线框架的连接和布线能够简易操作，工艺流程简单，而当芯片厚度不高的情况下，堆叠放置后再封装成一体可大大减小封装体的体积。本发明的双框架封装结构性能好、成本低。
根据本发明的思路启发，在需要集成多个不同功能的芯片时，技术人员可根据需要和芯片的厚度调整引线框架的数量，例如三个引线框架或更多，然后通过堆叠放置以获得性能好、体积小、成本低的封装体。
最后，本发明还公开了一种制造上述双框架封装结构的制造方法，包括以下步骤：
将第一芯片的有源区接触面与具有多个指状引脚的第一引线框架电气连接；
将第二芯片的有源区接触面与具有多个指状引脚的第二引线框架电气连接；
所述第一芯片和第一引线框架构成的第一框架层和所述第二芯片和第二引线框架构成的第二框架层叠加放置；
将所述第一框架层和第二框架层放置于固定形状的模具中，然后将加热至熔融状态的塑封材料注入到所述模具中，所述塑封材料包覆所述第一芯片、第一引线框架的部分、第二芯片、第二引线框架的部分，并填充芯片和引线框架之间的空隙，冷却后形成一个规则形状的封装体；
所述第一引线框架和第二引线框架的指状引脚的至少一部分裸露于所述封装体之外，以提供封装体与外部电路的电气连接，这里可通过研磨来去除塑封体的材料，以露出指状引脚。
优选地，所述第一引线框架和第二引线框架指状引脚的裸露部分分布在同一水平面上，这样可使得整个封装体能够和外部电路顺利电气连接。
以上对依据本发明的优选实施例的双框架封装结构及制造方法进行了详尽描述，本领域普通技术人员据此可以推知其他技术或者结构以及电路布局、元件等均可应用于所述实施例。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (7)

1.一种双框架封装结构，其特征在于，包括第一引线框架和第二引线框架，
第一芯片的有源区接触面与所述第一引线框架电气连接，所述第一引线框架具有多个指状引脚；
第二芯片的有源区接触面与所述第二引线框架电气连接，所述第一引线框架具有多个指状引脚；
所述第一芯片和所述第二芯片叠加放置；
具有绝缘性能的塑封材料包覆所述第一芯片、第一引线框架的部分、第二芯片、第二引线框架的部分，并填充芯片和引线框架之间的空隙，以形成一个封装体；
所述第一引线框架和第二引线框架的指状引脚的至少一部分裸露于所述封装体之外，以提供封装体与外部电路的电气连接。
2.根据权利要求1所述的双框架封装结构，其特征在于，所述第一芯片和第一引线框架构成第一框架层，所述第二芯片和第二引线框架构成第二框架层，所述第一框架层和所述第二框架层叠加放置。
3.根据权利要求1所述的双框架封装结构，其特征在于，所述第一芯片通过焊料与所述第一引线框架直接电气连接或者是通过键合线与所述第一引线框架形成电气连接，
以及所述第二芯片通过焊料与所述第二引线框架直接电气连接或者是通过键合线与所述第二引线框架形成电气连接。
4.根据权利要求3所述的双框架封装结构，其特征在于，所述封装结构还包括至少一个承载盘，
当所述第一芯片通过键合线与所述第一引线框架电气连接时，所述第一芯片与有源区表面相对的另一面通过粘贴层连接至所述承载盘；
或者是当所述第二芯片通过键合线与所述第二引线框架电气连接时，所述第二芯片与有源区表面相对的另一面通过粘贴层连接至所述承载盘。
5.一种制造如权利要求1所述的双框架封装结构的制造方法，其特征在于包括以下步骤：
将第一芯片的有源区接触面与具有多个指状引脚的第一引线框架电气连接；
将第二芯片的有源区接触面与具有多个指状引脚的第二引线框架电气连接；
所述第一芯片和第一引线框架构成的第一结构层和所述第二芯片和第二引线框架构成的第二结构层叠加放置；
将所述第一结构层和第二结构层放置于固定形状的模具中，然后将加热至熔融状态的塑封材料注入到所述模具中，所述塑封材料包覆所述第一芯片、第一引线框架的部分、第二芯片、第二引线框架的部分，并填充芯片和引线框架之间的空隙，冷却后形成一个规则形状的封装体；
所述第一引线框架和第二引线框架的指状引脚的至少一部分裸露于所述封装体之外，以提供封装体与外部电路的电气连接。
6.根据权利要求5所述的双框架封装结构的制造方法，其特征在于，所述第一芯片通过焊料与所述第一引线框架直接电气连接或者是通过键合线与所述第一引线框架形成电气连接；
以及所述第二芯片通过焊料与所述第二引线框架直接电气连接或者是通过键合线与所述第二引线框架形成电气连接。
7.根据权利要求5所述的双框架封装结构的制造方法，，其特征在于，当所述第一芯片通过键合线与所述第一引线框架电气连接时，所述第一芯片与有源区表面相对的另一面通过粘贴层连接至承载盘；
或者是当所述第二芯片通过键合线与所述第二引线框架电气连接时，所述第二芯片与有源区表面相对的另一面通过粘贴层连接至承载盘。
CN201511007986.6A 2015-12-24 2015-12-24 一种双框架封装结构及制造方法 Pending CN105655317A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511007986.6A CN105655317A (zh) 2015-12-24 2015-12-24 一种双框架封装结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511007986.6A CN105655317A (zh) 2015-12-24 2015-12-24 一种双框架封装结构及制造方法

Publications (1)

Publication Number Publication Date
CN105655317A true CN105655317A (zh) 2016-06-08

Family

ID=56477160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511007986.6A Pending CN105655317A (zh) 2015-12-24 2015-12-24 一种双框架封装结构及制造方法

Country Status (1)

Country Link
CN (1) CN105655317A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183275A (ja) * 1998-12-11 2000-06-30 Mitsui High Tec Inc 半導体装置
CN1835228A (zh) * 2005-03-16 2006-09-20 飞思卡尔半导体公司 三维封装及其形成方法
US20070029648A1 (en) * 2005-08-02 2007-02-08 Texas Instruments Incorporated Enhanced multi-die package
CN101383334A (zh) * 2007-09-05 2009-03-11 恩益禧电子股份有限公司 引线框架、半导体器件和制造半导体器件的方法
JP2012186370A (ja) * 2011-03-07 2012-09-27 Denso Corp 半導体装置及びその製造方法
CN102903692A (zh) * 2011-07-26 2013-01-30 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法
CN204375733U (zh) * 2014-12-25 2015-06-03 杰群电子科技（东莞）有限公司 一种双引线框架
CN104882426A (zh) * 2014-02-27 2015-09-02 西安永电电气有限责任公司 一种塑封式ipm模块堆叠式结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183275A (ja) * 1998-12-11 2000-06-30 Mitsui High Tec Inc 半導体装置
CN1835228A (zh) * 2005-03-16 2006-09-20 飞思卡尔半导体公司 三维封装及其形成方法
US20070029648A1 (en) * 2005-08-02 2007-02-08 Texas Instruments Incorporated Enhanced multi-die package
CN101383334A (zh) * 2007-09-05 2009-03-11 恩益禧电子股份有限公司 引线框架、半导体器件和制造半导体器件的方法
JP2012186370A (ja) * 2011-03-07 2012-09-27 Denso Corp 半導体装置及びその製造方法
CN102903692A (zh) * 2011-07-26 2013-01-30 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法
CN104882426A (zh) * 2014-02-27 2015-09-02 西安永电电气有限责任公司 一种塑封式ipm模块堆叠式结构
CN204375733U (zh) * 2014-12-25 2015-06-03 杰群电子科技（东莞）有限公司 一种双引线框架

Similar Documents

Publication Publication Date Title
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
CN103219327B (zh) 在叠置式管芯间的垫片上集成无源部件
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
US9041199B2 (en) Semiconductor device and method of fabricating the same
US8253228B2 (en) Package on package structure
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
US20100244223A1 (en) Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
KR100992344B1 (ko) 반도체 멀티칩 패키지
TW201639426A (zh) 單積層式電流隔離器總成
CN107768349A (zh) 双面SiP三维封装结构
DE102013114938B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
CN111279474B (zh) 具有分层保护机制的半导体装置及相关系统、装置及方法
US8368192B1 (en) Multi-chip memory package with a small substrate
CN104078439A (zh) 半导体装置及其制造方法
CN101789420A (zh) 一种半导体器件的系统级封装结构及其制造方法
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
US20070052082A1 (en) Multi-chip package structure
CN110223924A (zh) 一种晶圆级封装方法和晶圆
CN103635999B (zh) 半导体装置
TW200832670A (en) Electronic device with inductor and integrated componentry
CN106358415B (zh) 电子装置模块及其制造方法
US20160219707A1 (en) Module and method for manufacturing the module
CN105655317A (zh) 一种双框架封装结构及制造方法
CN104051450B (zh) 半导体封装
CN216902922U (zh) 一种引线框架以及半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180212

Address after: 230000 room 208, A2 building, No. 800 Innovation Industrial Park, No. 800, Wangjiang West Road, Anhui high tech Zone

Applicant after: Hefei silicon microelectronics technology Co., Ltd.

Address before: Room 190, room H2, two, innovation industrial park, No. 2800, new avenue of innovation, Hefei high tech Zone, Anhui

Applicant before: HEFEI ZUAN INVESTMENT PARTNERSHIP ENTERPRISE

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160608