CN101383334A - 引线框架、半导体器件和制造半导体器件的方法 - Google Patents

引线框架、半导体器件和制造半导体器件的方法 Download PDF

Info

Publication number
CN101383334A
CN101383334A CNA2008102158546A CN200810215854A CN101383334A CN 101383334 A CN101383334 A CN 101383334A CN A2008102158546 A CNA2008102158546 A CN A2008102158546A CN 200810215854 A CN200810215854 A CN 200810215854A CN 101383334 A CN101383334 A CN 101383334A
Authority
CN
China
Prior art keywords
lead frame
lead portion
body part
chassis body
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008102158546A
Other languages
English (en)
Other versions
CN101383334B (zh
Inventor
金田芳晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101383334A publication Critical patent/CN101383334A/zh
Application granted granted Critical
Publication of CN101383334B publication Critical patent/CN101383334B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

根据本发明的一个方面的引线框架用于树脂密封型半导体器件，并包括：具有框架主体部分和引线部分的第一引线框架，具有框架主体部分和引线部分的第二引线框架。当第一引线框架的框架主体部分和第二引线框架的框架主体部分层压在一起时，第一引线框架的引线部分和第二引线框架的引线部分互不接触，在第一引线框架的引线部分中形成的内引线部分和在第二引线框架的引线部分中形成的内引线部分被提供在基本相同的平面上。

Description

引线框架、半导体器件和制造半导体器件的方法
技术领域
本发明涉及一种用于树脂密封型半导体器件的引线框架、使用该引线框架的半导体器件和制造所述半导体器件的方法。
背景技术
已经开发出具有安装在一个封装上的多个半导体芯片比如存储器或CPU(中央处理单元)的SiP(系统封装)技术。
图7表示根据现有技术1(日本专利申请特开平06-188280(Sasaki等人)，图1和图3)的具有SiP结构的半导体器件的侧视图。根据现有技术1的半导体器件100包括：如图7所示，上级侧半导体芯片101，该上级侧半导体芯片101倒装芯片安装在形成在一个引线框架130上的多个内引线部分133的表面上；和下级侧半导体芯片102，该下级侧半导体芯片倒装芯片安装在所述多个内引线部分133的后表面上。然后，上级侧半导体芯片101和下级侧半导体芯片102彼此相对。为了保持上级侧半导体芯片101和下级侧半导体芯片102之间的电隔离，将电连接到上级侧半导体芯片101的内引线部分和电连接到下级侧半导体芯片102的内引线部分分隔，并且这两个内引线部分不共同使用。Sasaki等人还公开了如下结构：两个半导体芯片的电极平面与图7的示例相反地背靠背地彼此相对，半导体芯片通过引线键合电连接到引线框架。
图8A表示根据现有技术2(日本专利申请特开平11-330347(图7和图8))的具有SiP结构的半导体器件的侧视图，图8B表示用于半导体器件的引线框架的局部放大透视图。根据现有技术2的半导体器件200通过如图8A中所示的两个独立的引线框架来形成。更具体地，上级侧半导体芯片101倒装芯片安装在第一引线框架110上，下级侧半导体芯片102倒装芯片安装在第二引线框架120上。在第一引线框架110中形成的第一内引线部分113和在第二引线框架120中形成的第二内引线框架123形成如图8B中所示的层压结构。此外，为了保持电隔离，在第一内引线部分113和第二内引线部分123之间插入绝缘层131。
图9A表示根据现有技术3(日本专利申请特开2004-342880(图2))具有SiP结构的半导体器件的俯视图，图9B表示沿着图9A中的线IXB-IXB截取的剖视图。如图9A和图9B所示，根据现有技术3的半导体器件300包括使用具有不同台阶的三个引线框架130(第一引线框架110、第二引线框架120和第三引线框架140)通过倒装芯片安装的上级侧半导体芯片101和下级侧半导体芯片102。
如上所述，在根据现有技术1的半导体芯片100中，两个半导体芯片是使用一个引线框架来倒装芯片安装的。因此，可以用传统的技术来进行上级侧半导体芯片101的倒装芯片安装。另一方面，在安装了上级侧半导体芯片101之后，下级侧半导体芯片102的倒装芯片安装需要通过将引线框架130的顶部方向和底部方向反转来进行。此时，上级侧半导体芯片101可以被挤压或与级发生干扰。即使当通过引线键合来连接时，在上级侧半导体芯片或与上级侧半导体芯片连接的线和引线框架中会出现相同的问题。
根据现有技术2的半导体器件200采用了如下结构：如图8B所示，两个引线框架在竖直方向层叠，在两个引线框架的间隙之间插入绝缘层131。因此，引起封装的厚度(在图8B中的z方向)增加的问题。
在根据现有技术3的半导体器件300中，第一引线框架110、第二引线框架120和第三引线框架140具有不同的台阶，这就引起了封装的厚度(在图9B中的z方向)增加的问题。
发明内容
根据本发明的一个方面的引线框架用于树脂密封型半导体器件，并包括：第一引线框架，具有框架主体部分和引线部分；第二引线框架，具有框架主体部分和引线部分。当第一引线框架的框架主体部分和第二引线框架的框架主体部分层压在一起时，第一引线框架的引线部分和第二引线框架的引线部分互不接触，第一引线框架的引线部分中形成的内引线部分和第二引线框架的引线部分中形成的内引线部分在基本相同的平面中提供。
根据本发明的另一方面的半导体器件包括：包括框架主体部分和引线部分的第一引线框架，包括框架主体部分和引线部分的第二引线框架，电连接到第一引线框架的内引线部分的上级侧半导体芯片，电连接到第二引线框架的内引线部分的下级侧半导体芯片。在半导体器件中，在顶部方向和底部方向提供上级侧半导体芯片和下级侧半导体芯片，并且第一引线框架的内引线部分和第二引线框架的内引线部分介于上级侧半导体芯片和下级侧半导体芯片之间，第一引线框架的框架主体部分和第二引线框架的框架主体部分层压在一起。
根据本发明的另一方面的制造半导体器件的方法包括如下步骤：上级侧半导体芯片被固定在第一引线框架的内引线部分的前表面上，下级侧半导体芯片被固定在第二引线框架的内引线部分的后表面上，至少使第一引线框架的框架主体部分的一部分和第二引线框架的框架主体部分的一部分重叠，用成型树脂来密封上级侧半导体芯片、下级侧半导体芯片、第一引线框架的内引线部分和第二引线框架的内引线部分，通过移除第一引线框架的框架主体部分和第二引线框架的框架主体部分来分离半导体器件。
根据本发明的引线框架，第一引线框架的引线部分和第二引线框架的引线部分互不接触，在第一引线框架的引线部分中形成的内引线部分和在第二引线框架的引线部分中形成的内引线部分被布置在基本相同的平面上。因此，引线部分可以被构造为：当第一引线框架的框架主体和第二引线框架的框架主体层压在一起时，引线部分好像是通过一个引线框架形成的。由于在后处理中移除了第一引线框架的框架主体部分和第二引线框架的框架主体部分，因此通过使用本发明的引线框架制造的半导体器件可以防止由于引线框架导致的封装厚度的增加。
本发明产生了能够提供一种引线框架的极好的效果，在该引线框架中，可以防止半导体器件的封装的厚度的增加。此外，可以提供一种半导体器件和制造该半导体器件的方法，该半导体器件可以防止由于引线框架导致的封装的厚度增加。
附图说明
从下面结合附图的对特定优选实施例的说明中，本发明的以上和其它目的、优点和特征将更清楚，在附图中：
图1A是根据第一实施例的半导体器件的平面图；
图1B是沿着图1A中的IB-IB线截取的剖视图；
图2A是根据第一实施例的第一引线框架的平面图；
图2B是根据第一实施例的第二引线框架的平面图；
图2C是根据第一实施例的层压型引线框架的平面图；
图3是根据第一实施例的半导体器件的制造工艺的流程图；
图4A至图4C中每个表示说明根据第一实施例的半导体器件的制造工艺的主要部分的剖视图；
图5A是根据第二实施例的半导体器件的平面图；
图5B是沿着图5A中的VB-VB线截取的剖视图；
图6A是根据第二实施例的第一引线框架的平面图；
图6B是根据第二实施例的第二引线框架的平面图；
图6C是根据第二实施例的层压型引线框架的平面图；
图7是根据现有技术1的半导体器件的侧视图；
图8A是根据现有技术2的半导体器件的剖视图；
图8B是根据现有技术2的引线框架的主要部分的透视图；
图9A是根据现有技术3的半导体器件的平面图；以及
图9B是根据现有技术3的半导体器件的剖视图。
具体实施方式
现在在此将参照示范性实施例来描述本发明。本领域的技术人员将认识到：可以利用本发明的教学来实现许多替代实施例，本发明不限于为了说明目的而示出的实施例。
下文中，将详细说明应用了本发明的实施例的一个示例。注意的是，其它实施例也属于本发明的范围，只要这些实施例合乎本发明的精神。每个元件的尺寸没有按比例绘制，而是为了最好地示出结构的细节来绘制。
第一实施例
图1A和图1B表示根据第一实施例的半导体器件51。图1A表示半导体器件51的平面图，图1B是沿着图1A的IB-IB线截取的剖面图。如图1A和图1B所示，半导体器件51包括上级侧半导体芯片1、下级侧半导体芯片2、第一引线框架10和第二引线框架20等。在图1A中，用虚线表示形成成型树脂3的位置，出于方便起见，为了说明上级侧半导体芯片1的下层结构，上级侧半导体芯片1被表示为好像是透明的。
在根据第一实施例的半导体器件51中，具有基本上相同尺寸和相同形状的上级侧半导体芯片1和下级侧半导体芯片2彼此相对，并且具有在上级侧半导体芯片1和下级侧半导体芯片2之间插入的引线框架的内引线部分。不同种类的芯片比如微机和存储器等或相同种类的半导体芯片可以用作上级侧半导体芯片1和下级侧半导体芯片2。当存储器安装在上级侧半导体芯片1和下级侧半导体芯片2上时，电容可以加倍。
如上所述，在现有技术1中，上级侧半导体芯片101和下级侧半导体芯片102安装在一个引线框架130上。另一方面，在根据本发明的第一实施例的半导体器件51中，上级侧半导体芯片1和下级侧半导体芯片2安装在单独的引线框架(第一引线框架10和第二引线框架20)上。
图2A是第一引线框架10的平面图，图2B是第二引线框架20的平面图，图2C是具有层压结构的引线框架30的平面图，在该层压结构中，第一引线框架10和第二引线框架20成整体地层压在一起。如图2A所示，第一引线框架10包括第一引线部分11、第一框架主体部分12、第一对齐部分16和八个矩形的中空部分等。在后面详细说明的后处理中移除第一框架主体部分12是并且在最终的产品中没有保留第一框架主体部分12。在第一框架主体部分12的外围框架的一侧附近多个第一对齐部分16形成为一条线。
在第一引线框架的八个中空部分的每个部分中形成在平面视图中以梳子形状突出的五个第一引线部分11。在形成中空部分的侧边中的形成有第一对齐部分16的侧边Sa中形成五个第一引线部分11中的两个，在与侧边Sa相对的侧边Sb中形成剩余的三个第一引线部分11。
如图2B所示，第二引线框架20包括第二引线部分21、第二框架主体部分22、第二对齐部分26和八个矩形的中空部分等。在后面说明的随后的后处理中移除第二框架主体部分22并且在最终的产品中没有保留第二框架主体部分22。在靠近第二框架主体部分22的外围框架的一侧，多个第二对齐部分26排成一条线。在第二引线框架20的八个中空部分的每个部分中形成在平面视图中以梳子形状突出的五个第二引线部分21。在形成中空部分的侧边中的形成有第二对齐部分26的侧边Sc中形成五个第二引线部分21中的三个，在与侧边Sc相对的侧边Sd中形成剩余的两个第二引线部分21。
在根据第一实施例的半导体器件51的制造工艺中，第一引线框架10和第二引线框架20层压在一起，从而作为如图2C所示的一个成整体的引线框架30(具有层压结构的引线框架30)使用。至少第一引线框架10的第一框架主体部分12的一部分和第二引线框架20的第二框架主体部分22的一部分彼此重叠。在第一实施例中，框架主体部分具有基本上相同的形状，并被形成为在整个区域上重叠。在第一实施例中，通过具有多个通孔的第一对齐部分16和具有多个通孔的第二对齐部分26来进行对齐。
在层压第一引线框架10和第二引线框架20的过程中，如图2C所示，形成第一引线框架10的第一引线部分11和第二引线框架20的第二引线部分21以便彼此不接触。此外，第一内引线部分13和第二内引线部分23在基本上相同的平面上提供。如上所述，在后面的后处理中移除第一框架主体部分12和第二框架主体部分22并且在最终的产品中没有保留这两个部分。因此只有第一引线部分11和第二引线部分21保留作为最终的产品。因此，最终的产品被形成为好像是通过一个引线框架来制造的。
在第一引线框架10中形成的第一引线部分11包括第一内引线部分13、第一外引线部分14和第一上升部分15等。第一内引线部分13是安装上级侧半导体芯片1的地方并且被成型树脂3密封。第一外引线部分14连接到第一框架主体部分12，第一外引线部分14的一部分从被成型树脂3密封的区域突出。第一上升部分15用于连接第一内引线部分13和第一外引线部分14，从第一外引线部分14向第一内引线部分13形成台阶。内引线部分连接到半导体芯片上的端电极，外引线部分作为连接到印刷电路板的外部端子使用。
在第二引线框架20中形成的第二引线部分21包括第二内引线部分23、第二外引线部分24和第二上升部分25等。第二内引线部分23是安装下级侧半导体芯片2的地方并且被成型树脂3密封。第二外引线部分24连接到第二框架主体部分22，第二外引线部分24的一部分从被成型树脂3密封的区域突出。第二上升部分25用于连接第二内引线部分23和第二外引线部分24，从第二外引线部分24向第二内引线部分23形成台阶。
在第一实施例中，从第一内引线部分13的顶部到第一框架主体部分12的在平面视图中的距离Da(见图2A)和从第二内引线部分23的顶部到第二框架主体部分22的在平面图中的距离Db(见图2B)基本上相同。虽然在第一实施例中第一上升部分15和第二上升部分25被成型树脂3密封，但是实施例不限于这种情况，而是第一上升部分15和第二上升部分25可以从被成型树脂3密封的区域突出地形成。对于第一引线框架10中的第一引线部分中的所有第一上升部分15，第一上升部分15的高度相同，其中，第一上升部分15的高度是图1B中第一内引线部分13和第一外引线部分14之间的台阶Ha沿z方向的高度。此外，对于第二引线框架20中的第二引线部分21中的所有第二上升部分25，第二上升部分25的高度相同，其中，第二上升部分25的高度是图1B中的第二内引线部分23和第二外引线部分24之间的台阶Hb沿z方向的高度。第一上升部分15的台阶Ha的高度和第二上升部分25的台阶Hb的高度被设置为是相同的。
调节第一框架主体部分12的高度或/和第二框架主体部分22的高度，从而当第一引线框架10的第一框架主体部分12和第二引线框架20的第二框架主体部分22层压在一起时，第一内引线部分13和第二内引线部分23及第一外引线部分14和第二外引线部分24中的每个都被设置在同一平面上。例如，如图4C所示，当第一引线框架10和第二引线框架20层压在一起时，在相同的高度形成第一框架主体部分12和第一外引线部分14，在基本相同的平面形成第一外引线部分14和第二外引线部分24。形成第二框架主体部分22从而当第一引线框架10和第二引线框架20层压在一起时，第二框架主体部分22与第一框架主体部分12重叠，并相对于第二外引线部分24形成台阶。
在上级侧半导体芯片1中，在与第一内引线部分13相对的侧面的主表面(前表面)中形成电连接到第一内引线部分13的第一端电极4。此外，在下级侧半导体芯片2中，在第二内引线部分23上提供的侧面的主表面(后表面)上形成电连接到第二内引线部分23的第二端电极4。例如，这些端电极可以是包括例如铝、铝合金或Ti/Ni的下层镀膜的比如镀金或者镀银的电镀电极。利用焊料或导电胶等倒装芯片安装这些端电极和内引线，并将其电连接在一起。
如图1A和图2C所示，第一引线部分11和第二引线部分21分别交替地布置在侧边Sa和侧边Sb中。此外，第一引线部分11和第二引线部分2在侧边Sa和侧边Sb中彼此相对。换言之，第一引线部分11和第二引线部分21在平面视图中形成为交错的图形。这样形成的上级侧半导体芯片1、下级侧半导体芯片2、第一内引线部分13、第二内引线部分23等具有利用模具进行密封从而被封装的结构。注意的是，第一引线部分11和第二引线部分21的布置或形状只是示例，可以根据其应用来进行合适的改变。
现在，将说明制造根据第一实施例的半导体器件51的方法。图3是制造根据第一实施例的半导体器件51的方法的流程图。图4A至图4C每个图表示沿着图1A中的IV-IV线截取的剖视图，并为了说明制造工艺示出了半导体器件51的主要部分的剖视图。
首先，制造第一引线框架10(S1)。例如，通过公知的方法比如利用铜板片的冲压(压制)法来制造第一引线框架10。第一内引线部分13和第一外引线部分14形成平板形状。第一上升部分15从第一外引线部分14向第一内引线部分13倾斜地弯曲，第一内引线部分13弯曲到与第一框架主体部分12的主表面基本上平行。
然后，在第一引线框架10的内引线部分13的前表面上倒装芯片安装上级侧半导体芯片1(S2)(见图4A)。例如，在第一内引线部分13与上级侧半导体芯片1中的第一端电极重叠的位置施加突出电极5比如焊料或银胶至第一内引线部分13上。然后，在第一内引线部分13上安装上级侧半导体芯片1，当增加所需的负载时，如有必要则进行比如烘焙的工艺，从而将上级侧半导体芯片1和多个第一内引线部分13固定在一起。因此，第一引线框架10和上级侧半导体芯片1电连接在一起。以同样的方式，制造第二引线框架20(S3)，在第二引线框架20的第二内引线部分23的后表面上倒装芯片安装下级侧半导体芯片2(S4)(见图4B)。因此，第二引线框架20和下级侧半导体芯片2被电连接在一起。
接着，第一引线框架10的第一框架主体部分12和第二引线框架20的第二框架主体部分22重叠在一起(S5)(见图2C和图4C)。更具体来说，第二引线框架20的顶部方向和底部方向被从图4B所示的状态反转，随后，第一引线框架10重叠在第二引线框架20上。如上所述，第一引线框架10的第一框架主体部分12和第二引线框架20的第二框架主体部分22形成具有基本相同形状的框架结构。
在重叠第一引线框架10和第二引线框架20的过程中，通过利用在第一引线框架10的第一框架主体部分12和在第二引线框架20的第二框架主体部分22的每个部分中形成的用于对齐的空洞或凹部和凸部，在第一框架主体部分12和第二框架主体部分22之间进行相对的对齐，从而精确地重叠两个引线框架。在第一实施例中，通过提供如上所述的通孔来进行对齐。
接着，这样形成的结构被设置在模具(未示出)中夹住，从而进行树脂成型(S6)。如图1A所示，用树脂密封包括至少上级侧半导体芯片1、下级侧半导体芯片2、第一内引线部分13、第二内引线部分23和每个半导体芯片的端电极部分4的区域以形成封装结构。因此，通过使用树脂，可以将第一引线框架10和第二引线框架20的内引线部分固定在基本相同的平面上。注意的是，也可以通过使用公知的方法像填缝技术、焊接或与使用树脂的固定方法一起粘着来固定第一引线框架10和第二引线框架20。
此后，通过公知的方法来进行外部电镀(S7)。然后，通过压力器件(未示出)来移除第一引线框架10的第一框架主体部分12和第二引线框架20的第二框架主体部分22，从而得到具有分离的树脂封装结构的半导体器件(S8)。
然后，为了确定半导体器件的状况，对得到的半导体器件进行测试(S9)。这样制造出的半导体器件安装在印刷电路板等上。在将半导体器件作为产品运输时，用卷带来封装第一内引线部分13和第二内引线部分23。
根据第一实施例的引线框架30，第一引线框架10的第一引线部分11和第二引线框架20的第二引线部分21相互不接触，在第一引线部分11中形成的第一内引线部分13和在第二引线部分21中形成的第二内引线部分23被提供在同一平面。因此，在层压第一框架主体部分12和第二框架主体部分22的过程中，每个引线部分被构造为好像引线部分是通过一个引线框架来形成的。因为在后处理中移除第一框架主体部分12和第二框架主体部分22，所以可以防止使用根据第一实施例的引线框架30制造的半导体器件51的封装的厚度由于引线框架而增加。
此外，使在第一引线部分11中形成的第一内引线部分13和第一外引线部分14之间的台阶Ha的高度和在第二引线部分中形成的第二内引线部分23和第二外引线部分24之间的台阶Hb的高度相同，从而可以容易地连接外引线部分和印刷板等。
在根据现有技术1的半导体器件100中，如上所述，当在一个引线框架的后表面上倒装芯片安装半导体芯片时，会产生应力。另一方面，根据第一实施例，在第一引线框架上安装上级侧半导体芯片，在第二引线框架上安装下级侧半导体芯片，然后，第一引线框架和第二引线框架层压在一起来形成具有层压结构的成整体的引线框架30。因此，可以解决上述问题。
因为在第一实施例中上级侧半导体芯片1和下级侧半导体芯片2具有相同的形状，所以相对于半导体芯片的封装结构，半导体芯片的尺寸可以被最大化。此外，可以选择和组合安装在两个引线框架的每个框架上的半导体芯片，这意味着在制造工艺中该结构对于设计来说具有高度的灵活性。注意的是，也可以如所期望地，组合上级侧半导体芯片1和下级侧半导体芯片2的尺寸或形状。
因为通过对齐装置比如通孔将两个引线框架层压在一起，并且通过树脂密封工艺来执行夹持，所以不需要特别的器件或工艺。注意的是，需要弯曲第一引线框架10的第一上升部分15，并且需要弯曲第二引线框架20中第二框架主体部分22与第一框架主体部分12重叠的部分和第二上升部分25。通过利用单独的弯曲模，可以弯曲第一引线框架10和第二引线框架20。否则，通过使用相同的弯曲模，可以弯曲第一上升部分15和第二上升部分25，然后，通过利用另一弯曲模，可以弯曲上述第二框架主体部分22的重叠部分。
第二实施例
现在将说明具有与第一实施例不同结构的半导体器件的实施例。在下面的说明中，用相同的参考标号来表示与第一实施例中的组件相同的组件，将适当地省略对这些组件的重复的说明。图5A表示根据第二实施例的半导体器件52的结构的平面图，图5B表示沿着图5A中的VB-VB线截取的剖面图。在图5A中，用虚线来表示成型树脂3形成的位置，出于方便起见，为了说明上级侧半导体芯片的在下层的结构，上级侧半导体芯片1a被显示为好像是透明的。
根据第二实施例的半导体器件52的基本结构除了下面几点之外，与根据第一实施例的半导体器件51的基本结构基本上相同。在第一实施例中，在平面图中，第一引线部分11和第二引线部分21被形成为彼此不重叠。另一方面，在第二实施例中，在平面图中，第一引线部分11a的一部分和第二引线部分21a的一部分重叠。然而，如图5A中所示，第一内引线部分13a和第二内引线部分23a被形成为在平面图中彼此重叠，这意味着在第一实施例和第二实施例中，在基本相同的平面上形成第一内引线部分13a和第二内引线部分23a。
此外，在第一实施例中，在侧视图中(当从图1B的剖面方向来看时)，形成第一引线部分11的第一上升部分15和第二引线部分21的第二上升部分25以便彼此重叠。另一方面，在第二实施例中，形成第一引线部分11a的第一上升部分15a和第二引线部分21a的第二上升部分25a以便在侧视图中彼此不重叠。此外，在第一实施例中，从内引线部分的顶部到第一引线框架的框架主体部分的在平面图中的距离和从内引线部分的顶部到第二引线框架的框架主体部分的在平面图中的距离相同，然而在第二实施例中上述两个距离彼此不同。
此外，在第一实施例中，使上级侧半导体芯片1的尺寸和下级侧半导体芯片2的尺寸基本上相同。另一方面，在第二实施例中，上级侧半导体芯片1a的尺寸大于下级侧半导体芯片2a的尺寸。此外，在第一实施例中，第一引线部分11和第二引线部分21被形成为基本上直线形状，然而在第二实施例中，一些内引线部分具有弯曲的形状。
图6A是根据第二实施例的第一引线框架10a的平面图，图6B是根据第二实施例的第二引线框架20a的平面图，图6C是具有第一引线框架10a和第二引线框架20a成整体地层压在一起的层压结构的引线框架30a的平面图。如图6A所示，第一引线框架10a包括第一引线部分10a、第一框架主体部分12a、第一对齐部分16和八个矩形的中空部分等。
在第一引线框架10a的八个中空部分的每个部分中形成五个第一引线部分11a。在形成中空部分的侧边中的形成第一对齐部分16所在的侧边Sa中形成五个第一引线部分11a中的两个，在与侧边Sa相对的侧边Sb中形成剩余的三个第一引线部分11a。如图6A所示，在第二实施例中，形成为L形的第一引线部分和呈直线形的第一引线部分在平面图中被混合。
第二引线框架20a包括如图6B所示的第二引线部分21a、第二框架主体部分22a、第二对齐部分26和八个矩形的中空部分等。在第二引线框架20的八个中空部分的每个部分中，形成五个第二引线部分21a。在形成中空部分的侧边中的形成第二对齐部分26所在的侧边Sc中形成五个第二引线部分21a中的三个，在与侧边Sc相对的侧边Sd中形成剩余的两个第二引线部分21a。如图6B所示，在第二实施例中，呈L形的第二引线部分和呈直线形的第二引线部分在平面图中被混合。
在第二实施例中，第一引线框架10a的第一引线部分11a的纵向方向的长度和第二引线框架20a的第二引线部分21a的纵向方向的长度互不相同。换言之，从第一内引线部分13a的顶部到第一引线部分11a的第一框架主体部分12a的在平面图中的距离Dc(见图6A)和从第二内引线部分23a的顶部到在第二引线部分21a中形成的第二框架主体部分22a的在平面图中的距离Dd(见图6B)互不相同。此外，如图5B所示，第一引线部分11a中第一上升部分15a形成的位置和第二引线部分21a中第二上升部分25a形成的位置不同。
在第一引线框架10a中的第一引线部分11a中，对于所有的第一上升部分15a，第一上升部分15a的高度是相同的，其中，第一上升部分15a的高度是在图5B中第一内引线部分13a和第一外引线部分14a之间的台阶Ha沿着z方向的高度。此外，在第二引线框架20a中的第二引线部分21a中，对于所有的第二上升部分25a，第二上升部分25a的高度是相同的，其中，第二上升部分25a的高度是在图5B中第二内引线部分23a和第二外引线部分24a之间的台阶Hb沿着z方向的高度。此外，使第一上升部分15a的台阶Ha的高度和第二上升部分25a的台阶Hb的高度相同。
在根据第二实施例的半导体器件52的制造工艺中，第一引线框架10a和第二引线框架20a层压在一起，作为如图6C所示的一个成整体的引线框架(具有层压结构的引线框架30a)使用。
当第一引线框架10a和第二引线框架20a层压在一起时，如图6C所示，第一引线框架10a的第一引线部分11a的一部分和第二引线框架20a的第二引线部分21a的一部分在平面图中彼此重叠。然而，如上所述，因为第一上升部分15a形成的位置和第二上升部分25a的形成的位置彼此转换，所以第一引线部分11a和第二引线部分21a相互不接触。在第一实施例和第二实施例中，在后处理中移除了第一框架主体部分12a和第二框架主体部分22a并且在最终的产品中没有保留这两个部分。因此，只有第一引线部分11a和第二引线部分21a作为最终的产品留下。
根据第二实施例，因为从第一内引线部分13a的顶部到第一引线框架10a的第一框架主体部分12a的距离和从第二内引线部分23a的顶部到第二引线框架20a的第二框架主体部分22a的距离被形成为彼此不相同，所以可以容易地调节元件，以便第一内引线部分13a和第二内引线部分23a彼此不接触。当上级侧半导体芯片1a的尺寸和下级侧半导体芯片2a的尺寸不同时，根据第二实施例的引线框架30a尤其有效。这种结构提供了用于组合具有不同尺寸或形状的芯片的高度灵活性。
第一实施例和第二实施例中的引线框架的形状和结构仅仅是示例，在不背离本发明的精神的情况下可以进行各种改变。引线框架中的框架主体部分的形状、中空部分的数目及引线部分的数目和形状可以根据其应用来改变。本发明可以应用于具有一个或更多的中空部分和引线部分的器件。
在第一实施例和第二实施例中，在半导体器件的内引线部分的上侧提供一个上级侧半导体芯片，在半导体器件的内引线部分的下侧提供一个下级侧半导体芯片。然而，本发明不限于此。例如，也可以在内引线部分的上侧或/和下侧安装两个或更多半导体芯片。在相同的引线框架中形成的每个中空部分的形状和每个中空部分中的引线部分的数目和形状不必相同，而是可以适当地改变或修改。虽然实施例的说明中，每个引线部分的每个宽度是相同的，但是本发明不限于上述的实施例。
替代地，可以通过公知的方法来在引线框架中提供岛等。进一步替代地，为了增加引线框架自身的机械强度，可以增大框架主体部分的厚度或者可以提供连接部分等。此外，可以适当地改变在框架主体部分中形成的对齐部分的对齐、形状或方法。第一引线框架的台阶Ha的高度和第二引线框架的台阶Hb的高度也可以根据其应用而改变。
取代通过倒装芯片安装来连接半导体芯片，上级侧半导体芯片的电极平面和下级侧半导体芯片的电极平面可以背对背地相对以形成引线键合连接。在这种情况下，可以在第一引线框架和第二引线框架的每个框架中进行引线连接，因此可以容易地进行引线键合连接。不必说，可以既采用倒装芯片连接又采用引线键合连接。
明显的是，本发明不限于上述的实施例，而是可以在不背离本发明的范围和精神的情况下进行修改和改变。

Claims (12)

1.一种用于树脂密封型半导体器件的引线框架，包括：
第一引线框架，包括框架主体部分和引线部分；以及
第二引线框架，包括框架主体部分和引线部分，其中
当第一引线框架的框架主体部分和第二引线框架的框架主体部分层压在一起时，第一引线框架的引线部分和第二引线框架的引线部分互不接触，并且在第一引线框架的引线部分中形成的内引线部分和在第二引线框架的引线部分中形成的内引线部分被提供在基本相同的平面中。
2.如权利要求1所述的引线框架，其中，从第一引线框架的内引线部分的顶部到框架主体部分的在平面图中的距离和从第二引线框架的内引线部分的顶部到框架主体部分的在平面图中的距离基本上是相同的。
3.如权利要求1所述的引线框架，其中，从第一引线框架的内引线部分的顶部到框架主体部分的在平面图中的距离和从第二引线框架的内引线部分的顶部到框架主体部分的在平面图中的距离互不相同。
4.一种半导体器件，包括：
第一引线框架，包括框架主体部分和引线部分；
第二引线框架，包括框架主体部分和引线部分；
上级侧半导体芯片，电连接到第一引线框架的内引线部分；以及
下级侧半导体芯片，电连接到第二引线框架的内引线部分，其中
在顶部方向和底部方向上提供上级侧半导体芯片和下级侧半导体芯片，并且第一引线框架的内引线部分和第二引线框架的内引线部分介于上级侧半导体芯片和下级侧半导体芯片之间，并且
第一引线框架的框架主体部分和第二引线框架的框架主体部分层压在一起。
5.如权利要求4所述的半导体器件，其中，从第一引线框架的内引线部分的顶部到框架主体部分的在平面图中的距离和从第二引线框架的内引线部分的顶部到框架主体部分的在平面图中的距离基本上是相同的。
6.如权利要求4所述的半导体器件，其中，从第一引线框架的内引线部分的顶部到框架主体部分的在平面图中的距离和从第二引线框架的内引线部分的顶部到框架主体部分的在平面图中的距离互不相同。
7.一种制造半导体器件的方法，包括如下步骤：
将上级侧半导体芯片固定在第一引线框架的内引线部分的前表面上，将下级侧半导体芯片固定在第二引线框架的内引线部分的后表面上；
至少使第一引线框架的框架主体部分的一部分和第二引线框架的框架主体部分的一部分重叠；
用成型树脂来密封上级侧半导体芯片、下级侧半导体芯片、第一引线框架的内引线部分和第二引线框架的内引线部分；以及
通过移除第一引线框架的框架主体部分和第二引线框架的框架主体部分来分离半导体器件。
8.如权利要求7的制造半导体器件的方法，其中，在第一内引线部分上倒装芯片安装上级侧半导体芯片，在第二内引线部分上倒装芯片安装下级侧半导体芯片。
9.如权利要求7所述的制造半导体器件的方法，其中，从第一引线框架的内引线部分的顶部到框架主体部分的在平面图中的距离和从第二引线框架的内引线部分的顶部到框架主体部分的在平面图中的距离基本上是相同的。
10.如权利要求9所述的制造半导体器件的方法，其中，在第一内引线部分上倒装芯片安装上级侧半导体芯片，在第二内引线部分上倒装芯片安装下级侧半导体芯片。
11.如权利要求7所述的制造半导体器件的方法，其中，从第一引线框架的内引线部分的顶部到框架主体部分的在平面图中的距离和从第二引线框架的内引线部分的顶部到框架主体部分的在平面图中的距离互不相同。
12.如权利要求11所述的制造半导体器件的方法，其中，在第一内引线部分上倒装芯片安装上级侧半导体芯片，在第二内引线部分上倒装芯片安装下级侧半导体芯片。
CN2008102158546A 2007-09-05 2008-09-05 引线框架、半导体器件和制造半导体器件的方法 Expired - Fee Related CN101383334B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-229726 2007-09-05
JP2007229726 2007-09-05
JP2007229726A JP2009064854A (ja) 2007-09-05 2007-09-05 リードフレーム、半導体装置、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101383334A true CN101383334A (zh) 2009-03-11
CN101383334B CN101383334B (zh) 2012-05-23

Family

ID=40406115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102158546A Expired - Fee Related CN101383334B (zh) 2007-09-05 2008-09-05 引线框架、半导体器件和制造半导体器件的方法

Country Status (3)

Country Link
US (1) US7858447B2 (zh)
JP (1) JP2009064854A (zh)
CN (1) CN101383334B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024799A (zh) * 2009-09-09 2011-04-20 株式会社日立制作所 半导体装置
CN103730444A (zh) * 2014-01-20 2014-04-16 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
CN104979335A (zh) * 2014-04-10 2015-10-14 南茂科技股份有限公司 芯片封装结构及电子装置
CN105655317A (zh) * 2015-12-24 2016-06-08 合肥祖安投资合伙企业(有限合伙) 一种双框架封装结构及制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201044547A (en) * 2009-04-02 2010-12-16 Koninkl Philips Electronics Nv An integrated circuit system with a thermally isolating frame construction and method for producing such integrated circuit system
US20110147910A1 (en) * 2009-12-21 2011-06-23 Micron Technology, Inc. Method for stacking die in thin, small-outline package
KR101047778B1 (ko) * 2010-04-01 2011-07-07 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 라이트 유닛
JP6761697B2 (ja) * 2016-08-18 2020-09-30 トレックス・セミコンダクター株式会社 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0249958A3 (en) * 1986-06-20 1988-11-09 Michael W. Briese Insect trap
JPS6392034A (ja) * 1986-10-06 1988-04-22 Matsushita Electric Ind Co Ltd 半導体装置
JPH02105450A (ja) * 1988-10-13 1990-04-18 Nec Corp 半導体装置
JPH02146454A (ja) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp 空気調和機
JPH0329354A (ja) * 1989-06-26 1991-02-07 Mitsubishi Electric Corp 半導体装置
US5296737A (en) * 1990-09-06 1994-03-22 Hitachi, Ltd. Semiconductor device with a plurality of face to face chips
JP2918073B2 (ja) * 1991-04-20 1999-07-12 凸版印刷株式会社 リードフレームの製造方法
KR940003560B1 (ko) * 1991-05-11 1994-04-23 금성일렉트론 주식회사 적층형 반도체 패키지 및 그 제조방법.
JP2917575B2 (ja) * 1991-05-23 1999-07-12 株式会社日立製作所 樹脂封止型半導体装置
JPH06188280A (ja) 1992-12-21 1994-07-08 Mitsubishi Electric Corp 半導体装置
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
JPH11330347A (ja) * 1998-05-20 1999-11-30 Rohm Co Ltd 半導体ｉｃ
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
TW565925B (en) * 2000-12-14 2003-12-11 Vanguard Int Semiconduct Corp Multi-chip semiconductor package structure process
US6541856B2 (en) * 2001-06-06 2003-04-01 Micron Technology, Inc. Thermally enhanced high density semiconductor package
JP4237542B2 (ja) 2003-05-16 2009-03-11 株式会社東芝 半導体装置
JP3797992B2 (ja) * 2003-09-05 2006-07-19 沖電気工業株式会社 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024799A (zh) * 2009-09-09 2011-04-20 株式会社日立制作所 半导体装置
CN103730444A (zh) * 2014-01-20 2014-04-16 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
CN103730444B (zh) * 2014-01-20 2017-06-27 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
US10128221B2 (en) 2014-01-20 2018-11-13 Silergy Semiconductor Technology (Hangzhou) Ltd. Package assembly having interconnect for stacked electronic devices and method for manufacturing the same
CN104979335A (zh) * 2014-04-10 2015-10-14 南茂科技股份有限公司 芯片封装结构及电子装置
CN105655317A (zh) * 2015-12-24 2016-06-08 合肥祖安投资合伙企业(有限合伙) 一种双框架封装结构及制造方法

Also Published As

Publication number Publication date
JP2009064854A (ja) 2009-03-26
US20090057857A1 (en) 2009-03-05
CN101383334B (zh) 2012-05-23
US7858447B2 (en) 2010-12-28

Similar Documents

Publication Publication Date Title
CN101383334B (zh) 引线框架、半导体器件和制造半导体器件的方法
US8138585B2 (en) Four mosfet full bridge module
CN102272922B (zh) 具有夹互连的半导体管芯封装
JP4674113B2 (ja) 半導体装置及びその製造方法
JP4195804B2 (ja) デュアルダイパッケージ
US7612436B1 (en) Packaged microelectronic devices with a lead frame
US7456494B2 (en) Surface mount electronic component and process for manufacturing same
US9779966B2 (en) Lead frame and semiconductor device
US20050189626A1 (en) Semiconductor device support structures
US7071543B2 (en) Semiconductor device and manufacturing method thereof
US6534344B2 (en) Integrated circuit chip and method for fabricating the same
CN103050467A (zh) 封装结构及其制造方法
US20110210432A1 (en) Semiconductor device and method of manufacturing the same
JP5275019B2 (ja) 半導体装置
KR100831481B1 (ko) 반도체 장치와 그것을 이용한 반도체 패키지 및 회로 장치
KR100227120B1 (ko) 엘오씨(loc)리드와 표준형 리드가 복합된 구조를 갖는 반도체 칩 패키지
JP3994084B2 (ja) 半導体装置
JP4658987B2 (ja) 半導体装置
JP2011091146A (ja) 半導体装置の製造方法
JP4658988B2 (ja) 半導体装置
KR100601760B1 (ko) 스택형 패키지 및 그 제조 방법
CN113268167A (zh) 一种标准化的光学屏下指纹模组及其制作方法
CN115881556A (zh) 一种芯片双面互连封装方法
JP3791751B2 (ja) 光結合素子の製造方法
JP2013048150A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: HU NAN QIU ZEYOU PATENT STRATEGIC PLANNING CO., LT

Free format text: FORMER OWNER: QIU ZEYOU

Effective date: 20101029

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 410011 28/F, SHUNTIANCHENG, NO.59, SECTION 2 OF FURONG MIDDLE ROAD, CHANGSHA CITY, HU NAN PROVINCE TO: 410205 JUXING INDUSTRY BASE, NO.8, LUJING ROAD, CHANGSHA HIGH-TECH. DEVELOPMENT ZONE, YUELU DISTRICT, CHANGSHA CITY, HU NAN PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20101109

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120523

Termination date: 20130905