CN103730444B - 封装组件及其制造方法 - Google Patents

封装组件及其制造方法 Download PDF

Info

Publication number
CN103730444B
CN103730444B CN201410024227.XA CN201410024227A CN103730444B CN 103730444 B CN103730444 B CN 103730444B CN 201410024227 A CN201410024227 A CN 201410024227A CN 103730444 B CN103730444 B CN 103730444B
Authority
CN
China
Prior art keywords
pin
group
lead frame
package assembling
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410024227.XA
Other languages
English (en)
Other versions
CN103730444A (zh
Inventor
谭小春
叶佳明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201410024227.XA priority Critical patent/CN103730444B/zh
Publication of CN103730444A publication Critical patent/CN103730444A/zh
Priority to US14/598,679 priority patent/US10128221B2/en
Application granted granted Critical
Publication of CN103730444B publication Critical patent/CN103730444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

公开了封装组件以及制造封装组件的方法。所述封装组件包括：引线框，所述引线框包括至少两组引脚；以及堆叠成至少两个层面的多个电子元件，其中，每一组引脚与相应一个层面的电子元件形成电连接，以及，所述封装组件还包括用于将一组引脚中的任意一个或多个引脚连接到另一组引脚中的任意一个或多个引脚的连接部分。本发明的封装组件可以提高封装密度，减少封装组件内键合线的使用，提高封装组件的可靠性和抗干扰能力。

Description

封装组件及其制造方法
技术领域
本发明涉及半导体封装，具体地涉及封装组件及其制造方法。
背景技术
随着电子元件的小型化、轻量化以及多功能化的需求的增加，对半导体封装密度的要求越来越高，以达到减小封装尺寸的效果。因此，使用引线框并且包含多个半导体芯片的的封装组件已经成为新的热点。在这种封装组件中，多个半导体芯片的配置及其连接方法对封装组件的尺寸和性能具有至关重要的影响。
图1示出根据现有技术的多芯片封装组件100的透视图。在封装组件100中，两个半导体芯片120、130以并排方式（side-by-side）安装在同一个引线框110上。引线框110包括多条指状的引脚111。每一个引脚111的上表面具有焊垫112。第一半导体芯片120下表面的导电凸块121的末端通过焊料与一些焊垫112形成焊料互连。第二半导体芯片130下表面的导电凸块131的末端与另一些引脚111的焊垫112形成焊料互连。封装料160覆盖引线框110和半导体芯片120、130。引线框110的引脚111的至少一部分从封装料160中露出，用于提供封装组件与外部电路（例如电路板）的电连接。
半导体芯片120和130的并排配置在封装密度方面是不利的，因为最终形成的封装组件100的封装面积必须大于半导体芯片120和130的芯片占用面积之和。
此外，已经提出了堆叠的多芯片封装组件，其中多个半导体芯片堆叠在同一个引线框上。位于最下层的半导体芯片通过焊料直接固定在引线框上。位于上层的半导体芯片通过粘合层固定在下面一层的半导体芯片的顶部表面上。然后，通过键合线将上层的半导体芯片电连接到引线框上。尽管这种堆叠的多芯片封装组件可以减小芯片占用面积，但封装组件内的键合线导致工艺复杂化和制造成本的提高。
在上述现有技术的多芯片封装组件中，大量的键合线之间的干扰可能影响半导体芯片的高频性能，并且可能由于键合线的不良电接触可能导致器件不工作。在封装组件中包括电感以及在封装组件外将电感连接至封装组件内部的其他电子元件时，这种外部电连接可能引入干扰。
因此，期望进一步提高封装组件的封装密度，改善电性能和可靠性。
发明内容
有鉴于此，本发明的目的在于提供一种封装组件，以解决现有技术中封装面积过大以及封装结构对半导体元件性能的不利影响的问题。
根据本发明的一方面，提供一种封装组件，包括：引线框，所述引线框包括至少两组引脚；以及堆叠成至少两个层面的多个电子元件，其中，每一组引脚与相应一个层面的电子元件形成电连接，以及，所述封装组件还包括用于将一组引脚中的任意一个或多个引脚连接到另一组引脚中的任意一个或多个引脚的连接部分。
优选地，在所述封装组件中，所述连接部分与其连接的引脚整体形成。
优选地，所述封装组件还包括焊垫，所述焊垫位于至少一个引脚的上表面，并且与所述电子元件形成焊料互连。
优选地，在所述封装组件中，所述连接部分与所述焊垫整体形成。
优选地，在所述封装组件中，所述连接部分从其连接的一个引脚的上表面延伸至其连接的另一个引脚的侧面。
优选地，在所述封装组件中，所述连接部分从其连接的一个引脚的上表面延伸至其连接的另一个引脚的侧面和上表面。
优选地，在所述封装组件中，在垂直于堆叠方向的平面内，所有引脚的底部共平面。
优选地，在所述封装组件中，每个层面的电子元件的数量为至少一个。
优选地，在所述封装组件中，所述多个电子元件包括选自半导体芯片和分立元件的至少一种电子元件。
优选地，在所述封装组件中，所述分立元件包括选自电阻器、电容器、电感器、二极管和晶体管的至少一种分立元件。
优选地，在所述封装组件中，所述多个电子元件包括电感和功率器件，所述电感与第一组引脚形成电连接，所述功率器件与第二组引脚形成电连接，并且，所述电感的一个端子经由引脚和连接部分连接至所述功率器件的一个端子。
优选地，在所述封装组件中，对于用于任意一个上部层面的电子元件的上部层面引脚，与用于位于所述上部层面下方层面的电子元件的下部层面引脚相比，所述上部层面引脚位于所述下部层面引脚的外围。
优选地，在所述封装组件中，所述上部层面引脚的上表面高度高于所述下部层面引脚的上表面高度。
根据本发明的第二方面，提供一种制造封装组件的方法，包括：形成引线框，所述引线框包括至少两组引脚；以及在引线框上安装至少两个层面的多个电子元件，每一组引脚与相应一个层面的电子元件形成电连接，其中，在安装多个电子元件的步骤之前形成连接部分，所述连接部分将一组引脚中的任意一个或多个引脚连接到另一组引脚中的任意一个或多个引脚。
优选地，在所述方法中，在形成引线框的步骤中，与所述引线框的至少两个引脚整体形成连接部分。
优选地，在形成引线框的步骤和安装多个电子元件的步骤之间，所述方法还包括：在所述多个引脚中的至少一些引脚的表面上形成焊垫，其中，所述连接部分与至少一个焊垫整体形成。
优选地，在所述方法中，形成引线框的步骤包括：在衬底上的选定区域镀敷金属层，通过控制镀敷时间形成高度不同的不同组引脚。
优选地，在所述方法中，形成引线框的步骤包括：在衬底上提供所述金属层；将所述金属层蚀刻成多个引脚；采用封装料填充引脚之间的沟槽；以及在所述多个引脚中的至少一些引脚的表面上镀敷附加的金属层，形成上表面高度不同的引脚。
优选地，在所述方法中，形成引线框的步骤包括：在衬底上提供金属层；在金属层蚀刻出至少一些引脚的上部；以及将金属层蚀刻成包括所述至少一些引脚的多个引脚，形成上表面高度不同并且由沟槽隔开的引脚。
优选地，在所述方法中，形成引线框的步骤包括：采用一次冲压形成所述引线框。
优选地，在所述方法中，安装所述多个电子元件的步骤包括：a）在一组引脚上设置焊料；b）放置一个层面的一个或多个电子元件；c）从最底部层面到最顶部层面，重复步骤a）和b）；d）执行回流工艺，使得各个层面的一个或多个电子元件固定在相应一组引脚上；以及e）采用封装料覆盖所述引线框和所述电子元件，使得引线框的引脚的至少一部分从封装料中露出。
优选地，在所述方法中，安装所述多个电子元件的步骤包括：a）在一组引脚上设置焊料；b）放置一个层面的一个或多个电子元件；c）执行回流工艺，使得所述一个层面的一个或多个电子元件固定在相应一组引脚上；d）采用封装料覆盖所述一个层面的一个或多个电子元件；e）选择性地平整封装料的上表面，以暴露用于上部层面的电子元件的引脚；f）从最底部层面到最顶部层面，重复步骤a）至e）；以及g）采用封装料覆盖最上部层面的一个或多个电子元件，其中，在上述各个采用封装料覆盖的步骤中，使得引线框的引脚的至少一部分从封装料中露出。
本发明的封装组件包含堆叠成多个层面的电子元件，从而可以提高封装密度。在封装组件内部，不同层面的电子元件的引脚可以直接电连接。由于减少了封装组件内键合线的使用，因此可以提高封装组件的可靠性，以及增强抗干扰能力。
本发明的制造封装组件的方法可以进一步减少回流工艺对堆叠的电子元件的不利影响，从而进一步提高封装组件的可靠性。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出根据现有技术的多芯片封装组件的分解透视图；
图2示出根据本发明的第一实施例的封装组件的分解透视图；
图3示出根据本发明的第二实施例的封装组件的分解透视图；
图4示出根据本发明的第三实施例的封装组件的分解透视图；
图5示出根据本发明的第四实施例的封装组件的分解透视图；
图6示出根据本发明的第五实施例的封装组件的制造方法的流程图；
图7示出根据本发明的第六实施例的封装组件的制造方法的流程图；以及
图8a至8j示出根据本发明的封装组件的示例制造方法中各个步骤的截面图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。
为了清楚起见，附图中的各个部分没有按比例绘制。为了简明起见，可以在一幅图中描述经过数个步骤后获得的封装结构。此外，还可能省略某些公知的细节，例如，在所有的附图中未示出焊料，在一些附图中未示出用于支撑引线框的支撑材料和/或外部框架。
应当理解，在描述封装结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
在本申请中，术语“电子元件”不限于半导体芯片，应当理解为广义的封装对象，包括半导体芯片和分立元件（例如电阻器、电容器、电感器、二极管、晶体管）等。
在下文中描述了本发明的许多特定的细节，例如封装的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
图2示出根据本发明的第一实施例的封装组件200的分解透视图，其中，为了清楚起见，将封装料260与封装组件200中的其他部分分离表示。在封装组件200中，两个层面的电子元件安装在引线框210上。
引线框210包括第一组引脚211和第二组引脚212。引线框210的任意组引脚上表面可以直接作为互连区，或者设置附加的焊垫提供互连区。
具体地，第一组引脚211的上表面具有用于接触焊料的焊垫213，该焊垫213的上表面提供互连区。第二组引脚212的上表面则直接提供互连区。第一组引脚211将与第一层面的第一电子元件形成焊料互连，第二组引脚212将与第二层面的第二电子元件形成焊料互连。第二层面高于第一层面，因此，第二组引脚212的上表面的高度大于第一组引脚211的上表面的高度。第二组引脚212位于第一组引脚211的外围，使得第二组引脚212的互连区围绕第一组引脚213的互连区。优选地，在垂直于堆叠方向的平面内，第一组引脚211和第二组引脚212的底部共平面。
与现有技术的封装组件100不同，在封装组件200中，第一组引脚211的至少一个引脚与第二组引脚212的至少一个引脚在封装组件内部电连接。例如，连接部分214与第一组引脚211的一个焊垫213-1整体形成。该连接部分214从第一组引脚211的一个引脚的上表面开始，延伸至接触第二组引脚212的一个引脚的侧面。优选地，连接部分214进一步延伸至第二组引脚212的所述引脚的上表面，如图2所示。
半导体芯片220和电感230以堆叠方式安装在同一个引线框210上。半导体芯片220包括内部电路、与内部电路电连接的各自的多个导电凸块221。半导体芯片220的导电凸块221与引线框210的第一组引脚211的焊垫之间形成焊料互连。电感230位于半导体芯片220上方，其端子与引线框210的第二组引脚212直接形成焊料互连。封装料260覆盖半导体芯片220、电感230和引线框210。第一组引脚211和第二组引脚212的底部从封装料260中露出，用于提供封装组件与外部电路（例如电路板）的电连接。
在封装组件200中，利用连接部分214，将第一组引脚211的任意一个或多个引脚与第二组引脚212中的任意一个或多个引脚电连接，从而提供半导体芯片220和电感230之间的电连接。
在替代的实施例中，上述的半导体芯片220可以由功率器件（例如，功率MOSFET）代替。电感230与引线框210的第二组引脚212直接形成焊料互连，从而形成电连接。功率器件与第一组引脚211形成电连接。由第一组引脚211的一个引脚、第一组引脚212的一个引脚和连接部分214，电感230的一个端子经连接至功率器件的一个端子。
图3示出根据本发明的第二实施例的封装组件300的分解透视图，其中，为了清楚起见，将封装料360与封装组件300中的其他部分分离表示。在封装组件300中，两个层面的电子元件安装在引线框310上。
引线框310包括第一组引脚311和第二组引脚312。引线框310的任意组引脚上表面可以直接作为互连区，或者设置附加的焊垫提供互连区。
半导体芯片330和电感330以堆叠方式安装在同一个引线框310上。半导体芯片330的导电凸块331与引线框310的第一组引脚311的焊垫之间形成焊料互连。电感330位于半导体芯片330上方，其端子与引线框310的第二组引脚312直接形成焊料互连。
在封装组件300中，第一组引脚311的至少一个引脚与第二组引脚312的至少一个引脚在封装组件内部电连接，从而将不同层面的电子元件彼此电连接。与根据第一实施例的封装组件200不同，在封装组件300中，第一组引脚311的一个引脚311-1、第二组引脚312的一个引脚312-1以及两个引脚之间的连接部分314一起整体形成，如图3所示。利用连接部分314，将第一组引脚311的任意一个或多个引脚与第二组引脚312中的任意一个或多个引脚电连接，从而提供半导体芯片320和电感330之间的电连接。
根据第二实施例的封装组件300的其他部分与根据第一实施例的封装组件200的相应部分相同。
图4示出根据本发明的第三实施例的封装组件400的分解透视图，其中，为了清楚起见，将封装料460与封装组件400中的其他部分分离表示。在封装组件400中，两个层面的电子元件安装在引线框410上。在图4中的AA线示出了随后的图8a至8j的截面图的截取位置，其中AA线穿过一组焊垫。
引线框410包括第一组引脚411和第二组引脚413。引线框410的任意组引脚上表面可以直接作为互连区，或者设置附加的焊垫提供互连区。
第一半导体芯片420和第二半导体芯片430以堆叠方式安装在同一个引线框410上。第一半导体芯片420和第二半导体芯片430包括各自的内部电路、与内部电路电连接的各自的多个导电凸块。
第一半导体芯片420的导电凸块421与引线框410的第一组引脚411的焊垫413之间形成焊料互连。第二半导体芯片430位于第一半导体芯片420上方，其导电凸块431与引线框410的第二组引脚412的焊垫413之间形成焊料互连。
在封装组件400中，第一组引脚411的至少一个引脚与第二组引脚412的至少一个引脚在封装组件内部电连接。例如，连接部分414与第一组引脚411的一个焊垫413-1、第二组引脚412的一个焊垫413-2整体形成。利用连接部分414，将第一组引脚411的任意一个或多个引脚与第二组引脚412中的任意一个或多个引脚电连接，从而提供第一半导体芯片420和第二半导体芯片430之间的电连接。
根据第三实施例的封装组件400的其他部分与根据第一实施例的封装组件200的相应部分相同。
图5示出根据本发明的第四实施例的封装组件500的分解透视图，其中，为了清楚起见，将封装料560与封装组件500中的其他部分分离表示。在封装组件500中，两个层面的电子元件安装在引线框510上。
引线框510包括第一组引脚511和第二组引脚512。引线框510的任意组引脚上表面可以直接作为互连区，或者设置附加的焊垫提供互连区。
引线框510的第一组引脚511例如呈条带状，第二组引脚512例如呈台阶状。例如，第二组引脚512中的每个引脚可以包括突出的台面和与台面相连接的延伸部。引线框510的第一组引脚511和第二组引脚512的端部从封装料560的侧面露出，用于提供封装组件与外部电路（例如电路板）的电连接。
第一半导体芯片520和第二半导体芯片530以堆叠方式安装在同一个引线框510上。第一半导体芯片520和第二半导体芯片530包括各自的内部电路、与内部电路电连接的各自的多个导电凸块。
第一半导体芯片520的导电凸块521与引线框510的第一组引脚511的焊垫513之间形成焊料互连。第二半导体芯片530位于第一半导体芯片520上方，其导电凸块531与引线框510的第二组引脚512的焊垫513之间形成焊料互连。
在封装组件500中，第一组引脚511的至少一个引脚与第二组引脚512的至少一个引脚在封装组件内部电连接。例如，连接部分514与第一组引脚511的一个焊垫513-1、第二组引脚512的一个焊垫513-2整体形成。利用连接部分514，将第一组引脚511的任意一个或多个引脚与第二组引脚512中的任意一个或多个引脚电连接，从而提供第一半导体芯片520和第二半导体芯片530之间的电连接。
根据第四实施例的封装组件500的其他部分与根据第一实施例的封装组件200的相应部分相同。
在上述的第一至第四实施例中，描述了其中包含两个层面的电子元件的封装组件。明显地，封装组件可以包含两个或更多个层面的电子元件。如上文所述，引线框包括分别用于不同层面的电子元件的两组或更多组引脚，较高层面的引脚的互连区高于较低层面的引脚的互连区，并且较高层面的引脚的互连区围绕较低层面的引脚的互连区。
尽管在第一至第四实施例中，描述了分立元件位于半导体芯片上方，然而这并非必需的。替代地，分立元件也可以位于半导体芯片下方。
此外，还描述了较高层面的电子元件的尺寸大于较低层面的电子元件的尺寸，然而这并非意味着较高层面的电子元件的长度和宽度均大于较低层面的电子元件的长度和宽度。由于不同层面的电子元件可以在垂直于堆叠方面的平面中具有不同的取向，因此只要第二电子元件的长度和宽度中的任一个大于第一电子元件的长度和宽度中的任一个，就可以将第二电子元件放置在较高层面，以及将第一电子元件放置在较低层面。此外，每个层面的电子元件的数量可以多于一个。
根据第一至第四实施例的封装组件采用一个引线框的不同组引脚提供了不同高度的互连区，从而可以用于安装堆叠的电子元件。因此，该封装组件可提高封装密度。并且，由于不同组引脚的互连区分别与相应层面的电子元件形成焊料互连，可以在封装组件内减少、甚至避免使用键合线，从而解决了由于在封装组件内使用键合线而引入的电接触问题，提高了封装组件的可靠性。在封装组件内部，不同层面的电子元件的引脚可以直接电连接，从而可以增强抗干扰能力。
图6示出根据本发明的第五实施例的封装组件的制造方法的流程图。在步骤S101中，形成引线框，引线框包括多个引脚，分成两组或更多组引脚。在步骤S102中，在多个引脚中的至少一些引脚的表面上形成焊垫。至少与一个焊垫一起，整体形成连接部分。该连接部分将一组引脚中的任意一个或多个引脚连接到另一组引脚中的任意一个或多个引脚。在步骤S103中，在引线框上安装多个层面的电子元件，每一组引脚与相应一个层面的电子元件形成电连接。
在步骤S101中，可以在衬底上的选定区域镀敷金属层，通过控制镀敷时间形成高度不同的不同组引脚。
图7示出根据本发明的第六实施例的封装组件的制造方法的流程图。在步骤S201中，形成引线框，引线框包括多个引脚，分成两组或更多组引脚。在形成引线框的步骤中，至少与引线框的两个引脚整体形成连接部分。该连接部分将一组引脚中的任意一个或多个引脚连接到另一组引脚中的任意一个或多个引脚。在步骤S202中，在引线框上安装多个层面的电子元件，每一组引脚与相应一个层面的电子元件形成电连接。
在步骤S201中，可以在衬底上的选定区域镀敷金属层，通过控制镀敷时间形成高度不同的不同组引脚。
图8a至8j示出根据本发明的封装组件的示例制造方法中各个步骤的截面图。该方法是用于制作根据本发明的第三实施例的封装组件400的一种示例方法。
该方法开始于包括衬底417（例如铁镍合金）及其上的金属层（例如Cu）的叠层，其中衬底417作为支撑层，并且最终将作为牺牲层而去除。例如采用第一掩模，通过蚀刻金属层将其图案化成呈条带状的引脚411，如图8a所示。在蚀刻中，蚀刻剂相对于下层的衬底417选择性地去除导电材料层的暴露部分。在蚀刻后去除第一掩模。然后，采用封装料418（例如环氧树脂）覆盖引脚411和衬底417的暴露表面，如图8b所示。封装料418的厚度至少足以填充相邻的引脚411之间的沟槽。例如通过研磨来平整封装料418，使得引脚411的上表面再次暴露，如图8c所示。例如采用第二掩模，遮挡一部分引脚的上表面，以及遮挡位于该部分引脚外围的另一部分引脚的上表面。通过在所述另一部分引脚411的暴露表面镀敷（例如电镀、化学镀等）与组成引脚的金属相同的金属材料，形成上表面更高的引脚412，如图8d所示。在镀敷之后去除第二掩模。然后，例如采用第三掩模，通过在至少一些引脚的一部分暴露表面镀敷（例如电镀、化学镀等）金属材料（例如Ag），形成焊垫413，如图8e所示。在镀敷之后去除第三掩模。然后，采用选择性的蚀刻剂，相对于引脚411和412、焊垫413和封装料418去除衬底417，从而形成包括第一组引脚411和第二组引脚412的引线框410，如图8f所示。
在上述的蚀刻步骤中，第三掩模的图案限定合适的焊垫布局，使得连接部分414与第一组引脚411的一个焊垫413-1、第二组引脚412的一个焊垫413-2整体形成。该连接部分414从第一组引脚411的一个引脚的上表面开始，延伸至接触第二组引脚412的一个引脚的侧面。优选地，连接部分414进一步延伸至第二组引脚412的所述引脚的上表面。利用连接部分414，将第一组引脚411的任意一个或多个引脚与第二组引脚412中的任意一个或多个引脚电连接。
然后，将第一半导体芯片420放置在引线框410上，如图8g所示。第一半导体芯片420的内部电路经由导电通道等电连接至导电凸块441。执行回流工艺，利用焊料将第一半导体芯片420固定在引线框410的第一组引脚411上。然后，采用封装料460（例如环氧树脂）封装第一半导体芯片420。例如通过研磨来平整封装料460，使得引线框410的第二组引脚412的上表面再次暴露，如图8h所示。将第二半导体芯片430放置在引线框410上。再次执行回流工艺，利用焊料将第二半导体芯片430固定在引线框410的第二组引脚412上，如图8i所示。然后，采用封装料470（例如环氧树脂）封装引线框410、第一半导体芯片420和第二半导体芯片430。优选地，例如通过研磨来平整封装料470，并且减小封装料470的顶层的厚度，以减小封装体积并改善热耗散效率。最终形成封装组件400，如图8j所示。
在上述针对第二半导体芯片430的第二次回流步骤中，由于封装料460保护第一半导体芯片420的焊料，从而保证了互连的可靠性。
在上述方法中，利用与焊垫整体形成的连接部分414，将第一组引脚411的任意一个或多个引脚与第二组引脚412中的任意一个或多个引脚电连接，从而提供第一半导体芯片420和第二半导体芯片430之间的电连接。
在一个替代的实施例中，以金属片（例如Cu片）作为起始材料。采用两次蚀刻和一次镀敷，形成根据本发明的第二实施例的封装组件300中使用的引线框310。例如，该方法包括在图8a所示的第一次蚀刻步骤中，可以利用金属层直接形成两个引脚之间的连接部分314。利用与引脚整体形成的连接部分314，将第一组引脚311的任意一个或多个引脚与第二组引脚312中的任意一个或多个引脚电连接。然后，在镀敷步骤中形成焊垫313。进一步地，在第二次蚀刻中去除衬底。
在一个替代的实施例中，以金属片（例如Cu片）作为起始材料。采用三次蚀刻和一次镀敷，形成根据本发明的第三实施例的封装组件400中使用的引线框410。在该方法中，第一次蚀刻使用第一掩模，使得金属片的遮挡部分形成第二组引脚的上部，金属片的暴露部分厚度减小。第二次蚀刻使用第二掩模，使得金属片的遮挡部分形成第一组引脚411和第二组引脚412，金属片的暴露部分则完全去除而形成分隔开第一组引脚411和第二组引脚412的沟槽。然后，通过镀敷形成焊垫413和连接部分414。利用连接部分414，将第一组引脚411的任意一个或多个引脚与第二组引脚412中的任意一个或多个引脚电连接。进一步地，在第三次蚀刻中去除衬底。
在另一个替代的实施例中，以金属片（例如Cu片）作为起始材料。采用一次冲压和一次镀敷，形成根据本发明的第二实施例的封装组件300中使用的引线框310。在该方法中，采用合适的模具，直接采用冲压形成第一组引脚311和第二组引脚312，并且与引脚一起整体形成连接部分314。然后，在镀敷步骤中形成焊垫313。利用连接部分314，将第一组引脚311的任意一个或多个引脚与第二组引脚312中的任意一个或多个引脚电连接。
在另一个替代的实施例中，可以一次回流多个层面的电子元件，形成根据本发明的第三实施例的封装组件400。在该方法中，在图8g所示的放置第一半导体芯片420的步骤之后，直接放置第二半导体芯片430。可以省略图8h所示的塑封和平整步骤。在放置所有半导体芯片之后，进行一次回流步骤，利用焊料将第一半导体芯片420固定在引线框410的第一组引脚411上，利用焊料将第二半导体芯片430固定在引线框410的第二组引脚412上。然后，采用封装料460（例如环氧树脂）封装引线框410、第一半导体芯片420、第二半导体芯片430，从而形成封装组件400。
在该替代实施例中，由于一次回流多个层面的电子元件，不仅可以避免多次回流导致互连失效的问题，而且简化了工艺步骤。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (20)

1.一种封装组件，包括：
引线框，所述引线框包括至少两组引脚；以及
堆叠成至少两个层面的多个电子元件，
其中，每个层面的电子元件固定在相应的一组引脚上并且与之电连接，以及
所述引线框还包括用于将一组引脚中的任意一个或多个引脚连接到另一组引脚中的任意一个或多个引脚的连接部分，所述连接部分与其连接的引脚整体形成。
2.根据权利要求1所述的封装组件，还包括焊垫，所述焊垫位于至少一个引脚的上表面，并且与所述电子元件形成焊料互连。
3.根据权利要求2所述的封装组件，其中所述连接部分与所述焊垫整体形成。
4.根据权利要求3所述的封装组件，其中所述连接部分从其连接的一个引脚的上表面延伸至其连接的另一个引脚的侧面。
5.根据权利要求3所述的封装组件，其中所述连接部分从其连接的一个引脚的上表面延伸至其连接的另一个引脚的侧面和上表面。
6.根据权利要求1至5中任一项所述的封装组件，其中：
在垂直于堆叠方向的平面内，所有引脚的底部共平面。
7.根据权利要求1所述的封装组件，其中每个层面的电子元件的数量为至少一个。
8.根据权利要求1所述的封装组件，其中所述多个电子元件包括选自半导体芯片和分立元件的至少一种电子元件。
9.根据权利要求8所述的封装组件，其中所述分立元件包括选自电阻器、电容器、电感器、二极管和晶体管的至少一种分立元件。
10.根据权利要求8所述的封装组件，其中所述多个电子元件包括电感和功率器件，所述电感与第一组引脚形成电连接，所述功率器件与第二组引脚形成电连接，并且，所述电感的一个端子经由引脚和连接部分连接至所述功率器件的一个端子。
11.根据权利要求1所述的封装组件，其中，对于用于任意一个上部层面的电子元件的上部层面引脚，与用于位于所述上部层面下方层面的电子元件的下部层面引脚相比，所述上部层面引脚位于所述下部层面引脚的外围。
12.根据权利要求11所述的封装组件，其中，所述上部层面引脚的上表面高度高于所述下部层面引脚的上表面高度。
13.一种制造封装组件的方法，包括：
形成引线框，所述引线框包括至少两组引脚和连接部分，所述连接部分与所述引线框的至少两组引脚整体形成；以及
在引线框上安装至少两个层面的多个电子元件，每个层面的电子元件固定在相应的一组引脚上并且与之电连接，
其中，在安装多个电子元件的步骤之前形成连接部分，所述连接部分将一组引脚中的任意一个或多个引脚连接到另一组引脚中的任意一个或多个引脚。
14.根据权利要求13所述的方法，其中在形成引线框的步骤和安装多个电子元件的步骤之间，还包括：
在所述多个引脚中的至少一些引脚的表面上形成焊垫，其中，所述连接部分与至少一个焊垫整体形成。
15.根据权利要求13至14中任一项所述的方法，其中形成引线框的步骤包括：
在衬底上的选定区域镀敷金属层，通过控制镀敷时间形成高度不同的不同组引脚。
16.根据权利要求13至14中任一项所述的方法，其中形成引线框的步骤包括：
在衬底上提供金属层；
将所述金属层蚀刻成多个引脚；
采用封装料填充引脚之间的沟槽；以及
在所述多个引脚中的至少一些引脚的表面上镀敷附加的金属层，形成上表面高度不同的引脚。
17.根据权利要求13至14中任一项所述的方法，其中形成引线框的步骤包括：
在衬底上提供金属层；
在金属层蚀刻出至少一些引脚的上部；以及
将金属层蚀刻成包括所述至少一些引脚的多个引脚，形成上表面高度不同并且由沟槽隔开的引脚。
18.根据权利要求13至14中任一项所述的方法，其中形成引线框的步骤包括：采用一次冲压形成所述引线框。
19.根据权利要求13至14中任一项所述的方法，其中，安装所述多个电子元件的步骤包括：
a)在一组引脚上设置焊料；
b)放置一个层面的一个或多个电子元件；
c)从最底部层面到最顶部层面，重复步骤a)和b)；
d)执行回流工艺，使得各个层面的一个或多个电子元件固定在相应的一组引脚上并且与之电连接；以及
e)采用封装料覆盖所述引线框和所述电子元件，使得引线框的引脚的至少一部分从封装料中露出。
20.根据权利要求13至14中任一项所述的方法，其中，安装所述多个电子元件的步骤包括：
a)在一组引脚上设置焊料；
b)放置一个层面的一个或多个电子元件；
c)执行回流工艺，使得所述一个层面的一个或多个电子元件固定在相应一组引脚上；
d)采用封装料覆盖所述一个层面的一个或多个电子元件；
e)选择性地平整封装料的上表面，以暴露用于上部层面的电子元件的引脚；
f)从最底部层面到最顶部层面，重复步骤a)至e)；以及
g)采用封装料覆盖最上部层面的一个或多个电子元件，
其中，在上述各个采用封装料覆盖的步骤中，使得引线框的引脚的至少一部分从封装料中露出。
CN201410024227.XA 2014-01-20 2014-01-20 封装组件及其制造方法 Active CN103730444B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410024227.XA CN103730444B (zh) 2014-01-20 2014-01-20 封装组件及其制造方法
US14/598,679 US10128221B2 (en) 2014-01-20 2015-01-16 Package assembly having interconnect for stacked electronic devices and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410024227.XA CN103730444B (zh) 2014-01-20 2014-01-20 封装组件及其制造方法

Publications (2)

Publication Number Publication Date
CN103730444A CN103730444A (zh) 2014-04-16
CN103730444B true CN103730444B (zh) 2017-06-27

Family

ID=50454462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410024227.XA Active CN103730444B (zh) 2014-01-20 2014-01-20 封装组件及其制造方法

Country Status (2)

Country Link
US (1) US10128221B2 (zh)
CN (1) CN103730444B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104269385B (zh) 2014-10-21 2017-12-19 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
CN109817530B (zh) * 2014-10-31 2020-10-30 矽力杰半导体技术(杭州)有限公司 封装组件制造方法
CN104916599B (zh) 2015-05-28 2017-03-29 矽力杰半导体技术(杭州)有限公司 芯片封装方法和芯片封装结构
US10256178B2 (en) 2016-09-06 2019-04-09 Fairchild Semiconductor Corporation Vertical and horizontal circuit assemblies
CN107393836B (zh) 2017-06-19 2020-04-10 矽力杰半导体技术(杭州)有限公司 芯片封装方法及封装结构
CN107808868B (zh) 2017-10-13 2020-03-10 矽力杰半导体技术(杭州)有限公司 芯片封装结构及其制造方法
CN110323141B (zh) 2019-04-15 2021-10-12 矽力杰半导体技术(杭州)有限公司 引线框架结构，芯片封装结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5939779A (en) * 1996-05-17 1999-08-17 Lg Semicon Co., Ltd. Bottom lead semiconductor chip stack package
CN1691329A (zh) * 2004-04-30 2005-11-02 金士顿科技公司 用于存储器模块的多级封装
CN101383334A (zh) * 2007-09-05 2009-03-11 恩益禧电子股份有限公司 引线框架、半导体器件和制造半导体器件的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057822A1 (en) * 2007-09-05 2009-03-05 Yenting Wen Semiconductor component and method of manufacture
US20100289130A1 (en) * 2009-05-12 2010-11-18 Interconnect Portfolio Llc Method and Apparatus for Vertical Stacking of Integrated Circuit Chips
CN102832189B (zh) 2012-09-11 2014-07-16 矽力杰半导体技术(杭州)有限公司 一种多芯片封装结构及其封装方法
CN103400819B (zh) 2013-08-14 2017-07-07 矽力杰半导体技术(杭州)有限公司 一种引线框架及其制备方法和应用其的封装结构
CN203521406U (zh) 2013-10-25 2014-04-02 矽力杰半导体技术(杭州)有限公司 多芯片叠合封装结构
CN103545297A (zh) 2013-10-25 2014-01-29 矽力杰半导体技术(杭州)有限公司 多芯片叠合封装结构及其制作方法
CN103633058A (zh) 2013-12-12 2014-03-12 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
CN103700639B (zh) * 2013-12-31 2017-09-01 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5939779A (en) * 1996-05-17 1999-08-17 Lg Semicon Co., Ltd. Bottom lead semiconductor chip stack package
CN1691329A (zh) * 2004-04-30 2005-11-02 金士顿科技公司 用于存储器模块的多级封装
CN101383334A (zh) * 2007-09-05 2009-03-11 恩益禧电子股份有限公司 引线框架、半导体器件和制造半导体器件的方法

Also Published As

Publication number Publication date
US10128221B2 (en) 2018-11-13
CN103730444A (zh) 2014-04-16
US20150214200A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
CN103730444B (zh) 封装组件及其制造方法
CN103633056B (zh) 引线框、封装组件及其制造方法
US7868431B2 (en) Compact power semiconductor package and method with stacked inductor and integrated circuit die
KR100914977B1 (ko) 스택 패키지의 제조 방법
KR100886100B1 (ko) 반도체 패키지 및 그 제조 방법
CN104269385B (zh) 封装组件及其制造方法
KR101653856B1 (ko) 반도체 장치 및 그 제조방법
TWI385766B (zh) 具有堆疊式電感和積體電路晶片的小型功率半導體封裝及其生產方法
KR20110078399A (ko) 스택 패키지 및 그의 제조방법
KR20090055316A (ko) 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
CN103700639B (zh) 封装组件及其制造方法
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
KR100914987B1 (ko) 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지
KR101013556B1 (ko) 스택 패키지의 제조방법
CN104409369B (zh) 封装组件制造方法
KR101538540B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101219086B1 (ko) 패키지 모듈
CN113410215A (zh) 半导体封装结构及其制备方法
US20240038429A1 (en) Stacked magnetic compound molded integrated isolation transformer
KR101096457B1 (ko) 멀티 패키지
KR20010073946A (ko) 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법
KR101096456B1 (ko) 멀티 패키지
KR20120004877A (ko) 반도체 패키지
KR20090062000A (ko) 반도체 패키지 및 그 제조 방법
KR20090074494A (ko) 스택 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant