JP2917575B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2917575B2
JP2917575B2 JP3118351A JP11835191A JP2917575B2 JP 2917575 B2 JP2917575 B2 JP 2917575B2 JP 3118351 A JP3118351 A JP 3118351A JP 11835191 A JP11835191 A JP 11835191A JP 2917575 B2 JP2917575 B2 JP 2917575B2
Authority
JP
Japan
Prior art keywords
resin
leads
semiconductor device
electric signal
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3118351A
Other languages
English (en)
Other versions
JPH0567726A (ja
Inventor
昭弘 矢口
朝雄 西村
誠 北野
一郎 安生
順一 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3118351A priority Critical patent/JP2917575B2/ja
Priority to KR1019920007956A priority patent/KR950009626B1/ko
Priority to US07/886,859 priority patent/US5299092A/en
Publication of JPH0567726A publication Critical patent/JPH0567726A/ja
Application granted granted Critical
Publication of JP2917575B2 publication Critical patent/JP2917575B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
係り、特に信頼性が高く、高集積化に好適な樹脂封止型
半導体装置に関する。
【０００２】
【従来の技術】従来より樹脂封止型半導体装置では、半
導体素子を素子搭載部であるタブの上に固定すると共に
タブの周囲に複数のリ−ドを配設し、半導体素子とリ−
ドを金属細線によって電気的に接続して、その周囲を樹
脂で封止する構造が採用されている。
【０００３】近年、半導体装置の高集積化を達成するた
めに、複数の半導体素子を搭載した半導体装置に対する
要求が強くなってきている。従来のようにタブ上に半導
体素子を固定した構造で、複数の半導体素子を搭載した
構造としては、特開昭６２−１１９９５２号公報、特開
平１−２５７３６１号公報、特開昭６０−１４７１６１
号公報などがある。
【０００４】
【発明が解決しようとする課題】半導体装置の集積度を
上げるために、複数の半導体素子を搭載した構造が検討
されている一方、半導体素子自身も高集積化によって素
子寸法が大型化する傾向にある。その反面、半導体装置
の外形寸法、特に平面方向の外形寸法は、半導体装置を
搭載する基板設計の制約により、自由に拡大できないか
或いは逆に小型化される傾向にある。
【０００５】このような状況において、従来のようにタ
ブ上に半導体素子を固定する構造では、半導体装置の外
形寸法一定のままで半導体素子の寸法を大型化していく
とリ−ドを樹脂に固定する部分の長さ（インナ−リ−ド
部の樹脂埋込部の長さ）が不足し、リ−ドに充分な固定
強度を与えられないという問題が生じた。
【０００６】そこで、このような問題を回避するため、
複数のインナ−リ−ドを半導体素子の回路形成面上に絶
縁部材を介して接着する構造が、特開昭６１−２４１９
５９号公報により提案されている。この構造をリ−ド・
オン・チップと呼ぶ。
【０００７】本発明が対象としているリ−ド・オン・チ
ップ構造の半導体素子を２個積層した樹脂封止型半導体
装置の例を図１７に示す。
【０００８】半導体素子１、１´の回路形成面１ａ、１
´ａには、電気信号用リ−ド２、２´が半導体素子１、
１´と電気的に絶縁する絶縁部材３を介して接着剤など
により接着されている。半導体素子１、１´と電気信号
用リ−ド２、２´は、金属細線４によって電気的に接続
されている。
【０００９】このようなリ−ド・オン・チップ構造の２
個の半導体素子を、回路形成面同士が対向するように配
置し、電気信号用リ−ド２、２´の積層部２ａにおいて
電気信号用リ−ド同士が接合されている。そして、これ
らは樹脂５で封止されて樹脂封止体６を形成している。
電気信号用リ−ド２´は、樹脂封止体６の側面とほぼ面
一の位置で切断されており、電気信号用リ−ド２のみが
アウタ−リ−ド７と連なっている。
【００１０】リ−ド・オン・チップ構造の半導体素子を
積層することによって、大型の半導体素子を搭載しても
半導体装置の外形寸法が大きくなることがなく、また充
分なリ−ド固定強度が得られる樹脂封止型半導体装置を
提供することができる。
【００１１】しかしながら、図１７に示したようなリ−
ド・オン・チップ構造の半導体素子を積層した樹脂封止
型半導体装置では電気信号用リ−ド２と２´がごく限ら
れた領域でのみ接合されているため、電気信号用リ−ド
積層面の大部分にはすき間が存在している。そのため水
分が電気信号用リ−ド２、２´の積層面を通じて樹脂封
止体６の内部に浸入し易くなっている。
【００１２】樹脂封止体６の内部に水分が浸入すると、
半導体素子１、１´の回路形成面１ａ、１´ａに形成さ
れている電気配線や金属細線４などを腐食、あるいは断
線させる原因となり、樹脂封止型半導体装置の信頼性を
著しく低下させる。従って、樹脂封止型半導体装置内部
への水分の浸入防止を考慮する必要がある。
【００１３】本発明は、複数の高集積半導体素子を半導
体装置内に搭載しても半導体装置の外形寸法が大型化せ
ず、充分なリ−ド固定強度が得られ、かつ水分の浸入防
止を考慮した信頼性の高い樹脂封止型半導体装置を提供
することを目的とする。
【００１４】
【課題を解決するための手段】上記目的は、少なくとも
２個のリ−ド・オン・チップ構造の半導体素子を積層す
るために設けられた電気信号用リ−ド同士の積層部に樹
脂介在部を設けることにより達成される。
【００１５】本願第１番目の発明は、少なくとも２個の
半導体素子を間隙をもってかつその回路形成面同士が対
向するよう配置し、夫々の回路形成面に電気信号用リ−
ドを電気的に接続し、両電気信号用リ−ド同士を重ね合
わせ、これらを樹脂で封止して樹脂封止体を形成し、電
気信号用リ−ド同士の重ね合わせ部はリ−ド同士の面接
触部分と樹脂介在部とを備え、樹脂介在部はリ−ド同士
の重ね合わせ面を幅方向に貫通するようにして形成した
凹状部であることを特徴とする。
【００１６】本願第２番目の発明は、少なくとも２個の
半導体素子を間隙をもってかつその回路形成面同士が対
向するよう配置し、夫々の回路形成面に電気信号用リ−
ドを電気的に接続し、両電気信号用リ−ド同士を重ね合
わせ、これらを樹脂で封止して樹脂封止体を形成し、電
気信号用リ−ド同士の重ね合わせ部はリ−ド同士の面接
触部分と樹脂介在部とを備え、リ−ド同士の重ね合わせ
面の一部を接合し、接合箇所から樹脂封止体外部へのリ
−ド引出し箇所に至る部分の該重ね合わせ面に該各リ−
ドの幅方向に貫通するようにして樹脂介在部を形成する
ことを特徴とする。
【００１７】本願第３番目の発明は、少なくとも２個の
半導体素子を間隙をもってかつその回路形成面同士が対
向するよう配置し、夫々の回路形成面に電気信号用リ−
ドを電気的に接続し、両電気信号用リ−ド同士を重ね合
わせ、これらを樹脂で封止して樹脂封止体を形成し、電
気信号用リ−ド同士の重ね合わせ部はリ−ド同士の面接
触部分と樹脂介在部とを備え、リ−ド同士の重ね合わせ
面の一部を接合し、接合箇所から樹脂封止体外部へのリ
−ド引出し箇所に至る部分の重ね合わせ面に各リ−ドの
幅方向に貫通してかつ樹脂封止体外部に露出するように
して樹脂介在部を形成することを特徴とする。
【００１８】本願第４番目の発明は、少なくとも２個の
半導体素子を間隙をもってかつその回路形成面同士が対
向するよう配置し、夫々の回路形成面に電気信号用リ−
ドを電気的に接続し、両電気信号用リ−ド同士を重ね合
わせ、これらを樹脂で封止して樹脂封止体を形成し、電
気信号用リ−ド同士の重ね合わせ部はリ−ド同士の面接
触部分と樹脂介在部とを備え、リ−ド同士の重ね合わせ
面の一部を接合し、接合箇所よりも内側の重ね合わせ面
に各リ−ドの幅方向に貫通するようにして樹脂介在部を
形成することを特徴とする。
【００１９】本願第５番目の発明は、少なくとも２個の
半導体素子を間隙をもってかつその回路形成面同士が対
向するよう配置し、夫々の回路形成面に電気信号用リ−
ドを電気的に接続し、両電気信号用リ−ド同士を重ね合
わせ、これらを樹脂で封止して樹脂封止体を形成し、電
気信号用リ−ド同士の重ね合わせ部はリ−ド同士の面接
触部分と樹脂介在部とを備え、リ−ド同士の重ね合わせ
面の一部を樹脂封止体の外部で接合し、接合箇所よりも
内側の重ね合わせ面に各リ−ドの幅方向に貫通するよう
にして樹脂介在部を形成することを特徴とする。
【００２０】本願第６番目の発明は、少なくとも２個の
半導体素子を間隙をもってかつその回路形成面同士が対
向するよう配置し、夫々の回路形成面に電気信号用リ−
ドを電気的に接続し、両電気信号用リ−ド同士を重ね合
わせ、これらを樹脂で封止して樹脂封止体を形成し、電
気信号用リ−ド同士の重ね合わせ面を樹脂封止体の外部
で接合し、樹脂封止体内に位置する重ね合わせ面は互い
に間隙を形成して封止樹脂を介在せしめることを特徴と
する。
【００２１】本願第７番目の発明は、半導体素子の回路
形成面に絶縁部材を接着し、絶縁部材の上に電気信号用
リ−ドを配設し、電気信号用リ−ドと半導体素子とを夫
々金属細線で電気的に接続した少なくとも２個の半導体
素子を回路形成面同士が対向するように電気信号用リ−
ドを積層し、これらの周囲を樹脂で封止して樹脂封止体
を形成し、電気信号用リ−ドの積層部内に樹脂介在部を
設けることを特徴とする。
【００２２】本願第８番目の発明は、半導体素子の非回
路形成面に電気信号用リ−ドを絶縁部材を介して配設
し、電気信号用リ−ドと半導体素子とを夫々電気的に接
続した少なくとも２個の半導体素子を非回路形成面同士
が対向するように電気信号用リ−ドを重ね合わせさせ、
かつ電気信号用リ−ド同士を接合し、これらの周囲を樹
脂で封止して樹脂封止体を形成し、電気信号用リ−ドの
重ね合わせ部内に各リ−ド同士の重ね合わせ面を幅方向
に貫通するようにして樹脂介在部を形成することを特徴
とする。
【００２３】本願第９番目の発明は、半導体素子と複数
の電気信号用リ−ドとを電気的に接続しこれらの周囲を
樹脂で封止して樹脂封止体を形成した樹脂封止型半導体
装置において、少なくとも２個の前記半導体素子を積層
できるように前記電気信号用リ−ド同士を重ね合わせ、
該重ね合わせ部内に樹脂介在部を設けたことを特徴とす
る。
【００２４】上記各本発明は、電気信号用リ−ドの各対
向面に幅方向に貫通する切欠きあるいは薄肉部を形成し
て前記樹脂介在部とすることが好ましい。
【００２５】また上記各本発明は、接合された電気信号
用リ−ドの一方を切断すること、特に接合された電気信
号用リ−ドの一方を樹脂封止体の外部で切断することが
望ましい。
【００２６】更に上記各本発明は、電気信号用リ−ドの
少なくとも一方を放熱用リ−ドとして使用することが望
ましい。
【００２７】尚、上記各本発明は４メガビット、１６メ
ガビット、３２メガビット又は６４ビットメガビットの
ダイナミック・ランダム・アクセス・メモリの半導体素
子の採用に最適である。
【００２８】
【作用】電気信号用リ−ド同士の積層部に樹脂介在部を
設けることによって、樹脂封止体の外部から電気信号用
リ−ドの積層面を通じて内部に浸入した水分が、それ以
上樹脂封止体の内部に浸入するのを妨げることができ
る。
【００２９】それによって、半導体素子の回路形成面上
の電気配線や金属細線が腐食あるいは断線することがな
くなる。
【００３０】従って、大型の半導体素子を搭載可能と
し、かつ水分の浸入防止も考慮した信頼性の高い樹脂封
止型半導体装置を得ることができる。
【００３１】
【実施例】以下、本発明の一実施例を図１によって説明
する。図１は本発明の一実施例である樹脂封止型半導体
装置の断面図である。
【００３２】図１において、電気信号用リ−ド２はその
一端側をアウタ−リ−ド７と一体に構成しており、電気
信号用リ−ド２´の一端は樹脂封止体６の側面と面一の
位置で切断されている。
【００３３】半導体素子１、１´の回路形成面１ａ、１
´ａには、電気信号用リ−ド２、２´が半導体素子１、
１´と電気的に絶縁する絶縁部材３を介して接着剤など
により接着されている。半導体素子１、１´と電気信号
用リ−ド２、２´は、金属細線４によって電気的に接続
されている。
【００３４】２個の半導体素子１、１´は、回路形成面
１ａ、１´ａ同士が対向するように配置されており、電
気信号用リ−ド２、２´は積層部２ａ内の接合部８にお
いて電気信号用リ−ド同士が接合されている。
【００３５】電気信号用リ−ド２、２´の積層部２ａに
は、電気信号用リ−ド２、２´間に樹脂５が介在できる
ように、それぞれ幅方向に貫通した薄肉部２ｂ、２´ｂ
が設けられており、樹脂５による封止の際に樹脂介在部
９が形成される。
【００３６】本実施例では、半導体素子１、１´、電気
信号用リ−ド２、２´、絶縁部材３、及び金属細線４を
樹脂５で封止して半導体装置を形成する。
【００３７】本実施例によれば、電気信号用リ−ド２、
２´の積層部２ａに樹脂介在部９を設けることによっ
て、半導体装置内部に水分が浸入するのを樹脂介在部９
によって妨げることができる。
【００３８】これによって、半導体素子１、１´の回路
形成面１ａ、１´ａ上の電気配線や金属細線４が腐食或
いは断線することがなくなり、水分の浸入防止を考慮し
た信頼性の高い樹脂封止型半導体装置を得ることができ
る。
【００３９】次に本実施例に示した樹脂封止型半導体装
置の製造方法について説明する。
【００４０】半導体素子１、１´の回路形成面１ａ、１
´ａに、電気信号用リ−ド２、２´をそれぞれ半導体素
子１、１´と電気的に絶縁する絶縁部材３を介して接着
剤により接着し、半導体素子１、１´と電気信号用リ−
ド２、２´を、金属細線４によって電気的に接続する。
【００４１】次いで、２個の半導体素子１、１´の回路
形成面１ａ、１´ａ同士が対向して配置されるように電
気信号用リ−ド２、２´を積層し、積層部２ａ内の接合
部８において電気信号用リ−ド同士をはんだ或いは溶接
によって接合する。
【００４２】その後これらを樹脂５で封止し、電気信号
用リ−ド２´を樹脂封止体６の側面と面一の位置で切断
する。電気信号用リ−ド２の一端は樹脂封止体６の外部
でアウタ−リ−ド７となり成型される。
【００４３】絶縁部材３としては、エポキシ系樹脂、フ
ェノ−ル樹脂、ポリイミド樹脂などから選択された１種
又は複数の樹脂を主成分とし、これに必要に応じて無機
質フィラ−、各種添加剤などを加えた材料を使用する。
【００４４】電気信号用リ−ド２、２´及びアウタ−リ
−ド７は、例えば、Ｆｅ−Ｎｉ合金（Ｆｅ−４２Ｎｉな
ど）、Ｃｕ合金などで形成されている。
【００４５】金属細線４にはアルミニウム（Ａｌ）、金
（Ａｕ）、あるいは銅（Ｃｕ）などの細線を使用する。
尚、本発明に採用し得る電気的接続手段は金属細線には
限定されない。
【００４６】樹脂５には、フェノ−ル系硬化剤、シリコ
−ンゴム及びフィラ−が添加されたエポキシ樹脂を使用
し、この他に難燃化剤、カップリング剤、着色剤などが
若干量添加されている。フィラ−は酸化珪素粒で形成さ
れている。
【００４７】電気信号用リ−ド２、２´の薄肉部２ｂ、
２´ｂはエッチングあるいはプレスなどの機械加工によ
って形成される。薄肉部２ｂ、２´ｂの寸法は、図２に
示すように深さｄ及び幅ｗ共に電気信号用リ−ド２、２
´の厚さｔの５０〜８０％程度である。
【００４８】アウタ−リ−ド７が樹脂封止体６の外部に
引き出されている方向は、図１に示したような２方向に
限定するものではなく、１方向あるいは３方向以上であ
っても良い。
【００４９】更に図では、アウタ−リ−ド７を下方に折
り曲げ、その先端を樹脂封止体６の下面まで曲げたＪベ
ンド型を例にとって示してあるが、アウタ−リ−ド７は
任意の方向、形状に折り曲げても良いし、また、折り曲
げなくとも良い。
【００５０】図１に示した実施例では、樹脂介在部９が
電気信号用リ−ド２、２´間の接合部８と樹脂封止体６
の側面の間に設けられている例を示しているが、図３に
示すように樹脂介在部９が接合部８より内側に形成され
ているものでも良い。
【００５１】また図１に示した実施例では、電気信号用
リ−ド２、２´間の接合部８を樹脂封止体６の内部に設
ける例を示したが、図４に示すように接合部８を樹脂封
止体６の外部に設けたものであっても良い。
【００５２】この場合の電気信号用リ−ド２、２´同士
の接合は、樹脂５による封止の前後いずれであっても良
い。
【００５３】更に図１に示した実施例では、電気信号用
リ−ド２´を樹脂封止体６の側面と面一の位置で切断す
る例を示しているが、図５に示すように電気信号用リ−
ド２´の切断部２´ｃを樹脂封止体６の側面より外側に
設けたものであっても良い。
【００５４】また図６に示すように、電気信号用リ−ド
２´の切断部２´ｃを樹脂封止体６の側面より内側と
し、切断部２´ｃを樹脂封止体６の内部に設けたもので
あっても良い。この場合の電気信号用リ−ド２´の切断
は、樹脂５による封止の前に実施される。
【００５５】電気信号用リ−ド２、２´の薄肉部２ｂ、
２´ｂは、積層された２個の電気信号用リ−ド２、２´
の両方に設ける必要はなく、図７に例を示すように少な
くとも一方の電気信号用リ−ド２に形成したもので良
い。
【００５６】また、薄肉部２ｂ、２´ｂの少なくとも一
方が図８に示すように樹脂封止体６の側面まで達してお
り、樹脂介在部９の一端が樹脂封止体６の側面と面一に
形成されたものであっても良い。
【００５７】電気信号用リ−ド２、２´の積層部２ａ内
に設ける樹脂介在部９の形成には、図１に示したような
電気信号用リ−ド自身を薄肉化する他に、次に示す手段
がある。
【００５８】図９はその一手段を示したもので、一方の
電気信号用リ−ド２´をリ−ドの板厚方向に屈曲させ
て、樹脂介在部９を形成したものである。図９では一方
の電気信号用リ−ドのみを屈曲させて樹脂介在部を形成
する例を示したが、両方の電気信号用リ−ドを屈曲させ
て樹脂介在部を形成したものであっても差し支えない。
また電気信号用リ−ドを所定の形状に屈曲させる加工を
容易にするため、電気信号用リ−ドの板厚を部分的に薄
くしても良い。
【００５９】図１０は他の一手段の例を示すもので、一
方の電気信号用リ−ド２´を電気信号用リ−ドの幅方向
に屈曲させ、電気信号用リ−ド２、２´間に樹脂介在部
を形成したものである。屈曲させる電気信号用リ−ド
は、図１０のように一方の電気信号用リ−ドのみであっ
ても良いし、両方の電気信号用リ−ドを屈曲させて樹脂
介在部を形成したものであっても良い。また、電気信号
用リードの屈曲加工を容易にするため、電気信号用リー
ドの板厚及び幅を部分的に小さくしても良い。
【００６０】図１１は本発明の他の実施例を示す樹脂封
止型半導体装置の断面図である。図１で説明した実施例
では、一方の電気信号用リ−ド２´を切断する例を示し
たが、図１１に示すように電気信号用リ−ド２´を切断
せず、その一端を樹脂封止体６の外部でアウタ−リ−ド
７´としたものでも良い。
【００６１】アウタ−リ−ド７、７´は図１１のように
同一方向に折り曲げても良いし、図１２に示すように一
方のアウタ−リ−ド７を樹脂封止体６の下方、他方のア
ウタ−リ−ド７´を上方に折り曲げた構造であっても良
い。この場合アウタ−リ−ド７´を放熱用リ−ドとして
使用できるので、樹脂封止型半導体装置の放熱性能を向
上できる効果も得られる。
【００６２】図１３は、さらに他の実施例を示す樹脂封
止型半導体装置の断面図である。図において、２個の半
導体素子１、１´は、電気信号用リ−ド２、２´を積層
することによって回路形成面１ａ、１´ａ同士が対向す
るように配置されている。電気信号用リード２、２´の
積層部２ａには、樹脂介在部９が形成されている。
【００６３】本実施例では、半導体素子１、１´、電気
信号用リ−ド２、２´、半導体素子と電気信号用リード
を電気的に絶縁する絶縁部材３および半導体素子と電気
信号用リードとを電気的に接続する金属細線４を樹脂５
で封止して半導体装置を形成する。電気信号用リード２
は、その一端側をアウタ−リード７と一体に構成してお
り、電気信号用リード２´の一端は、樹脂封止体６の外
側で切断されている。
【００６４】本実施例によっても、樹脂介在部９によっ
て半導体装置内部に水分が浸入するのを妨げることがで
き、半導体素子１、１´の回路形成面１ａ、１´ａ上の
電気配線や金属細線４が腐食あるいは断線することがな
くなり、水分の浸入防止を考慮した信頼性の高い樹脂封
止型半導体装置を得ることができる。
【００６５】本実施例に示した樹脂封止型半導体装置の
製造方法について説明する。
【００６６】電気信号用リード２、２´は、図１４に例
示するようにアウターリード７、７´、ダムバーリード
１０、１０´および支持用リード１１、１１´と一体に
なってリードフレーム１２、１２´を形成している。
【００６７】半導体素子１、１´の回路形成面１ａ、１
´ａに、電気信号用リ−ド２、２´をそれぞれ半導体素
子１、１´と電気的に絶縁する絶縁部材３を介して接着
剤により接着し、半導体素子１、１´と電気信号用リ−
ド２、２´を、金属細線４によって電気的に接続する。
【００６８】次いで２個の半導体素子１、１´の回路形
成面１ａ、１´ａ同士が対向して配置されるようにリー
ドフレーム１２、１２´を積層する。リードフレーム１
２、１２´内のダムバーリード１０、１０´同士をはん
だあるいは溶接などによって接合する。
【００６９】その後これらを樹脂５で封止し、リードフ
レーム１２、１２´の不要部分を切断し、アウターリー
ド７を所定の形状に成型して樹脂封止型半導体装置を得
る。
【００７０】図１５は、本発明のさらに他の実施例を示
す樹脂封止型半導体装置の断面図である。
【００７１】図１５において、電気信号用リ−ド２はそ
の一端側をアウタ−リ−ド７と一体に構成しており、電
気信号用リ−ド２´の一端は樹脂封止体６の側面と面一
の位置で切断されている。
【００７２】半導体素子１、１´は、その非回路形成面
１ｂ、１´ｂに絶縁部材３を介して接着剤などにより電
気信号用リ−ド２、２´にそれぞれ接着されている。半
導体素子１、１´と電気信号用リ−ド２、２´は、それ
ぞれ図示されていない金属細線４によって電気的に接続
されている。２個の半導体素子１、１´は、非回路形成
面１ｂ、１´ｂ同士が対向するように配置されており、
電気信号用リ−ド２、２´は積層部２ａ内の接合部８に
おいて接合されている。
【００７３】電気信号用リ−ド２、２´の積層部２ａに
は、電気信号用リ−ド２、２´間に樹脂５が介在できる
ように、それぞれ幅方向に貫通した薄肉部２ｂ、２´ｂ
が設けられており、樹脂５による封止の際に樹脂介在部
９が形成される。本実施例では、半導体素子１、１´、
電気信号用リ−ド２、２´、絶縁部材３、及び金属細線
４を樹脂５で封止して半導体装置を形成する。
【００７４】本実施例に示した樹脂封止型半導体装置
は、電気信号用リードの上に絶縁部材を介して半導体素
子を搭載したチップ・オン・リード構造の半導体素子を
２個積層した構造になっている。本実施例のような構造
の半導体装置であっても、水分の浸入防止を考慮した信
頼性の高い樹脂封止型半導体装置を得ることができる。
【００７５】更に別の実施例を第１６図に示す。図１６
に示すようにリ−ド接合部は樹脂封止体の外面に接する
ようリ−ド自体を厚くし、樹脂封止体内部に位置する部
分は肉薄にして結果として上下のリ−ドに間隙を形成
し、この部分を樹脂介在部となしてもよい。尚、この上
下のリ−ドの間隙部分には封止樹脂に代えて、若しくは
封止樹脂とともに絶縁フィルム等のシ−ト状物を用いて
も良い。
【００７６】
【発明の効果】本発明によれば、複数の高集積半導体素
子を半導体装置内に搭載しても、半導体装置の外形寸法
が大型化せず、充分なリ−ド固定強度が得られると共
に、半導体素子の回路形成面上の電気配線や金属細線が
腐食あるいは断線することがなくなり、信頼性の高い樹
脂封止型半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す樹脂封止型半導体装置
の断面図である。
【図２】電気信号用リ−ドの薄肉部の寸法関係を説明す
るための部分断面図である。
【図３】図１に示した一実施例の他の態様を示す樹脂封
止型半導体装置の断面図である。
【図４】図１に示した一実施例の他の態様を示す樹脂封
止型半導体装置の断面図である。
【図５】図１に示した一実施例の他の態様を示す樹脂封
止型半導体装置の断面図である。
【図６】図１に示した一実施例の他の態様を示す樹脂封
止型半導体装置の断面図である。
【図７】図１に示した一実施例の他の態様を示す樹脂封
止型半導体装置の断面図である。
【図８】図１に示した一実施例の他の態様を示す樹脂封
止型半導体装置の断面図である。
【図９】樹脂介在部形成の一手段を示す樹脂封止型半導
体装置の断面図である。
【図１０】樹脂介在部形成の他の一手段を示す樹脂封止
型半導体装置の部分平面図である。
【図１１】他の実施例を示す樹脂封止型半導体装置の断
面図である。
【図１２】更に他の実施例を示す樹脂封止型半導体装置
の断面図である。
【図１３】更に他の実施例を示す樹脂封止型半導体装置
の断面図である。
【図１４】リードフレームの例を示す平面図である。
【図１５】更に他の実施例を示す樹脂封止型半導体装置
の断面図である。
【図１６】更に他の実施例を示す樹脂封止型半導体装置
の断面図である。
【図１７】比較例に係るリ−ド・オン・チップ構造の半
導体素子を２個積層した樹脂封止型半導体装置の例を示
す断面図である。
【符号の説明】
１、１´…半導体素子、１ａ、１ａ´…回路形成面、
２、２´…電気信号用リ−ド、２ａ…積層部、２ｂ、２
´ｂ…薄肉部、４…金属細線、５…樹脂、６…樹脂封止
体、７…アウタ−リ−ド、８…接合部、９…樹脂介在
部。
フロントページの続き (72)発明者 安生 一郎 東京都千代田区神田駿河台四丁目６番地 株式会社 日立製作所内 (72)発明者 有田 順一 東京都千代田区神田駿河台四丁目６番地 株式会社 日立製作所内 (56)参考文献 特開 昭63−37641（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 25/04

Claims (18)

    (57)【特許請求の範囲】
  1. 【請求項１】少なくとも２個の半導体素子を間隙をもっ
    てかつその回路形成面同士が対向するよう配置し、夫々
    の回路形成面に電気信号用リ−ドを電気的に接続し、両
    電気信号用リ−ド同士を重ね合わせ、これらを樹脂で封
    止して樹脂封止体を形成した樹脂封止型半導体装置にお
    いて、前記電気信号用リ−ド同士の重ね合わせ部はリ−
    ド同士の面接触部分と樹脂介在部とを備え、該樹脂介在
    部はリ−ド同士の重ね合わせ面を幅方向に貫通するよう
    にして形成した凹状部であることを特徴とする樹脂封止
    型半導体装置。
  2. 【請求項２】前記電気信号用リ−ドの各対向面に幅方向
    に貫通する切欠きあるいは薄肉部を形成して前記樹脂介
    在部とすることを特徴とする請求項１に記載の樹脂封止
    型半導体装置。
  3. 【請求項３】少なくとも２個の半導体素子を間隙をもっ
    てかつその回路形成面同士が対向するよう配置し、夫々
    の回路形成面に電気信号用リ−ドを電気的に接続し、両
    電気信号用リ−ド同士を重ね合わせ、これらを樹脂で封
    止して樹脂封止体を形成した樹脂封止型半導体装置にお
    いて、前記電気信号用リ−ド同士の重ね合わせ部はリ−
    ド同士の面接触部分と樹脂介在部とを備え、該リ−ド同
    士の重ね合わせ面の一部を接合し、該接合箇所から前記
    樹脂封止体外部へのリ−ド引出し箇所に至る部分の該重
    ね合わせ面に該各リ−ドの幅方向に貫通するようにして
    前記樹脂介在部を形成することを特徴とする樹脂封止型
    半導体装置。
  4. 【請求項４】少なくとも２個の半導体素子を間隙をもっ
    てかつその回路形成面同士が対向するよう配置し、夫々
    の回路形成面に電気信号用リ−ドを電気的に接続し、両
    電気信号用リ−ド同士を重ね合わせ、これらを樹脂で封
    止して樹脂封止体を形成した樹脂封止型半導体装置にお
    いて、前記電気信号用リ−ド同士の重ね合わせ部はリ−
    ド同士の面接触部分と樹脂介在部とを備え、該リ−ド同
    士の重ね合わせ面の一部を接合し、該接合箇所から前記
    樹脂封止体外部へのリ−ド引出し箇所に至る部分の該重
    ね合わせ面に該各リ−ドの幅方向に貫通してかつ前記樹
    脂封止体外部に露出するようにして前記樹脂介在部を形
    成することを特徴とする樹脂封止型半導体装置。
  5. 【請求項５】少なくとも２個の半導体素子を間隙をもっ
    てかつその回路形成面同士が対向するよう配置し、夫々
    の回路形成面に電気信号用リ−ドを電気的に接続し、両
    電気信号用リ−ド同士を重ね合わせ、これらを樹脂で封
    止して樹脂封止体を形成した樹脂封止型半導体装置にお
    いて、前記電気信号用リ−ド同士の重ね合わせ部はリ−
    ド同士の面接触部分と樹脂介在部とを備え、該リ−ド同
    士の重ね合わせ面の一部を接合し、該接合箇所よりも内
    側の該重ね合わせ面に該各リ−ドの幅方向に貫通するよ
    うにして前記樹脂介在部を形成することを特徴とする樹
    脂封止型半導体装置。
  6. 【請求項６】前記接合された電気信号用リ−ドの一方を
    切断することを特徴とする請求項１乃至５のいずれかに
    記載の樹脂封止型半導体装置。
  7. 【請求項７】前記接合された電気信号用リ−ドの一方を
    樹脂封止体の外部で切断することを特徴とする請求項７
    に記載の樹脂封止型半導体装置。
  8. 【請求項８】少なくとも２個の半導体素子を間隙をもっ
    てかつその回路形成面同士が対向するよう配置し、夫々
    の回路形成面に電気信号用リ−ドを電気的に接続し、両
    電気信号用リ−ド同士を重ね合わせ、これらを樹脂で封
    止して樹脂封止体を形成した樹脂封止型半導体装置にお
    いて、前記電気信号用リ−ド同士の重ね合わせ部はリ−
    ド同士の面接触部分と樹脂介在部とを備え、該リ−ド同
    士の重ね合わせ面の一部を前記樹脂封止体の外部で接合
    し、該接合箇所よりも内側の該重ね合わせ面に該各リ−
    ドの幅方向に貫通するようにして前記樹脂介在部を形成
    することを特徴とする樹脂封止型半導体装置。
  9. 【請求項９】少なくとも２個の半導体素子を間隙をもっ
    てかつその回路形成面同士が対向するよう配置し、夫々
    の回路形成面に電気信号用リ−ドを電気的に接続し、両
    電気信号用リ−ド同士を重ね合わせ、これらを樹脂で封
    止して樹脂封止体を形成した樹脂封止型半導体装置にお
    いて、前記電気信号用リ−ド同士の重ね合わせ面を前記
    樹脂封止体の外部で接合し、前記樹脂封止体内に位置す
    る前記重ね合わせ面は互いに間隙を形成して封止樹脂を
    介在せしめることを特徴とする樹脂封止型半導体装置。
  10. 【請求項１０】半導体素子の回路形成面に絶縁部材を接
    着し、該絶縁部材の上に電気信号用リ−ドを配設し、該
    電気信号用リ−ドと前記半導体素子とを夫々金属細線で
    電気的に接続した少なくとも２個の半導体素子を回路形
    成面同士が対向するように前記電気信号用リ−ドを積層
    し、これらの周囲を樹脂で封止して樹脂封止体を形成し
    た樹脂封止型半導体装置において、前記電気信号用リ−
    ドの積層部内に樹脂介在部を設けることを特徴とする樹
    脂封止型半導体装置。
  11. 【請求項１１】前記接合された電気信号用リ−ドの一方
    を切断することを特徴とする請求項８乃至１０のいずれ
    かに記載の樹脂封止型半導体装置。
  12. 【請求項１２】前記接合された電気信号用リ−ドの一方
    を樹脂封止体の外部で切断することを特徴とする請求項
    １１に記載の樹脂封止型半導体装置。
  13. 【請求項１３】半導体素子の非回路形成面に電気信号用
    リ−ドを絶縁部材を介して配設し、該電気信号用リ−ド
    と前記半導体素子とを夫々電気的に接続した少なくとも
    ２個の半導体素子を非回路形成面同士が対向するように
    前記電気信号用リ−ドを重ね合わせさせ、かつ該電気信
    号用リ−ド同士を接合し、これらの周囲を樹脂で封止し
    て樹脂封止体を形成した樹脂封止型半導体装置におい
    て、前記電気信号用リ−ドの重ね合わせ部内に各リ−ド
    同士の重ね合わせ面を幅方向に貫通するようにして樹脂
    介在部を形成することを特徴とする樹脂封止型半導体装
    置。
  14. 【請求項１４】半導体素子と複数の電気信号用リ−ドと
    を電気的に接続し、これらの周囲を樹脂で封止して樹脂
    封止体を形成した樹脂封止型半導体装置において、少な
    くとも２個の前記半導体素子を積層できるように前記電
    気信号用リ−ド同士を重ね合わせ、該重ね合わせ部内に
    樹脂介在部を設けたことを特徴とする樹脂封止型半導体
    装置。
  15. 【請求項１５】前記電気信号用リ−ドの一方を切断した
    ことを特徴とする請求項１３または１４に記載の樹脂封
    止型半導体装置。
  16. 【請求項１６】前記電気信号用リ−ドの一方を、樹脂封
    止体の外部で切断したことを特徴とする請求項１５に記
    載の樹脂封止型半導体装置。
  17. 【請求項１７】前記電気信号用リ−ドの少なくとも一方
    を放熱用リ−ドとして使用したことを特徴とする請求項
    １乃至１６のいずれかに記載の樹脂封止型半導体装置。
  18. 【請求項１８】前記半導体素子は、４メガビット、１６
    メガビット、３２メガビット又は６４ビットメガビット
    のダイナミック・ランダム・アクセス・メモリであるこ
    とを特徴とする請求項１乃至１６のいずれかに記載の樹
    脂封止型半導体装置。
JP3118351A 1991-05-23 1991-05-23 樹脂封止型半導体装置 Expired - Fee Related JP2917575B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3118351A JP2917575B2 (ja) 1991-05-23 1991-05-23 樹脂封止型半導体装置
KR1019920007956A KR950009626B1 (ko) 1991-05-23 1992-05-12 수지 봉지형 반도체 장치
US07/886,859 US5299092A (en) 1991-05-23 1992-05-22 Plastic sealed type semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3118351A JP2917575B2 (ja) 1991-05-23 1991-05-23 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH0567726A JPH0567726A (ja) 1993-03-19
JP2917575B2 true JP2917575B2 (ja) 1999-07-12

Family

ID=14734551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3118351A Expired - Fee Related JP2917575B2 (ja) 1991-05-23 1991-05-23 樹脂封止型半導体装置

Country Status (3)

Country Link
US (1) US5299092A (ja)
JP (1) JP2917575B2 (ja)
KR (1) KR950009626B1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2960283B2 (ja) * 1993-06-14 1999-10-06 株式会社東芝 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置
JP2875139B2 (ja) * 1993-07-15 1999-03-24 株式会社東芝 半導体装置の製造方法
US5471011A (en) * 1994-05-26 1995-11-28 Ak Technology, Inc. Homogeneous thermoplastic semi-conductor chip carrier package
KR100209782B1 (ko) * 1994-08-30 1999-07-15 가나이 쓰도무 반도체 장치
KR0147259B1 (ko) * 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
JP2915892B2 (ja) * 1997-06-27 1999-07-05 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
US6885092B1 (en) * 1997-09-29 2005-04-26 Hitachi, Ltd. Semiconductor device and a memory system including a plurality of IC chips in a common package
JPH11307719A (ja) 1998-04-20 1999-11-05 Mitsubishi Electric Corp 半導体装置
JP3077668B2 (ja) * 1998-05-01 2000-08-14 日本電気株式会社 半導体装置、半導体装置用リードフレームおよびその製造方法
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6072233A (en) 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
US6541856B2 (en) * 2001-06-06 2003-04-01 Micron Technology, Inc. Thermally enhanced high density semiconductor package
KR100445073B1 (ko) 2001-08-21 2004-08-21 삼성전자주식회사 듀얼 다이 패키지
US7388294B2 (en) 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
JP3975181B2 (ja) * 2003-06-11 2007-09-12 三菱電機株式会社 電力用半導体装置
US7227249B1 (en) * 2003-12-24 2007-06-05 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package with chips on opposite sides of lead
US7202105B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector assembly method
US20070029648A1 (en) * 2005-08-02 2007-02-08 Texas Instruments Incorporated Enhanced multi-die package
JP2007300059A (ja) * 2006-04-03 2007-11-15 Denso Corp 半導体装置およびその製造方法
DE102007032142A1 (de) * 2007-06-30 2009-01-02 Robert Bosch Gmbh Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
JP2009064854A (ja) * 2007-09-05 2009-03-26 Nec Electronics Corp リードフレーム、半導体装置、及び半導体装置の製造方法
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165661A (en) * 1979-06-12 1980-12-24 Fujitsu Ltd Semiconductor device
JPS63261739A (ja) * 1987-04-17 1988-10-28 Mitsubishi Electric Corp 半導体装置
JPH0297050A (ja) * 1988-10-03 1990-04-09 Mitsubishi Electric Corp 半導体集積回路

Also Published As

Publication number Publication date
US5299092A (en) 1994-03-29
JPH0567726A (ja) 1993-03-19
KR950009626B1 (ko) 1995-08-25
KR920022467A (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
JP2917575B2 (ja) 樹脂封止型半導体装置
JP2816239B2 (ja) 樹脂封止型半導体装置
KR100298162B1 (ko) 수지봉지형반도체장치
US6343019B1 (en) Apparatus and method of stacking die on a substrate
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
JPH06105721B2 (ja) 半導体装置
JP4775007B2 (ja) 半導体装置及びその製造方法
US5235212A (en) Semiconductor device having a mechanical buffer
JP2734463B2 (ja) 半導体装置
JPH06209054A (ja) 半導体装置
JPH11354714A (ja) マルチチップパッケ―ジ
JP2001308262A (ja) 樹脂封止ｂｇａ型半導体装置
JPH09260550A (ja) 半導体装置
US20090174061A1 (en) Semiconductor Device
US20090140412A1 (en) Semiconductor device having improved solder joint and internal lead lifetimes
US6573608B2 (en) Semiconductor device with layered semiconductor chips
JP2002217354A (ja) 半導体装置
KR20030089411A (ko) 반도체장치
JP2914626B2 (ja) スリットを有する内部リードを備える半導体チップパッケージ
JP3124381B2 (ja) 半導体装置及び実装構造体
JP2000124235A (ja) 樹脂封止半導体装置
JPH0582720A (ja) 樹脂封止型半導体装置
JP2756791B2 (ja) 樹脂封止型半導体装置
JP2858844B2 (ja) 半導体集積回路装置
CN113161319B (zh) 半导体结构及其制作方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees