CN113161319B - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN113161319B
CN113161319B CN202110442616.4A CN202110442616A CN113161319B CN 113161319 B CN113161319 B CN 113161319B CN 202110442616 A CN202110442616 A CN 202110442616A CN 113161319 B CN113161319 B CN 113161319B
Authority
CN
China
Prior art keywords
bonding
substrate
bond
post
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110442616.4A
Other languages
English (en)
Other versions
CN113161319A (zh
Inventor
张丽霞
刘杰
应战
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110442616.4A priority Critical patent/CN113161319B/zh
Publication of CN113161319A publication Critical patent/CN113161319A/zh
Application granted granted Critical
Publication of CN113161319B publication Critical patent/CN113161319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48179—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明实施例提供一种半导体结构及其制作方法，包括：基底；第一器件，位于基底上；第一接合柱，位于第一器件外周的基底上，且与基底电连接；引线，引线的一端与第一器件电连接形成第一键合点，引线的另一端与第一接合柱电连接形成第二键合点，在基底指向第一器件的方向上，第二键合点不低于第一键合点。本发明实施例有利于降低第一键合点和第二键合点开裂的的概率，以提高半导体结构的稳定性。

Description

半导体结构及其制作方法
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。
背景技术
随着技术进步，半导体封装的集成度和整合度逐步增强，电子设备向微型化、高速、高可靠、低成本和低功耗的方向发展。半导体封装中的连接通常是通过引线键合实现的。引线键合(Wire Bonding)是用金属丝将芯片的I/O端与对应的封装引脚或基板上焊盘互连。固相焊接过程，采用加热、加压和超声波能量，破坏表面氧化层和污染，产生塑性变形，界面亲密接触发生电子共享和原子扩散形成焊点。
发明内容
本发明实施例解决的技术问题为提供一种半导体结构及其制作方法，有利于降低第一键合点和第二键合点开裂的的概率，以提高半导体结构的稳定性。
为解决上述问题，本发明实施例提供一种半导体结构，包括：基底；第一器件，位于所述基底上；第一接合柱，位于所述第一器件外周的所述基底上，且与所述基底电连接；引线，所述引线的一端与所述第一器件电连接形成第一键合点，所述引线的另一端与所述第一接合柱电连接形成第二键合点，在所述基底指向所述第一器件的方向上，所述第二键合点不低于所述第一键合点。
另外，所述基底具有暴露在所述基底表面的接合垫，所述第一接合柱与所述接合垫电连接。
另外，所述第一器件在远离所述基底的表面上设有暴露的焊垫，所述焊垫与所述引线键合形成所述第一键合点。
另外，所述第一键合点包括楔形键合点，靠近所述第一键合点的部分所述引线沿平行于所述焊垫顶面的方向上延伸，所述第一接合柱顶面于所述焊垫底顶面齐平。
另外，所述第一键合点包括球形键合点，靠近所述球形键合点的部分所述引线沿垂直于所述焊垫顶面的方向上延伸，所述第一接合柱顶面高于所述焊垫底顶面。
另外，所述引线包括引线颈部，所述引线颈部位于所述引线沿所述第一键合点向上延伸的折弯处，所述第一接合柱和所述第一器件之间具间隔，所述引线颈部位于所述间隔中。
另外，半导体结构还包括：塑封层，所述塑封层填充所述间隔，且覆盖所述引线颈部。
另外，半导体结构还包括：第二器件，所述第二器件位于所述第一器件远离所述基底的一侧；第二接合柱，所述第二接合柱位于所述第二器件外周的所述基底上，且与所述基底电连接，与所述第一接合柱相互间隔；接合线，所述接合线的一端与所述第二接合柱电连接，所述接合线的另一端与所述第二器件电连接。
另外，所述第一接合柱、所述引线和所述第一器件围成的区域在所述基底上的正投影为第一投影，所述第二器件在所述基底上的正投影为第二投影，所述第二投影覆盖所述第一投影，且所述第二接合柱在所述基底上的正投影为第三投影，所述第三投影位于所述第一投影之外；半导体结构还包括：密封层，所述密封层覆盖所述第二器件、所述第二接合柱以及所述接合线。
另外，所述第二器件包括多个芯片堆叠的封装体，且多个所述芯片沿所述基底指向所述第一器件的方向依次堆叠设置。
另外，所述芯片具有暴露在所述芯片远离所述基底表面的焊盘，不同所述芯片的至少一个所述焊盘与同一所述第二接合柱通过所述接合线电连接。
另外，所述第一接合柱远离所述基底的一侧具有凹槽，所述凹槽内填充满接合剂；所述第二键合点在所述基底上的正投影覆盖所述凹槽在所述基底上的正投影。
相应地，本发明实施例还提供一种半导体结构的制作方法，包括：提供基底；在所述基底上形成第一器件；在所述第一器件外周的所述基底上形成第一接合柱；采用引线连接所述第一接合柱和所述第一器件，所述引线的一端与所述第一器件电连接形成第一键合点，所述引线的另一端与所述第一接合柱电连接形成第二键合点，在所述基底指向所述第一器件的方向上，所述第二键合点不低于所述第一键合点。
另外，在形成所述第一接合柱时，还形成与所述第一接合柱相互间隔的第二接合柱，形成所述第一接合柱和所述第二接合柱的步骤包括：在所述基底上形成牺牲层；图形化所述牺牲层，形成露出所述基底的通孔；形成填充满所述通孔的所述第一接合柱和所述第二接合柱；去除剩余所述牺牲层；在形成所述第一器件之后，还包括：在所述第一器件远离所述基底的一侧形成塑封层，所述塑封层包裹所述第一器件、所述第一接合柱和所述引线；在所述塑封层远离所述基底的一侧形成第二器件，所述第二器件在所述基底上的正投影覆盖所述塑封层在所述基底上的正投影；采用接合线连接所述第二接合柱和所述第二器件。
另外，采用所述引线连接所述第一接合柱和所述第一器件的步骤包括：在所述第一接合柱上形成凹槽；在所述凹槽中填充接合剂；将所述引线的一端键合在所述第一器件上，将所述引线的另一端键合在所述第一接合柱顶面和所述接合剂顶面上。
与相关技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，基底上具有与基底电连接的第一接合柱，引线两端分别与第一接合柱和第一器件接触电连接，以实现电信号在基底与第一器件之间的传递。在基底上设置了第一接合柱，使得在基底指向第一器件的方向上，第二键合点不低于第一键合点，有利于降低第一键合点和第二键合点之间的高度差，从而降低引线的弯曲程度，即使在第一键合点与第二键合点之间的间距减小的情况下，也可以通过降低第一键合点和第二键合点之间的高度差来缓解引线的弯曲程度，从而有利于降低第一键合点和第二键合点开裂的概率，以提高半导体结构的稳定性。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
图1至图3为本发明一实施例提供的半导体结构对应的剖面结构示意图；
图4至图9为本发明又一实施例提供的半导体结构的剖面结构示意图；
图10至图18为另一实施例提供的半导体结构的形成方法中各步骤对应的结构示意图；
图19至图23为再一实施例提供的半导体结构的形成方法中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前引线与芯片的I/O端与封装引脚或基板上焊盘之间的连接强度有待提高，半导体结构的稳定性有待提高。
经分析发现，为追求更高的封装集成度，芯片的I/O端与封装引脚或基板上焊盘之间的间距不可避免会进一步缩减。此时，芯片的I/O端与封装引脚或基板上的焊盘之间的高度差，会进一步增大连接芯片的I/O端与封装引脚或基板上的焊盘的引线的弯曲程度，使得引线在芯片的I/O端与封装引脚或基板上的焊盘处更容易因弯曲程度过大而开裂。
为解决上述问题，本发明实施提供一种半导体结构及其制作方法，半导体结构中，基底上具有第一接合柱，使得在基底指向第一器件的方向上，第二键合点不低于第一键合点，有利于降低第一键合点和第二键合点之间的高度差，从而降低引线的弯折弧度，即使在第一键合点与第二键合点之间的间距减小的情况下，也可以通过降低第一键合点和第二键合点之间的高度差来缓解引线的弯折弧度，从而有利于降低第一键合点和第二键合点开裂的概率，以提高半导体结构的稳定性。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
本发明一实施例提供一种半导体结构，以下将结合附图对本发明一实施例提供的半导体结构进行详细说明。图1至图3为本发明一实施例提供的半导体结构对应的剖面结构示意图。
参考图1，半导体结构包括：基底100；第一器件101，位于基底100上；第一接合柱102，位于第一器件101外周的基底100上，且与基底100电连接；引线103，引线103的一端与第一器件101电连接形成第一键合点a，引线103的另一端与第一接合柱102电连接形成第二键合点b，在基底100指向第一器件101的方向上，第二键合点b不低于第一键合点a。
具体地，基底100具有暴露在基底100表面的接合垫110，第一接合柱102与接合垫110接触电连接，使得电信号能在基底100和第一接合柱102之间传递。
此外，基底100远离接合垫110的一侧还可以具有封装垫120，用于实现基底100与其他结构连接时的定位。其中，接合垫110和封装垫120的材料均可以为金、铝、铜、金基合金或者铝基合金等导电材料中的至少一种。具体地，铝基合金是指包含超过50％的铝的材料，例如，铝材料中可以掺杂有硅(例如，1％的硅)。
在基底100指向第一器件101的方向上，第一键合点a和第二键合点b之间的高度差不大于接合垫110的厚度，进一步保证第一键合点a和第二键合点b之间的高度差较小，从而有利于缓解引线103的弯曲程度，从而有利于降低第一键合点a和第二键合点b开裂的概率，以提高半导体结构的稳定性。
第一器件101在远离基底100的表面上设有暴露的焊垫111，焊垫111与引线103键合形成第一键合点a。
在一些例子中，继续参考图1，第一键合点a为楔形键合点，靠近第一键合点a的部分引线103沿平行于焊垫111顶面的方向上延伸，第一接合柱102顶面与焊垫111顶面齐平。此外，第二键合点b也为楔形键合点，靠近第二键合点b的部分引线103沿平行于第一接合柱102顶面的方向上延伸。
楔形键合中，靠近第一键合点a的部分引线103沿平行于焊垫111顶面的方向上延伸，则引线103在第一键合点a处的切线方向与焊垫111顶面之间夹角为较小的锐角，譬如，该锐角小于45°，当第一接合柱102顶面与焊垫111顶面齐平时，有利于保证第一键合点a和第二键合点b共处一个平面，从而可以使得引线103在第二键合点b处的切线方向与第一接合柱102顶面之间夹角也为较小的锐角，从而缓解引线103的弯折程度，以降低引线103在第一键合点a处产生的作用力的大小，以及降低引线103在第二键合点b处产生的作用力的大小，从而进一步降低第一键合点a和第二键合点b开裂的概率。
在又一些例子中，参考图2，第一键合点a包括球形键合点，靠近第一键合点a的部分引线103沿垂直于焊垫111顶面的方向上延伸，第一接合柱102顶面高于焊垫111顶面。此外，第二键合点b也为楔形键合点，靠近第二键合点b的部分引线103沿平行于第一接合柱102顶面的方向上延伸。
球形键合中，靠近第一键合点a的部分引线103沿垂直于焊垫111顶面的方向上延伸，则引线103在第一键合点a处的切线方向与焊垫111顶面之间夹角为较大的锐角，譬如，该锐角大于45°，当第一接合柱102顶面高于焊垫111顶面时，可以降低引线103在第二键合点b处的切线方向与第一接合柱102顶面之间夹角，使得该夹角为较小的锐角，从而缓解引线103的弯折程度，以降低引线103在第一键合点a处产生的作用力的大小，以及降低引线103在第二键合点b处产生的作用力的大小，从而进一步降低第一键合点a和第二键合点b开裂的概率。
在其他实施例中，第二键合点也可以为球形键合点。
参考图3，图3为图2中区域I的剖面结构示意图。第一接合柱102远离基底100的一侧具有凹槽，凹槽内填充满接合剂149；第二键合点b在基底100上的正投影覆盖凹槽在基底100上的正投影。
其中，第一接合柱102和引线103的材料均可以为金、铝、铜、金基合金或者铝基合金等导电材料中的至少一种。
此外，由于第一接合柱102和引线103在第二键合点b处会形成合金界面，容易被氧化，可能导致引线103在第二键合点b处与第一接合柱102的连接强度降低。在第一接合柱102与第二键合点b对应的区域开设凹槽，并在凹槽中填充满接合剂149，有利于通过接合剂149优良的粘接效果，提高第二键合点b与第一接合柱102之间的连接强度，从而进一步降低第二键合点b开裂的概率。其中，接合剂149的材料包括环氧树脂、有机硅胶或者聚醋酸乙烯酯。
本实施例中，在基底100指向第一器件101的方向上，第一接合柱102的截面形状为矩形，则第一接合柱102可以为圆柱状结构、椭圆柱状结构或者方柱状结构。在其他实施例中，第一接合柱的截面形状也可以为正梯形，则第一接合柱可以为圆台结构，有利于增大第一接合柱和基底之间的接触面积，增强基底对第一接合柱的支撑效果，有利于提高第一接合柱的稳定性。
本实施例中，引线103包括引线颈部c，引线颈部c位于引线103沿第一键合点a向上延伸的折弯处，第一接合柱102和第一器件101之间具有间隔，引线颈部c位于间隔中。
由于引线颈部c位于引线103沿第一键合点a向上延伸的折弯处，因此，在基底100指向第一器件101的方向上，引线颈部c为引线103的最高点。
采用引线103连接第一接合柱102和第一器件101上的焊垫111时，在第一键合点a处会产生作用方向为远离第一器件101的第一作用力，在第二键合点b处会产生作用方向为远离第一接合柱102的第二作用力。由于引线颈部c位于第一接合柱102与焊垫111的间隔中，有利于降低引线103在第一键合点a处的切线方向与焊垫111顶面之间夹角，以及降低引线103在第二键合点b处的切线方向与第一接合柱102顶面之间夹角，缓解引线103的弯折程度，从而有利于降低引线103在第一键合点a处产生的第一作用力的大小，以及降低引线103在第二键合点b处产生的第二作用力的大小，从而进一步降低第一键合点a和第二键合点b开裂的概率。
此外，引线颈部c位于第一接合柱102与焊垫111的间隔中，且第一键合点a和第二键合点b之间的高度差较小，因而可以在保证引线103的弯折程度较小的情况下，缩减第一接合柱102与焊垫111的间隔，以提高半导体结构的封装密度，同时保证引线103与第一接合柱102与焊垫111之间的良好的连接强度。
半导体结构还包括：塑封层104，塑封层104填充第一接合柱102与焊垫111之间的间隔，且覆盖引线颈部c。
塑封层104覆盖引线颈部c，有利于保护引线103不受其他结构的干扰，此外，塑封层104对引线颈部c具有良好的支撑加固的作用，有利于进一步降低第一键合点a和第二键合点b开裂的概率。其中，塑封层104的材料包括聚合成型树脂或者低温热玻璃复合材料等电绝缘材料。
此外，塑封层104还包裹第一器件101和第一接合柱102，用于保护第一器件101和第一接合柱102不受其他结构的干扰。
本实施例中，在第一器件101和基底100之间还可以具有粘合层105，以增强第一器件101与基底100之间的连接强度。
本实施例中，第一器件101可以为控制器件或者存储器件。需要说明的是，在其他实施例中，对第一器件的功能不做限制，第一器件为半导体结构中常用的半导体器件。
综上所述，基底100具有第一接合柱102，使得在基底100指向第一器件101的方向上，第二键合点b不低于第一键合点a，有利于降低第一键合点a和第二键合点b之间的高度差，从而降低引线103的弯曲程度，即使在第一键合点a与第二键合点b之间的间距减小的情况下，也可以通过降低第一键合点a和第二键合点b之间的高度差来缓解引线103的弯曲程度，从而有利于降低第一键合点a和第二键合点b开裂的概率，以提高半导体结构的稳定性。
本发明又一实施例还提供一种半导体结构，该半导体结构与前一实施例大致相同，主要区别包括在第一器件远离基底的一侧还具有第二器件。以下将结合附图对本发明又一实施例提供的半导体结构的制作方法进行详细说明，需要说明的是，与前述实施例相同或者相应的部分，可参考前述实施例的详细描述，在此不再赘述。
图4至图9为本发明又一实施例提供的半导体结构的剖面结构示意图。
参考图4，半导体包括：基底200；第一器件201，位于基底200上；第一接合柱202，位于第一器件201外周的基底200上，且与基底200电连接；引线203，引线203的一端与第一器件201电连接形成第一键合点d，引线203的另一端与第一接合柱202电连接形成第二键合点e，在基底200指向第一器件201的方向上，第二键合点e不低于第一键合点d。
在此基础上，半导体结构还包括：第二器件206，第二器件206位于第一器件201远离基底200的一侧；第二接合柱207，第二接合柱207位于第二器件206外周的基底200上，且与基底200电连接，与第一接合柱202相互间隔；接合线208，接合线208的一端与第二接合柱207电连接，接合线208的另一端与第二器件206电连接。
具体地，基底200具有暴露在基底200表面的导电垫230，第二接合柱207与导电垫230接触电连接，使得电信号能在基底200和第二接合柱207之间传递。
本实施例中，第一器件201为控制器件，第二器件206为存储器件。需要说明的是，在其他实施例中，对第一器件和第二器件的功能不做限制，第一器件和第二器件均为半导体结构中常用的半导体器件。
具体地，第二器件206在远离基底200的表面上设有暴露的焊盘216，接合线208的一端与焊盘216键合形成第三键合点f，接合线208的另一端与第二接合柱207电连接形成第四键合点g。
本实施例中，第三键合点f和第四键合点g均为楔形键合点，在其他实施例中，第三键合点和第四键合点也可以均为球形键合点，或者第三键合点为楔形键合点，第四键合点为球形键合点，或者第三键合点为球形键合点，第四键合点为楔形键合点。
本实施例中，第二接合柱207远离基底200的一侧也可以具有凹槽，凹槽内填充满接合剂；第四键合点g在基底200上的正投影覆盖凹槽在基底200上的正投影。
其中，第二接合柱207和接合线208的材料均可以为金、铝、铜、金基合金或者铝基合金等导电材料中的至少一种。
接合线208包括接合线颈部h，接合线颈部h位于接合线208沿第三键合点f向上延伸的折弯处，第二接合柱207和第二器件206上的焊盘216之间具有间隔，接合线颈部h位于间隔中。
采用接合线208连接第二接合柱207和第二器件206上的焊盘216时，在第三键合点f处会产生作用方向为远离焊盘216的第三作用力，在第四键合点g处会产生作用方向为远离第二接合柱207的第四作用力。由于接合线颈部h位于第二接合柱207与焊盘216的间隔中，有利于降低接合线208在第三键合点f处的切线方向与焊盘216顶面之间夹角，以及降低接合线208在第四键合点g处的切线方向与第二接合柱207顶面之间夹角，缓解接合线208的弯折程度，从而有利于降低接合线208在第三键合点f处产生的第三作用力的大小，以及降低接合线208在第四键合点g处产生的第四作用力的大小，从而进一步降低第三键合点f和第四键合点g开裂的概率。
本实施例中，第一接合柱202、引线203和第一器件201围成的区域在基底200上的正投影为第一投影，第二器件206在基底200上的正投影为第二投影，第二投影覆盖第一投影，且第二接合柱207在基底200上的正投影为第三投影，第三投影位于第一投影之外。
此外，第一器件201和第二器件206之间具有塑封层204，塑封层204包裹第一器件201、第一接合柱202和引线203。当第二投影覆盖第一投影时，由于塑封层204的存在，在第一器件201上形成第二器件206时，防止第二器件206的底面与引线203相接触，导致引线203受到损伤。
需要说明的是，在其他实施例中，第一器件在基底上的正投影也可以小于第二器件在基底上的正投影，只需满足塑封层包裹第一器件、第一接合柱和引线，即可对引线达到良好的保护效果，避免第二器件与引线相接触。
半导体结构还包括：密封层209，密封层209覆盖第二器件206、第二接合柱207以及接合线208。密封层209覆盖接合线颈部h，有利于保护接合线208不受其他结构的干扰，此外，密封层209对接合线颈部h具有良好的支撑加固的作用，有利于进一步降低第三键合点f和第四键合点g开裂的概率。其中，密封层209的材料包括聚合成型树脂或者低温热玻璃复合材料等电绝缘材料。
进一步地，密封层209在基底200上的正投影覆盖基底200，对基底200也具有良好的保护效果。
在一些例子中，第二器件206由单个芯片构成，以下将结合图4和图5对半导体结构进行说明。
在一个例子中，参考图4，第一接合柱202顶面与第二接合柱207顶面齐平，第一接合柱202为单层结构。
在又一个例子中，参考图5，在基底200指向所述第一器件201的方向上，第二接合柱207顶面与焊盘216顶面之间的高度差不大于焊盘216的厚度。
具体地，第二接合柱207顶面与焊盘216顶面齐平，有利于保证第三键合点f和第四键合点g共处一个平面，从而可以使得接合线208在第三键合点f处的切线方向与焊盘216顶面之间夹角为较小的锐角，譬如，该锐角小于45°，接合线208在第四键合点g处的切线方向与第二接合柱207顶面之间夹角也为较小的锐角，从而缓解接合线208的弯折程度，以降低接合线208在第三键合点f处产生的作用力的大小，以及降低接合线208在第四键合点g处产生的作用力的大小，从而进一步降低第三键合点f和第四键合点g开裂的概率。
在其他实施例中，第二接合柱顶面可以略低于焊盘顶面，或者第二接合柱顶面可以略高于焊盘顶面，保证第三键合点和第四键合点之间具有较低的高度差即可。
在又一些例子中，第二器件206包括多个芯片堆叠的封装体，且芯片沿基底200指向第一器件201的方向依次堆叠设置，每一芯片具有暴露在芯片远离基底200表面的焊盘216。以下将结合图6和图9对半导体结构进行说明。
需要说明的是，图6至图9示意出的第二器件206包括依次堆叠的三个芯片，相邻芯片之间通过粘接层219连接在一起。在其他实施例中，对芯片的数量不做限制，对相邻芯片之间的连接方式也不做限制。
在一个例子中，参考图6，不同芯片的至少一个焊盘216与同一第二接合柱207电连接，第二接合柱207顶面与第一接合柱202顶面齐平，第二接合柱207为单层结构。
具体地，不同的芯片上的焊盘216通过不同的接合线208与同一第二接合柱207电连接。由于基底200的导电垫230上具有第二接合柱207，不同程度上，均有利于降低第三键合点f和第四键合点g之间的高度差，从而可以不同程度上地降低接合线208的弯曲弧度，从而有利于降低第三键合点f和第四键合点g开裂的概率。
在又一个例子中，参考图7，不同芯片的至少一个焊盘216与同一第二接合柱207电连接，且靠近第二器件206的芯片为底层芯片226，在基底200指向第一器件201的方向上，第二接合柱207顶面与底层芯片226上的焊盘216顶面之间的高度差不大于焊盘216的厚度。
具体地，第二接合柱207顶面与底层芯片226上的焊盘216顶面齐平，有利于保证底层芯片226上的焊盘216上的第三键合点f和第四键合点g共处一个平面，从而可以使得接合线208在该第三键合点f处的切线方向与焊盘216顶面之间夹角为较小的锐角，与该第三键合点f连接同一接合线208的第四键合点g处的切线方向与第二接合柱207顶面之间夹角也为较小的锐角，从而进一步缓解该接合线208的弯折程度，从而进一步降低第三键合点f和第四键合点g开裂的概率。
此外，第二接合柱207顶面与底层芯片226上的焊盘216顶面齐平，一方面，有利于降低接合线208的长度，从而降低接合线208的电阻，从而有利于提高电信号在接合线208上的传递速率；另一方面，有利于防止相邻接合线208之间短路。
在其他实施例中，第二接合柱顶面可以略低于底层芯片上的焊盘顶面，或者第二接合柱顶面可以略高于底层芯片上的焊盘顶面，保证第三键合点和第四键合点之间具有较低的高度差即可。
在另一例子中，参考图8，在基底200指向第一器件201的方向上，与同一接合线208电连接的第二接合柱207和焊盘216中，第二接合柱207顶面与焊盘216顶面之间的高度差不大于焊盘216的厚度。
具体地，与同一接合线208电连接的第二接合柱207和焊盘216中，该第二接合柱207顶面均与焊盘216顶面齐平，有利于进一步缓解每一接合线208的弯折程度，从而进一步降低第三键合点f和第四键合点g开裂的概率。此外，不同的接合线208位于不同的平面上，有利于进一步防止相邻接合线208之间短路。
在其他实施例中，与同一接合线电连接的第二接合柱和焊盘中，第二接合柱顶面可以略低于焊盘顶面，或者第二接合柱顶面可以略高于焊盘顶面，保证第三键合点和第四键合点之间具有较低的高度差即可。
在再一个例子中，参考图9，第二器件206露出焊盘216的侧壁，相邻第二器件206上的焊盘216之间具有金属层(图中未标注)，用于电连接相邻第二器件206上的焊盘216，焊盘216和金属层共同构成电连接结构，接合线208的一端与电连接结构顶面接触电连接。
本实施例中，焊盘216和金属层为一体结构，则不同的芯片可以通过同一接合线208与同一第二接合柱207电连接，有利于降低接合线208的数量。此外，第二接合柱207顶面与电连接结构顶面可以齐平，一方面，有利于降低接合线208的长度，从而降低接合线208的电阻；另一方面，有利于缓解接合线208的弯折程度，从而降低第三键合点f和第四键合点g开裂的概率。
上述例子中，第二接合柱207可以为单层结构，也可以为叠层结构。
综上所述，基底200具有第一接合柱202，有利于降低第一键合点d和第二键合点e之间的高度差，从而降低引线203的弯曲程度，有利于降低第一键合点d和第二键合点e开裂的概率。此外，基底200具有第二接合柱207，有利于降低第三键合点f和第四键合点g之间的高度差，从而降低接合线208的弯曲程度，即使在第三键合点f和第四键合点g之间的间距减小的情况下，也可以通过降低第三键合点f和第四键合点g之间的高度差来缓解接合线208的弯曲程度，从而有利于降低第三键合点f和第四键合点g开裂的概率，以提高半导体结构的稳定性。此外，由于可以降低接合线208的弯曲程度，则可以降低半导体结构的整体厚度，使得半导体结构朝着更小尺寸的方向发展。
相应地，本发明另一实施例还提供一种半导体结构的制作方法，用于形成上述一实施例描述的半导体结构。
图10至图18为本实施例提供的半导体结构的形成方法中各步骤对应的结构示意图。
参考图10至图17，半导体结构的制作方法包括：提供基底100；在基底100上形成第一器件101；在第一器件101外周的基底100上形成第一接合柱102。
具体地，形成第一接合柱102包括如下步骤：
参考图10，在基底100上形成牺牲层129，基底上具有接合垫110和封装垫120，且基底100暴露出接合垫110和封装垫120的表面。具体地，基底100具有相对的第一面和第二面，接合垫110位于第一面，封装垫120位于第二面。其中，牺牲层129的材料可以为氧化硅、氮化硅或者氮氧化硅中的至少一种。
参考图11，在基底100上形成具有开口的掩膜层139，且相邻开口之间预留有后续用于容纳第一器件101的间距。其中，掩膜层139的材料可以为光刻胶。
参考图12，以掩膜层139为掩膜，图形化牺牲层129，形成露出基底100上接合垫110的通孔10；去除掩膜层139。
参考图13，形成填充满通孔10的第一接合柱102，第一接合柱102的材料为金、铝、铜、金基合金或者铝基合金等导电材料中的至少一种。
在一些例子中，参考图14，去除剩余牺牲层129(参考图13)，在第一器件101靠近基底100的底面涂覆粘合层105，然后将涂覆粘合层105的第一器件101放置在基底100表面。此外，第一器件101远离基底100的表面具有焊垫111，第一器件101位于相邻第一接合柱102的间隔中，且第一器件101与每一第一接合柱102之间具有间隔，用于给后续采用引线电连接第一器件101上的焊垫111和第一接合柱102提供足够的空隙。在其他例子中，也可以将粘合层涂敷在基底上，然后将第一器件固定在粘合层上。
参考图15，采用引线103连接第一接合柱102和第一器件101上的焊垫111，引线103的一端与第一器件101电连接形成第一键合点a，引线103的另一端与第一接合柱102电连接形成第二键合点b，在基底100指向第一器件101的方向上，第二键合点b不低于第一键合点a。
进一步地，引线103与第一接合柱102电连接形成第二键合点b的步骤还可以包括：参考图16，图16为图15中区域II的剖面结构示意图，在第一接合柱102上形成凹槽；在凹槽中填充满接合剂149；将引线103的一端键合在第一接合柱102顶面和接合剂149顶面上。
结合参考图15和图1，在第一器件101远离基底100的一侧形成塑封层104，塑封层104包裹第一器件101、第一接合柱102和引线103。具体地，塑封层104远离基底100的顶面高于引线103的引线颈部c，用于防止后续进行其他工艺步骤时，引线103受到损伤。此外，塑封层104也可以用于防止第一器件101和第一接合柱102受到损伤。
在又一些例子中，参考图17，再次图形化牺牲层129，在相邻的第一接合柱102之间形成用于容纳第一器件101的窗口；在第一器件101靠近基底100的底面涂覆粘合层105，然后将涂覆粘合层105的第一器件101放置在基底100表面。由于在基底100上安装第一器件101之前，事先在牺牲层129上形成用于容纳第一器件101的窗口，有利于对第一器件101的安装位置进行准确的定位。
参考图18，采用引线103连接第一接合柱102和第一器件101，引线103的一端与第一器件101电连接形成第一键合点a，引线103的另一端与第一接合柱102电连接形成第二键合点b，在基底100指向第一器件101的方向上，第二键合点b不低于第一键合点a。
由于引线103在与第一器件101上的焊垫111键合时，在第一键合点a处会对焊垫111产生较大的挤压力，引线103在与第一接合柱102顶面键合时，在第二键合点b处会对第一接合柱102产生较大的挤压力，此时，第一接合柱102和第一器件101的侧壁均包裹有牺牲层129，对第一接合柱102和第一器件101起到良好的支撑作用，有利于避免第一接合柱102和第一器件101受到挤压力后在基底100上的位置产生偏移或者倾倒，从而有利于提高形成的半导体结构的良率。
本实施例中，引线103与第一接合柱102电连接形成第二键合点b的步骤也可以包括：在第一接合柱102上形成凹槽；在凹槽中填充满接合剂149；将引线103的一端键合在第一接合柱102顶面和接合剂149顶面上。
结合参考图18和图1，去除牺牲层129，在第一器件101远离基底100的一侧形成塑封层104，塑封层104包裹第一器件101、第一接合柱102和引线103。具体地，塑封层104远离基底100的顶面高于引线103的引线颈部c，用于防止后续进行其他工艺步骤时，引线103受到损伤。此外，塑封层104也可以用于防止第一器件101和第一接合柱102受到损伤。
综上所述，通过上述方法形成的半导体结构中，第二键合点b不低于第一键合点a，有利于降低引线103的弯曲程度，从而有利于降低第一键合点a和第二键合点b开裂的概率，以提高半导体结构的稳定性。
本发明再一实施例还提供一种半导体结构的制作方法，用于形成上述又一实施例描述的半导体结构。
图19至图23为本实施例提供的半导体结构的形成方法中各步骤对应的结构示意图。
参考图19至图21，半导体结构的制作方法包括：提供基底200；在基底200上形成第一器件201；在第一器件201外周的基底200上形成第一接合柱202和与第一接合柱202相互间隔的第二接合柱207。
本实施例中，形成第一接合柱202和第二接合柱207包括如下步骤：
参考图19，在基底200上形成牺牲层229，基底上具有接合垫210和导电垫230，且基底200暴露出接合垫210和导电垫230的表面，接合垫210和导电垫230位于基底200的同一面。
在基底200上形成具有开口的掩膜层239，且开口在基底200上的正投影与接合垫210或导电垫230在基底200上的正投影重合。其中，掩膜层239的材料可以为光刻胶。
参考图20，以掩膜层239(参考图19)为掩膜，图形化牺牲层229，形成露出基底200上接合垫210和导电垫230的通孔20；去除掩膜层239。
参考图21，形成填充满通孔20的第一接合柱202和第二接合柱207，其中，第一接合柱202与接合垫210相接触，第二接合柱207与导电垫230相接触，第一接合柱202和第二接合柱207的材料相同，第一接合柱202和第二接合柱207的材料均为金、铝、铜或者硅和铝的复合材料等导电材料中的至少一种。
在其他实施例中，在基底上形成牺牲层；图形化牺牲层，形成露出基底上接合垫和导电垫的第一通孔之后，形成填充满第一通孔的第一接合柱和底层第二接合柱；在牺牲层远离基底的一侧形成隔离层，隔离层覆盖第一接合柱和底层第二接合柱；图形化隔离层，形成露出底层第二接合柱的第二通孔；形成填充满第二通孔的顶层第二接合柱，底层第二接合柱和顶层第二接合柱共同构成第二接合柱。
参考图22，去除剩余牺牲层229(参考图20)，在基底200上形成第一器件201；采用引线203连接第一接合柱202和第一器件201上的焊垫211的方法步骤与上述实施例相同，在此不做赘述。
在其他实施例中，当第二接合柱由底层第二接合柱和顶层第二接合柱共同构成时，先去除剩余牺牲层和隔离层，然后在基底上形成第一器件和采用引线连接第一接合柱和第一器件上的焊垫。
在形成第一器件201之后，还包括如下步骤：
继续参考图22，在第一器件201远离基底200的一侧形成塑封层204，塑封层204包裹第一器件201、第一接合柱202和引线203。具体地，塑封层204与第二接合柱207之间具有间隔。
参考图23，在塑封层204远离基底200的一侧先涂覆一层粘接层(图中未示出)，然后将第二器件206固定在粘接层上，且第二器件206在基底200上的正投影覆盖塑封层204在基底200上的正投影。
采用接合线208连接第二接合柱207和第二器件206，第二器件206上具有焊盘216，接合线208的一端与第二器件206上的焊盘216电连接形成第三键合点f，接合线208的另一端与第二接合柱207电连接形成第四键合点g。
本实施例中，接合线208与第二接合柱207电连接形成第四键合点g的步骤也可以包括：在第二接合柱207上形成凹槽；在凹槽中填充满接合剂；将接合线208的一端键合在第二接合柱207顶面和接合剂顶面上。
结合参考图23和图4，在第二器件206远离基底200的一侧形成密封层209，密封层209包裹第二器件206、第二接合柱207以及接合线208。具体地，密封层209远离基底200的顶面高于接合线208的接合线颈部h，用于防止后续进行其他工艺步骤时，接合线208受到损伤。此外，密封层209，也可以用于防止第二器件206和第二接合柱207受到损伤。
本实施例中，第二器件206由单个芯片构成。在其他实施例中，第二器件可以为包括多个芯片堆叠的封装体，且芯片沿基底指向第一器件的方向依次堆叠设置。其中，在垂直于基底表面的方向上，可以根据不同芯片与第二接合柱之间不同的连接方式，调节第二接合柱的高度，以降低第三键合点和第四键合点之间的高度差，提高接合线与第二器件和第二接合柱之间的连接强度。
综上所述，通过上述方法形成的半导体结构中，基底200具有第一接合柱202，有利于降低第一键合点d和第二键合点e之间的高度差，从而降低引线203的弯曲程度，有利于降低第一键合点d和第二键合点e开裂的概率。此外，基底200具有第二接合柱207，有利于降低第三键合点f和第四键合点g之间的高度差，从而降低接合线208的弯曲程度，从而有利于降低第三键合点f和第四键合点g开裂的概率，以提高半导体结构的稳定性。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (13)

1.一种半导体结构，其特征在于，包括：
基底；
第一器件，位于所述基底上；
第一接合柱，位于所述第一器件外周的所述基底上，且与所述基底电连接，其中，所述第一接合柱远离所述基底的一侧形成有凹槽；
接合剂，所述接合剂填充满所述凹槽；
引线，所述引线的一端与所述第一器件电连接形成第一键合点，所述引线的另一端与所述第一接合柱电连接形成第二键合点，在所述基底指向所述第一器件的方向上，所述第二键合点不低于所述第一键合点，且所述第二键合点在所述基底上的正投影覆盖所述凹槽在所述基底上的正投影；
采用所述引线连接所述第一接合柱和所述第一器件的步骤包括：
在所述第一接合柱上形成凹槽；
在所述凹槽中填充接合剂；
将所述引线的一端键合在所述第一器件上，将所述引线的另一端键合在所述第一接合柱顶面和所述接合剂顶面上，通过所述接合剂优良的粘接效果，提高所述第二键合点与所述第一接合柱之间的连接强度。
2.根据权利要求1所述的半导体结构，其特征在于，所述基底具有暴露在所述基底表面的接合垫，所述第一接合柱与所述接合垫电连接。
3.根据权利要求1所述的半导体结构，其特征在于，所述第一器件在远离所述基底的表面上设有暴露的焊垫，所述焊垫与所述引线键合形成所述第一键合点。
4.根据权利要求3所述的半导体结构，其特征在于，所述第一键合点包括楔形键合点，靠近所述第一键合点的部分所述引线沿平行于所述焊垫顶面的方向上延伸，所述第一接合柱顶面与所述焊垫底顶面齐平。
5.根据权利要求3所述的半导体结构，其特征在于，所述第一键合点包括球形键合点，靠近所述第一键合点的部分所述引线沿垂直于所述焊垫顶面的方向上延伸，所述第一接合柱顶面高于所述焊垫底顶面。
6.根据权利要求1所述的半导体结构，其特征在于，所述引线包括引线颈部，所述引线颈部位于所述引线沿所述第一键合点向上延伸的折弯处，所述第一接合柱和所述第一器件之间具有间隔，所述引线颈部位于所述间隔中。
7.根据权利要求6所述的半导体结构，其特征在于，还包括：塑封层，所述塑封层填充所述间隔，且覆盖所述引线颈部。
8.根据权利要求1所述的半导体结构，其特征在于，还包括：
第二器件，所述第二器件位于所述第一器件远离所述基底的一侧；
第二接合柱，所述第二接合柱位于所述第二器件外周的所述基底上，且与所述基底电连接，与所述第一接合柱相互间隔；
接合线，所述接合线的一端与所述第二接合柱电连接，所述接合线的另一端与所述第二器件电连接。
9.根据权利要求8所述的半导体结构，其特征在于，所述第一接合柱、所述引线和所述第一器件围成的区域在所述基底上的正投影为第一投影，所述第二器件在所述基底上的正投影为第二投影，所述第二投影覆盖所述第一投影，且所述第二接合柱在所述基底上的正投影为第三投影，所述第三投影位于所述第一投影之外；
半导体结构还包括：密封层，所述密封层覆盖所述第二器件、所述第二接合柱以及所述接合线。
10.根据权利要求8所述的半导体结构，其特征在于，所述第二器件包括多个芯片堆叠的封装体，且多个所述芯片沿所述基底指向所述第一器件的方向依次堆叠设置。
11.根据权利要求10所述的半导体结构，其特征在于，所述芯片具有暴露在所述芯片远离所述基底表面的焊盘，不同所述芯片的至少一个所述焊盘与同一所述第二接合柱通过所述接合线电连接。
12.一种半导体结构的制作方法，其特征在于，包括：
提供基底；
在所述基底上形成第一器件；
在所述第一器件外周的所述基底上形成第一接合柱；
在所述第一接合柱上形成凹槽；
在所述凹槽中填充接合剂;
采用引线连接所述第一接合柱和所述第一器件，所述引线的一端与所述第一器件电连接形成第一键合点，所述引线的另一端与所述第一接合柱电连接形成第二键合点，在所述基底指向所述第一器件的方向上，所述第二键合点不低于所述第一键合点，其中，所述第二键合点键合在所述第一接合柱顶面和所述接合剂顶面上。
13.根据权利要求12所述的半导体结构的制作方法，其特征在于，在形成所述第一接合柱时，还形成与所述第一接合柱相互间隔的第二接合柱，形成所述第一接合柱和所述第二接合柱的步骤包括：
在所述基底上形成牺牲层；
图形化所述牺牲层，形成露出所述基底的通孔；
形成填充满所述通孔的所述第一接合柱和所述第二接合柱；
去除剩余所述牺牲层；
在形成所述第一器件之后，还包括：
在所述第一器件远离所述基底的一侧形成塑封层，所述塑封层包裹所述第一器件、所述第一接合柱和所述引线；
在所述塑封层远离所述基底的一侧形成第二器件，所述第二器件在所述基底上的正投影覆盖所述塑封层在所述基底上的正投影；
采用接合线连接所述第二接合柱和所述第二器件。
CN202110442616.4A 2021-04-23 2021-04-23 半导体结构及其制作方法 Active CN113161319B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110442616.4A CN113161319B (zh) 2021-04-23 2021-04-23 半导体结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110442616.4A CN113161319B (zh) 2021-04-23 2021-04-23 半导体结构及其制作方法

Publications (2)

Publication Number Publication Date
CN113161319A CN113161319A (zh) 2021-07-23
CN113161319B true CN113161319B (zh) 2022-03-22

Family

ID=76870133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110442616.4A Active CN113161319B (zh) 2021-04-23 2021-04-23 半导体结构及其制作方法

Country Status (1)

Country Link
CN (1) CN113161319B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590327A (ja) * 1991-09-27 1993-04-09 Nec Ic Microcomput Syst Ltd 半導体集積回路
JPH05347324A (ja) * 1992-06-15 1993-12-27 Mitsubishi Electric Corp 半導体パッケージ
JPH06326153A (ja) * 1993-05-14 1994-11-25 Murata Mfg Co Ltd チップデバイス
TWI234860B (en) * 2004-04-02 2005-06-21 Advanced Semiconductor Eng Chip package and process thereof
KR20070096466A (ko) * 2006-03-24 2007-10-02 조영찬 파워 ｌｅｄ 모듈 및 그 제조방법
JP2008235314A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd 半導体装置の製造方法及び該半導体装置
TW200903667A (en) * 2007-06-21 2009-01-16 Stats Chippac Ltd Integrated circuit package system employing device stacking
CN104380460A (zh) * 2012-07-13 2015-02-25 先端光子公司 基台和密封完毕的半导体元件以及它们的制作方法
US20160307788A1 (en) * 2015-04-17 2016-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-Out Interconnect Structure and Methods Forming the Same
CN110676184A (zh) * 2019-08-27 2020-01-10 华东光电集成器件研究所 一种金属外壳引线互连方法
CN111463183A (zh) * 2019-01-22 2020-07-28 意法半导体股份有限公司 半导体器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6627988B2 (ja) * 2016-11-17 2020-01-08 三菱電機株式会社 半導体パッケージ

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590327A (ja) * 1991-09-27 1993-04-09 Nec Ic Microcomput Syst Ltd 半導体集積回路
JPH05347324A (ja) * 1992-06-15 1993-12-27 Mitsubishi Electric Corp 半導体パッケージ
JPH06326153A (ja) * 1993-05-14 1994-11-25 Murata Mfg Co Ltd チップデバイス
TWI234860B (en) * 2004-04-02 2005-06-21 Advanced Semiconductor Eng Chip package and process thereof
KR20070096466A (ko) * 2006-03-24 2007-10-02 조영찬 파워 ｌｅｄ 모듈 및 그 제조방법
JP2008235314A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd 半導体装置の製造方法及び該半導体装置
TW200903667A (en) * 2007-06-21 2009-01-16 Stats Chippac Ltd Integrated circuit package system employing device stacking
CN104380460A (zh) * 2012-07-13 2015-02-25 先端光子公司 基台和密封完毕的半导体元件以及它们的制作方法
US20160307788A1 (en) * 2015-04-17 2016-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-Out Interconnect Structure and Methods Forming the Same
CN111463183A (zh) * 2019-01-22 2020-07-28 意法半导体股份有限公司 半导体器件及其制造方法
CN110676184A (zh) * 2019-08-27 2020-01-10 华东光电集成器件研究所 一种金属外壳引线互连方法

Also Published As

Publication number Publication date
CN113161319A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
JP5118942B2 (ja) スルーシリコンビアスタックパッケージ及びその製造方法
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
EP2852974B1 (en) Method of making a substrate-less stackable package with wire-bond interconnect
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
TWI429050B (zh) 堆疊式晶片封裝
TWI469309B (zh) 積體電路封裝系統
JPH088389A (ja) 半導体装置及び半導体装置ユニット
US20070023886A1 (en) Method for producing a chip arrangement, a chip arrangement and a multichip device
US20100172113A1 (en) Methods for forming packaged products
CN104600058A (zh) 多芯片半导体封装结构及制作方法
CN112736031A (zh) 转接板及其制作方法，半导体器件及其制作方法
US9576873B2 (en) Integrated circuit packaging system with routable trace and method of manufacture thereof
US8749039B2 (en) Semiconductor device having chip mounted on an interposer
CN113161323B (zh) 半导体结构及其制作方法
CN113161319B (zh) 半导体结构及其制作方法
KR101078359B1 (ko) 반도체 디바이스 및 그 제조 방법
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
CN113517255B (zh) 半导体结构及其制作方法
CN210489610U (zh) 一种扇出形多芯片封装结构
US8018075B2 (en) Semiconductor package, method for enhancing the bond of a bonding wire, and method for manufacturing a semiconductor package
JPH10335366A (ja) 半導体装置
CN218632047U (zh) 集成电路封装件
CN113851451B (zh) 一种基于可塑性基板的芯片3d堆叠的封装结构及其制造方法
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
US20240105679A1 (en) Semiconductor package and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant