JP6627988B2 - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP6627988B2
JP6627988B2 JP2018550948A JP2018550948A JP6627988B2 JP 6627988 B2 JP6627988 B2 JP 6627988B2 JP 2018550948 A JP2018550948 A JP 2018550948A JP 2018550948 A JP2018550948 A JP 2018550948A JP 6627988 B2 JP6627988 B2 JP 6627988B2
Authority
JP
Japan
Prior art keywords
metal
metal base
semiconductor package
block
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018550948A
Other languages
English (en)
Other versions
JPWO2018092251A1 (ja
Inventor
達人 西原
達人 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018092251A1 publication Critical patent/JPWO2018092251A1/ja
Application granted granted Critical
Publication of JP6627988B2 publication Critical patent/JP6627988B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

この発明は、気密封止型の半導体パッケージに関する。
半導体素子を収納する半導体パッケージとして、樹脂封止型のパッケージと気密封止型のパッケージが主に知られている。前者はメモリーデバイスなどの大量生産に向き、低価格で生産できる利点から広く採用されている。後者は金属ベースまたはセラミックベースに半導体素子を搭載し、中空で気密封止したものである。気密封止型のパッケージは、樹脂封止型のパッケージに比べ高価格となる。一方で、気密封止型のパッケージは気密性に優れるため、高い信頼性が要求される製品に採用される傾向にある。
特許文献１および特許文献２には、金属基体上にセラミック端子が設けられた気密封止型の半導体パッケージが開示されている。金属基体には放熱体が埋め込まれ、放熱体の上に半導体素子が搭載される。また、金属基体は、セラミックと熱膨張係数が近い材料で形成される。
日本特許第３１６５１３９号公報 日本特許第４６１０４１４号公報
特許文献１および２の半導体パッケージでは、金属基体と放熱体をロウ付けした場合に、金属基体と放熱体との間に上下方向の段差が生じる可能性がある。金属基体の裏面に対して放熱体の裏面が凹む方向に段差ができると、半導体パッケージをシャーシに取り付けた際に、シャーシと放熱体との間に隙間ができる。このため、放熱が十分にできない場合がある。また、金属基体の裏面から放熱体が突出する場合、放熱体はシャーシによく圧着し、効率よく放熱することができる。一方で、段差によって半導体パッケージが曲がる。この曲がりによる応力によって、セラミック端子、半導体パッケージに搭載された回路基板および半導体素子に割れが生じる可能性がある。
本発明は上述の問題を解決するためになされたものであり、その目的は、セラミック端子の割れを抑制し、半導体素子から発生する熱を効率よく放熱できる半導体パッケージを得ることである。
本願の発明に係る半導体パッケージは、金属板と、該金属板の上に設けられ、上面から裏面に貫通した貫通孔が形成された金属ベースと、該貫通孔に設けられ、上面が該金属ベースの上面よりも低い位置に設けられた金属ブロックと、該金属ブロックの上面を覆うロウ材と、該ロウ材の上に設けられたはんだと、該はんだの上に設けられた半導体素子と、該金属ベースの上に設けられ、該半導体素子を囲むフレームと、該フレームの上に設けられ、該フレームで囲まれた領域を覆う蓋と、該半導体素子と電気的に接続され、該フレームに対して該半導体素子と反対側に伸びるリードと、を備え、該フレームは、該リードが取り付けられたセラミック部を備え、該金属ベースと該セラミック部との熱膨張率の差分は、該金属ブロックと該セラミック部との熱膨張率の差分よりも小さく、該金属ブロックは、該金属ベースよりも熱伝導率が大きく、該ロウ材の上面の算術平均粗さは、該はんだの厚さ以下である。
本願の発明に係る半導体パッケージでは、金属ベースおよび金属ブロックは金属板の上に設けられる。このため、半導体パッケージの裏面に段差が形成されることを防止できる。従って、段差による放熱の抑制およびセラミック部の割れを防止できる。また、セラミック部は金属ベースの上に設けられる。金属ベースは金属ブロックよりも、セラミック部との熱膨張率の差分が小さい。このため、セラミック部の割れを抑制できる。さらに、ロウ材の上面の算術平均粗さを小さくすることで、はんだへのボイドの発生を抑制できる。従って、半導体素子を効率よく放熱させることができる。
実施の形態１に係る半導体パッケージの断面図である。 実施の形態１に係る半導体パッケージの製造方法を説明する図である。 実施の形態１の第１の比較例に係る半導体パッケージの断面図である。 実施の形態１の第２の比較例に係る半導体パッケージの断面図である。 実施の形態１の第３の比較例に係る半導体パッケージの断面図である。 実施の形態２に係る半導体パッケージの断面図である。 実施の形態２に係る金属ベースと金属ブロックの断面図である。 実施の形態３に係る半導体パッケージの断面図である。 実施の形態３に係る金属ベースと金属ブロックの断面図である。 実施の形態４に係る半導体パッケージの断面図である。 実施の形態４の変形例に係る半導体パッケージの断面図である。 実施の形態５に係る半導体パッケージの断面図である。 実施の形態６に係る半導体パッケージの断面図である。
本発明の実施の形態に係る半導体パッケージについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体パッケージの断面図である。本実施の形態に係る半導体パッケージ１００は、金属板２１を備える。金属板２１は銅から形成される。銅の熱伝導率は３９４Ｗ／ｍ・Ｋであり、放熱性が高い。また、銅の熱膨張係数は１９×１０−６／Ｋである。金属板２１の上には、金属ベース１０が設けられる。金属ベース１０は、鉄−ニッケル−コバルト合金から形成される。鉄−ニッケル−コバルト合金の熱伝導率は１７Ｗ／ｍ・Ｋである。また、鉄−ニッケル−コバルト合金の熱膨張係数は４．９×１０−６／Ｋである。金属ベース１０には上面から裏面に貫通した貫通孔１１が形成されている。貫通孔１１は、半導体素子５０の直下に形成される。
貫通孔１１には金属ブロック２０が設けられる。金属ブロック２０の厚さは、金属ベース１０の厚さよりも小さい。例えば、金属ベース１０の厚さは１．３ｍｍであり、金属ブロック２０の厚さは１．２ｍｍである。金属ブロック２０の上面は、金属ベース１０の上面よりも低い位置に設けられる。金属ブロック２０は銅から形成される。金属ブロック２０の断面形状は四角形である。
金属板２１、金属ベース１０および金属ブロック２０は、ロウ材２２によって互いに接合されている。ロウ材２２は、金属ベース１０の裏面および金属ブロック２０の裏面と、金属板２１の上面との間に設けられる。また、ロウ材２２は、貫通孔１１において金属ベース１０と金属ブロック２０との間に設けられる。さらに、ロウ材２２は、金属ブロック２０の上面を覆う。本実施の形態において、ロウ材２２は銀ロウ材である。金属ブロック２０の上面に設けられたロウ材２２の上面と、金属ベース１０の上面とは同じ高さである。
金属ベース１０の上には、フレーム３１が設けられる。フレーム３１は、金属ベース１０の外周部に設けられ、半導体素子５０および回路基板５１を囲む。フレーム３１は、環状の金属フレーム３０を備える。金属フレーム３０は、鉄−ニッケル−コバルト合金から形成される。金属フレーム３０には貫通孔が設けられる。フレーム３１は、セラミック部４０を備える。セラミック部４０はセラミック端子とも呼ばれる。セラミック部４０は金属フレーム３０に設けられた貫通孔を埋める。セラミック部の熱膨張係数は６．７×１０−６／Ｋである。金属フレーム３０およびセラミック部４０は、金属ベース１０の上面に設けられている。
セラミック部４０は、導電性を有さない。このため、セラミック部４０は、金属フレーム３０と絶縁されている。セラミック部４０は、金属ベース１０の上に設けられた第１セラミック部４０ａを備える。第１セラミック部４０ａの上面には、メタライズ層４１が設けられている。メタライズ層４１の上には、第１セラミック部４０ａよりも幅が小さい第２セラミック部４０ｂが設けられる。メタライズ層４１は、フレーム３１の内側から外側まで連続して形成される。従って、メタライズ層４１は、フレーム３１の内側と外側を電気的に接続する。
フレーム３１の上には、蓋８０が設けられる。蓋８０は金属フレーム３０の上に設けられている。蓋８０は、フレーム３１で囲まれた領域を覆う。蓋８０は金属から形成される。金属ベース１０と金属フレーム３０は銀ロウ材で互いに接合される。金属ベース１０とセラミック部４０は銀ロウ材で互いに接合される。金属フレーム３０とセラミック部４０は銀ロウ材で互いに接合される。また、蓋８０は、金−錫はんだまたはシーム溶接で、金属フレーム３０に接合される。以上から、半導体パッケージ１００は中空構造を形成する。この結果、フレーム３１に囲まれた半導体素子５０と回路基板５１は、気密封止される。
半導体パッケージ１００は、半導体素子５０を備える。半導体素子５０は、金属ブロック２０の上に設けられる。また、金属ベース１０の上には、回路基板５１が搭載されている。回路基板５１は、セラミックから形成される。半導体素子５０は回路基板５１とワイヤ６０によって結線されている。また、回路基板５１は、メタライズ層４１とワイヤ６０で結線される。ワイヤ６０は、メタライズ層４１のうちフレーム３１の内側に配置される部分と接合される。
フレーム３１の外側において、セラミック部４０にはリード７０が取り付けられている。リード７０は、フレーム３１の外側において、メタライズ層４１に接合されている。以上から、リード７０は、半導体素子５０と電気的に接続される。リード７０は、フレーム３１に対して半導体素子５０と反対側に伸びる。リード７０は、メタライズ層４１に銀ロウ材で接合される。
金属ブロック２０の上面において、ロウ材２２の上にははんだ２５が設けられる。はんだ２５の上には、半導体素子５０が設けられる。半導体素子５０は、金属ブロック２０の上において、ロウ材２２にはんだ付けされている。また、回路基板５１は、金属ベース１０にはんだ付けされる。はんだ２５は、例えば、金−錫はんだである。はんだ２５の厚さは０．０２ｍｍである。
図２は、実施の形態１に係る半導体パッケージの製造方法を説明する図である。図２を用いて、金属ベース１０に金属ブロック２０と金属板２１を接合する方法を説明する。まず、組み立て治具９０を準備する。組み立て治具９０には、金属ベース１０、金属ブロック２０および金属板２１を収納する凹部９２が形成されている。次に、凹部９２の底面に、金属板２１を置く。次に、金属板２１の上にロウ材２２を置く。この時、ロウ材２２は平板状である。また、ロウ材２２は金属板２１を覆う。
次に、ロウ材２２の上に金属ベース１０を置く。この状態において、組み立て治具９０の上面から金属ベース１０が突出する。次に、貫通孔１１に金属ブロック２０を挿入する。次に、金属ベース１０の上に重石９１を載せる。ここで、重石９１は、貫通孔１１を塞ぐ。また、金属ブロック２０の上面は、金属ベース１０の上面よりも低い位置に設けられる。このため、重石９１と金属ブロック２０との間には隙間が生じる。
次に、組み立て治具９０を、銀ロウが溶融する７８０度以上の温度で加熱する。この結果、溶融したロウ材２２は、金属ベース１０の裏面および金属ブロック２０の裏面と、金属板２１の上面との間に濡れ広がる。さらに、溶融したロウ材２２には重石９１の荷重が働く。このため、ロウ材２２は金属ベース１０と金属ブロック２０との隙間を毛細管現象によって上方向に行き渡る。さらにロウ材２２は、重石９１の裏面と金属ブロック２０の上面との間に濡れ広がる。金属ブロック２０と重石９１と間の隙間は、ロウ材２２で充填される。
この後、組み立て治具９０の徐冷を行い、ロウ材２２を固化させる。この結果、金属ベース１０に金属ブロック２０と金属板２１とが接合される。また、金属ブロック２０の上面は、ロウ材２２で覆われる。本実施の形態では、重石９１の裏面の算術平均粗さＲａをＲａ≦０．０２ｍｍに設定する。この時、溶融して濡れ広がったロウ材２２のうち、重石９１の裏面と接する部分は、固化した際に重石９１の裏面の算術平均粗さＲａに応じた粗さに仕上がる。従って、金属ブロック２０の上面を覆うロウ材２２の上面の算術平均粗さＲａは０．０２ｍｍ以下となる。
この変形例として、金属ブロック２０の上面を金属ベース１０の上面と同じ高さに設けても良い。この場合、金属ブロック２０と重石９１と間に隙間は生じない。ロウ材２２は、金属ベース１０と金属ブロック２０との隙間を通り、重石９１の裏面まで濡れ広がる。この場合、金属ブロック２０の上面は、ロウ材２２から露出する。
半導体パッケージ１００の組み立て工程において、金属ベース１０、金属ブロック２０および金属板２１を互いに接合する工程は、予め実施しておいても良い。また、半導体パッケージ１００の全体を一括して組み立てても良い。
図３は、実施の形態１の第１の比較例に係る半導体パッケージの断面図である。第１の比較例に係る半導体パッケージ２００は、金属ベース２１０を備える。金属ベース２１０には銅合金材料が用いられる。銅合金材料は、例えば銅−モリブデン合金である。銅合金材料は熱伝導率が高く、放熱性に優れる。半導体パッケージ２００では、半導体素子５０から発生した熱を金属ベース２１０で受け、熱を金属ベース２１０の裏面側に伝える。
半導体パッケージ２００では、金属ベース２１０の全体が銅合金で形成される。また、熱の発生が少ない回路基板５１も銅合金に搭載される。このため、金属ベース２１０が高額となり、半導体パッケージ２００の価格が高くなる場合がある。
銅−モリブデン合金の熱膨張係数は１１．３×１０−６／Ｋである。従って、金属ベース２１０の熱膨張係数は、セラミック部４０および金属フレーム３０の熱膨張係数に対して非常に大きい。このため、熱膨張係数の差から、製造工程中にセラミック部４０が割れることがある。
また、第１の比較例では、金属ベース２１０の熱膨張係数と、セラミック部４０、半導体素子５０および回路基板５１との熱膨張係数の差分が大きい。このため、金−錫はんだを用いて半導体素子５０および回路基板５１を搭載すると半導体パッケージ２００に反りが発生する可能性がある。この反りによって、セラミック部４０、回路基板５１および半導体素子５０に割れが生じる可能性がある。
これに対し、金属ベース２１０を鉄−ニッケル−コバルト合金から形成した場合、金属ベース２１０とセラミック部４０との熱膨張係数の差は小さくなる。従って、セラミック部の割れを防止できる。しかし、鉄−ニッケル−コバルト合金の熱伝導率は、銅合金よりも非常に低い。このため、半導体素子から発生する熱を十分に放熱することが出来ない場合がある。
さらに、半導体素子５０の高出力化に伴い動作時に発生する熱量が増える。このため、銅合金では半導体素子５０から発生する熱を十分に放熱することが難しい場合がある。放熱が不十分になると、半導体素子５０が発熱により故障する可能性がある。放熱性を高めるために、金属ベース２１０を銅で形成することが考えられる。銅は放熱性が高い。しかし、銅の熱膨張係数は、銅−モリブデン合金の熱膨張係数よりも大きい。このため、金属ベース２１０とセラミック部４０との熱膨張係数の差が大きくなる。このため、製造工程中にセラミック部４０が割れ易くなる。
図４は、実施の形態１の第２の比較例に係る半導体パッケージの断面図である。第２の比較例に係る半導体パッケージ３００は、金属ベース３１０を備える。金属ベース３１０は、鉄系材料から形成される。金属ベース３１０には、貫通孔が設けられている。貫通孔には２枚の放熱体３２０が設けられる。放熱体３２０は銅系材料から形成される。２枚の放熱体３２０の間にはロウ材２２が挟まれる。この状態で金属ベース３１０を加熱すると、金属ベース３１０と放熱体３２０とが金属接合される。
しかし半導体パッケージ３００では、金属ベース３１０と放熱体３２０をロウ付けした状態において、金属ベース３１０と放熱体３２０と間に上下方向の段差が生じる可能性がある。半導体パッケージ３００の裏面に段差が生じると、放熱が妨げられる場合がある。また、段差により半導体パッケージ３００が曲がる場合がある。曲がりによる応力によって、セラミック部４０、回路基板５１および半導体素子５０に割れが生じる可能性がある。
また、半導体パッケージ３００において、裏面の段差を小さくするには、パッケージを組み立てた後、半導体パッケージ３００の裏面を研磨する工程が必要となる。このため、製造コストが上昇する可能性がある。
図５は、実施の形態１の第３の比較例に係る半導体パッケージの断面図である。第３の比較例に係る半導体パッケージ４００は、金属基体４１０を備える。金属基体４１０には貫通孔が形成される。貫通孔には貫通金属体４２０が充填される。貫通金属体４２０は、金属基体４１０よりも熱伝導率が高い。さらに、金属基体４１０および貫通金属体４２０の上には、熱拡散金属層４２１が設けられる。熱拡散金属層４２１は、金属基体４１０よりも熱伝導率が高い。半導体素子５０は貫通金属体４２０の直上に搭載される。
半導体パッケージ４００においても、金属基体４１０、貫通金属体４２０および熱拡散金属層４２１を互いにロウ付けした状態において、金属基体４１０と貫通金属体４２０との間に上下方向の段差が生じる可能性がある。第３の比較例では、半導体パッケージ４００の裏面において段差が生じる可能性がある。従って、半導体パッケージ３００と同様の課題が生じる可能性がある。
これに対し、本実施の形態に係る半導体パッケージ１００では、金属ベース１０の裏面および金属ブロック２０の裏面に、金属板２１が設けられる。このため、半導体パッケージ１００の裏面に段差が生じない。従って、段差によって放熱が妨げられることを防止できる。また、パッケージの曲がりによって発生するセラミック部４０、回路基板５１および半導体素子５０の割れを防止できる。金属板２１は、加熱して銀ロウ付けする際にシワが発生しない厚さを有する。金属板２１の厚さは、例えば０．０５ｍｍ〜０．１ｍｍが好ましい。
また、本実施の形態では、半導体パッケージ１００の裏面を研磨し、平坦にする加工が不要になる。従って、半導体パッケージ１００を安価に製造できる。また、金属ブロック２０の上面に設けられたロウ材２２と、金属ベース１０の上面との間に段差が生じない。このため、段差によって回路基板５１の配置が制限されることがない。
また、本実施の形態では、金属ベース１０の厚さは１．３ｍｍであり、金属板２１の厚さは０．０５ｍｍ〜０．１ｍｍである。金属板２１は金属ベース１０に対して非常に薄い。金属板２１が厚い場合、金属ベース１０と金属板２１の熱膨張係数の差から、金属板２１が金属ベース１０と接合された状態において、金属ベース１０に反りが発生する場合がある。本実施の形態では、金属板２１を薄くすることで、金属ベース１０の反りを抑制できる。
また、本実施の形態では金属ブロック２０は銅から形成され、金属ベース１０は鉄−ニッケル−コバルト合金から形成される。金属ブロック２０は、金属ベース１０よりも熱伝導率が大きい。半導体素子５０は、熱伝導率の大きい金属ブロック２０の直上に搭載される。このため、半導体素子５０から発生する熱を効率よく半導体パッケージ１００の裏面側に伝達できる。従って、効率よく放熱できる。半導体素子５０は、放熱性を高めるために金属ブロック２０の中心線上に搭載されるのが好ましい。
また、金属ベース１０とセラミック部４０との熱膨張率の差分は、金属ブロック２０とセラミック部４０との熱膨張率の差分よりも小さい。セラミック部４０および回路基板５１は金属ベース１０に搭載される。金属ベース１０は、金属ブロック２０よりも熱膨張係数が小さく、セラミックと熱膨張係数が近い。従って、製造工程中にセラミック部４０が割れることを防止できる。このため、歩留の低下の抑制が可能になり、半導体パッケージの価格上昇を抑制できる。
また、回路基板５１は半導体素子５０に比べて発熱量が小さい。本実施の形態では、発熱量の大きい半導体素子５０を銅から形成される金属ブロック２０に搭載する。また、発熱量の小さい回路基板５１を、金属ブロック２０よりも熱伝導率の小さい金属ベース１０に搭載する。一般に、鉄−ニッケル−コバルト合金は銅に比べて安価である。従って、半導体パッケージ１００の価格を抑制できる。
さらに、金属ベース１０の裏面には、金属板２１が接合されている。金属板２１は銅から形成される。このため、半導体パッケージ１００をシャーシにねじ固定する際に、ねじ締め力によって金属板２１はシャーシに圧着される。よって、半導体パッケージ１００を隙間なく実装することができる。従って、半導体素子５０を、更に効率よく放熱させることができる。
また、金−錫はんだは銅よりも熱伝導率が小さい。このため、金・錫はんだが厚く設けられると半導体素子５０の放熱が十分にできない可能性がある。半導体素子５０を十分に放熱させるために、はんだ２５の厚さは０．０２ｍｍに設定される。ここで、はんだ２５が設けられるロウ材２２の上面の算術平均粗さＲａがはんだ２５の厚さよりも大きい場合、ロウ材２２の上面にはんだ２５の厚さを超える突起物があることとなる。このとき、はんだ２５にボイドが発生する可能性がある。半導体素子５０を接合するはんだ２５にボイドが発生すると、熱伝導性が低下する場合がある。
また、半導体パッケージを温度サイクル試験に投入した際に、温度変化によってはんだが収縮する。このため、一般に、高さが０．０２ｍｍを越える突起物が金−錫はんだ内にあると、突起物を起点として、半導体素子に割れが発生する可能性がある。ここで、温度サイクル試験は、−６５℃〜１７５℃の温度環境を想定している。
これに対し、本実施の形態では、金属ブロック２０の上面を覆うロウ材２２の上面の算術平均粗さは０．０２ｍｍ以下である。ロウ材２２の上面の算術平均粗さＲａは、はんだ２５の厚さ以下である。従って、はんだ２５へのボイドの発生を抑制できる。従って、熱伝導性の低下を抑制できる。また、温度サイクル試験による半導体素子５０の割れを防止できる。
本実施の形態では、ロウ材２２の上面は、重石９１の裏面の算術平均粗さＲａに応じた粗さに仕上がる。このため、はんだ２５の厚さに応じて、ロウ材２２の上面の算術平均粗さＲａを容易に調整できる。
また、金属ブロック２０は金属ベース１０よりも熱伝導率が大きければ別の材料から形成されても良い。また、金属ベース１０は、セラミック部４０との熱膨張率の差分が、金属ブロック２０とセラミック部４０との熱膨張率の差分よりも小さければ別の材料から形成されても良い。
また、本実施の形態に係る半導体パッケージ１００は、セラミック部４０およびリード７０を２つずつ備える。セラミック部４０およびリード７０は、金属ベース１０の両端に１つずつ設けられる。これに対し、半導体パッケージ１００は、セラミック部４０およびリード７０を１つずつ備えるものとしても良い。この場合、セラミック部４０およびリード７０は、金属ベース１０の両端のうち一方にのみ設けられる。
また、回路基板５１は金属ベース１０の上に設けられるものとした。これに対し、回路基板５１は、金属ブロック２０の上に設けられても良い。また、図１において半導体パッケージ１００には２つの回路基板５１が設けられているが、回路基板５１の数はこれに限らない。半導体パッケージ１００は回路基板５１を備えなくても良い。
また、金属ブロック２０の上面の形状は、半導体素子５０を搭載できれば限定されない。金属ブロック２０の上面の形状は、例えば、四角形または円形である。また、平面視における貫通孔１１の形状は、金属ブロック２０を収納できれば限定されない。
これらの変形は以下の実施の形態に係る半導体パッケージについて適宜応用することができる。なお、以下の実施の形態に係る半導体パッケージについては実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図６は、実施の形態２に係る半導体パッケージの断面図である。本実施の形態に係る半導体パッケージ５００は、金属ベース５１０および金属ブロック５２０の形状が実施の形態１と異なる。図７は、実施の形態２に係る金属ベースと金属ブロックの断面図である。金属ブロック５２０の幅は、上面よりも裏面の方が大きい。金属ブロック５２０の断面形状は台形である。金属ブロック５２０は、金属ベース５１０の上面と平行な断面における断面積が上面から裏面に向かって連続して大きくなる。
また、金属ベース５１０に形成される貫通孔５１１の断面形状も、金属ベース５１０の上面側よりも、金属ベース５１０の裏面側において幅が広い台形である。貫通孔５１１は、金属ベース５１０の上面と平行な断面における断面積が金属ベース５１０の上面から裏面に向かって連続して大きくなる。
金属ブロック５２０は、半導体素子５０が搭載される上面よりも裏面の断面積が大きい。この構造によれば、半導体素子５０から発生する熱を効率よく半導体パッケージ５００の裏面側に伝達できる。従って、半導体素子５０を効率よく放熱させることができる。
本実施の形態では、金属ベース５１０の上面における貫通孔５１１の幅５１１ａは、金属ブロック５２０の上面の幅５２０ａよりも大きい。この変形例として、金属ベース５１０の上面における貫通孔５１１の幅５１１ａは、金属ブロック５２０の上面の幅５２０ａよりも小さいものとしても良い。この構造によれば、金属ブロック５２０の上面が金属ベース５１０の上面から突出しない。
実施の形態３．
図８は、実施の形態３に係る半導体パッケージの断面図である。本実施の形態に係る半導体パッケージ６００は、金属ベース６１０および金属ブロック６２０の形状が実施の形態１と異なる。図９は、実施の形態３に係る金属ベースと金属ブロックの断面図である。金属ベース６１０には貫通孔６１１が形成されている。貫通孔６１１は、金属ベース６１０の上面に形成された第１開口６１１ｂと、第１開口６１１ｂに連なる第２開口６１１ｃから構成される。第２開口６１１ｃは、第１開口６１１ｂよりも幅が大きく、金属ベース６１０の裏面に至る。
金属ブロック６２０は、第１ブロック６２０ｂと第２ブロック６２０ｃとを備える。第１ブロック６２０ｂは、第２ブロック６２０ｃの上に設けられ、第２ブロック６２０ｃよりも幅が小さい。第１ブロック６２０ｂは、第１開口６１１ｂに配置される。第１開口６１１ｂの幅は、第２ブロック６２０ｃの幅よりも小さい。また、第１ブロック６２０ｂの高さは、第１開口６１１ｂの高さ以下である。
金属ブロック６２０の断面形状は、凸型である。金属ブロック６２０は、側面に段差構造が形成されている。金属ブロック６２０は、金属ベース６１０の上面と平行な断面における断面積が上面から裏面に向かって不連続に大きくなる。また、貫通孔６１１を構成する金属ベース６１０の側面には、段差構造が形成されている。貫通孔６１１の金属ベース６１０の上面と平行な断面における断面積は、金属ベース６１０の上面から裏面に向かって不連続に大きくなる。
ロウ材２２によって、金属ベース６１０と金属ブロック６２０を接続する際に、金属ブロック６２０がロウ材２２の表面張力によって浮き上がる場合がある。本実施の形態では、第１開口６１１ｂの幅を、第２ブロック６２０ｃの幅よりも小さく設定する。これにより、金属ブロック６２０が浮き上がった際に、第２ブロック６２０ｃの上面と、貫通孔６１１を構成する金属ベース６１０の側面とが接する。従って、貫通孔６１１を構成する金属ベース６１０の側面がストッパーとなり、金属ベース６１０の上面方向への金属ブロック６２０の移動が制限される。
さらに、本実施の形態では、第１ブロック６２０ｂの高さを、第１開口６１１ｂの高さ以下に設定する。従って、金属ブロック６２０の上面が金属ベース６１０の上面から突出しない。なお、貫通孔６１１を構成する金属ベース６１０の側面および金属ブロック６２０に形成される段差構造は、複数段でも良い。
実施の形態４．
図１０は、実施の形態４に係る半導体パッケージの断面図である。本実施の形態に係る半導体パッケージ７００は、金属ブロック７２０を備える。金属ブロック７２０は、ダイヤモンド７２３を備える。金属ブロック７２０は、粉末のダイヤモンド７２３を銅に混ぜた複合体から形成される。ダイヤモンド７２３は、銅よりも熱伝導率が高い。このため、半導体素子５０から発生する熱を、銅のみから形成される金属ブロックよりも効率よく伝達し、放熱できる。このため、高出力の半導体素子５０を搭載した半導体パッケージ７００を提供できる。
図１１は、実施の形態４の変形例に係る半導体パッケージの断面図である。変形例に係る半導体パッケージ７００ａは、金属ブロック７２０ａを備える。金属ブロック７２０ａは、グラファイト７２３ａを備える。金属ブロック７２０ａは、グラファイト７２３ａを銅に混ぜた複合体から形成される。グラファイト７２３ａは、ダイヤモンド７２３よりも熱伝導率が高い。従って、半導体素子５０から発生する熱を、さらに効率よく伝達し、放熱できる。
実施の形態５．
図１２は、実施の形態５に係る半導体パッケージの断面図である。実施の形態１では、フレーム３１は、金属フレーム３０およびセラミック部４０を備えた。本実施の形態に係る半導体パッケージ８００はフレーム８３１を備える。フレーム８３１は、セラミック部８４０のみを備える。フレーム８３１はセラミックフレームである。セラミック部８４０は、第１セラミック部４０ａ、第２セラミック部４０ｂおよび第３セラミック部８４０ｃを備える。
第３セラミック部８４０ｃは半導体素子５０を囲む。第３セラミック部８４０ｃには切り欠きが形成され、切り欠きを埋めるように第１セラミック部４０ａおよび第２セラミック部４０ｂが配置される。第１セラミック部４０ａおよび第２セラミック部４０ｂの構造は、実施の形態１と同様である。また、第２セラミック部４０ｂおよび第３セラミック部８４０ｃの上面は同じ高さである。第２セラミック部４０ｂおよび第３セラミック部８４０ｃの上面には、蓋８０を接合するためのメタライズ層８４１ｂが形成されている。
本実施の形態では、セラミックとの熱膨張係数の差が小さい金属ベース１０の上にフレーム８３１が設けられる。従って、金属ベース１０とセラミック部８４０の接触する面積が大きくても、セラミック部８４０の割れを抑制できる。従って、セラミック部８４０のみからなるフレーム８３１を金属ベース１０に直接接合できる。
実施の形態１におけるフレーム３１は、金属フレーム３０とセラミック部４０の２つの部分から構成されていた。これに対し、フレーム８３１は、セラミック部８４０のみから構成される。従って、フレーム３１よりも安価にフレーム８３１を得ることができ、安価に半導体パッケージ８００を提供できる。
実施の形態６．
図１３は、実施の形態６に係る半導体パッケージの断面図である。本実施の形態に係る半導体パッケージ９００は、金属リング９３２を備える。金属リング９３２は、フレーム８３１と金属ベース１０との間に設けられる。金属リング９３２は、半導体素子５０を囲む。フレーム８３１は環状の金属リング９３２を介して、金属ベース１０に接合される。
一般に、半導体素子の高出力化に伴い、半導体パッケージに搭載される回路基板の搭載面積は大きくなる。更に、半導体パッケージの外形寸法が大きくなると、金属ベースとフレームの接触面積が大きくなる。このとき、実施の形態５のようにセラミックフレームを用いる場合、金属ベースとフレームとの熱膨張係数の差が小さくても、温度差による伸縮量が大きくなる。この結果、セラミックフレームが割れる可能性がある。
本実施の形態に係る半導体パッケージは、伸縮による応力を緩衝する金属リング９３２を備える。従って、セラミック部８４０の割れを防ぐことができる。また、応力を緩衝する金属リング９３２を設けることで、フレーム８３１を大きくできる。このため、半導体素子５０および回路基板５１を搭載可能な面積を大きくできる。よって、複数個の半導体パッケージに分けて搭載されていた半導体素子および回路基板を、１つの半導体パッケージ９００にまとめて搭載できる。従って、高密度な回路を半導体パッケージ９００に搭載できる。また、半導体パッケージ９００を安価に提供できる。
なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。
１００、５００、６００、７００、７００ａ、８００、９００ 半導体パッケージ、 ２１ 金属板、 １１、５１１、６１１ 貫通孔、 １０、５１０、６１０ 金属ベース、 ２０、５２０、６２０、７２０、７２０ａ 金属ブロック、 ２２ ロウ材、 ２５ はんだ、 ５０ 半導体素子、 ３１、８３１ フレーム、 ８０ 蓋、 ７０ リード、 ４０、８４０ セラミック部、 ６１１ｂ 第１開口、 ６１１ｃ 第２開口、 ６２０ｂ 第１ブロック、 ６２０ｃ 第２ブロック、 ７２３ ダイヤモンド、 ７２３ａ グラファイト、 ９３２ 金属リング

Claims (10)

  1. 金属板と、
    前記金属板の上に設けられ、上面から裏面に貫通した貫通孔が形成された金属ベースと、
    前記貫通孔に設けられ、上面が前記金属ベースの上面よりも低い位置に設けられた金属ブロックと、
    前記金属ブロックの上面を覆うロウ材と、
    前記ロウ材の上に設けられたはんだと、
    前記はんだの上に設けられた半導体素子と、
    前記金属ベースの上に設けられ、前記半導体素子を囲むフレームと、
    前記フレームの上に設けられ、前記フレームで囲まれた領域を覆う蓋と、
    前記半導体素子と電気的に接続され、前記フレームに対して前記半導体素子と反対側に伸びるリードと、
    を備え、
    前記フレームは、前記リードが取り付けられたセラミック部を備え、
    前記金属ベースと前記セラミック部との熱膨張率の差分は、前記金属ブロックと前記セラミック部との熱膨張率の差分よりも小さく、
    前記金属ブロックは、前記金属ベースよりも熱伝導率が大きく、
    前記ロウ材の上面の算術平均粗さは、前記はんだの厚さ以下であることを特徴とする半導体パッケージ。
  2. 前記ロウ材の上面の算術平均粗さは０．０２ｍｍ以下であることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記金属ブロックの幅は、上面よりも裏面の方が大きいことを特徴とする請求項１または２に記載の半導体パッケージ。
  4. 前記金属ベースの上面における前記貫通孔の幅は、前記金属ブロックの上面の幅よりも小さいことを特徴とする請求項３に記載の半導体パッケージ。
  5. 前記貫通孔は、前記金属ベースの上面に形成された第１開口と、前記第１開口に連なり、前記第１開口よりも幅が大きく、前記金属ベースの裏面に至る第２開口から構成され、
    前記金属ブロックは、第２ブロックと、前記第２ブロックの上に設けられ、前記第２ブロックよりも幅が小さい第１ブロックと、を備え、
    前記第１ブロックは、前記第１開口に配置され、
    前記第１開口の幅は、前記第２ブロックの幅よりも小さく、
    前記第１ブロックの高さは、前記第１開口の高さ以下であることを特徴とする請求項３に記載の半導体パッケージ。
  6. 前記金属ブロックは、ダイヤモンドを備えることを特徴とする請求項１〜５の何れか１項に記載の半導体パッケージ。
  7. 前記金属ブロックは、グラファイトを備えることを特徴とする請求項１〜５の何れか１項に記載の半導体パッケージ。
  8. 前記フレームは、前記セラミック部のみからなることを特徴とする請求項１〜７の何れか１項に記載の半導体パッケージ。
  9. 前記フレームと前記金属ベースとの間に設けられ、前記半導体素子を囲む金属リングを備えることを特徴とする請求項８に記載の半導体パッケージ。
  10. 前記セラミック部は、前記金属ベースに接合されていることを特徴とする請求項１〜８の何れか１項に記載の半導体パッケージ。
JP2018550948A 2016-11-17 2016-11-17 半導体パッケージ Active JP6627988B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/084160 WO2018092251A1 (ja) 2016-11-17 2016-11-17 半導体パッケージ

Publications (2)

Publication Number Publication Date
JPWO2018092251A1 JPWO2018092251A1 (ja) 2019-03-14
JP6627988B2 true JP6627988B2 (ja) 2020-01-08

Family

ID=62145340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018550948A Active JP6627988B2 (ja) 2016-11-17 2016-11-17 半導体パッケージ

Country Status (3)

Country Link
US (1) US10910326B2 (ja)
JP (1) JP6627988B2 (ja)
WO (1) WO2018092251A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332820B2 (en) 2017-03-20 2019-06-25 Akash Systems, Inc. Satellite communication transmitter with improved thermal management
US10374553B2 (en) * 2017-06-15 2019-08-06 Akash Systems, Inc. Microwave transmitter with improved information throughput
JP6983119B2 (ja) * 2018-06-26 2021-12-17 京セラ株式会社 放熱板、半導体パッケージおよび半導体装置
WO2020045563A1 (ja) * 2018-08-30 2020-03-05 京セラ株式会社 半導体パッケージおよびこれを備えた半導体装置
DE112019007476T5 (de) * 2019-06-19 2022-03-10 Mitsubishi Electric Corporation Halbleiterbauelement und leistungswandler
JP7353114B2 (ja) * 2019-09-30 2023-09-29 三菱電機株式会社 半導体パッケージ
US11626340B2 (en) * 2019-12-12 2023-04-11 Qorvo Us, Inc. Integrated circuit (IC) package with embedded heat spreader in a redistribution layer (RDL)
CN112750582B (zh) * 2020-12-31 2022-08-16 中国电子科技集团公司第五十五研究所 陶瓷绝缘子微波封装外壳的自定位装架钎焊方法
CN113161319B (zh) * 2021-04-23 2022-03-22 长鑫存储技术有限公司 半导体结构及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5386576A (en) * 1977-01-10 1978-07-31 Nec Corp Package for semiconductor element
JPS61216888A (ja) * 1986-03-22 1986-09-26 Tokuriki Honten Co Ltd 銀ろう材
JPH0730040A (ja) * 1993-07-07 1995-01-31 Mitsubishi Materials Corp リードフレームおよび半導体装置の実装構造
JP3336982B2 (ja) * 1998-12-16 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JP3165139B1 (ja) 2000-02-04 2001-05-14 松下電子工業株式会社 気密封止型半導体パッケージ
JP2004119655A (ja) * 2002-09-26 2004-04-15 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2004200346A (ja) * 2002-12-18 2004-07-15 Sumitomo Electric Ind Ltd 半導体素子収納用パッケージ、その製造方法及び半導体装置
US6921971B2 (en) * 2003-01-15 2005-07-26 Kyocera Corporation Heat releasing member, package for accommodating semiconductor element and semiconductor device
JP2004247514A (ja) * 2003-02-13 2004-09-02 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP4519424B2 (ja) * 2003-06-26 2010-08-04 ルネサスエレクトロニクス株式会社 樹脂モールド型半導体装置
US7235422B2 (en) * 2005-02-02 2007-06-26 Agere Systems Inc. Device packages
JP4610414B2 (ja) 2005-03-22 2011-01-12 京セラ株式会社 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP2007012928A (ja) * 2005-06-30 2007-01-18 Allied Material Corp 放熱基板とそれを備えた半導体装置
US7446411B2 (en) * 2005-10-24 2008-11-04 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
TWI408837B (zh) * 2011-02-08 2013-09-11 Subtron Technology Co Ltd 封裝載板及其製作方法
US8637887B2 (en) * 2012-05-08 2014-01-28 Advanced Semiconductor Engineering, Inc. Thermally enhanced semiconductor packages and related methods
US9799580B2 (en) * 2016-03-24 2017-10-24 Nxp Usa, Inc. Semiconductor device package and methods of manufacture thereof

Also Published As

Publication number Publication date
US10910326B2 (en) 2021-02-02
US20200273814A1 (en) 2020-08-27
JPWO2018092251A1 (ja) 2019-03-14
WO2018092251A1 (ja) 2018-05-24

Similar Documents

Publication Publication Date Title
JP6627988B2 (ja) 半導体パッケージ
JP6065973B2 (ja) 半導体モジュール
JP2008227131A (ja) 半導体装置及びその製造方法
JP5955343B2 (ja) 半導体装置とその製造方法
JP2002203942A (ja) パワー半導体モジュール
JP2005244166A (ja) 半導体装置
JP5098301B2 (ja) 電力用半導体装置
CN106847781A (zh) 功率模块封装及其制造方法
JP5171404B2 (ja) 樹脂モールド型半導体モジュール
JP2003068919A (ja) 半導体装置
JP6048238B2 (ja) 電子装置
JP6314433B2 (ja) 半導体装置及びその製造方法
JP2015053379A (ja) 半導体装置、及び半導体装置の製造方法
JP3336982B2 (ja) 半導体装置およびその製造方法
JP2004356625A (ja) 半導体装置及びその製造方法
JP4458028B2 (ja) 半導体装置
JP6150866B2 (ja) 電力半導体装置
US11349278B2 (en) Stem for semiconductor package, and semiconductor package
JP2018195717A (ja) 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法
JP2006190728A (ja) 電力用半導体装置
JP2007227762A (ja) 半導体装置及びこれを備えた半導体モジュール
JP5273265B2 (ja) 電力用半導体装置
JP4515810B2 (ja) 半導体装置およびその製造方法
JP2008098243A (ja) 放熱板、放熱板に電子部品を実装する方法、および放熱板の製造方法
JP2005116963A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181105

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191118

R150 Certificate of patent or registration of utility model

Ref document number: 6627988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250