JP5098301B2 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP5098301B2
JP5098301B2 JP2006304887A JP2006304887A JP5098301B2 JP 5098301 B2 JP5098301 B2 JP 5098301B2 JP 2006304887 A JP2006304887 A JP 2006304887A JP 2006304887 A JP2006304887 A JP 2006304887A JP 5098301 B2 JP5098301 B2 JP 5098301B2
Authority
JP
Japan
Prior art keywords
wiring
resin
semiconductor element
circuit pattern
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006304887A
Other languages
English (en)
Other versions
JP2008124176A (ja
Inventor
進吾 須藤
達雄 太田
寛徳 樫本
信剛 谷口
博 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006304887A priority Critical patent/JP5098301B2/ja
Publication of JP2008124176A publication Critical patent/JP2008124176A/ja
Application granted granted Critical
Publication of JP5098301B2 publication Critical patent/JP5098301B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この発明は熱可塑性樹脂で封止される電力用半導体装置に関するものである。
熱可塑性樹脂封止型の電力用半導体装置においては、樹脂の固化速度が速く、成形のサイクル時間が短縮できる半面、短時間で封止を完了させる必要があるため、樹脂の充填速度・充填圧力が高くなるという問題が有り、半導体素子などの保護にエポキシ樹脂などからなる保護樹脂を用いる方法が取られている。（例えば、特許文献１）
特開平１１−３３０３１７号公報
しかしながら、これらの半導体装置ではエポキシ樹脂で保護する必要があるため、実際にはエポキシ樹脂の塗布と昇温による固化処理が必要となるため、熱可塑性樹脂による成形サイクルの短縮効果を十分に生かせず、また塗布位置や塗布量のコントロールを必要とするため、検査も含め工程が煩雑であった。
本発明はかかる問題点を解決し、樹脂が流動する高さを変化させることによって樹脂が充填される速度を選択的にコントロールし、充填圧力を上げることなく充填速度を上げ、さらには配線材料の変形を発生させない電力用半導体装置を提供するものである。
この発明の一形態に係る電力用半導体装置は、基板上で電気回路パターンの一部分の上に固着された少なくとも一つの半導体素子と、前記半導体素子の表面と前記電気回路パターンの他の部分とを接続し、または前記半導体素子の表面と他の半導体素子の表面とを接続するループ形状の配線の複数の群と、前記基板の上で少なくとも前記半導体素子および前記配線を覆う熱可塑性樹脂の樹脂筐体とを備え、前記樹脂筐体に、その厚さが前記ループ形状の配線の前記複数の群ごとに前記配線のループ形状の頂点を含む領域で薄くなるように凹部が形成されたことを特徴とするものである。
この発明の一形態によれば、半導体素子および配線材料の部分のみ樹脂の厚みを小さくすることによって、充填圧力を小さくしても十分に筐体を形成することが可能となり、かつ温度サイクルなどで発生する筐体の割れを抑制することが可能となった。
この発明のその他の形態および効果については、以下に説明する。
以下に図面を参照してこの発明の実施の形態について説明する。なお、各図において同一または相当部分には同一の符号を付して、その説明を簡略化ないし省略することがある。
実施の形態１．
図１は本発明の実施の形態１にかかる電力用半導体装置１００の外形図である。また、図２は本発明にかかる電力用半導体装置１００の内部の図であり、半導体素子の固定状態を示している。
電力用半導体装置１００は、熱可塑性樹脂例えばガラス繊維を配合することによって強度を向上させたガラス繊維強化のＰＰＳ（ポリフェニレンサルファイド）よりなる樹脂筐体１により外形をなし、外部との入出力のための外部端子２、信号端子３が露出している。
また、この電力用半導体装置１００には、半導体素子として、例えば表面にゲート電極とエミッタ電極を有し、裏面にコレクタ電極を有するＩＧＢＴ４や、表面にアノード電極を有し、裏面にカソード電極を有するＦＷＤｉ５が装着されている。これらの半導体素子からの発熱を、裏面の放熱板６からシリコーングリス、ヒートシンク（共に図示せず）に放熱するため、樹脂筐体１および放熱板６には、これをネジ締めするための穴７が形成されている。放熱板６は、例えばアルミニウムを基材とする高熱伝導材料を用いた縦４０ｍｍ×横７０ｍｍ、厚さ２ｍｍの板状である。また、樹脂筐体１にはＩＧＢＴ４やＦＷＤｉ５を覆う領域で一部に凹部８が設けられている。
図３は図１の電力用半導体装置１００のI−I方向の断面図である。ＩＧＢＴ４は、例えば縦７．５ｍｍ×横９ｍｍ、厚さが２５０μｍであり、ＦＷＤｉ５は、例えば縦４ｍｍ×横９ｍｍ、厚さ２５０μｍである。ＩＧＢＴ４、ＦＷＤｉ５は、それぞれＳｎ−Ａｇ−Ｃｕを基材とするはんだ９によって、その裏面は電力用半導体装置１００の回路を構成するＣｕパターンからなる回路パターン１０に接続され、表面のエミッタ電極およびアノード電極は、例えば直径３００μｍのＡｌワイヤからなる配線１１ａを４本用いて素子相互間あるいは回路パターン１０に接続されている。回路パターン１０は分離された複数の領域から形成される。また、配線１１ａはチップ端部や異なる電位を有する回路パターンを避けるようなループが形成されている。
また、ＩＧＢＴ４のゲート電極には信号ワイヤである別の配線１１ｂによって他の回路パターン１０と接続されている。また、エミッタ電極の電位をとるためのワイヤ状の配線１１ｃが信号用の配線１１ｂと平行して配線されて信号端子を取り出す別の回路パターン１０上に接続されている。そして配線１１ａ，１１ｂ，１１ｃは上方に凸となるループ形状に形成されている。また、外部端子２など外部との入出力に用いる端子はそれぞれ回路パターン１０と接続されている。回路パターン１０は、例えばシリカなどの熱伝導フィラーを混合したエポキシを基材とする接着剤を兼ねた絶縁層１２によって放熱板６に固着される。そして、樹脂筐体１によって外部端子２、信号端子３、放熱板６の裏面が露出するように全体を封止して装置が構成される。
回路パターン１０から樹脂筐体１表面までの距離は例えば４ｍｍ程度であるが、配線１１ａ，１１ｂ，１１ｃのループの頂点となる凹部８ではその厚さが例えば２ｍｍである。
封止樹脂であるＰＰＳは図１中の樹脂注入部であるゲート１３から注入される。ガラス繊維強化の樹脂を使用した場合には、樹脂の注入方向と概ね平行にガラス繊維が整列する事から、樹脂の注入方向と平行には熱膨張率が低く、注入方向と直交する方向には熱膨張率が高いという特性を持っている。
かかる構成にした理由について、以下に述べる。
ＰＰＳをはじめとする熱可塑性樹脂によって樹脂封止をする際には樹脂が硬化する前に成形金型内に樹脂を充填する必要があり、短時間で封止を完了させるために、製造時間が短縮されるメリットがある半面、充填速度が速いということが問題となる。
充填速度が速い場合、ＩＧＢＴ、ＦＷＤｉからの配線に用いられているＡｌワイヤの配線が変形してしまい他の電極と接触する問題があるが、本願発明者らは、パッケージ樹脂厚を薄くするほど配線の変形が少ない傾向があり、特に配線のループの頂点にかかる領域の樹脂厚を例えば２ｍｍ以下に薄くする事によって配線変形が抑制されることを見出した。
しかしながら、装置全体の樹脂厚を小さくすることによって装置筐体の強度が低下しパッケージクラックの原因となったり、成形条件でも充填圧力が高くなる傾向があり、半導体素子であるＩＧＢＴやＦＷＤｉにダメージを与えたりする場合があった。
本願発明者らは、樹脂注入の際に金型面に近い部分で金型面で発生する流動抵抗と、樹脂温度が低下することから、流速が遅くなり、配線変形による不良を抑制する効果を得ることを実験的にも確認し、エポキシ樹脂などのコーティングが不要となる構造であることを見出した。
装置全体の樹脂厚を小さくする事によっても充填圧力を高くすることによって配線の変形を抑えた状態で樹脂を充填することが可能であることを実験により見出したが、一方、装置筐体の強度が低下しパッケージクラックの原因となったり、成形条件でも半導体素子であるＩＧＢＴやＦＷＤｉにダメージを与えたりすることがあり、これらの封止では充填圧力をできるだけ低く抑える必要があった。
そこで、本発明により開示される装置構造によれば、金型に充填される樹脂の充填速度を高速にした場合に配線などの配線材料の変形が発生しやすく、特にループの頂点に樹脂が高速で接触すると接合部からの距離が長い分、倒れ方向の力が強くなり配線を変形させやすいが、配線のループ頂点近傍での樹脂の流速を遅くすることにより配線が変形しにくいため、低圧で成形することが可能となり配線変形と半導体素子へのダメージの双方を抑制したモジュール筐体成形を容易に実現することが可能となる。
本実施の形態においては、放熱板として、接着絶縁層で回路パターンを貼り付けた構造を示したが、パワーモジュールにおいて一般的に用いられている、放熱板上のアルミナや窒化アルミなどのセラミック絶縁層に回路パターンが貼り付けられたセラミック絶縁基板をはんだ付する構造とすることも可能であるし、放熱板材料としてもＣｕだけでなくＡｌも用いることが可能である。熱可塑性樹脂の熱膨張率は一般的な金属に対して大きいため、熱伝導率が若干劣るものの、より熱膨張率の大きいＡｌを用いる方が好適である。
さらに、本実施の形態においては、回路パターンが絶縁層を介して放熱板に貼り付けられた例を示したが、回路パターンは必ずしも放熱板に貼り付けられるとは限らない。また、絶縁層を介しているとも限らない。これらの場合を含めて、一般には回路パターンが何らかの基板上に配置されている場合に適用される。また、半導体素子として、ＩＧＢＴ４やＦＷＤｉ５の例を示したが、半導体素子はこれらに限られるものではなく、また個数も２個に限られず１個または複数個であってよい。このことは他の実施の形態についても同様である。
以上説明したように、従来では、筐体となる樹脂の厚みを小さい部分では、樹脂充填中の流速が遅くなるため配線材料の変形が小さくなるが、樹脂の充填圧力が高くなり、半導体素子が破壊するという問題があった。これに対して本実施の形態では、半導体素子および配線材料の部分のみ樹脂の厚みを小さくすることによって、充填圧力を小さくしても十分に筐体を形成することが可能となり、かつ温度サイクルなどで発生する筐体の割れを抑制することが可能となった。
実施の形態２．
図４は本発明の実施の形態２にかかる電力用半導体装置２００の外形図であり、図５は本発明にかかる電力用半導体装置２００の内部の図であり、半導体素子の固定状態を示している。また、図６は図４の電力用半導体装置２００のII−II方向の断面図である。
本実施の形態において開示される構造においては、ＩＧＢＴ４のエミッタ電極およびＦＷＤｉ５のアノード電極の配線には例えば厚さ０．２ｍｍのＣｕからなる平板リード１４が用いられており、それぞれの電極とはＳｎ−Ａｇ−Ｃｕを基材とするはんだ９によって電気的に接続されている。ＩＧＢＴ４のゲート電極は例えば直径２００μｍのＡｌワイヤからなる線状の配線１１ｂによって回路パターン１０と接続されている。また、エミッタ電極の電位をとるための配線１１ｃが配線１１ｂと平行して配線されて別の回路パターン１０上に接続されている。そして配線１１ｂ，１１ｃは、チップ端部や異なる電位を有する回路パターンを避け、上方に凸のループ形状に形成されている。
放熱板６上の回路パターン１０から熱可塑性樹脂の樹脂筐体１表面までの距離は例えば４ｍｍであるが、配線１１ｂ，１１ｃのループの頂点となる凹部８ではその厚さが例えば２ｍｍである。
かかる構成にした理由について、以下に述べる。
配線材料が従来のＡｌワイヤの配線であった場合にも、パッケージを薄くすることで配線変形を抑制する効果はあったが、１００Ａを超える大電流を扱う場合などは配線本数が１０本を超えるような配線が必要となるため、配線間へ熱可塑性樹脂が流入しにくいという課題があった。
特に大電流を流す配線について、配線間へ樹脂が流入しないと、通電中の配線発熱が大きくなり、通電容量が低下しやすいという問題があり、配線間へ樹脂を流入させることが必要となる。
これに対して、本発明により開示される構造においては、大電流を扱う部分の配線を平板状にすることによって配線材料の剛性が高くなるため、樹脂の充填による配線材料の変形を抑制することが可能となる。
しかしながら、信号用の配線１１ｂの部分においては、大電流を流す必要がないため、配線径を細くすることが可能であり、配線を細くする事でＩＧＢＴ４上の配線面積を小さくすることが可能となり、チップサイズの小型化によるコスト低減効果があるため、ワイヤ状の配線をそのまま用いることが好適である。その際にはワイヤ状の配線の変形が問題となるため、当該ワイヤ配線している領域の樹脂厚を小さくすることによって、ワイヤ配線の変形を抑制することが有効である。
さらに、実施の形態１と比較すると、樹脂厚が薄い領域が少なくなることから、樹脂の充填圧力をさらに軽減することが可能となる。
また、ゲート電極上の信号配線に平板状のリードを使用することも可能であるが、大電流を扱う配線に比べて幅が狭くなり、剛性が低下するのでリードの剛性によっては樹脂厚を薄くする必要がある。
なお、本実施の形態において、ＩＧＢＴ４とＦＷＤｉ５上の配線にはリード１４のはんだ付構造について示したが、同様に配線材料の剛性の高い構造として、厚さ０．２ｍｍ程度からなるＡｌの平板を超音波接合する構造などが知られているが、これらを用いることも有効である。
以上説明したように、この実施の形態では、半導体素子上の配線材料に板状リードを用いることにより、配線材料が変形しにくい形状となり、パッケージを薄く構成する領域を限定的にできることから、制御電極上のみ樹脂厚さを小さくするだけで配線材料の変形を抑制でき、更に低圧での成形が可能となる。
実施の形態３．
図７は本発明の実施の形態３にかかる電力用半導体装置の断面図であり、半導体素子等の固定状態を示している。
この実施の形態では、ＩＧＢＴ４の制御電極上に配線されているワイヤ状の配線１１ｂのループ形状の頂点を含む領域において、熱可塑性樹脂の樹脂筐体１に凹部が形成されており、凹部を形成する部分では樹脂筐体に勾配を設けている。
通常、熱可塑性樹脂による樹脂封止型の装置では、金型からの離型性を確保するために、抜き勾配と呼ばれる１０度以下の勾配が設けられ、本発明において開示されているように凹部が設けられている部分においても同様の抜き勾配が形成される。
しかしながら、厳しい温度サイクル環境での信頼性を求められるような電力用半導体装置においては、凹部の角に当たる部分でのバランスが崩れる事と応力集中によって、パッケージクラックが発生やすく、金型での凸部の樹脂の流れにより、特に注入された樹脂の当たり面であるウェルドが当該部分で構成されやすい。
そこでこの実施の形態では、凹部の角度を大きくすることで傾斜を設けるか、凹部の底部にＲを設けることによって、強度の劣化もなくなり、温度サイクル試験中のパッケージクラックの発生が抑えられた。なお、この凹部底面の端部から上方に拡大する方向の傾斜は、通常の抜き勾配が１０度以下であるのに対し、１０度より大きい勾配とすると効果的である。
また、このようにすることにより、形状的に応力集中しなくなりパッケージのクラックが発生しにくくなるだけでなく、筐体の厚みが変化する部分での樹脂充填中の流れの乱れがなくなるため、局所的なガラス繊維配向の乱れがなくなり、温度サイクル試験中のパッケージクラックが発生しにくくなった。
実施の形態４．
図８は本発明の実施の形態にかかる電力用半導体装置３００の外形図であり、図９は図８の電力用半導体装置３００のIII−III方向の断面図である。
本実施の形態において開示される構造においては、ＩＧＢＴ４上から配線されているワイヤ状の配線１１ｂ、１１ｃを挟むように、かつ配線１１ｂ、１１ｃと平行に、幅２ｍｍ、深さ２ｍｍの溝部８ｂが構成されており、回路パターン１０から熱可塑性樹脂の樹脂筐体１の溝底部までの距離が例えば２ｍｍとなるように構成されている。また、好適には、この溝底部が、上方に凸のループ形状の配線１１ｂ、１１ｃの頂点より深くなるように形成される。
かかる構成とする事によって、注入された熱可塑性樹脂がワイヤ状の配線の頂点に対して直接当たらなくなることで、配線を横倒しする方向に加わる力を低下させる効果があるだけでなく、配線の頂点近傍の樹脂の流動方向を配線と平行とすることで、樹脂の当たり面積を小さくすることが可能となり、さらには、金型面からの距離が横方向にて小さくなることによって、金型面での流動抵抗の効果を横方向からも発揮するため、樹脂の流速が小さくなり、配線の変形を抑制させることが可能となる。
また、樹脂の注入方向に影響を受けずに配線の自由度を損なうことなく配線の変形を効果的に抑制した装置を構成できる。
特に、樹脂注入部であるゲート１３から注入された樹脂の流れが配線の配線方向に対して垂直であると、特に隣接する配線と接触しやすいため、樹脂の注入方向と直交する方向に凹部を設けることが有効であり好適である。
以上説明したように、この実施の形態では、熱可塑性樹脂による樹脂筐体の形成時に樹脂の流動を配線材料が変形しやすいループの頂点に直接接しない構造にすることにより、配線の頂点近傍での樹脂流動が配線を倒す方向に働かず、かつ金型に挟まれていることによって流動速度を抑制したことによって、溝部の構成領域を最小限に抑えて、配線材料の変形を抑制することができる。
また、樹脂の流入方向が配線材料と直交する場合に、配線材料が最も変形しやすい方向に力が加わるが、この実施の形態では、樹脂筐体に溝部を流入方向と直交する方向で設けることによって、配線近傍の樹脂流速が遅くなると共に、変形しにくい方向の流入方向となるため、配線の変形に起因する不良を確実に抑制することができる。
本発明の実施の形態１にかかる電力用半導体装置の外観斜視図である 本発明の実施の形態１にかかる電力用半導体装置内部の斜視図である 本発明の実施の形態１にかかる電力用半導体装置の部分断面図である 本発明の実施の形態２にかかる電力用半導体装置の外観斜視図である 本発明の実施の形態２にかかる電力用半導体装置内部の斜視図である 本発明の実施の形態２にかかる電力用半導体装置の部分断面図である 本発明の実施の形態３にかかる電力用半導体装置の部分断面図である 本発明の実施の形態４にかかる電力用半導体装置の外観斜視図である 本発明の実施の形態４にかかる電力用半導体装置の部分断面図である
符号の説明
１ 樹脂筐体、２ 外部端子、３ 信号端子、４ 半導体素子（ＩＧＢＴ）、５ 半導体素子（ＦＷＤｉ）、６ 放熱板、７ 取り付け穴、８ 凹部、８ｂ 溝部、９ はんだ、１０ 回路パターン、１１ａ，１１ｂ，１１ｃ 配線、１２ 接着絶縁層、１３ ゲート、１４ 配線（リード）。

Claims (3)

  1. 基板上で電気回路パターンの一部分の上に固着された少なくとも一つの半導体素子と、
    前記半導体素子の表面と前記電気回路パターンの他の部分とを接続し、または前記半導体素子の表面と他の半導体素子の表面とを接続するループ形状の配線の複数の群と、
    前記基板の上で少なくとも前記半導体素子および前記配線を覆う熱可塑性樹脂の樹脂筐体とを備え、
    前記樹脂筐体に、その厚さが前記ループ形状の配線の前記複数の群ごとに前記配線のループ形状の頂点を含む領域で薄くなるように凹部が形成されたことを特徴とする電力用半導体装置。
  2. 基板上で電気回路パターンの一部分の上に固着され、表面に主電極と制御電極とを有する少なくとも一つの半導体素子と、
    前記半導体素子表面の前記主電極と他の半導体素子の表面とを接続し、または前記半導体素子表面の前記主電極と前記電気回路パターンの他の部分とを接続する板状の配線と、
    前記半導体素子表面の前記制御電極と前記電気回路パターンのさらに他の部分とを接続するループ形状の線状の配線の複数の群と、
    前記基板の上で少なくとも前記半導体素子および前記各配線を覆う熱可塑性樹脂の樹脂筐体とを備え、
    前記樹脂筐体に、その厚さが前記ループ形状の線状配線の複数の群ごとに前記線状配線のループ形状の頂点を含む領域で薄くなるように凹部が形成されたことを特徴とする電力用半導体装置。
  3. 前記樹脂筐体に構成されている凹部は、その凹部底面の端部から上方に拡大する方向に傾斜が形成され、あるいはその凹部底面の端部がＲ形状に形成されていることを特徴とする請求項１ないし２に記載の電力用半導体装置。
JP2006304887A 2006-11-10 2006-11-10 電力用半導体装置 Active JP5098301B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006304887A JP5098301B2 (ja) 2006-11-10 2006-11-10 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006304887A JP5098301B2 (ja) 2006-11-10 2006-11-10 電力用半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012022697A Division JP5273265B2 (ja) 2012-02-06 2012-02-06 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2008124176A JP2008124176A (ja) 2008-05-29
JP5098301B2 true JP5098301B2 (ja) 2012-12-12

Family

ID=39508623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006304887A Active JP5098301B2 (ja) 2006-11-10 2006-11-10 電力用半導体装置

Country Status (1)

Country Link
JP (1) JP5098301B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4634498B2 (ja) 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール
JP5272768B2 (ja) * 2009-02-05 2013-08-28 三菱電機株式会社 電力用半導体装置とその製造方法
JP5467933B2 (ja) 2010-05-21 2014-04-09 株式会社東芝 半導体装置
JP5974428B2 (ja) * 2011-07-14 2016-08-23 三菱電機株式会社 半導体装置
KR101354894B1 (ko) * 2011-10-27 2014-01-23 삼성전기주식회사 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
JP6154342B2 (ja) * 2013-12-06 2017-06-28 トヨタ自動車株式会社 半導体装置
EP4401126A3 (en) * 2018-01-30 2024-09-25 Infineon Technologies AG Power semiconductor module and method for producing the same
KR102448238B1 (ko) 2018-07-10 2022-09-27 삼성전자주식회사 반도체 패키지
JP7292155B2 (ja) * 2019-08-28 2023-06-16 三菱電機株式会社 半導体装置
JPWO2022080081A1 (ja) * 2020-10-16 2022-04-21

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP2003318315A (ja) * 2002-04-25 2003-11-07 Furukawa Electric Co Ltd:The トランジスタベアチップ実装配線基板およびその製造方法
JP2004335493A (ja) * 2003-03-13 2004-11-25 Denso Corp 半導体装置の実装構造
JP4334296B2 (ja) * 2003-08-01 2009-09-30 三洋電機株式会社 混成集積回路装置の製造方法

Also Published As

Publication number Publication date
JP2008124176A (ja) 2008-05-29

Similar Documents

Publication Publication Date Title
JP5098301B2 (ja) 電力用半導体装置
JP4455488B2 (ja) 半導体装置
JP5656907B2 (ja) パワーモジュール
KR20080027920A (ko) 반도체 디바이스
JPH09260550A (ja) 半導体装置
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JP3173006U (ja) センサ素子
JP2005191071A (ja) 半導体装置
JP2008141140A (ja) 半導体装置
KR101840576B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
US20020135076A1 (en) Heat sink with collapse structure and semiconductor package with heat sink
JP2020098885A (ja) 半導体装置
JP5273265B2 (ja) 電力用半導体装置
JP7233604B2 (ja) 半導体装置およびその製造方法
JP6827347B2 (ja) 半導体装置
JP4860442B2 (ja) 半導体装置
JP2008016469A (ja) 半導体装置
US11380608B2 (en) Semiconductor module
JP2005243975A (ja) 半導体装置
JP4907693B2 (ja) 半導体装置
JP6907670B2 (ja) 半導体装置および半導体装置の製造方法
JP6887476B2 (ja) 半導体パワーモジュール
JP2005311099A (ja) 半導体装置及びその製造方法
JP4994883B2 (ja) 樹脂封止型半導体装置
JP5180495B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5098301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250