JP2008141140A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008141140A JP2008141140A JP2006328699A JP2006328699A JP2008141140A JP 2008141140 A JP2008141140 A JP 2008141140A JP 2006328699 A JP2006328699 A JP 2006328699A JP 2006328699 A JP2006328699 A JP 2006328699A JP 2008141140 A JP2008141140 A JP 2008141140A
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- semiconductor device
- heat sink
- back surface
- resin portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Abstract
【課題】支持部材間の電気的な分離状態を確保しつつ、放熱性を向上することのできる半導体装置を提供する。
【解決手段】電気的に分離されたアイランドに対し、ICチップがそれぞれ搭載され、ICチップ及びICチップとリードとの接続部が封止樹脂によって封止された半導体装置であって、アイランドを封止樹脂によって被覆して封止樹脂部に保持しつつ、チップ搭載面の裏面が露出するように封止樹脂部に凹部を設けた。また、凹部内に充填した接着剤によってヒートシンクをアイランドに接着固定するに当たり、ヒートシンクの対向面の位置を封止樹脂部の凹部開口面と同じ位置、若しくは、凹部開口面よりもアイランドに近い位置であってアイランドと離間された一定位置に保つように、アイランドとヒートシンクとの間に、少なくともヒートシンクと接触する電気絶縁性のスペーサを配置した。
【選択図】図4
【解決手段】電気的に分離されたアイランドに対し、ICチップがそれぞれ搭載され、ICチップ及びICチップとリードとの接続部が封止樹脂によって封止された半導体装置であって、アイランドを封止樹脂によって被覆して封止樹脂部に保持しつつ、チップ搭載面の裏面が露出するように封止樹脂部に凹部を設けた。また、凹部内に充填した接着剤によってヒートシンクをアイランドに接着固定するに当たり、ヒートシンクの対向面の位置を封止樹脂部の凹部開口面と同じ位置、若しくは、凹部開口面よりもアイランドに近い位置であってアイランドと離間された一定位置に保つように、アイランドとヒートシンクとの間に、少なくともヒートシンクと接触する電気絶縁性のスペーサを配置した。
【選択図】図4
Description
本発明は、半導体装置に関するものである。
従来、成形型を用いたトランスファーモールド法などにより、複数の半導体素子をエポキシ系樹脂などの封止樹脂によって被覆(モールド)してなる半導体装置において、複数の半導体素子を、互いに電気的に分離された複数の支持部材(特許文献1においては回路基板)上に分けて搭載される構成のものが知られている(例えば特許文献1参照)。その一例を図14(a),(b)に示す。図14は、従来例を示す図であり、(a)は断面図、(b)は半導体素子側から見た平面図である。なお、図14(b)においては、説明の都合上、各構成要素の配置が分かるように、封止樹脂部のうち、ヒートシンクよりも上方の部位を省略して図示している。
図14(a),(b)に示す半導体装置200は、例えばセラミックを絶縁基材とする1つの回路基板190を含んでいる。回路基板190の一面には、搭載されるICチップ110,111の動作電位に応じた互いに異なる電位に固定された2つのランド191,192が設けられ、ランド191,192に対し、動作電位の異なるICチップ110,111がそれぞれ接続部180(はんだや導電性接着剤)を介して固定されている。また、回路基板190のチップ搭載面の裏面には、接続部160(接着剤)を介してヒートシンク170が固定されている。そして、ICチップ110,111、ICチップ110,111とリード130,131との接続部、回路基板190、及びヒートシンク170の一部が、封止樹脂からなる封止樹脂部150によって被覆されている。このように、半導体装置200は所謂ハーフモールド構造を有しており、ICチップ110,111の発した熱を、回路基板190及びヒートシンク170を介して、装置外部へ逃がすように構成されている。なお、図14(a),(b)において、符号140はワイヤ、符号171はヒートシンク170の端部に設けられたかしめ部、符号172はかしめ部171を介してヒートシンク170と接続されたフランジ部172である。このフランジ部172は、リード130,131とともにリードフレームの一部として構成され、封止後に不要部を除去してなる部分である。
なお、図14(a),(b)においては、各ICチップ110,111の動作電位をそれぞれ安定化させるために、各ICチップ110,111が、電位の異なるランド191,192上に分けて搭載される例を示した。しかしながら、複数の支持部材が電気的に分離される構成は、上記例に限定されるものではない。例えば支持部材を同電位(GND電位)とする場合であっても、半導体素子の動作電位が異なる場合には、上述した構成を採用することがある。また、半導体素子の動作電位が同じであっても、例えば一方がノイズに厳しい場合には、上述した構成を採用することがある。
特開2005−328018号公報
しかしながら、特許文献1や図14(a),(b)に示した従来の半導体装置においては、半導体素子とヒートシンクとの間に回路基板と接続層が存在するため、放熱経路が長く、熱抵抗が大きい。すなわち、ヒートシンクを有するものの、放熱性の点で不利である。
本発明は上記問題点に鑑み、支持部材間の電気的な分離状態を確保しつつ、放熱性を向上することのできる半導体装置を提供することを目的とする。
上記目的を達成する為に、以下の請求項1〜8に記載の発明は、複数の半導体素子と、導電材料からなり、それぞれに少なくとも1つの半導体素子が搭載され、互いに電気的に分離された複数の支持部材と、半導体素子と電気的に接続された外部接続端子と、支持部材の半導体素子搭載面の裏面側に配置され、半導体素子からの熱を外部に放熱する放熱部材と、半導体素子及び半導体素子と外部接続端子との接続部を被覆するように封止樹脂を配置してなる封止樹脂部と、を備える半導体装置に関するものである。そして、請求項1に記載の発明は、封止樹脂部に凹部が設けられ、支持部材は、一部が封止樹脂によって被覆されて封止樹脂部に保持されつつ、半導体素子搭載面の裏面の少なくとも一部が封止樹脂部の凹部底面に露出され、支持部材の裏面と支持部材の裏面に対する放熱部材の対向面との間に、少なくとも対向面の一部に接して、裏面に対する対向面の位置を封止樹脂部の凹部開口面と同じ位置、若しくは、凹部開口面よりも裏面に近い位置であって裏面と離間された一定位置に保つ電気絶縁性のスペーサが少なくとも1つ配置され、放熱部材は、スペーサを介して支持部材上に配置され、凹部内に配置された電気絶縁性の接着剤を介して支持部材に固定されていることを特徴とする。
このように本発明によれば、導電材料からなる複数の支持部材上に半導体素子をそれぞれ搭載する。したがって、従来のように半導体素子を絶縁基材からなる回路基板上に搭載する構成に比べて、熱抵抗を小さくし、放熱性を向上することができる。
なお、スペーサがないと、接着剤によって放熱部材を支持部材に貼り付ける際に、各支持部材と放熱部材とが接触する恐れがある。これに対し、本発明によれば、支持部材の裏面と支持部材の裏面に対する放熱部材の対向面との間にスペーサを配置するので、支持部材と放熱部材との接触を低減乃至無くすことができる。すなわち、支持部材間の電気的な分離状態を確保することができる。
また、スペーサの厚さによって、支持部材と放熱部材との間隔を任意の距離とすることができる。
請求項2に記載のように、支持部材の裏面と放熱部材の対向面との間に、複数のスペーサが互いに離間して配置された構成とすると良い。このような構成とすると、放熱部材を支持する点が増えるので、放熱部材との総接触面積が同じであれば、1つのスペーサに比べて、接着剤を硬化させるまで支持部材上に放熱部材をより安定的に支持することができる。また、製造するに当たり、スペーサ上に放熱部材を配置した状態で、接着剤を凹部に注入する場合には、支持部材の裏面と放熱部材の対向面との間全体に接着剤が行き渡りやすくなる。
放熱部材は、封止樹脂部の凹部を蓋するように、凹部開口面上に配置されても良いが、好ましくは、請求項3に記載のように、放熱部材は、少なくとも一部が凹部内に配置され、封止樹脂部の凹部側面と当該凹部側面と対向する放熱部材の部位との間に、接着剤が配置された構成とすると良い。このような構成とすると、放熱部材と接着剤との接触面積が増え、放熱部材をより安定して保持することができる。
なお、請求項4に記載のように、放熱部材が、接着剤と接触しない部位を有する構成とすることが好ましい。このような構成とすると、放熱部材から直接外部(例えば外気)に放熱することができるので、放熱性を向上することができる。
請求項5に記載のように、スペーサが、支持部材の半導体素子搭載面の裏面に対し、半導体素子搭載領域に対応する裏面側領域を除く部位と接触するように配置された構成とすると良い。このような構成とすると、スペーサが支持部材とも接触する構成において、スペーサを介さずに、支持部材から接着剤を介して放熱部材に放熱できる範囲が大きくなるので、放熱性の点で有利である。
請求項6に記載のように、スペーサは封止樹脂からなり、封止樹脂部の一部として一体的に構成されることが好ましい。このような構成とすると、製造工程を簡素化することができる。
また、請求項7に記載のように、スペーサは封止樹脂部とは別部材であり、支持部材の裏面、封止樹脂部、及び、放熱部材の少なくとも1つに固定された構成としても良い。このような構成とすると、例えば接着固定するような場合、任意の位置にスペーサを配置することも可能である。また、配置は制限されるが、インサート部品として、一部を封止樹脂によって被覆保持された構成とすることもできる。
請求項8に記載のように、複数の支持部材及び外部接続端子が同一のリードフレームからなり、リードフレームの不要部分を除去して構成されると良い。このような構成とすると、構成を簡素化することができる。
以下、本発明の実施の形態を図に基づいて説明する。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置を、ICチップ側から見た平面図である。図2は、半導体装置を、ヒートシンク側から見た平面図である。図3は、図2において、ヒートシンク及び接着剤を省略した平面図である。図4は、図2のIV−IV線に沿う断面図である。なお、図1においては、説明の都合上、各構成要素の配置が分かるように、封止樹脂部のうち、アイランドよりも上方の部位を省略して図示している。また、図3においては、説明の都合上、ICチップを破線で図示している。また、図4においては、便宜上、ワイヤを省略して図示している。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置を、ICチップ側から見た平面図である。図2は、半導体装置を、ヒートシンク側から見た平面図である。図3は、図2において、ヒートシンク及び接着剤を省略した平面図である。図4は、図2のIV−IV線に沿う断面図である。なお、図1においては、説明の都合上、各構成要素の配置が分かるように、封止樹脂部のうち、アイランドよりも上方の部位を省略して図示している。また、図3においては、説明の都合上、ICチップを破線で図示している。また、図4においては、便宜上、ワイヤを省略して図示している。
図1〜図4に示すように、半導体装置100は、要部として、ICチップ10,11と、ICチップ10,11がそれぞれ搭載されるアイランド20,21と、ICチップ10,11と装置外部とを電気的に接続するリード30,31と、ICチップ10,11の発した熱を外部に放熱する1つのヒートシンク70と、ICチップ10,11及びICチップ10,11と対応するリード30,31との接続部を被覆する封止樹脂部50と、を含んでいる。
ICチップ10,11は、特許請求の範囲に記載の複数の半導体素子に相当するものである。本実施形態においては、ICチップ10が車両アクチュエータのモータの駆動を制御する制御用ICとして構成されており、ICチップ11がモータを駆動する駆動用ICとして構成されている。そして、2つのICチップ10,11の動作電位がそれぞれ異なっている。なお、本実施形態においては、半導体素子として、2つのICチップ10,11を有する例を示すが、半導体素子の個数は2個に限定されるものではない。2つ以上の半導体素子を有し、各アイランドに少なくとも1つの半導体素子が搭載された構成であれば採用することができる。また、半導体素子としては、ICチップに限定されるものではなく、パワーMOS素子やIGBT素子などの素子を採用することもできる。
アイランド20,21は、特許請求の範囲に記載の複数の支持部材に相当するものである。なお、支持部材とは、導電材料からなり、半導体素子を固定するための基台であり、複数の支持部材とは、それぞれに少なくとも1つの半導体素子が同一側の面上に搭載された上記構成の支持部材が、互いに電気的に分離された関係にあるものを指す。本実施形態においては、図4に示すように、銀ペーストなどの導電性接着剤やはんだなどの接続層80を介して、アイランド20上にICチップ10が固定され、アイランド21上にICチップ11が固定されている。
本実施形態において、アイランド20,21は、リード30,31とともに、例えば銅や42アロイからなるリードフレームの一部として構成されており、トランスファーモールド後にリードフレームの不要部分を除去することで、アイランド20,21が互いに電気的に分離されつつ、リード30,31とも電気的に分離されている。そして、リードフレームの一部であることを利用して、それぞれのICチップ搭載面の裏面がひとつの平面をなすように、2つのアイランド20,21が並んで配置されている。このように、アイランド20,21をリードフレームの一部とすると、構成を簡素化するとともに、トランスファーモールド前の搬送時におけるアイランド20,21の位置ずれやトランスファーモールド時のアイランド20,21の位置ずれを抑制することができる。しかしながら、アイランド20,21をリード30,31とは別部材とし、かしめ等によりリードフレームに固定した構成としても良い。なお、図1〜図3に示す符号20a,21aは、アイランド20,21をリードフレームと連結する連結部であり、アイランド20,21と一体化されている。そして、連結部20a,21aの少なくとも一部(本実施形態において、それぞれ2本)は、対応するアイランド20,21と接続された端部と反対側の端部が封止樹脂部150外へ露出されている。したがって、この連結部20a,21aを介して、アイランド20,21を電気的に分離された状態でそれぞれ所定電位に固定することができる。なお、アイランド20,21の電位とはGND電位でも良いし、GND電位以外の任意電位でも良い。本実施形態おいては、各アイランド20,21にGND電位以外の任意電位をそれぞれ与え、アイランド20,21と対応するICチップ10,11とを電気的に接続することで、ICチップ10,11の動作電位をそれぞれ安定化させるようにしている。例えば外部と接続しなくともアイランド20,21の電位を所定電位に固定できる場合には、連結部20a,21aを封止樹脂部150外へ露出させなくとも良い。また、本実施形態においては、支持部材として、2つのアイランド20,21を有する例を示すが、支持部材の個数は2個に限定されるものではない。
リード30,31は、特許請求の範囲に記載の外部接続端子に相当するものである。構成材料としては、導電材料であれば特に限定されるものではないが、本実施形態においては、上述したように、アイランド20,21とともにリードフレームの一部として構成されており、トランスファーモールド後にリードフレームの不要部分を除去することで、互いに電気的に分離されつつ、アイランド20,21とも電気的に分離されている。このリード30,31は、アイランド20,21の平面方向において、アイランド20,21及びヒートシンク70の外周に配置されており、金やアルミニウム系のワイヤ40を介して、対応するICチップ10,11と電気的に接続されている。なお、リード30がICチップ10に対応する端子であり、リード31がICチップ11に対応する端子である。また、図1に示すように、ICチップ10,11との間もワイヤ40によって、電気的に接続されている。
封止樹脂部50は、エポキシ系樹脂などの電気絶縁性の封止樹脂からなり、ICチップ10,11及びICチップ10,11と対応するリード30,31との接続部を被覆保護(完全に樹脂内に埋設配置)するとともに、アイランド20,21の一部を被覆するものである。したがって、アイランド20,21は封止樹脂部150に保持されているが、ヒートシンク70は封止樹脂によって被覆されておらず、封止樹脂部150に保持されていない。また、封止樹脂部50は凹部51を有しており、アイランド20,21のICチップ搭載面の裏面(以下単に裏面と示す)の少なくとも一部が凹部底面から露出されている。本実施形態においては、図4に示すように、アイランド20,21の裏面の縁領域の一部が封止樹脂によって被覆され、アイランド20,21がそれぞれ封止樹脂部50に保持されている。そして、アイランド20,21の裏面の封止樹脂部50から露出された領域が、凹部51の底面をなしている。
ヒートシンク70は、特許請求の範囲に記載の放熱部材に相当するものである。その構成材料は放熱性(熱伝導性)に優れた材料であれば採用することができる。例えば、鉄や銅などの金属、鉄ニッケル合金を銅で挟んでなるような積層体、アルミニウムと炭化シリコンの焼結体や銅と酸化第一銅の焼結体などの焼結体を採用することができる。本実施形態においては、後述する固定構造を採用することで放熱性を高めた結果、上述した中では熱伝導率が低いが、低コストの鉄を構成材料としている。ヒートシンク70は、上述したように封止樹脂部150に保持されておらず、後述するスペーサを介して各アイランド20,21上に配置され、この配置状態において、封止樹脂部50の凹部51内に配置された接着剤60によって、少なくともアイランド20,21に固定されている。
次に、図2〜図4を用いて、ヒートシンク70の固定構造の詳細を説明する。上述したように、ヒートシンク70は、封止樹脂部50の凹部51内に配置された接着剤60を介して、少なくともアイランド20,21に固定される。しかしながら、ヒートシンク70の傾きや位置ずれなどにより、接着剤60が硬化する前に、ヒートシンク70がアイランド20,21と接触する恐れがある。すなわち、各アイランド20,21の電気的な分離状態を確保できないことも考えられる。そこで、本実施形態においては、アイランド20,21の裏面とヒートシンク70の対向面71との間に、所定厚さを有するスペーサを配置した状態で、ヒートシンク70をアイランド20,21に接着固定する。
スペーサとしては、電気絶縁性の材料からなり、アイランド20,21の裏面のそれぞれ一部及びヒートシンク70の対向面71の一部のうち、少なくとも対向面71の一部に接し、ヒートシンク70の対向面71の位置を封止樹脂部50の凹部開口面53と同じ位置、若しくは、凹部開口面53よりも裏面に近い位置であって裏面と離間された一定位置に保つ間隔維持機能を有するものであれば採用することができる。
本実施形態においては、図4に示すように、アイランド20,21の裏面の縁領域を封止する封止樹脂部50の一部である間隔維持部52が、スペーサとして、ヒートシンク70の対向面71の一部とともにアイランド20,21の裏面の一部に接し、ヒートシンク70の対向面71の位置を封止樹脂部50の凹部開口面53よりも裏面に近い位置であって裏面と離間された一定位置に保っている。より具体的には、図3及び図4に示すように、アイランド20,21の裏面の縁領域であって、2つのアイランド20,21間の領域(対向領域)の一部に、凹部51の底面から突起する凸部として、ヒートシンク70と接する面がアイランド20,21の裏面がなす平面と略平行(平板状)であり平面略正方形の間隔維持部52が1つ構成されている。このような間隔維持部52は、成形型の型形状によって任意に構成することができる。このように、スペーサとしての間隔維持部52を、封止樹脂部150の一部(すなわち、封止樹脂からなる)として封止樹脂部150と一体化された構成とすると、製造工程を簡素化することができる。
また、本実施形態においては、図3に示すように、間隔維持部52を各アイランド20,21の裏面に対して、対応するICチップ10,11の搭載領域に対応する領域(図3に示す破線で囲んだ領域)を除く部位と接触するように構成している。このような構成とすると、間隔維持部52(スペーサ)が各アイランド20,21(支持部材)とも接触する構成において、間隔維持部52を介さずに、アイランド20,21から接着剤60を介してヒートシンク70に放熱できる範囲が大きくなるので、放熱性の点で有利である。
また、本実施形態においては、図4に示すように、ヒートシンク70の少なくとも一部が凹部51内に配置され、封止樹脂部50の凹部側面と当該凹部側面と対向するヒートシンク70の部位との間にも接着剤60が配置されている。このような構成とすると、ヒートシンク70は、接着剤60を介して各アイランド20,21に固定されるだけでなく、封止樹脂部50に対しても接着剤60を介して固定される。すなわち、ヒートシンク70と接着剤60との接触面積を増やすことができるので、各アイランド20,21の裏面とヒートシンク70の対向面間のみに接着剤60が配置される構成に比べて、ヒートシンク70を半導体装置100により安定して保持することができる。しかしながら、ヒートシンク70と接着剤60との接触面積が増えるほど、ヒートシンク70において直接外気に晒される部位が小さくなる。したがって、放熱性を向上するために、ヒートシンク70が、接着剤60と接触しない部位を有する構成とすることが好ましい。本実施形態においては、
図3及び図4に示すように、ヒートシンク70が凹部51内に配置され、各アイランド20,21と対向する面71の裏面が封止樹脂部50の凹部開口面53と面一とされている。また、ヒートシンク70の側面と凹部側面との間に隙間が設けられ、接着剤60が配置されている。したがって、ヒートシンク70を安定的に保持しつつ、放熱性を向上することができる。
図3及び図4に示すように、ヒートシンク70が凹部51内に配置され、各アイランド20,21と対向する面71の裏面が封止樹脂部50の凹部開口面53と面一とされている。また、ヒートシンク70の側面と凹部側面との間に隙間が設けられ、接着剤60が配置されている。したがって、ヒートシンク70を安定的に保持しつつ、放熱性を向上することができる。
なお、このような構成の半導体装置100は、例えば以下に示す製造方法を用いて形成することができる。例えば、先ず、各アイランド20,21と複数のリード30,310が一体的に構成されたリードフレームを準備する。そして、各アイランド20,21上に接続層80を介して対応するICチップ10,11を固定し、固定後、ワイヤ40によってICチップ10,11と対応するリード30,31、及びICチップ10,11間を接続する。次に、トランスファーモールド法により、ICチップ10,11及びICチップ10,11と対応するリード30,31との接続部を封止樹脂によって被覆する。このとき、成形型の形状によって、封止樹脂部50に底面にアイランド20,21の裏面が露出された凹部51と間隔維持部52も形成される。このモールド工程後、形成された凹部51に対し接着剤60を充填し、対向面71が間隔維持部52と接するように、ヒートシンク70を配置する。そして、接着剤60を硬化させることにより、半導体装置100が形成される。なお、上記においては、凹部51内に接着剤60を充填後、ヒートシンク70を配置する例を示したが、ヒートシンク70を配置後、ヒートシンク70と凹部51路の間の隙間を通して、凹部51内に接着剤60を充填するようにしても良い。
このように本実施形態に係る半導体装置100によれば、導電材料からなる複数のアイランド20,21上にICチップ10,11を搭載しており、接着剤60を介してヒートシンク70に放熱することができる。したがって、従来のように半導体素子を絶縁基材からなる回路基板上に搭載する構成に比べて熱抵抗が小さく、放熱性を向上することができる。
また、アイランド20,21とヒートシンク70との間にスペーサとしての間隔維持部52を配置するので、接着剤60が硬化する前においてヒートシンク70と各アイランド20,21との接触を抑制することができる。すなわち、各アイランド20,21間の電気的な分離状態を確保することができる。
また、スペーサとしての間隔維持部52の厚さ(高さ)を調整することで、絶縁性と放熱性を確保することができる。
なお、本実施形態においては、スペーサとして、図3及び図4に示すように、アイランド20,21の裏面の縁領域であって、2つのアイランド20,21間の領域(対向領域)の一部に、凹部51の底面から突起する平面略正方形の間隔維持部52が1つ構成される例を示した。しかしながら、間隔維持部52の形状は特に限定されるものではない。例えば、図5及び図6(a),(b)に示すように、アイランド20,21の裏面の縁領域であって、2つのアイランド20,21間の領域(対向領域)全体に、凹部51の底面から突起する平面長方形の間隔維持部52を形成しても良い。このような構成とすると、上記実施形態の構成よりも、間隔維持部52とヒートシンク70との接触面積が増えるので、接着剤60が硬化する前においてヒートシンク70と各アイランド20,21との接触をより効果的に抑制することができる。しかしながら、間隔維持部52と各アイランド20,21との接触面積も増えるので、熱抵抗が若干大きくなる。また、間隔維持部52によってアイランド20とヒートシンク70との対向領域、アイランド21とヒートシンク70との対向領域が遮断されるので、ヒートシンク70を間隔維持部52上に配置した後に接着剤60を充填する場合、工程が複雑となる。図5は、変形例を示す平面図であり、図3に対応している。また、図6(a)は図5のVIa−VIa線に沿う断面図、図6(b)は、図5のVIa−VIa線に沿う断面図である。図6(a)においては、便宜上、ワイヤ40を省略して図示している。
また、本実施形態においては、スペーサとして1つの間隔維持部52を有する例を示した。しかしながら、間隔維持部52(スペーサ)の個数は特に限定されるものではない。例えば、図7〜図9に示すように、複数個の間隔維持部52によって、1つのヒートシンク70が支持される構成としても良い。このような構成とすると、ヒートシンク70を支持する点が増えるので、ヒートシンク70との総接触面積が同じであれば、熱抵抗を大きくすることなく、1つの間隔維持部52(スペーサ)に比べて接着剤60が硬化する前のヒートシンク70と各アイランド20,21との接触をより効果的に抑制することができる。特に、図7〜図9に示すように、複数(図中において4つ)の間隔維持部52が分散配置された(互いに離間して配置された)構成とすると、より効果的である。また、分散配置された構成とすると、ヒートシンク70を間隔維持部52上に配置した後に接着剤60を充填する場合、アイランド20,21とヒートシンク70との対向領域全体に接着剤60が行き渡りやすい。図7は、変形例を示す平面図であり、図3に対応している。また、図8は、図7のVIII−VIII線に沿う断面図である。図9は、図8に示す構造において、接着剤60及びヒートシンク70を配置した状態を示す断面図である。図8及び図9においては、便宜上、ワイヤ40を省略して図示している。
また、本実施形態においては、ヒートシンク70が凹部51内に配置され、各アイランド20,21と対向する面71の裏面が封止樹脂部50の凹部開口面53と面一とされた例を示した。しかしながら、ヒートシンク70が凹部51内の接着剤60と接するためには、ヒートシンク70のアイランド20,21との対向面71が、封止樹脂部50の凹部開口面53と同じ位置、若しくは、凹部開口面53よりも裏面に近い位置であって裏面と離間された位置となれば良い。すなわち、ヒートシンク70の一部が凹部51内に配置された構成としても良い。また、図10に示すように、間隔維持部52のヒートシンク70との接触面を封止樹脂部50の凹部開口面53と面一とすることによって、ヒートシンク70を凹部51内に配置せずに固定された構成としても良い。このような構成とすると、ヒートシンク70の外気に晒される部位を増やすことができるので、放熱性を向上することができる。しかしながら、ヒートシンク70の対向面71のみが接着剤60と接触するので、ヒートシンク70の保持の点では不利となる。図10は変形例を示す断面図であり、図9に対応している。
また、本実施形態においては、封止樹脂部50の一部として構成される間隔維持部52が、ヒートシンク70だけでなくアイランド20,21とも接触配置された例を示した。しかしながら、間隔維持部52(スペーサ)としては、少なくともヒートシンク70に接触することで、ヒートシンク70の対向面71の位置を決定するものであれば良い。例えば図11に示すように、間隔維持部51が凹部51の側面から突起し、各アイランド20,21とは接触せず、ヒートシンク70と接触する構成としても良い。図11は変形例を示す断面図であり、図9に対応している。
(第2実施形態)
次に、本発明の第2実施形態を、図12に基づいて説明する。図12は、第2実施形態に係る半導体装置100の概略構成を示す断面図である。図12は、第1実施形態で示した図9に対応している。図12においても、便宜上、ワイヤ40を省略して図示している。
次に、本発明の第2実施形態を、図12に基づいて説明する。図12は、第2実施形態に係る半導体装置100の概略構成を示す断面図である。図12は、第1実施形態で示した図9に対応している。図12においても、便宜上、ワイヤ40を省略して図示している。
第2実施形態に係る半導体装置100は、第1実施形態に示した半導体装置100と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。また、本実施形態においては、本実施形態の特徴部分以外、同じ構成要素については第1実施形態と同一の符号を付与するものとする。
第1実施形態においては、スペーサとしての間隔維持部52が、封止樹脂部50の一部として構成される例を示した。これに対し、本実施形態においては、スペーサが封止樹脂部50とは別部材からなることを特徴とする。このようなスペーサとしても、第1実施形態で述べたように、電気絶縁性の材料からなり、アイランド20,21の裏面のそれぞれ一部及びヒートシンク70の対向面71の一部のうち、少なくともヒートシンク70の対向面71の一部に接し、ヒートシンク70の対向面71の位置を封止樹脂部50の凹部開口面53と同じ位置、若しくは、凹部開口面53よりも裏面に近い位置であって裏面と離間された一定位置に保つ間隔維持機能を有するものであれば採用することができる。
本実施形態においては、図12に示すように、封止樹脂部50とは別部材(例えば金属)からなるスペーサ90を、インサート部品として一部を封止樹脂によって被覆し、封止樹脂部50に保持させた構成としている。それ以外の構成は、第1実施形態に変形例として示した図7〜図9の構成と同じである。すなわち、図7〜図9の構成において、間隔保持部52をスペーサ90で置き換えた構成としている。なお、スペーサ90の構成材料としては、電気絶縁性の材料であれば良く、例えば封止樹脂部50を構成する封止樹脂を採用しても良い。
このように本実施形態に係る半導体装置100においても、第1実施形態同様、導電材料からなる複数のアイランド20,21上にICチップ10,11を搭載しており、接着剤60を介してヒートシンク70に放熱することができる。したがって、従来のように半導体素子を絶縁基材からなる回路基板上に搭載する構成に比べて熱抵抗が小さく、放熱性を向上することができる。
また、アイランド20,21とヒートシンク70との間にスペーサ90を配置するので、接着剤60が硬化する前においてヒートシンク70と各アイランド20,21との接触を抑制することができる。すなわち、各アイランド20,21間の電気的な分離状態を確保することができる。
また、本実施形態においては、スペーサ90がインサート部品として封止樹脂部50に固定されている。したがって、接着剤60の充填時、及び/又は、ヒートシンク70のスペーサ90上への配置時に、スペーサ90の位置ずれを抑制することができる。なお、スペーサ90の位置ずれを抑制するためには、アイランド20,21の裏面少なくとも一方、封止樹脂部50、及びヒートシンク70の少なくとも1つにスペーサ90が固定されれば良い。例えば、図13(a),(b)に示すように、アイランド20,21上にスペーサ90を接着固定した構成としても良い。このように接着固定するような場合、任意の位置にスペーサ90を配置することができる、なお、図13(a),(b)においては、任意の位置にスペーサ90を配置できる点を示すために、敢えてアイランド20,21の裏面において、対応するICチップ10,11の搭載領域に対応する領域(破線で囲んだ領域)にスペーサ90を配置している。このような構成においても、スペーサ90として、接着剤60よりも熱伝導性に優れた材料を採用すれば、放熱性を向上することができる。図13は、変形例を示す図であり、(a)は平面図、(b)は(a)のXIIIb−XIIIb線に沿う断面図である。なお、図13(a)は、図3に対応している。また、図13(b)においては、便宜上、ワイヤ40を省略して図示している。
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態においては、各ICチップ10,11(半導体素子)の動作電位をそれぞれ安定化させるために、各ICチップ10,11が、電位の異なるアイランド20,21(支持部材)に分けて搭載される例を示した。しかしながら、複数の支持部材が電気的に分離される構成は、上記例に限定されるものではない。例えば支持部材を同電位(例えばともにGND電位)とする場合において、半導体素子の動作電位が異なる場合には、上述した構成を採用することができる。また、半導体素子の動作電位が同じであっても、例えば一方がノイズに厳しい(GNDを近くに置きたい)場合などにおいては、上述した構成を採用することができる。すなわち、導電材料からなる複数の支持部材に対し、複数の半導体素子を分けて搭載する構成においては、上述の構成を採用することができる。
10,11・・・ICチップ(半導体素子)
20,21・・・アイランド(支持部材)
30,31・・・リード(外部接続端子)
50・・・封止樹脂部
51・・・凹部
52・・・間隔維持部(スペーサ)
53・・・凹部開口面
60・・・接着剤
70・・・ヒートシンク(放熱部材)
90・・・スペーサ
100・・・半導体装置
20,21・・・アイランド(支持部材)
30,31・・・リード(外部接続端子)
50・・・封止樹脂部
51・・・凹部
52・・・間隔維持部(スペーサ)
53・・・凹部開口面
60・・・接着剤
70・・・ヒートシンク(放熱部材)
90・・・スペーサ
100・・・半導体装置
Claims (8)
- 複数の半導体素子と、
導電材料からなり、それぞれに少なくとも1つの前記半導体素子が搭載され、互いに電気的に分離された複数の支持部材と、
前記半導体素子と電気的に接続された外部接続端子と、
前記支持部材の半導体素子搭載面の裏面側に配置され、前記半導体素子からの熱を外部に放熱する放熱部材と、
前記半導体素子及び前記半導体素子と前記外部接続端子との接続部を被覆するように封止樹脂を配置してなる封止樹脂部と、を備える半導体装置であって、
前記封止樹脂部に凹部が設けられ、
前記支持部材は、一部が前記封止樹脂によって被覆されて前記封止樹脂部に保持されつつ、半導体素子搭載面の裏面の少なくとも一部が前記封止樹脂部の凹部底面に露出され、
前記支持部材の裏面と前記支持部材の裏面に対する前記放熱部材の対向面との間に、少なくとも前記対向面の一部に接して、前記裏面に対する前記対向面の位置を前記封止樹脂部の凹部開口面と同じ位置、若しくは、前記凹部開口面よりも前記裏面に近い位置であって前記裏面と離間された一定位置に保つ電気絶縁性のスペーサが、少なくとも1つ配置され、
前記放熱部材は、前記スペーサを介して前記支持部材上に配置され、前記凹部内に配置された電気絶縁性の接着剤を介して前記支持部材に固定されていることを特徴とする半導体装置。 - 前記支持部材の裏面と前記放熱部材の対向面との間に、複数の前記スペーサが互いに離間して配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記放熱部材は、少なくとも一部が前記凹部内に配置されており、
前記封止樹脂部の凹部側面と当該凹部側面と対向する前記放熱部材の部位との間に、前記接着剤が配置されていることを特徴とする請求項1又は請求項2に記載の半導体装置。 - 前記放熱部材は、前記接着剤と接触しない部位を有することを特徴とする請求項3に記載の半導体装置。
- 前記スペーサは、前記支持部材の半導体素子搭載面の裏面に対し、半導体素子搭載領域に対応する裏面側領域を除く部位と接触するように配置されていることを特徴とする請求項1〜4いずれか1項に記載の半導体装置。
- 前記スペーサは前記封止樹脂からなり、前記封止樹脂部の一部として一体的に構成されていることを特徴とする請求項1〜5いずれか1項に記載の半導体装置。
- 前記スペーサは前記封止樹脂部とは別部材であり、
前記支持部材の裏面、前記封止樹脂部、及び、前記放熱部材の少なくとも1つに固定されていることを特徴とする請求項1〜5いずれか1項に記載の半導体装置。 - 複数の前記支持部材及び前記外部接続端子は、同一のリードフレームからなり、前記リードフレームの不要部分を除去して構成されていることを特徴とする請求項1〜7いずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006328699A JP2008141140A (ja) | 2006-12-05 | 2006-12-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006328699A JP2008141140A (ja) | 2006-12-05 | 2006-12-05 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008141140A true JP2008141140A (ja) | 2008-06-19 |
Family
ID=39602265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006328699A Pending JP2008141140A (ja) | 2006-12-05 | 2006-12-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008141140A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170668A (ja) * | 2008-01-16 | 2009-07-30 | Denso Corp | 半導体装置およびその製造方法 |
JP2011030407A (ja) * | 2009-06-24 | 2011-02-10 | Denso Corp | 半導体モジュール及びそれを用いた電子回路内蔵型モータ |
JP2012059885A (ja) * | 2010-09-08 | 2012-03-22 | Denso Corp | 半導体装置の製造方法および半導体装置 |
KR101543970B1 (ko) * | 2012-10-26 | 2015-08-11 | 아사히 가세이 일렉트로닉스 가부시끼가이샤 | 자기 센서 |
EP3157051A3 (en) * | 2015-09-23 | 2017-07-05 | NXP USA, Inc. | Encapsulated semiconductor device package with heatsink opening, and methods of manufacture thereof |
US9871107B2 (en) | 2015-05-22 | 2018-01-16 | Nxp Usa, Inc. | Device with a conductive feature formed over a cavity and method therefor |
US10075132B2 (en) | 2015-03-24 | 2018-09-11 | Nxp Usa, Inc. | RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof |
EP2500939B1 (en) | 2011-03-17 | 2018-12-26 | Mitsubishi Electric Corporation | Power semiconductor module attachment structure |
KR20210022271A (ko) * | 2019-08-20 | 2021-03-03 | 제엠제코(주) | 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법 |
KR20230009754A (ko) * | 2021-07-09 | 2023-01-17 | 제엠제코(주) | 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지 |
-
2006
- 2006-12-05 JP JP2006328699A patent/JP2008141140A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170668A (ja) * | 2008-01-16 | 2009-07-30 | Denso Corp | 半導体装置およびその製造方法 |
JP2011030407A (ja) * | 2009-06-24 | 2011-02-10 | Denso Corp | 半導体モジュール及びそれを用いた電子回路内蔵型モータ |
US8247937B2 (en) | 2009-06-24 | 2012-08-21 | Denso Corporation | Semiconductor module and electronic circuit-integrated motor device using same |
JP2012059885A (ja) * | 2010-09-08 | 2012-03-22 | Denso Corp | 半導体装置の製造方法および半導体装置 |
EP2500939B1 (en) | 2011-03-17 | 2018-12-26 | Mitsubishi Electric Corporation | Power semiconductor module attachment structure |
KR101543970B1 (ko) * | 2012-10-26 | 2015-08-11 | 아사히 가세이 일렉트로닉스 가부시끼가이샤 | 자기 센서 |
US10075132B2 (en) | 2015-03-24 | 2018-09-11 | Nxp Usa, Inc. | RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof |
US9871107B2 (en) | 2015-05-22 | 2018-01-16 | Nxp Usa, Inc. | Device with a conductive feature formed over a cavity and method therefor |
US9787254B2 (en) | 2015-09-23 | 2017-10-10 | Nxp Usa, Inc. | Encapsulated semiconductor device package with heatsink opening, and methods of manufacture thereof |
CN106941083A (zh) * | 2015-09-23 | 2017-07-11 | 飞思卡尔半导体公司 | 具有散热片开口的包封半导体装置封装以及其制造方法 |
EP3157051A3 (en) * | 2015-09-23 | 2017-07-05 | NXP USA, Inc. | Encapsulated semiconductor device package with heatsink opening, and methods of manufacture thereof |
CN106941083B (zh) * | 2015-09-23 | 2021-08-06 | 恩智浦美国有限公司 | 具有散热片开口的包封半导体装置封装以及其制造方法 |
KR20210022271A (ko) * | 2019-08-20 | 2021-03-03 | 제엠제코(주) | 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법 |
KR102231769B1 (ko) * | 2019-08-20 | 2021-04-01 | 제엠제코(주) | 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법 |
US11127663B2 (en) | 2019-08-20 | 2021-09-21 | Jmj Korea Co., Ltd. | Semiconductor package having exposed heat sink for high thermal conductivity |
KR20230009754A (ko) * | 2021-07-09 | 2023-01-17 | 제엠제코(주) | 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지 |
KR102510878B1 (ko) * | 2021-07-09 | 2023-03-17 | 제엠제코(주) | 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008141140A (ja) | 半導体装置 | |
JP7006812B2 (ja) | 半導体装置 | |
JP7247574B2 (ja) | 半導体装置 | |
US10163752B2 (en) | Semiconductor device | |
JP4967701B2 (ja) | 電力半導体装置 | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4046623B2 (ja) | パワー半導体モジュールおよびその固定方法 | |
JP2009170947A (ja) | 半導体装置 | |
JP7018756B2 (ja) | パワーモジュール用基板およびパワーモジュール | |
JP6797002B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4333505B2 (ja) | 半導体装置 | |
JP2004335493A (ja) | 半導体装置の実装構造 | |
JP4556732B2 (ja) | 半導体装置及びその製造方法 | |
JP2006237464A (ja) | 半導体発光装置 | |
JP2012253118A (ja) | 半導体装置 | |
WO2019163941A1 (ja) | パワーモジュール用基板およびパワーモジュール | |
JP2017028131A (ja) | パッケージ実装体 | |
JP5124329B2 (ja) | 半導体装置 | |
JP4443503B2 (ja) | 半導体装置及びその製造方法 | |
JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
JP4013780B2 (ja) | 半導体装置の実装構造 | |
JP6887476B2 (ja) | 半導体パワーモジュール | |
JP5987665B2 (ja) | 半導体装置 | |
JP2005327791A (ja) | 半導体装置およびその実装構造 | |
JP4060020B2 (ja) | 半導体装置 |