KR101543970B1 - 자기 센서 - Google Patents

자기 센서 Download PDF

Info

Publication number
KR101543970B1
KR101543970B1 KR1020140130983A KR20140130983A KR101543970B1 KR 101543970 B1 KR101543970 B1 KR 101543970B1 KR 1020140130983 A KR1020140130983 A KR 1020140130983A KR 20140130983 A KR20140130983 A KR 20140130983A KR 101543970 B1 KR101543970 B1 KR 101543970B1
Authority
KR
South Korea
Prior art keywords
island
terminal
magnetic sensor
pellet
adhesive layer
Prior art date
Application number
KR1020140130983A
Other languages
English (en)
Other versions
KR20140128911A (ko
Inventor
도시아끼 후꾸나까
히데노리 하세가와
Original Assignee
아사히 가세이 일렉트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가세이 일렉트로닉스 가부시끼가이샤 filed Critical 아사히 가세이 일렉트로닉스 가부시끼가이샤
Publication of KR20140128911A publication Critical patent/KR20140128911A/ko
Application granted granted Critical
Publication of KR101543970B1 publication Critical patent/KR101543970B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

박형화된 펠릿에 있어서 전류를 역방향으로 흐르게 한 경우라도, 리크 전류의 증대를 방지할 수 있고, 반대로 설치해도 리크 전류의 증대를 억제할 수 있게 한 자기 센서를 제공한다. 아일랜드(11) 및 상기 아일랜드(11)의 주위에 배치된 복수의 리드 단자(12 내지 15)를 갖는 리드 프레임(10)과, 아일랜드(11) 상에 접착층을 개재하여 설치된 펠릿(20)과, 펠릿(20)이 갖는 복수의 전극부(23a 내지 23d)와 복수의 리드 단자(12 내지 15)를 각각 전기적으로 접속하는 복수의 금속 세선(41 내지 44)을 구비한다. 리드 단자(12)는 아일랜드(11)에 전기적으로 접속된 아일랜드 단자이다. 또한, 접착층은 아일랜드(11)와 펠릿(20) 사이를 절연하는 절연 페이스트(30), 또는, 다이 어태치 필름(150)의 점착층(130)이다.

Description

자기 센서{MAGNETIC SENSOR}
본 발명은, 자기 센서에 관한 것으로, 특히, 박형화된 펠릿에 있어서 전류를 역방향으로 흐르게 한 경우라도, 리크 전류의 증대를 방지할 수 있게 한 자기 센서에 관한 것이다.
홀 효과를 이용한 자기 센서로서, 예를 들어, 자기(자계)를 검출하여 그 크기에 비례한 아날로그 신호를 출력하는 홀 소자나, 자기를 검출하여 디지털 신호를 출력하는 홀 IC가 알려져 있다. 예를 들어 특허문헌 1에는, 리드 프레임과, 펠릿(즉, 자기 센서 칩) 및 금속 세선을 구비한 자기 센서가 개시되어 있다. 이 자기 센서에 있어서, 리드 프레임은 외부와의 전기적 접속을 얻기 위해 네 구석에 배치된 단자를 갖고, 펠릿은 리드 프레임의 아일랜드에 탑재되어 있다. 그리고, 펠릿이 갖는 전극과 리드 프레임이 갖는 각 단자가 금속 세선으로 접속되어 있다.
일본 특허 출원 공개 제2007-95788호 공보
그런데, 특허문헌 1에 개시된 자기 센서에서는, 리드 프레임이 갖는 네 구석에 배치된 리드 단자 중의, 접지 전위에 접속되는 단자(이하, 접지 단자)를, 아일랜드와 일체로 해도 좋다. 이에 의해, 아일랜드의 전위는 접지 전위가 되고, 아일랜드에 전하가 저류되는 것을 방지할 수 있으므로, 자기 센서가 자기를 검출할 때에 노이즈가 생기는 것을 억제할 수 있다.
또 최근, 전자 기기의 소형화 등에 수반하여, 자기 센서의 소형, 박형화도 진전되고 있다. 예를 들어, 자기 센서의 패키징 후의 크기(즉, 패키지 사이즈)는 세로 1.6㎜, 가로 0.8㎜, 두께 0.38㎜를 실현하고 있다. 또한, 펠릿을 더 얇게 함으로써, 패키지 사이즈의 두께를 0.30㎜로 하는 것도 가능하다.
여기서, 상기와 같이 자기 센서의 소형, 박형화가 진행되면, 자기 센서를 배선 기판 또는 소킷 등에 설치할 때에, 평면에서 보아 자기 센서의 방향을 잘못 볼 가능성이 높아진다. 예를 들어 도 8의 (a)에 도시하는 바와 같이, 자기 센서(300)를 배선 기판(400)에 올바르게 설치한 경우, 리드 프레임의 접지 단자(311)는 배선 기판(400)의 접지용 배선(411)에 접속되고, 리드 프레임의 전원 단자(313)는 배선 기판(400)의 전원용 배선(413)에 접속된다. 그러나, 자기 센서(300)가 상기와 같이 소형화되면, 패키지 표면에 인쇄된 문자, 부호 등(예를 들어, A, B, C, D)을 육안으로 식별하는 것이 곤란해지고, 이들의 부호 등에 기초하여 자기 센서(300)의 방향을 판단하는 것이 곤란해진다. 그 결과, 예를 들어 도 8의 (b)에 도시하는 바와 같이, 자기 센서(300)를 역방향으로 설치하여, 접지 단자(311)를 전원용 배선(413)에 접속하고, 전원 단자(313)를 접지용 배선(411)에 접속하게 될 가능성이 높아진다.
또한, 가령, 자기 센서(300)를 도 8의 (b)에 도시하는 바와 같이 역방향으로 설치한 경우, 접지 단자(311)로부터 전원 단자(313)를 향해(즉, 역방향으로) 전류는 흐르지만, 다른 리드 단자(312, 314) 사이에서 전위차를 측정하는 것은 가능하다. 또한, 아일랜드(315)는 전원 전위에 고정되고, 아일랜드(315)에 축적되는 전하는 일정량으로 유지되므로, 노이즈가 생기는 것을 억제하는 것도 가능하다. 이로 인해, 자기 센서(300)를 역방향으로 설치한 경우라도, 그 동작에는 큰 문제는 생기지 않을 것이다.
그러나, 본 발명자는, 자기 센서(300)를 역방향으로 설치하여, 전류를 역방향으로 흐르게 하면 리크 전류가 커지는 것(제1 과제)을 발견하였다. 또한, 이 리크 전류는 아일랜드(315) 상에 배치된 펠릿이 얇아질수록 증대하는 것(제2 과제)을 발견하였다.
따라서, 본 발명은, 상기와 같이 본 발명자가 발견한 제1, 제2 과제를 감안하여 이루어진 것이며, 박형화된 자기 센서에 전류를 역방향으로 흐르게 한 경우라도, 리크 전류의 증대를 방지할 수 있는 자기 센서의 제공을 목적으로 한다.
본 발명자는, 상기 제1, 제2 과제가 생기는 원인(메커니즘)에 대해서, 이하와 같이 고찰하였다.
도 9의 (a) 및 (b)는, 본 발명자가 고찰한 리크 전류 증대의 메커니즘을 도시하는 개념도이다. 도 9의 (a) 및 (b)에 도시하는 자기 센서(300)에 있어서, 펠릿(320)은 리드 프레임(310)의 아일랜드(315) 상에 은(Ag) 페이스트(340)를 통해서 설치되어 있다. 또한, 리드 프레임(310)은 아일랜드(315)와 일체로 되어 있는 리드 단자(즉, 아일랜드 단자)(311)와, 아일랜드(315)로부터 분리되어 있는 전원 단자(313)를 갖는다. 도 9의 (a)에 도시하는 바와 같이, 자기 센서(300)를 배선 기판 또는 소킷 등에 올바르게 설치한 경우, 아일랜드 단자(311)는 접지 단자가 된다. 또한, 펠릿(320)과 Ag 페이스트(340)와의 접합면은, 반도체(예를 들어, GaAs)와 금속(Ag)의 쇼트키 접합이 된다.
도 9의 (a)에 도시하는 경우는, 이 쇼트키 접합에 역바이어스가 인가되므로, 펠릿(320)으로부터 아일랜드(315)에 전류는 흐르지 않는다. 전류는 전원 단자(313)로부터 금속 세선(351), 펠릿(320)의 활성층(321), 금속 세선(352)을 통과하여, 아일랜드 단자(311)에 흐른다.
한편, 도 9의 (b)에 도시하는 바와 같이, 자기 센서(300)를 역방향으로 설치한 경우, 아일랜드 단자(311)는 전원 단자가 되고, 전원 단자(313)는 접지 단자가 된다. 이 경우는, 펠릿(320)과 Ag 페이스트(340)와의 쇼트키 접합에는, 순바이어스가 인가된다.
여기서, 펠릿(320)을 구성하고 있는 반도체(예를 들어, GaAs)는 반절연성(≒초고저항)이므로, 펠릿(320)이 두꺼울 때는 쇼트키 접합에 순바이어스가 인가되어도 전류는 거의 흐르지 않는다. 그러나, 펠릿(320)을 얇게 해 가면, 그 두께의 감소분에 비례하여 저항값이 감소한다. 이로 인해, 펠릿(320)의 박형화에 수반하여, 쇼트키 접합의 순방향으로 전류가 흐르기 쉬워진다. 즉, 아일랜드 단자(311)→아일랜드(315)→Ag 페이스트(340)→펠릿(320)→금속 세선(351)→전원 단자(313)라고 하는 경로로 리크 전류가 흐르기 쉬워진다.
이상의 고찰에 기초하여, 본 발명자는, 제1, 제2 과제를 해결하는 수단으로서, 아일랜드 단자를 갖는 자기 센서에서는 Ag 페이스트 대신에 절연성 접착층을 사용하는 것을 제안한다.
<자기 센서>
즉, 본 발명의 일 형태에 관한 자기 센서는, 아일랜드 및 그 아일랜드의 주위에 배치된 복수의 리드 단자를 갖는 리드 프레임과, 상기 아일랜드 상에 접착층을 개재하여 설치된 펠릿과, 상기 펠릿이 갖는 복수의 전극부와 상기 복수의 리드 단자를 각각 전기적으로 접속하는 복수의 도선을 구비하고, 상기 복수의 리드 단자는, 상기 아일랜드에 전기적으로 접속된 아일랜드 단자를 포함하고, 또한, 상기 접착층은, 상기 아일랜드와 상기 펠릿 사이를 절연하는 절연성 접착층인 것을 특징으로 한다. 여기서, 「펠릿」이란 자기 센서 칩이며, 예를 들어, 홀 소자 또는 홀 IC를 들 수 있다.
또한, 상기의 자기 센서에 있어서, 상기 절연성 접착층은, 그 성분으로서 열경화형 수지를 포함하는 것을 특징으로 해도 좋다.
또한, 상기의 자기 센서에 있어서, 상기 절연성 접착층은, 그 성분으로서 자외선 경화형 수지를 더 포함하는 것을 특징으로 해도 좋다.
또한, 상기의 자기 센서에 있어서, 상기 절연성 접착층 중의 상기 아일랜드와 상기 펠릿 사이에 개재하는 부분의 두께는, 적어도 2㎛ 이상인 것을 특징으로 해도 좋다.
<자기 센서의 제조 방법>
본 발명의 다른 양태에 관한 자기 센서의 제조 방법은, 아일랜드 및 그 아일랜드의 주위에 배치된 복수의 리드 단자를 갖는 리드 프레임의, 상기 아일랜드 상에 접착층을 개재하여 펠릿을 설치하는 공정과, 상기 펠릿이 갖는 복수의 전극부와 상기 복수의 리드 단자를 복수의 도선으로 각각 전기적으로 접속하는 공정을 구비하고, 상기 복수의 리드 단자는 상기 아일랜드에 전기적으로 접속된 아일랜드 단자를 포함하고, 또한, 상기 펠릿을 설치하는 공정에서는, 상기 접착층으로서 절연성 접착층을 이용함으로써, 상기 아일랜드와 상기 펠릿 사이를 절연하는 것을 특징으로 한다.
또한, 상기의 자기 센서의 제조 방법에 있어서, 상기 자기 센서를 설치하는 공정 전에, 상기 펠릿이 복수 만들어 넣어진 기판의, 상기 각 전극부를 갖는 면의 반대측의 면에 다이 어태치 필름을 부착하는 공정과, 상기 다이 어태치 필름이 부착된 상기 기판을 다이싱하여, 그 기판에 만들어 넣어진 복수의 상기 펠릿을 개편화하는 공정과, 개편화된 상기 펠릿을 상기 다이 어태치 필름으로부터 분리하는 공정을 더 구비하고, 상기 펠릿을 상기 다이 어태치 필름으로부터 분리하는 공정에서는, 그 다이 어태치 필름의 기재로부터 절연성의 점착층을 상기 펠릿과 함께 박리하고, 상기 자기 센서를 설치하는 공정에서는, 상기 절연성 접착층으로서, 상기 기재로부터 박리한 상기 점착층을 사용하는 것을 특징으로 해도 좋다.
본 발명의 일 형태에 따르면, 아일랜드와 펠릿 사이는 절연성 접착층에 의해 절연되므로, 아일랜드(금속)와 펠릿(반도체) 사이에서 쇼트키 접합이 형성되는 것을 방지할 수 있고, 이 쇼트키 접합의 순방향(즉, 금속으로부터 반도체를 향하는 방향)으로 전류가 흐르는 것을 방지할 수 있다. 이에 의해, 박형화된 펠릿에 있어서 전류를 역방향으로 흐르게 한 경우라도, 리크 전류의 증대를 방지할 수 있다.
도 1은 본 발명의 제1 실시 형태에 관한 자기 센서(100)의 구성예를 도시하는 도면.
도 2는 자기 센서(100)의 제조 방법을 도시하는 공정순으로 도시하는 도면.
도 3은 제1 실시 형태의 효과를 설명하기 위한 도면.
도 4는 입력 전압 Vin에 대한 오프셋 전압 Vu의 편차 저감의 효과를 모식적으로 도시한 도면.
도 5는 본 발명의 제2 실시 형태에 관한 자기 센서(200)의 구성예를 도시하는 도면.
도 6은 제2 실시 형태에 관한 자기 센서(200)의 제조 방법을 도시하는 도면.
도 7은 절연성 접착층으로서, 절연 페이스트(30)를 사용하는 경우와, 다이 어태치 필름(150)의 점착층(130)을 사용하는 경우를 비교한 도면.
도 8은 과제를 설명하기 위한 도면.
도 9는 과제가 생기는 원인에 대해서 고찰한 도면.
이하, 본 발명에 의한 실시 형태를, 도면을 이용하여 설명한다. 또한, 이하에 설명하는 각 도면에 있어서, 동일한 구성을 갖는 부분에는 동일한 부호를 부여하고, 그 반복 설명은 생략하는 경우도 있다.
<제1 실시 형태>
(구성)
도 1의 (a) 내지 (c)는, 본 발명의 제1 실시 형태에 관한 자기 센서(100)의 구성예를 도시하는 단면도와 평면도 및 외관도이다. 도 1의 (a)는, 도 1의 (b)를 파선 A-A'로 절단한 단면을 도시하고 있다. 또한, 도 1의 (b)에서는, 도면의 복잡화를 회피하기 위해, 몰드 수지를 생략해서 도시하고 있다.
도 1의 (a) 내지 (c)에 도시하는 바와 같이, 자기 센서(100)는 리드 프레임(10)과, 펠릿(즉, 자기 센서 칩)(20)과, 절연 페이스트(30)와, 복수의 금속 세선(41 내지 44)과, 몰드 수지(50)를 구비한다.
리드 프레임(10)은 펠릿(20)을 적재하기 위한 아일랜드(11)와, 외부와의 전기적 접속을 얻기 위한 복수의 리드 단자(12 내지 15)를 갖는다. 도 1의 (b)에 도시하는 바와 같이, 리드 단자(12 내지 15)는 아일랜드(11)의 주위[예를 들어, 자기 센서(100)의 네 구석 근방]로 배치되어 있다. 또한, 리드 단자(12)는 아일랜드(11)와 일체로 되어 있고, 아일랜드(11)와 전기적으로 접속되어 있다. 이하, 이 리드 단자(12)를 아일랜드 단자라고 한다.
본 실시 형태에 있어서, 리드 단자로서는, 아일랜드 단자(12)와, 아일랜드(11)를 사이에 두고, 아일랜드 단자와 대향하는 제1 리드 단자(14)와, 제2 리드 단자(15)와, 아일랜드(11)를 사이에 두고, 제2 리드 단자(15)와 대향하는 제3 리드 단자(13)를 구비하는 형태가 바람직하다.
리드 프레임(10)은, 예를 들어 구리(Cu) 등의 금속으로 이루어진다. 또한, 리드 프레임(10)은, 그 면측 또는 이면의 일부가 에칭(즉, 하프 에칭)되어 있어도 좋다.
펠릿(20)은, 예를 들어 홀 소자이고, 리드 프레임(10)의 아일랜드(11) 상에 절연 페이스트(30)를 통해서 설치되어 있다. 펠릿(20)은, 예를 들어 반절연성의 갈륨 비소(GaAs) 기판(21)과, 이 GaAs 기판(21) 상에 형성된 반도체 박막으로 이루어지는 활성층(즉, 수감부)(22)과, 활성층(22)에 전기적으로 접속하는 전극(23a 내지 23d)을 갖는다. 활성층(22)은, 예를 들어 평면에서 보아 십자(크로스)형이며, 크로스의 4개의 선단부 상에 각각 전극(23a 내지 23d)이 설치되어 있다. 평면에서 보아 마주 보는 한 쌍의 전극(23a, 23c)이 홀 소자에 전류를 흐르게 하기 위한 입력 단자이며, 전극(23a, 23c)을 연결하는 선과 평면에서 보아 직교하는 방향으로 마주 보는 다른 한 쌍의 전극(23b, 23d)이 홀 소자로부터 전압을 출력하기 위한 출력 단자이다. 펠릿(20)의 두께는, 예를 들어 0.12㎜ 이하이다.
절연 페이스트(30)는, 그 성분으로서 예를 들어, 에폭시계의 열경화형 수지와, 필러로서 실리카(SiO2)를 포함한다. 제1 실시 형태에서는, 이 절연 페이스트(30)에 의해서, 아일랜드(11)의 표면에 펠릿(20)의 이면[즉, 활성층(22)을 갖는 면의 반대측의 면]이 접착되어 고정되어 있다. 또한, 이 절연 페이스트(30)에 의해, 펠릿(20)과 아일랜드(11) 사이가 절연되어 있다. 펠릿(20)과 아일랜드(11) 사이에 있어서의 절연 페이스트(30)의 두께는 필러 사이즈로 정해지고, 예를 들어 5㎛ 이상이다.
금속 세선(41 내지 44)은 펠릿(20)이 갖는 전극(23a 내지 23d)과, 아일랜드 단자(12) 또는 리드 단자(13 내지 15)를 각각 전기적으로 접속하는 도선이며, 예를 들어 금(Au)으로 이루어진다. 도 1의 (b)에 도시하는 바와 같이, 금속 세선(41)은 아일랜드 단자(12)와 전극(23a)을 접속하고, 금속 세선(42)은 리드 단자(13)와 전극(23b)을 접속하고 있다. 또한, 금속 세선(43)은 리드 단자(14)와 전극(23c)을 접속하고, 금속 세선(44)은 리드 단자(15)와 전극(23d)을 접속하고 있다.
몰드 수지(50)는 펠릿(20)과 금속 세선(41 내지 44) 및 리드 프레임(10)의 적어도 표면측을 덮어서 보호하고 있다. 몰드 수지(50)는, 예를 들어 에폭시계의 열경화형 수지로 이루어져, 리플로우시의 고열에 견딜 수 있게 되어 있다.
(동작)
상기의 자기 센서(100)를 사용해서 자기(자계)를 검출하는 경우는, 리드 단자(14)를 정전위(+)에 접속하는 동시에, 아일랜드 단자(12)를 접지 전위(GND)에 접속하여, 리드 단자(14)로부터 아일랜드 단자(12)에 전류를 흐르게 한다. 그리고, 리드 단자(13, 15) 사이의 전위차 V1-V2(=홀 출력 전압 VH)를 측정한다. 홀 출력 전압 VH의 크기로부터 자계의 크기를 검출하고, 홀 출력 전압 VH의 정부(正負)로부터 자계의 방향을 검출한다.
(제조 방법)
도 2의 (a) 내지 (e)는, 자기 센서(100)의 제조 방법을 도시하는 공정순으로 도시하는 평면도이다. 또한, 도 2의 (a) 내지 (e)에 있어서, 다이싱의 블레이드 폭(즉, 절단 폭)의 도시는 생략하고 있다. 도 2의 (a)에 도시하는 바와 같이, 우선, 리드 프레임 기판(110)을 준비한다. 이 리드 프레임 기판(110)은, 도 1의 (b)에 도시한 리드 프레임(10)이 평면에서 보아 종방향 및 횡방향으로 복수 연결되어 있는 기판이다.
다음에, 도 2의 (b)에 도시하는 바와 같이, 리드 프레임 기판(110)의 각 아일랜드(11) 상에 절연 페이스트(30)를 도포한다. 여기서는, 완성 후의 자기 센서(100)에 있어서, 아일랜드(11)와 펠릿(20) 사이에 간극이 생기거나, 아일랜드(11)와 펠릿(20)이 접촉하거나 하는 일이 없도록, 절연 페이스트(30)의 도포 조건(예를 들어, 도포하는 범위, 도포하는 두께 등)을 조정한다.
다음에, 도 2의 (c)에 도시하는 바와 같이, 절연 페이스트(30)가 도포된 아일랜드(11) 상에 펠릿(20)을 배치한다(즉, 다이 본딩을 행함). 그리고, 본딩 후에 열처리(즉, 경화)를 행하여, 절연 페이스트(30)를 경화시킨다.
다음에, 도 2의 (d)에 도시하는 바와 같이, 금속 세선(41 내지 44)의 일단부를 아일랜드 단자(12) 또는 리드 단자(13 내지 15)에 각각 접속하고, 금속 세선(41 내지 44)의 타단부를 전극(23a 내지 23d)에 각각 접속한다(즉, 와이어 본딩을 행함).
그리고, 도 2의 (e)에 도시하는 바와 같이, 펠릿(20)과 금속 세선(41 내지 44) 및 리드 프레임(10)의 적어도 표면측을 몰드 수지(50)로 덮어서 보호한다(즉, 수지 밀봉을 행함). 수지 밀봉 후에는, 몰드 수지(50)의 표면에 예를 들어 부호 등(도시하지 않음)을 마킹한다. 그리고, 예를 들어 2점 쇄선을 따라서, 리드 프레임 기판(110)에 대해서 블레이드를 상대적으로 이동시켜, 몰드 수지(50) 및 리드 프레임 기판(110)을 절단한다(즉, 다이싱을 행함). 이상의 공정을 거쳐서, 도 1의 (a) 내지 (c)에 도시한 자기 센서(100)가 완성된다.
이 제1 실시 형태에서는, 절연 페이스트(30)가 본 발명의 「절연성 접착층」에 대응하고, 금속 세선(41 내지 44)이 본 발명의 「복수의 도선」에 대응하고 있다.
(제1 실시 형태의 효과)
본 발명의 제1 실시 형태는, 이하의 효과를 발휘한다.
(1) 아일랜드(11)와 펠릿(20) 사이는 절연성 접착층[예를 들어, 절연 페이스트(30)]으로 절연된다. 이에 의해, 아일랜드(11)(금속)와 펠릿(20)(반도체) 사이에서 쇼트키 접합이 형성되는 것을 방지할 수 있고, 이 쇼트키 접합의 순방향(즉, 금속으로부터 반도체를 향하는 방향)으로 전류가 흐르는 것을 방지할 수 있다. 예를 들어 도 3에 도시하는 바와 같이, 전류를 본래와는 역방향[즉, 아일랜드 단자(12)→금속 세선(41)→전극(23a)→활성층(22)→전극(23c)→금속 세선(43)→리드 단자(14)의 방향]으로 흐르게 한 경우라도, 아일랜드(11)로부터 펠릿(20)에 전류가 흐르는 것을 방지할 수 있다. 이로 인해, 박형화된 자기 센서(100)를 역방향으로 설치하여, 전류를 역방향으로 흐르게 한 경우라도, 리크 전류의 증대를 방지할 수 있다.
즉, 본 실시 형태의 자기 센서를 프린트 기판에 실장하여 자기 센서 장치로 하는 경우에, 1) 프린트 기판의 그라운드 단자를 자기 센서의 아일랜드 단자에 접속하고, 프린트 기판의 전원 단자를 자기 센서의 제1 리드 단자에 접속하는 형태, 2) 프린트 기판의 그라운드 단자를 자기 센서의 제1 리드 단자에 접속하고, 프린트 기판의 전원 단자를 자기 센서의 아일랜드 단자에 접속한 형태 중 어느 하나라도, 리크 전류의 증대를 억제할 수 있다.
자기 센서의 소형, 박형화가 진행되면, 자기 센서를 배선 기판 또는 소킷 등에 설치할 때에, 평면에서 보아 자기 센서의 방향을 잘못 볼 가능성이 높아지지만, 그 경우라도, 본 실시 형태에 따르면, 리크 전류의 증대라고 하는 문제도 없어, 사용할 수 있는 것이다.
도 4는, 입력 전압 Vin에 대한 오프셋 전압 Vu의 편차 저감의 효과를 모식적으로 도시한 도면이다. 도 4의 횡축은 자기 센서에 대한 입력 전압 Vin을 나타내고, 종축은 자기 센서의 오프셋 전압 Vu를 나타낸다. 입력 전압 Vin은, 자기 센서의 입력 단자 사이의 전위차이다. Vin의 플러스(+)는 자기 센서의 제1 리드 단자로부터 아일랜드 단자에 전류를 흐르게 하는 방향으로 전압을 인가한 경우이며, 마이너스(-)는 본래와는 역방향으로 전류를 흐르게 하는 방향으로 전압을 인가한 경우이다. 또한, 오프셋 전압 Vu는, 자기가 없는 환경 하에서의 출력 단자 사이의 전위차이다. 오프셋 전압 Vu는, 입력 전압 Vin의 크기에 상관없이 제로(0)가 되는 것이 이상적이다.
펠릿의 설치에 Ag 페이스트를 사용한 구조에서는, 입력 전압이 마이너스(-)인 경우, 쇼트키 접합에 대해서 순바이어스가 되고 아일랜드로부터 펠릿에 전류가 흐른다. 펠릿을 박형화하면 쇼트키 접합의 순방향으로 흐르는 전류가 커지므로, 도 4의 파선으로 나타내는 바와 같이 오프셋 전압 Vu의 편차가 커진다. 이에 대해, 본 발명의 제1 실시 형태에서 설명한 구조(즉, 펠릿의 설치에 절연성 접착층을 사용한 구조)에서는, 아일랜드와 펠릿 사이는 절연되어 있으므로, 펠릿을 박형화해도 아일랜드와 펠릿 사이에서 전류는 흐르지 않는다. 이로 인해, 박형화된 자기 센서에 있어서 입력 전압을 마이너스(-)로 한 경우라도, 도 4의 실선으로 나타내는 바와 같이, 오프셋 전압 Vu의 편차는 작다. 이와 같이, 절연성 접착층을 사용한 구조는 Ag 페이스트를 사용한 구조와 비교하여, 입력 전압이 마이너스(-)일 때의 오프셋 전압의 편차를 저감할 수 있다.
(2) 또한, 리크 전류의 증대를 방지할 수 있으므로, 펠릿(20)의 새로운 박형화를 진전시킬 수 있다. 이로 인해, 자기 센서(100)의 새로운 소형, 박형화에 기여할 수 있다.
(3) 또한, 리크 전류의 증대를 방지할 수 있으므로, 소비 전력의 증대를 억제할 수 있다.
(4) 또한, 절연성 접착층은, 그 성분으로서 예를 들어 에폭시계의 열경화형 수지를 포함한다. 이로 인해, 다이 본딩 후에 경화를 행함으로써, 펠릿(20)을 아일랜드(11) 상에 용이하게 고정할 수 있다.
(5) 또한, 절연성 접착층 중의 펠릿(20)과 아일랜드(11) 사이에 개재하는 부분의 두께는, 적어도 2㎛ 이상 확보되어 있는 것이 바람직하다. 본 발명자의 지식에 따르면, 상기 두께가 적어도 2㎛ 이상이면, 펠릿(20)과 아일랜드(11) 사이의 절연의 신뢰성을 높여, 쇼트키 접합이 형성되는 것을 방지할 수 있다.
(변형예)
상기의 제1 실시 형태에 있어서, 펠릿(20)은 홀 소자가 아니라, 홀 IC이어도 좋다. 이와 같은 구성이어도, 제1 실시 형태의 효과 (1) 내지 (5)를 발휘한다.
<제2 실시 형태>
상기의 제1 실시 형태에서는, 펠릿(20)과 아일랜드(11) 사이를 절연하는 절연성 접착층으로서, 절연 페이스트(30)를 사용하는 경우에 대해서 설명하였다. 그러나, 본 발명에 있어서, 절연성 접착층은 절연성과 접착성을 구비하는 것이면 좋고, 절연 페이스트(30)에 한정되는 것은 아니다. 절연성 접착층으로서, 시트 형상의 형태로서, 예를 들어 다이 어태치 필름(즉, 다이싱ㆍ다이 본딩 일체형 필름)의 점착층을 이용해도 좋다. 제2 실시 형태에서는, 이 점에 대해서 설명한다.
(구성)
도 5의 (a) 내지 (c)는, 본 발명의 제2 실시 형태에 관한 자기 센서(200)의 구성예를 도시하는 단면도와 평면도 및 외관도이다. 도 5의 (a)는, 도 5의 (b)를 파선 B-B'로 절단한 단면을 도시하고 있다. 또한, 도 5의 (b)에서는, 도면의 복잡화를 회피하기 위해, 몰드 수지(50)를 생략해서 도시하고 있다.
도 5의 (a) 내지 (c)에 도시하는 바와 같이, 자기 센서(200)는 리드 프레임(10)과, 펠릿(20)과, 절연성의 점착층(130)과, 복수의 금속 세선(41 내지 44)과, 몰드 수지(50)를 구비한다.
점착층(130)은, 예를 들어, 그 성분으로서, 에폭시계의 열경화형 수지와, 자외선(UV) 경화형 수지와, 바인더 수지를 포함하는 것이 바람직하다.
제2 실시 형태에서는, 이 점착층(130)에 의해서, 아일랜드(11)의 표면에 펠릿(20)의 이면[즉, 활성층(22)을 갖는 면의 반대측의 면]이 접착되어 고정되어 있다. 또한, 이 점착층(130)에 의해서, 펠릿(20)과 아일랜드(11) 사이가 절연되어 있다. 펠릿(20)과 아일랜드(11) 사이에 있어서의 점착층(130)의 두께는, 예를 들어 2㎛ 이상 30㎛인 것이 바람직하다. 보다 바람직하게는, 10㎛ 이상 20㎛ 이하이다.
또한, 자기 센서(200)의, 점착층(130) 이외의 구성은, 예를 들어 제1 실시 형태에서 설명한 자기 센서(100)와 동일하다. 또한, 자기 센서(200)의 동작도, 자기 센서(100)와 동일하다.
(제조 방법)
도 6의 (a) 내지 (e)는, 본 발명의 제2 실시 형태에 관한 자기 센서(200)의 제조 방법을 공정순으로 도시하는 단면도이다.
도 6의 (a)에 도시하는 바와 같이, 우선, 다이 어태치 필름(150)을 준비한다. 다이 어태치 필름(150)은 필름 기재(140)와, 필름 기재(140)의 한쪽 면 상에 배치된 절연성의 점착층(130)을 갖는다. 이 다이 어태치 필름(150)의 점착층(130)에, 복수의 펠릿(20)이 만들어 넣어진 반도체 웨이퍼(160)의 이면[즉, 활성층(22)을 갖는 면의 반대측의 면]을 접촉시켜 접착한다(즉, 웨이퍼 마운트를 행함).
또한, 이 제2 실시 형태에서는, 후술하는 도 6의 (b)의 공정에서는 점착층(130)에 의한 펠릿(20)과 필름 기재(140)와의 접착을 유지하면서, 도 6의 (c)의 공정에서는 점착층(130)이 필름 기재(140)로부터 벗겨지기 쉽게 하기 위해, 점착층(130)의 점착력을 조정하는 처리를 행해도 좋다. 이 점착력을 조정하는 처리는, 웨이퍼 마운트를 행하는 타이밍 또는 그 전후의 타이밍에서 행한다. 예를 들어, 웨이퍼 마운트를 행할 때에, 다이 어태치 필름(150)을 스테이지를 통해서 가열하여, 점착층(130)의 성분의 하나인 바인더 수지 성분의 점착력을 높여 반도체 웨이퍼(160)와 점착층(130)을 보다 강하게 점착하는 방향으로 조정해도 좋다. 또한, 웨이퍼 마운트를 행한 후에, 다이 어태치 필름(150)의 점착층(130)을 갖는 면의 반대측으로부터, 그 다이 어태치 필름(150)을 향해서 UV를 조사하여, 점착층(130)의 성분의 하나인 UV 경화형 수지 성분을 경화시켜, 단단해짐으로써 다이싱이 용이해지는 방향으로, 또 다이 본드시에 필름 기재(140)와 점착층(130)과의 점착력을 작게 하는 방향으로 조정해도 좋다. 상기와 같이, 스테이지를 통한 가열 또는 UV 조사 중 적어도 한쪽을 행함으로써, 점착층(130)의 점착력을 높이거나, 다소 경화시켜, 그 점착력을 작게 하는 방향으로 조정하는 것이 가능하다.
다음에, 도 6의 (b)에 도시하는 바와 같이, 예를 들어 블레이드(170)를 사용해서 반도체 웨이퍼(160)를 다이싱하여, 반도체 웨이퍼(160)에 만들어 넣어진 복수의 펠릿(20)을 개편화한다. 여기서는, 반도체 웨이퍼(160)뿐만 아니라 점착층(130)도 함께 다이싱한다.
다음에, 도 6의 (c)에 도시하는 바와 같이, 바늘 형상의 밀어올림 핀(180)으로 펠릿(20)의 이면을 밀어올리는 동시에, 펠릿(20)의 표면을 콜릿(190)으로 흡착하여 들어 올린다(즉, 픽업함). 또한, 다이 어태치 필름(150)의 점착층(130)은, 상술한 바와 같이, 예를 들어 가열 또는 UV 조사 중 적어도 한쪽을 행함으로써 그 점착력을 작게 하는 방향으로 미리 조정되어 있다. 이로 인해, 펠릿(20)을 픽업하는 공정에서는, 점착층(130)은 펠릿(20)의 이면에 접착한 상태로, 필름 기재(140)로부터 박리한다.
다음에, 도 6의 (d)에 도시하는 바와 같이, 펠릿(20)의 이면측을 점착층(130)을 개재하여, 리드 프레임 기판(110)의 아일랜드(11) 상에 설치한다. 여기서는, 미리 설정한 하중에 의해, 펠릿(20)을 아일랜드(11)측으로 압압함으로써, 펠릿(20)을 아일랜드(11)에 접착하여 고정한다. 또한, 이 설치시에, 스테이지(210)를 통해서 리드 프레임(10) 및 점착층(130)을 가열해도 좋다. 하중 외에, 가열을 행함으로써, 펠릿(20)과 아일랜드(11)의 접착력을 향상시킬 수 있는 경우가 있다. 이 설치 후, 열처리(경화)를 실시하고, 에폭시 수지계의 열효과형 수지 성분을 경화시키고, 또한 충분한 접착 강도를 얻는다. 이 이후의 공정은, 제1 실시 형태와 동일하다. 즉, 도 6의 (e)에 도시하는 바와 같이 와이어 본딩을 행하고, 그 후, 수지 밀봉을 행한다. 그리고, 몰드 수지(50) 및 리드 프레임 기판(110)을 다이싱한다. 이와 같은 공정을 거쳐서, 도 5의 (a) 내지 (c)에 도시한 자기 센서(200)가 완성된다.
이 제2 실시 형태에서는, 반도체 웨이퍼(160)가 본 발명의 「기판」에 대응하고 있다. 또한, 점착층(130)이 본 발명의 「절연성 접착층」에 대응하고, 필름 기재(140)가 본 발명의 「기재」에 대응하고 있다. 그 밖의 대응 관계는 제1 실시 형태와 동일하다.
(제2 실시 형태의 효과)
본 발명의 제2 실시 형태는, 제1 실시 형태의 효과 (1) 내지 (5)의 효과 외에, 이하의 효과를 발휘한다.
(1) 펠릿(20)과 아일랜드(11) 사이를 접착하고, 또한 절연하는 절연성 접착층으로서, 다이 어태치 필름(150)의 점착층(130)을 사용한다. 이에 의해, 복수의 펠릿(20)의 각각에[또는, 아일랜드(11)의 각각에], 절연 페이스트(30)를 도포할 필요는 없으므로, 공정수의 삭감에 기여할 수 있다.
(2) 또한, 점착층(130)은, 예를 들어, 그 성분으로서 바인더 수지와, UV 경화형 수지를 포함한다. 이로 인해, 열처리를 행함으로써, 점착층(130)의 점착력을 높여 반도체 웨이퍼(160)와 점착층(130)을 보다 강하게 점착하는 방향으로, 또한, UV 조사를 행함으로써, 다이싱이 용이해지는 방향으로, 그리고 필름 기재(140)와 점착층(130)과의 점착력을 작게 하는 방향으로 조정할 수 있다. 이에 의해, 펠릿(20)을 픽업하는 공정에서는, 펠릿(20)과 함께, 점착층(130)을 필름 기재(140)로부터 용이하게 벗길 수 있다.
(3) 또한, 점착층(130)은 점성이 높으므로, 절연 페이스트(30)를 사용하는 경우에 비해, 펠릿(20)의 측면에 있어서의 기어올라감을 매우 작게 할 수 있다. 이에 의해, 펠릿(20)의 표면에 수지가 부착되는 불량이 발생하는 일은 없으며, 또한 점착층(130)의 두께도 얇아지지 않고 두께를 균일화할 수 있다고 하는 이점이 있다.
(4) 또한, 도 7에 도시하는 바와 같이, 점착층(130)을 사용하는 경우는, 그 보관 조건에 대해서, 냉동이 아니라 냉장에서 보관할 수 있다고 하는 이점이 있다. 냉장 보관의 경우는, 절연성 접착층의 해동은 불필요하고, 필요할 때에 즉시 사용할 수 있다고 하는 이점이 있다. 또한, 공정 조건에 대해서도, 도포량의 관리가 불필요하고, 습윤 확산이 적고, 기어올라감이 작고, 두께의 편차가 작은 등의 이점이 있다.
(변형예)
제2 실시 형태에 있어서도, 제1 실시 형태에서 설명한 변형예를 적용해도 좋다. 즉, 펠릿(20)은 홀 소자가 아니라, 홀 IC이어도 좋다. 이와 같은 구성이어도, 제1 실시 형태의 효과 (1) 내지 (5) 외에, 제2 실시 형태의 효과 (1) 내지 (4)를 발휘한다.
<기타>
본 발명은, 이상으로 기재한 각 실시 형태에 한정될 수 있는 것은 아니다. 당업자의 지식에 기초하여 각 실시 형태에 설계의 변경 등을 추가하는 것이 가능하고, 그와 같은 변경 등을 추가한 양태도 본 발명의 범위에 포함된다.
10 : 리드 프레임
11 : 아일랜드
12 : 아일랜드 단자(아일랜드에 접속된 리드 단자)
13 내지 15 : 리드 단자
20 : 펠릿
21 : GaAs 기판
22 : 활성층
23a 내지 23d : 전극
30 : 절연 페이스트
41 내지 44 : 금속 세선
50 : 몰드 수지
100 : 자기 센서
110 : 리드 프레임 기판
130 : 점착층
140 : 필름 기재
150 : 다이 어태치 필름
160 : 반도체 웨이퍼
170 : 블레이드
180 : 밀어올림 핀
190 : 콜릿
200 : 자기 센서
210 : 스테이지

Claims (7)

  1. 아일랜드 및 상기 아일랜드의 주위에 배치된 복수의 리드 단자를 갖는 리드 프레임과,
    상기 아일랜드 상에 접착층을 개재하여 설치된 홀 소자와,
    상기 홀 소자가 갖는 복수의 전극부와 상기 복수의 리드 단자를 각각 전기적으로 접속하는 복수의 도선
    을 구비하고,
    상기 복수의 리드 단자는,
    상기 홀 소자가 설치된 상기 아일랜드에 전기적으로 접속된 아일랜드 단자와,
    상기 아일랜드를 사이에 두고, 상기 아일랜드 단자와 대향하는 제1 리드 단자
    를 포함하고, 또한,
    상기 접착층은, 상기 아일랜드와 상기 홀 소자 사이를 절연하는 절연성 접착층이며,
    상기 절연성 접착층 중의 상기 아일랜드와 상기 홀 소자 사이에 개재되는 부분의 두께는, 적어도 2㎛ 이상인 것을 특징으로 하는 자기 센서.
  2. 제1항에 있어서,
    상기 홀 소자의 두께가, 0.12㎜ 이하인 것을 특징으로 하는 자기 센서.
  3. 제1항 또는 제2항에 있어서,
    상기 리드 단자는,
    제2 리드 단자와,
    상기 아일랜드를 사이에 두고, 상기 제2 리드 단자와 대향하는 제3 리드 단자
    를 더 구비하는 자기 센서.
  4. 제3항에 있어서,
    상기 아일랜드 단자는, 그라운드에 접속되고,
    상기 제1 리드 단자는, 전원에 접속되고,
    상기 제2 리드 단자와, 상기 제3 리드 단자는, 출력 단자에 접속되는 자기 센서.
  5. 제3항에 기재된 자기 센서와,
    프린트 기판
    을 구비하고,
    상기 프린트 기판의 그라운드 단자가, 상기 자기 센서의 상기 아일랜드 단자에 접속되고, 상기 프린트 기판의 전원 단자가, 상기 자기 센서의 상기 제1 단자에 접속된 자기 센서 장치.
  6. 제4항에 기재된 자기 센서와,
    프린트 기판
    을 구비하고,
    상기 프린트 기판의 그라운드 단자가, 상기 자기 센서의 상기 아일랜드 단자에 접속되고, 상기 프린트 기판의 전원 단자가, 상기 자기 센서의 상기 제1 단자에 접속된 자기 센서 장치.
  7. 제3항에 기재된 자기 센서와,
    프린트 기판
    을 구비하고,
    상기 프린트 기판의 그라운드 단자가, 상기 자기 센서의 상기 제1 단자에 접속되고, 상기 프린트 기판의 전원 단자가, 상기 자기 센서의 상기 아일랜드 단자에 접속된 자기 센서 장치.
KR1020140130983A 2012-10-26 2014-09-30 자기 센서 KR101543970B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012236896A JP6105898B2 (ja) 2012-10-26 2012-10-26 磁気センサ及びその製造方法
JPJP-P-2012-236896 2012-10-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20140069270A Division KR101481368B1 (ko) 2012-10-26 2014-06-09 자기 센서

Publications (2)

Publication Number Publication Date
KR20140128911A KR20140128911A (ko) 2014-11-06
KR101543970B1 true KR101543970B1 (ko) 2015-08-11

Family

ID=50422652

Family Applications (3)

Application Number Title Priority Date Filing Date
KR2020130008664U KR20140002654U (ko) 2012-10-26 2013-10-22 자기 센서
KR20140069270A KR101481368B1 (ko) 2012-10-26 2014-06-09 자기 센서
KR1020140130983A KR101543970B1 (ko) 2012-10-26 2014-09-30 자기 센서

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR2020130008664U KR20140002654U (ko) 2012-10-26 2013-10-22 자기 센서
KR20140069270A KR101481368B1 (ko) 2012-10-26 2014-06-09 자기 센서

Country Status (4)

Country Link
JP (1) JP6105898B2 (ko)
KR (3) KR20140002654U (ko)
CN (1) CN203536475U (ko)
TW (1) TWI616006B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6110886B2 (ja) * 2014-06-17 2017-04-05 旭化成エレクトロニクス株式会社 ホールセンサ
JP6353287B2 (ja) * 2014-06-17 2018-07-04 旭化成エレクトロニクス株式会社 ホールセンサ
CN107195772B (zh) * 2014-06-17 2019-06-25 旭化成微电子株式会社 霍尔传感器
CN207067372U (zh) * 2014-09-22 2018-03-02 旭化成微电子株式会社 霍尔传感器以及镜头模块
GB2535683A (en) * 2014-11-03 2016-08-31 Melexis Technologies Nv Magnetic field sensor and method for making same
US11067643B2 (en) 2014-11-03 2021-07-20 Melexis Technologies Nv Magnetic field sensor and method for making same
US10153424B2 (en) 2016-08-22 2018-12-11 Rohm Co., Ltd. Semiconductor device and mounting structure of semiconductor device
JP6850838B2 (ja) * 2018-10-11 2021-03-31 旭化成エレクトロニクス株式会社 半導体素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071816A (ja) 2006-09-12 2008-03-27 Renesas Technology Corp 半導体装置の製造方法
JP2008141140A (ja) * 2006-12-05 2008-06-19 Denso Corp 半導体装置
JP2009289966A (ja) * 2008-05-29 2009-12-10 Denso Corp 半導体装置及びその製造方法
JP2010109253A (ja) 2008-10-31 2010-05-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680364B2 (ja) * 1988-08-05 1997-11-19 株式会社日立製作所 半導体装置の製造方法
JP2849100B2 (ja) * 1988-12-23 1999-01-20 旭化成工業株式会社 磁電変換素子およびその製造方法
JP3464369B2 (ja) * 1997-10-17 2003-11-10 旭化成電子株式会社 薄型高感度ホール素子の製造方法
KR100563584B1 (ko) * 2002-07-29 2006-03-22 야마하 가부시키가이샤 자기 센서의 제조 방법과 그 리드 프레임, 자기 센서, 및센서 장치
JP4980600B2 (ja) * 2005-09-27 2012-07-18 旭化成エレクトロニクス株式会社 磁気センサ
JP2008101183A (ja) * 2006-09-20 2008-05-01 Hitachi Chem Co Ltd 粘接着シート、これを用いて製造される半導体装置及び半導体装置の製造方法
JP5051021B2 (ja) * 2008-06-23 2012-10-17 株式会社デンソー 電子部品の製造装置および製造方法
DE102011107703B4 (de) * 2011-07-13 2015-11-26 Micronas Gmbh Integrierter Stromsensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071816A (ja) 2006-09-12 2008-03-27 Renesas Technology Corp 半導体装置の製造方法
JP2008141140A (ja) * 2006-12-05 2008-06-19 Denso Corp 半導体装置
JP2009289966A (ja) * 2008-05-29 2009-12-10 Denso Corp 半導体装置及びその製造方法
JP2010109253A (ja) 2008-10-31 2010-05-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20140128911A (ko) 2014-11-06
KR20140092791A (ko) 2014-07-24
TWI616006B (zh) 2018-02-21
TW201436314A (zh) 2014-09-16
JP2014086677A (ja) 2014-05-12
KR20140002654U (ko) 2014-05-08
JP6105898B2 (ja) 2017-03-29
CN203536475U (zh) 2014-04-09
KR101481368B1 (ko) 2015-01-14

Similar Documents

Publication Publication Date Title
KR101543970B1 (ko) 자기 센서
KR20140113964A (ko) 자기 센서 및 자기 센서 장치, 자기 센서의 제조 방법
US20210143089A1 (en) Semiconductor package with wettable flank
US8461670B2 (en) Semiconductor component and method of manufacture
US20120146165A1 (en) Magnetic field current sensors
US7960209B2 (en) Semiconductor device assembly process
TW201114001A (en) Microelectronic assembly with impedance controlled wirebond and reference wirebond
US6407333B1 (en) Wafer level packaging
TW201601361A (zh) 霍爾感測器
TW201340261A (zh) 半導體裝置及其製造方法
KR101868760B1 (ko) 홀 센서의 제조 방법 및 홀 센서와 렌즈 모듈
JP2015090350A (ja) 磁気センサ及び磁気センサ装置、磁気センサの製造方法
CN102468194A (zh) 半导体器件封装方法及半导体器件封装
US20100210071A1 (en) Method of manufacturing semiconductor devices
US8987054B2 (en) Semiconductor devices and methods of making the same
WO2008114094A1 (en) Thin profile packaging with exposed die attach adhesive
JP6553416B2 (ja) ホールセンサ
JP2009158824A (ja) 半導体装置およびその製造方法
US9123699B1 (en) Formation of package pins in semiconductor packaging
JP2003273283A (ja) 半導体装置とその製造方法
JP2006202977A (ja) 基板及び基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法
KR20010061283A (ko) 반도체 소자 제조 방법
JP2000104024A (ja) リードフレームのリード固定用テープおよび半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 5