KR20140113964A - 자기 센서 및 자기 센서 장치, 자기 센서의 제조 방법 - Google Patents

자기 센서 및 자기 센서 장치, 자기 센서의 제조 방법 Download PDF

Info

Publication number
KR20140113964A
KR20140113964A KR1020147020169A KR20147020169A KR20140113964A KR 20140113964 A KR20140113964 A KR 20140113964A KR 1020147020169 A KR1020147020169 A KR 1020147020169A KR 20147020169 A KR20147020169 A KR 20147020169A KR 20140113964 A KR20140113964 A KR 20140113964A
Authority
KR
South Korea
Prior art keywords
pellet
magnetic sensor
lead
lead terminal
insulating layer
Prior art date
Application number
KR1020147020169A
Other languages
English (en)
Inventor
도시아끼 푸꾸나까
히데노리 하세가와
Original Assignee
아사히 가세이 일렉트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가세이 일렉트로닉스 가부시끼가이샤 filed Critical 아사히 가세이 일렉트로닉스 가부시끼가이샤
Publication of KR20140113964A publication Critical patent/KR20140113964A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0005—Geometrical arrangement of magnetic sensor elements; Apparatus combining different magnetic sensor types
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Measuring Magnetic Variables (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

펠릿(10)과, 펠릿(10)의 주위에 배치된 복수의 리드 단자(22 내지 25)와, 펠릿(10)이 갖는 복수의 전극부와 각 리드 단자(22 내지 25)를 각각 전기적으로 접속하는 복수의 금속 세선(31 내지 34)과, 펠릿(10)의 이면을 덮는 절연 페이스트(40)와, 펠릿(10)과 복수의 금속 세선(31 내지 34)을 덮는 몰드 수지(50)를 구비한다. 절연 페이스트(40)의 적어도 일부와, 각 리드 단자(22 내지 25)의 이면의 적어도 일부는, 몰드 수지(50)로부터 각각 노출되어 있다.

Description

자기 센서 및 자기 센서 장치, 자기 센서의 제조 방법{MAGNETIC SENSOR AND MAGNETIC SENSOR DEVICE, AND MAGNETIC SENSOR MANUFACTURING METHOD}
본 발명은, 자기 센서 및 자기 센서 장치, 자기 센서의 제조 방법에 관한 것으로, 특히, 펠릿을 소형, 박형화한 경우라도, 누설 전류의 증대를 방지할 수 있도록 한 자기 센서 및 자기 센서 장치, 자기 센서의 제조 방법에 관한 것이다.
홀 효과를 이용한 자기 센서로서, 예를 들어 자기(자계)를 검출하여 그 크기에 비례한 아날로그 신호를 출력하는 홀 소자나, 자기를 검출하여 디지털 신호를 출력하는 홀 IC가 알려져 있다. 예를 들어 특허문헌 1에는, 리드 프레임과, 펠릿(즉, 자기 센서 칩) 및 금속 세선을 구비한 자기 센서가 개시되어 있다. 이 자기 센서에 있어서, 리드 프레임은 외부와의 전기적 접속을 얻기 위해 네 구석에 배치된 단자를 갖고, 펠릿은 리드 프레임의 아일랜드에 탑재되어 있다. 그리고, 펠릿이 갖는 전극과 리드 프레임이 갖는 각 단자가 금속 세선으로 접속되어 있다.
일본 특허 공개 제2007-95788호 공보
그런데, 최근에는 전자 기기의 소형화 등에 수반하여, 자기 센서의 소형, 박형화도 진전되고 있다. 예를 들어, 자기 센서의 패키징 후의 크기(즉, 패키지 사이즈)는, 세로 1.6㎜, 가로 0.8㎜, 두께 0.38㎜를 실현하고 있다. 또한, 펠릿을 더 얇게 함으로써, 패키지 사이즈의 두께를 0.30㎜로 하는 것도 가능하다. 또한, 자기 센서의 소형, 박형화를 더욱 진전시키기 위해, 아일랜드를 생략한 구조(즉, 아일랜드리스 구조)도 생각된다.
도 10의 (a) 및 (b)는, 본 발명의 비교 형태에 따른 자기 센서(400)의 구성예와, 과제를 설명하기 위한 개념도이다. 도 10의 (a)에 도시하는 바와 같이, 아일랜드리스 구조에서는, 펠릿(310)은 몰드 수지(350)로 고정된다. 또한, 아일랜드리스 구조의 자기 센서(310)를 배선 기판(450)에 설치하는 경우에는, 리드 프레임(320)의 각 리드 단자 중, 몰드 수지(350)로부터 노출되어 있는 이면을 땜납(땜납)(370)을 통하여 배선 기판(450)의 배선 패턴(451)에 접속한다.
여기서, 자기 센서(400)가 소형, 박형화되고, 그 투영 면적이 작아지면, 리드 프레임(320)의 각 리드 단자간의 거리가 짧아진다. 이에 의해, 각 리드 단자의 이면을 배선 패턴(451)에 납땜할 때에, 리드 단자 아래로부터 땜납(370)이 비어져 나와, 펠릿(310) 아래에 도달할 가능성이 높아진다. 예를 들어 도 10의 (a)에 도시하는 바와 같이, 리드 단자(325) 아래로부터 비어져 나온 땜납(370)이 펠릿(310)의 이면에 접촉할 가능성이 높아진다.
리드 단자(325) 아래로부터 비어져 나온 땜납(370)이 펠릿(10)의 이면에 접촉하면, 그 접촉면은 반도체와 금속의 쇼트키 접합이 된다. 또한, 도 10의 (b)에 도시하는 바와 같이, 리드 단자(325)가 전원에 접속되는 단자(즉, 전원 단자)의 경우, 전원 단자(325) 아래로부터 비어져 나온 땜납(370)이 펠릿(310)의 이면에 접촉하면, 상기의 쇼트키 접합에는 순바이어스가 인가되게 된다. 여기서, 펠릿(310)을 구성하고 있는 반도체(예를 들어, GaAs)는 반절연성(≒초고저항)이므로, 종래와 같이 펠릿(310)이 두꺼울 때는, 상기의 쇼트키 접합에 순바이어스를 인가해도 전류는 거의 흐르지 않았다.
그러나, 펠릿(310)을 얇게 해 가면, 그 두께의 감소분에 비례해서 저항값이 감소한다. 이로 인해, 펠릿(310)의 박형화에 수반하여, 쇼트키 접합의 순방향으로 전류가 흐르기 쉬워져, 전원 단자(325)→땜납(370)→펠릿(310)→금속 세선(343)→접지 전위에 접속된 리드 단자(즉, 접지 단자)(327)라고 하는 경로로 누설 전류가 흐르기 쉬워진다.
따라서, 본 발명은, 상기와 같이 자기 센서의 소형, 박형화를 진전시키는 과정에서 현재화하는 과제를 감안하여 이루어진 것이며, 아일랜드리스 구조의 자기 센서에 있어서 펠릿을 소형, 박형화한 경우라도, 누설 전류의 증대를 방지할 수 있도록 한 자기 센서 및 자기 센서 장치, 자기 센서의 제조 방법의 제공을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 일 형태에 따른 자기 센서는, 펠릿과, 상기 펠릿의 주위에 배치된 복수의 리드 단자와, 상기 펠릿이 갖는 복수의 전극부와 상기 복수의 리드 단자를 각각 전기적으로 접속하는 복수의 도선과, 상기 펠릿의 상기 복수의 전극부를 갖는 면의 반대쪽 면을 덮는 절연층과, 상기 펠릿과 상기 복수의 도선을 덮는 수지 부재를 구비하고, 상기 절연층의 적어도 일부와, 상기 복수의 리드 단자의 각각의 상기 도선과 접속하는 면의 반대쪽 면의 적어도 일부는, 상기 수지 부재로부터 각각 노출되어 있다. 여기서, 절연층과 수지 부재는, 다른 재료로 이루어진다(예를 들어, 함유하는 성분이 다르거나, 또는, 함유하는 성분이 동일해도 함유비가 다름).
또한, 상기의 자기 센서에 있어서, 상기 절연층은, 상기 펠릿의 상기 복수의 전극부를 갖는 면의 반대쪽 면에 접하고 있어도 좋다.
또한, 상기의 자기 센서에 있어서, 상기 수지 부재는, 상기 펠릿과, 상기 복수의 도선과, 상기 복수의 리드 단자의 각각의 상기 도선과 접속하는 면을 밀봉하는 몰드 수지이어도 좋다.
또한, 상기의 자기 센서에 있어서, 상기 복수의 리드 단자는, 제1 리드 단자와, 상기 펠릿을 사이에 두고 상기 제1 리드 단자와 대향하는 제2 리드 단자와, 제3 리드 단자와, 상기 펠릿을 사이에 두고 상기 제3 리드 단자와 대향하는 제4 리드 단자를 가져도 좋다.
또한, 상기의 자기 센서에 있어서, 상기 펠릿은, 자전 변환 소자를 가져도 좋다.
또한, 상기의 자기 센서에 있어서, 상기 제1 리드 단자는, 상기 자전 변환 소자에 소정 전압을 공급하는 전원용 리드 단자이며, 상기 제2 리드 단자는, 상기 자전 변환 소자에 접지 전위를 공급하는 접지용 리드 단자이며, 상기 제3 리드 단자와 상기 제4 리드 단자는, 상기 자전 변환 소자의 홀 기전력 신호를 취출하는 신호 취출용 리드 단자이어도 좋다.
또한, 상기의 자기 센서에 있어서, 상기 절연층은, 열경화형 수지를 포함해도 좋다.
또한, 상기의 자기 센서에 있어서, 상기 절연층은, 자외선 경화형 수지를 더 포함해도 좋다.
또한, 상기의 자기 센서에 있어서, 상기 절연층 중, 상기 펠릿의 상기 반대쪽 면을 덮는 부분의 두께는, 적어도 2㎛ 이상이어도 좋다.
본 발명의 일 형태에 따른 자기 센서 장치는, 상기의 자기 센서와, 상기 자기 센서가 설치되는 배선 기판과, 상기 자기 센서가 구비되는 상기 복수의 리드 단자를 상기 배선 기판의 배선 패턴에 전기적으로 접속하는 땜납을 구비한다.
본 발명의 일 형태에 따른 자기 센서의 제조 방법은, 기재의 한쪽 면에 복수의 리드 단자가 형성된 리드 프레임을 준비하는 공정과, 상기 기재의 한쪽 면의 상기 복수의 리드 단자로 둘러싸는 영역에, 절연층을 개재해서 펠릿을 적재하는 공정과, 상기 펠릿이 갖는 복수의 전극부와 상기 복수의 리드 단자를 복수의 도선에 의해 각각 전기적으로 접속하는 공정과, 상기 기재의 상기 펠릿이 적재된 면측을 수지 부재로 밀봉하는 공정과, 상기 수지 부재 및 상기 절연층으로부터 상기 기재를 분리하는 공정을 구비하고, 상기 기재를 분리하는 공정에서는, 상기 펠릿의 상기 복수의 전극부를 갖는 면의 반대쪽 면에 상기 절연층을 남긴다.
또한, 상기의 자기 센서의 제조 방법에 있어서, 상기 기재를 분리하는 공정 후, 또한, 상기 수지 부재를 상기 복수의 펠릿의 각각마다 다이싱하여 개편화하는 공정을 구비해도 좋다.
또한, 상기의 자기 센서의 제조 방법에 있어서, 상기 기재로서, 내열성 필름을 사용해도 좋다.
또한, 상기의 자기 센서의 제조 방법에 있어서, 상기 절연층으로서, 절연 시트를 사용해도 좋다.
또한, 상기의 자기 센서의 제조 방법에 있어서, 상기 펠릿을 적재하는 공정 전에, 상기 펠릿이 복수개 만들어 넣어진 기판의, 상기 복수의 전극부를 갖는 면의 반대쪽 면에 절연성 접착층을 갖는 다이어태치 필름을 부착하는 공정과, 상기 다이어태치 필름이 부착된 상기 기판을 다이싱하여, 그 기판에 만들어 넣어진 복수의 상기 펠릿을 개편화하는 공정과, 상기 개편화한 펠릿을, 상기 다이어태치 필름으로부터 분리하는 공정을 더 구비하고, 상기 다이어태치 필름으로부터 분리하는 공정에서는, 상기 펠릿과 함께 상기 절연성 접착층을 상기 다이어태치 필름의 필름 기재로부터 박리하고, 상기 펠릿을 적재하는 공정에서는, 상기 절연층으로서, 상기 필름 기재로부터 박리한 상기 절연성 접착층을 사용해도 좋다.
본 발명의 일 형태에 의하면, 아일랜드리스 구조의 자기 센서에 있어서, 펠릿의 이면은 절연층으로 덮여져 있다. 이에 의해, 자기 센서를 배선 기판에 설치할 때에, 예를 들어 전원 단자 아래로부터 펠릿의 하방까지 땜납이 비어져 나온 경우라도, 펠릿(반도체)과 땜납(금속) 사이에서 쇼트키 접합이 형성되는 것을 방지할 수 있어, 상기 쇼트키 접합의 순방향(즉, 금속으로부터 반도체를 향하는 방향)으로 전류가 흐르는 것을 방지할 수 있다. 따라서, 아일랜드리스 구조의 자기 센서에 있어서 펠릿을 박형화한 경우라도, 누설 전류의 증대를 방지할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 자기 센서(100)의 구성예를 도시하는 도면.
도 2는 자기 센서(100)의 제조 방법을 나타내는 공정순으로 도시하는 도면.
도 3은 자기 센서(100)의 제조 방법을 나타내는 공정순으로 도시하는 도면.
도 4는 본 발명의 제1 실시 형태에 따른 자기 센서 장치(200)의 구성예를 도시하는 도면.
도 5는 제1 실시 형태의 효과를 설명하기 위한 도면.
도 6은 입력 전압 Vin에 대한 오프셋 전압 Vu의 변동 저감의 효과를 모식적으로 도시한 도면.
도 7은 본 발명의 제2 실시 형태에 따른 자기 센서(300)의 구성예를 도시하는 도면.
도 8은 제2 실시 형태에 따른 자기 센서(300)의 제조 방법을 도시하는 도면.
도 9는 절연성 접착층으로서, 절연 페이스트(40)를 사용하는 경우와, 다이어태치 필름(140)의 점착층(130)을 사용하는 경우를 비교한 도면.
도 10은 본 발명의 비교 형태에 따른 자기 센서(400)의 구성예와, 과제를 설명하기 위한 도면.
본 실시 형태의 자기 센서는, 펠릿과, 상기 펠릿의 주위에 배치된 복수의 리드 단자와, 상기 펠릿이 갖는 복수의 전극부와 상기 복수의 리드 단자를 각각 전기적으로 접속하는 복수의 도선과, 상기 펠릿의 상기 복수의 전극부를 갖는 면의 반대쪽 면의 적어도 일부를 덮는 절연층과, 상기 펠릿과 상기 복수의 도선을 덮는 수지 부재를 구비하고, 상기 절연층의 적어도 일부와, 상기 복수의 리드 단자의 각각의 상기 도선과 접속하는 면의 반대쪽 면의 적어도 일부는, 상기 수지 부재로부터 각각 노출되어 있다.
아일랜드리스 구조의 자기 센서에 있어서, 펠릿 이면의 적어도 일부가 절연층으로 덮여져 있고, 그 절연층이 수지 부재로부터 노출되는 형태임으로써, 누설 전류의 증대를 억제할 수 있다.
본 실시 형태에 있어서, 절연층으로서는, 절연 수지층, 절연 시트 등을 들 수 있다. 절연층으로서는, 펠릿의 저항보다도 높은 저항이면 좋다. 예를 들어, 절연층의 체적 저항률이 108 내지 1020(Ωㆍ㎝)인 것이 바람직하다. 보다 바람직하게는, 절연층의 체적 저항률이 1010 내지 1018(Ωㆍ㎝)이다. 절연층이 수㎜ 사방에서, 두께 수㎛의 경우, 절연층의 저항은, 1010 내지 1018(Ω)이 되고, 펠릿의 저항은, 통상, 약 109Ω 이하이므로, 충분한 절연성이 있다.
이하, 본 발명에 의한 실시 형태를, 도면을 사용해서 설명한다. 또한, 이하에 설명하는 각 도면에 있어서, 동일한 구성을 갖는 부분에는 동일한 부호를 부여하고, 그 반복된 설명은 생략하는 경우도 있다.
<제1 실시 형태>
(구성)
도 1의 (a) 내지 (d)는, 본 발명의 제1 실시 형태에 따른 자기 센서(100)의 구성예를 도시하는 단면도와 평면도와 저면도 및 외관도이다. 도 1의 (a)는, 도 1의 (b)를 파선 A-A´에서 절단한 단면을 나타내고 있다. 또한, 도 1의 (b)에서는, 도면의 복잡화를 회피하기 위해, 몰드 수지(수지 부재)를 생략해서 나타내고 있다.
도 1의 (a) 내지 (d)에 도시하는 바와 같이, 자기 센서(100)는 펠릿(즉, 자기 센서 칩)(10)과, 리드 단자(20)와, 복수의 금속 세선(31 내지 34)과, 절연 페이스트(40)와, 몰드 수지(50)와, 외장 도금층(60)을 구비한다. 또한, 리드 단자(20)는, 복수의 리드 단자(22 내지 25)를 갖는다.
펠릿(10)은, 예를 들어 홀 소자 등의 자전 변환 소자이다. 펠릿(10)은, 예를 들어 반절연성의 갈륨 비소(GaAs) 기판(11)과, 이 GaAs 기판(11) 상에 형성된 반도체 박막으로 이루어지는 활성층(즉, 수감부)(12)과, 활성층(12)에 전기적으로 접속하는 전극(13a 내지 13d)을 갖는다. 활성층(12)은, 예를 들어 평면에서 보아 십자(크로스)형이며, 크로스의 4개의 선단부 상에 각각 전극(13a 내지 13d)이 설치되어 있다. 평면에서 보아 대향하는 한 쌍의 전극(13a, 13c)이 홀 소자에 전류를 흘리기 위한 입력 단자이며, 전극(13a, 13c)을 연결하는 선과 평면에서 보아 직교하는 방향으로 대향하는 다른 한 쌍의 전극(13b, 13d)이 홀 소자로부터 전압을 출력하기 위한 출력 단자이다. 펠릿(10)의 두께는, 예를 들어 0.10㎜ 이하이다.
자기 센서(100)는 아일랜드리스 구조이며, 외부와의 전기적 접속을 얻기 위한 복수의 리드 단자(22 내지 25)를 갖는다. 도 1의 (b)에 도시하는 바와 같이, 리드 단자(22 내지 25)는 펠릿(10)의 주위[예를 들어, 자기 센서(100)의 네 구석 근방]에 배치되어 있다. 예를 들어, 리드 단자(22)와 리드 단자(24)가 펠릿(10)을 사이에 두고 대향하도록 배치되어 있다. 또한, 리드 단자(23)와 리드 단자(25)가 펠릿(10)을 사이에 두고 대향하도록 배치되어 있다. 또한, 리드 단자(22)와 리드 단자(24)를 연결하는 직선(가상선)과, 리드 단자(23)와 리드 단자(25)를 연결하는 직선(가상선)이 평면에서 보아 교차하도록, 리드 단자(22 내지 25)는 각각 배치되어 있다. 리드 단자(20)[리드 단자(22 내지 25)]는, 예를 들어 구리(Cu) 등의 금속으로 이루어진다. 또한, 리드 단자(20)는, 그 면측 또는 이면의 일부가 에칭(즉, 하프 에칭)되어 있어도 좋다.
또한, 도시하지 않지만, 리드 단자(20)의 표면에서[도 1의 (a)에 있어서의 상면측], 금속 세선(31 내지 34)으로 접속되는 리드 단자(22 내지 25)의 표면에는, Ag 도금이 실시되어 있는 것이 전기적 접속의 관점에서 바람직하다.
또한, 다른 형태에서, 리드 단자(20)의 표면 및 이면에는 외장 도금층(60) 대신에, 니켈(Ni)-팔라듐(Pd)-금(Au) 등의 도금이 실시되어 있어도 좋다. 자기 센서이지만, 아일랜드리스이므로, 자성체인 Ni 도금막의 영향을 받기 어렵기 때문에 실시가 가능하게 된다.
금속 세선(31 내지 34)은 펠릿(10)이 갖는 전극(13a 내지 13d)과, 리드 단자(22 내지 25)를 각각 전기적으로 접속하는 도선이며, 예를 들어 금(Au)으로 이루어진다. 도 1의 (b)에 도시하는 바와 같이, 금속 세선(31)은 리드 단자(22)와 전극(13a)을 접속하고, 금속 세선(32)은 리드 단자(23)와 전극(13b)을 접속하고 있다. 또한, 금속 세선(33)은 리드 단자(24)와 전극(13c)을 접속하고, 금속 세선(34)은 리드 단자(25)와 전극(13d)을 접속하고 있다.
절연 페이스트(40)는, 그 성분으로서 예를 들어, 에폭시계의 열경화형 수지와, 필러로서 실리카(SiO2)를 포함하는 것이 보다 바람직하다. 제1 실시 형태에서는, 절연 페이스트(40)는 펠릿(10)의 이면{즉, 활성층(12)을 갖는 면[즉, 전극부(13a 내지 13d)를 갖는 면]의 반대쪽 면}에 접하고 있고, 이 절연 페이스트(40)에 의해 펠릿(10)의 이면이 덮여져 있다. 제1 실시 형태에서는, 펠릿(10)의 이면 전체가 절연 페이스트(40)에 의해 덮여져 있는 것이, 누설 전류 증대 억제의 관점에서 바람직하다. 절연 페이스트(40) 중, 펠릿(10)의 이면을 덮고 있는 부분의 두께는 필러 사이즈로 결정되어, 예를 들어 5㎛ 이상이다.
몰드 수지(50)는 펠릿(10)과, 리드 단자(20)의 적어도 표면측(즉, 금속 세선과 접속하는 측의 면)과, 금속 세선(31 내지 34)을 덮어서 보호(즉, 수지 밀봉)하고 있다. 몰드 수지(50)는, 예를 들어 에폭시계의 열경화형 수지로 이루어지고, 리플로우시의 고열에 견딜 수 있게 되어 있다. 또한, 몰드 수지(50)와 절연 페이스트(40)는, 예를 들어 동일한 에폭시계의 열경화형 수지의 경우라도, 그 재료는 서로 다른(예를 들어, 함유하는 성분이 다르거나, 또는, 함유하는 성분이 동일해도 함유비가 다름).
도 1의 (a) 및 (d)에 도시하는 바와 같이, 자기 센서(100)의 저면측(즉, 배선 기판에 실장하는 측)에서는, 각 리드 단자(22 내지 25)의 이면의 적어도 일부와, 절연 페이스트(40)의 적어도 일부가, 몰드 수지(50)로부터 각각 노출되어 있다.
또한, 외장 도금층(60)은, 몰드 수지(50)로부터 노출되어 있는 리드 단자(22 내지 25)의 이면에 형성되어 있다. 외장 도금층(60)은, 예를 들어 주석(Sn) 등으로 이루어진다.
(동작)
상기의 자기 센서(100)를 사용해서 자기(자계)를 검출하는 경우는, 예를 들어 리드 단자(22)를 전원 전위(+)에 접속함과 함께, 리드 단자(24)를 접지 전위(GND)에 접속하여, 리드 단자(22)로부터 리드 단자(24)에 전류를 흘린다. 그리고, 리드 단자(23, 25) 사이의 전위차 V1-V2(=홀 출력 전압 VH)를 측정한다. 홀 출력 전압 VH의 크기로부터 자계의 크기를 검출하고, 홀 출력 전압 VH의 정부(正負)로부터 자계의 방향을 검출한다.
즉, 리드 단자(22)는 펠릿(10)에 소정 전압을 공급하는 전원용 리드 단자이다.
리드 단자(24)는 펠릿(10)에 접지 전위를 공급하는 접지용 리드 단자이다. 리드 단자(23, 25)는 펠릿(10)의 홀 기전력 신호를 취출하는 신호 취출용 리드 단자이다.
(제조 방법)
본 실시 형태의 자기 센서의 제조 방법은, 기재의 한쪽 면에 복수의 리드 단자가 형성된 리드 프레임을 준비하는 공정과, 상기 기재의 한쪽 면의 상기 복수의 리드 단자로 둘러싸는 영역에, 절연층을 개재해서 펠릿을 적재하는 공정과, 상기 펠릿이 갖는 복수의 전극부와 상기 복수의 리드 단자를 복수의 도선에 의해 각각 전기적으로 접속하는 공정과, 상기 기재의 상기 펠릿이 적재된 면측을 수지 부재로 밀봉하는 공정과, 상기 수지 부재 및 상기 절연층으로부터 상기 기재를 분리하는 공정을 구비하고, 상기 기재를 분리하는 공정에서는, 상기 펠릿의 상기 복수의 전극부를 갖는 면의 반대쪽 면에 상기 절연층을 남긴다.
도 2의 (a) 내지 (e) 및 도 3의 (a) 내지 (d)는, 자기 센서(100)의 제조 방법을 나타내는 공정순으로 도시하는 평면도와 단면도이다. 또한, 도 2의 (a) 내지 (e)에 있어서, 다이싱의 블레이드 폭(즉, 커프 폭)의 도시는 생략하고 있다.
도 2의 (a)에 도시하는 바와 같이, 먼저, 전술한 리드 단자가 형성된 리드 프레임(120)을 준비한다. 이 리드 프레임(120)은, 도 1의 (b)에 도시한 리드 단자(20)가 평면에서 보아 세로 방향 및 가로 방향으로 복수 연결되어 있는 기판이다.
다음에, 도 2의 (b)에 도시하는 바와 같이, 리드 프레임(120)의 이면측에, 예를 들어 기재로서 내열성 필름(80)의 한쪽 면을 부착한다. 이 내열성 필름(80)의 한쪽 면에는 예를 들어 절연성의 점착층이 도포되어 있다. 점착층은, 그 성분으로서, 예를 들어 실리콘 수지가 베이스가 되어 있다. 이 점착층에 의해, 내열성 필름(80)에 리드 프레임(120)을 부착하기 쉽게 되어 있다. 리드 프레임(120)의 이면측에 내열성 필름(80)을 부착함으로써, 리드 프레임(120)이 관통하고 있는 관통 영역을, 이면측으로부터 내열성 필름(80)으로 덮은 상태가 된다.
또한, 기재인 내열성 필름(80)으로서는, 점착성을 가짐과 함께, 내열성을 갖는 수지제의 테이프가 사용되는 것이 바람직하다.
점착성에 대해서는, 점착층의 점착제 두께가 보다 얇은 쪽이 바람직하다. 또한, 내열성에 대해서는, 약 150℃ 내지 200℃의 온도를 견딜 수 있는 것이 필요해진다. 이와 같은 내열성 필름(80)으로서, 예를 들어 폴리이미드 테이프를 사용하고 있을 수 있다. 폴리이미드 테이프는, 약 280℃를 견딜 수 있는 내열성을 갖고 있다. 이와 같은 높은 내열성을 갖는 폴리이미드 테이프는, 이후의 몰드나 와이어 본딩 시에 가해지는 고열에도 견디는 것이 가능하다. 또한, 내열성 필름(80)으로서는, 폴리이미드 테이프 외에, 이하의 테이프를 사용하는 것도 가능하다.
ㆍ폴리에스테르 테이프 내열 온도, 약 130℃(단 사용 조건 차례로 내열 온도는 약 200℃에까지 도달함).
ㆍ테플론(등록 상표) 테이프 내열 온도:약 180℃
ㆍPPS(폴리페닐렌술피드)내열 온도:약 160℃
ㆍ유리 섬유 내열 온도:약 200℃
ㆍ노멕스 페이퍼 내열 온도:약 150 내지 200℃
ㆍ그 밖에, 아라미드, 크레이프지가 내열성 필름(80)으로서 이용할 수 있다.
다음에, 내열성 필름(80)의 점착층을 갖는 면 중, 리드 단자(22 내지 25)로 둘러싸인 영역에 절연 페이스트(40)를 도포한다. 여기서는, 완성 후의 자기 센서(100)에 있어서, 펠릿(10)의 이면의 일부가 몰드 수지(50)로부터 노출되는 일이 없도록, 절연 페이스트(40)의 도포 조건(예를 들어, 도포하는 범위, 도포하는 두께 등)을 조정한다.
다음에, 도 2의 (c)에 도시하는 바와 같이, 내열성 필름(80) 중, 절연 페이스트(40)가 도포된 영역에 펠릿(10)을 적재한다(즉, 다이본딩을 행함). 그리고, 본딩 후에 열처리(즉, 큐어)를 행하여, 절연 페이스트(40)를 경화시켜 절연층으로 한다.
다음에, 도 2의 (d)에 도시하는 바와 같이, 금속 세선(31 내지 34)의 일단부를 각 리드 단자(22 내지 25)에 각각 접속하고, 금속 세선(31 내지 34)의 타단부를 전극(13a 내지 13d)에 각각 접속한다(즉, 와이어 본딩을 행함). 그리고, 도 2의 (e)에 도시하는 바와 같이, 몰드 수지(50)를 형성한다(즉, 수지 밀봉을 행함). 이 수지 밀봉은, 예를 들어 트랜스퍼 몰드 기술을 사용해서 행한다.
예를 들어 도 3의 (a)에 도시하는 바와 같이, 하부 금형(91)과 상부 금형(92)을 구비하는 몰드 금형(90)을 준비하고, 이 몰드 금형(90)의 캐비티 내에 와이어 본딩 후의 리드 프레임(20)을 배치한다. 다음에, 캐비티 내이며, 내열성 필름(80)의 점착층을 갖는 면[즉, 리드 프레임(20)과 접착되어 있는 면]의 측에 가열되어 용융된 몰드 수지(50)를 주입하고, 충전한다. 이에 의해, 펠릿(10)과, 리드 프레임(20)의 적어도 표면측과, 금속 세선(31 내지 34)을 수지 밀봉한다. 몰드 수지(50)가 더 가열되어 경화되면, 그 몰드 수지(50)를 몰드 금형으로부터 취출한다. 또한, 수지 밀봉 후는 임의의 공정에서, 몰드 수지(50)의 표면에 예를 들어 부호 등(도시하지 않음)을 마킹해도 좋다.
다음에, 도 3의 (b)에 도시하는 바와 같이, 절연 페이스트(40) 및 몰드 수지(50)로부터 내열성 필름(80)을 박리한다. 이에 의해, 펠릿(10)의 이면에 절연 페이스트(40)를 남기면서, 절연 페이스트(40) 및 몰드 수지(50)로부터 내열성 필름(80)을 박리한다.
그리고, 도 3의 (c)에 도시하는 바와 같이, 리드 프레임(20)의 몰드 수지(50)로부터 노출되어 있는 면[적어도, 각 리드 단자(22 내지 25)의 몰드 수지(50)로부터 노출되어 있는 이면]에 외장 도금을 실시하여, 외장 도금층(60)을 형성한다.
다음에, 도 3의 (d)에 도시하는 바와 같이, 몰드 수지(50)의 상면[즉, 자기 센서(100)의 외장 도금층(60)을 갖는 면의 반대쪽 면]에 다이싱 테이프(93)를 부착한다. 그리고, 예를 들어 도 2의 (e)에 도시한 가상의 2점 쇄선을 따라서, 리드 프레임(120)에 대해 블레이드를 상대적으로 이동시켜, 몰드 수지(50) 및 리드 프레임(120)을 절단한다(즉, 다이싱을 행함). 즉, 몰드 수지(50) 및 리드 프레임(120)을 복수의 펠릿(10)의 각각마다 다이싱하여 개편화한다. 다이싱된 리드 프레임(120)은 리드 단자(20)가 된다.
이상의 공정을 거쳐서, 도 1의 (a) 내지 (d)에 도시한 자기 센서(100)가 완성된다.
도 4는, 본 발명의 제1 실시 형태에 따른 자기 센서 장치(200)의 구성예를 도시하는 단면도이다. 자기 센서(100)가 완성된 후는 예를 들어 도 4에 도시하는 바와 같이 배선 기판(250)을 준비하고, 이 배선 기판(250)의 한쪽 면에 자기 센서(100)를 실장한다. 이 실장 공정에서는, 예를 들어 각 리드 단자(22 내지 25) 중, 몰드 수지(50)로부터 노출되고 또한 외장 도금층(60)으로 덮여져 있는 이면을, 땜납(70)을 통하여 배선 기판(250)의 배선 패턴(251)에 접속한다. 이 납땜은, 예를 들어 리플로우 방식으로 행할 수 있다. 리플로우 방식은 배선 패턴(251) 상에 땜납 페이스트를 도포(즉, 인쇄)하고, 그 위에 외장 도금층(60)이 겹치도록 배선 기판(250) 상에 자기 센서(100)를 배치하고, 이 상태에서 땜납 페이스트에 열을 가하여 땜납을 녹이는 방법이다. 실장 공정을 거쳐서, 도 4에 도시하는 바와 같이, 자기 센서(100)와, 자기 센서(100)가 설치되는 배선 기판(250)과, 자기 센서(100)의 각 리드 단자(22 내지 25)를 배선 기판(250)의 배선 패턴(251)에 전기적으로 접속하는 땜납(70)을 구비한 자기 센서 장치(200)가 완성된다.
이 제1 실시 형태에서는, 금속 세선(31 내지 34)이 본 발명의 「복수의 도선」에 대응하고, 절연 페이스트(40)가 본 발명의 「절연층」에 대응하고, 몰드 수지(50)가 본 발명의 「수지 부재」에 대응하고 있다. 또한, 리드 단자(22)가 본 발명의 「제1 리드 단자」에 대응하고, 리드 단자(24)가 본 발명의 「제2 리드 단자」에 대응하고 있다. 리드 단자(23, 25)의 한쪽이 본 발명의 「제3 리드 단자」에 대응하고, 그 다른 쪽이 본 발명의 「제4 리드 단자」에 대응하고 있다. 또한, 내열성 필름(80)이 본 발명의 「기재」에 대응하고 있다.
(제1 실시 형태의 효과)
본 발명의 제1 실시 형태는, 이하의 효과를 발휘한다.
(1) 아일랜드리스 구조의 자기 센서(100)에 있어서, 펠릿(10)의 이면은 절연 페이스트(40)로 덮여져 있다. 이에 의해, 자기 센서(100)를 배선 기판(150)에 설치할 때에, 예를 들어 전원 전위에 접속되는 리드 단자(즉, 전원 단자)(22) 아래로부터 펠릿(10)의 하방까지 땜납(70)이 비어져 나온 경우라도, 펠릿(10)(반도체)과 땜납(70)(금속) 사이에서 쇼트키 접합이 형성되는 것을 방지할 수 있어, 그 쇼트키 접합의 순방향(즉, 금속부터 반도체를 향하는 방향)으로 전류가 흐르는 것을 방지할 수 있다.
예를 들어 도 5에 도시하는 바와 같이, 전원 단자(22)→금속 세선(31)→전극(13a)→활성층(12)→전극(13c)→금속 세선(33)→리드 단자(24)의 방향으로 전류를 흘린 경우라도, 땜납(70)으로부터 펠릿(10)에 전류가 흐르는 것을 방지할 수 있다. 따라서, 아일랜드리스 구조의 자기 센서(100)에 있어서 펠릿(10)을 소형, 박형화한 경우라도, 누설 전류의 증대를 방지할 수 있다. 자기 센서(100)나, 자기 센서 장치(200)가 새로운 소형, 박형화에 기여할 수 있다.
도 6은, 입력 전압 Vin에 대한 오프셋 전압 Vu의 변동 저감의 효과를 모식적으로 도시한 도면이다. 도 6의 횡축은 자기 센서에 대한 입력 전압 Vin을 나타내고, 종축은 자기 센서의 오프셋 전압 Vu를 나타낸다. 입력 전압 Vin은 자기 센서의 입력 단자간의 전위차이며, Vin의 플러스(+)는 순방향[즉, 리드 단자(22)로부터 리드 단자(24)에 전류를 흘리는 방향]으로 전압을 인가한 경우, Vin의 마이너스(-)는 역방향[즉, 리드 단자(24)로부터 리드 단자(22)에 전류를 흘리는 방향]으로 전압을 인가한 경우를 각각 나타낸다. 또한, 오프셋 전압 Vu는, 자기가 없는 환경 하에서의 출력 단자간의 전위차이다. 오프셋 전압 Vu는, 입력 전압 Vin의 크기에 관계 없이 제로(0)가 되는 것이 이상적이다.
여기서는, 예를 들어 도 5에 도시하는 바와 같이, 리드 단자(22) 아래로부터 펠릿(10)의 하방까지 땜납(70)이 비어져 나오고 있는 경우를 상정한다. 이 상정하에서, 비교 형태에 따른 구조(즉, 아일랜드리스이고, 펠릿의 이면에 절연 페이스트가 존재하지 않는 구조. 즉, 펠릿의 이면이 몰드 수지로부터 노출되어 있는 구조)에서는, 펠릿과 땜납 사이에 쇼트키 접합이 형성된다. 입력 전압 Vin이 플러스(+)일 때는, 이 쇼트키 접합에 대해 순바이어스가 되어 땜납으로부터 펠릿에 전류가 흐른다. 펠릿을 박형화하면 쇼트키 접합의 순방향으로 흐르는 전류가 커지기 때문에, 도 6의 파선으로 나타내는 바와 같이 오프셋 전압 Vu의 변동이 커진다.
이에 대해, 본 발명의 제1 실시 형태에서 설명한 구조[즉, 아일랜드리스이고, 펠릿(10)의 이면에 절연 페이스트(40)가 존재하는 구조]에서는, 펠릿(10)과 땜납(70) 사이는 절연 페이스트(40)로 절연되어 있고, 상기의 상정하에서도 쇼트키 접합은 형성되지 않는다. 이로 인해, 펠릿(10)을 박형화해도 펠릿(10)과 땜납(70) 사이에서 전류는 흐르지 않고, 도 6의 실선으로 나타내는 바와 같이, 오프셋 전압 Vu의 변동을 작게 억제할 수 있다.
(2) 또한, 누설 전류의 증대를 방지할 수 있으므로, 소비 전력의 증대를 억제할 수 있다.
(3) 또한, 절연 페이스트(40)는, 그 성분으로서 예를 들어 에폭시계의 열경화형 수지를 포함한다. 이로 인해, 다이본딩 후에 큐어를 행함으로써, 절연 페이스트(40)를 용이하게 경화시킬 수 있어, 펠릿(10)의 이면을 경화한 절연 페이스트(40)로 밀봉할 수 있다.
(4) 또한, 도 2의 (b) 및 (c)에 도시한 펠릿(10)의 설치 공정에서는, 내열성 필름(80)의 점착층 상에, 점착력을 갖는 절연층[일례로서, 절연 페이스트(40)]을 도포하고, 그 위에 펠릿을 설치하고 있다. 펠릿(10)의 설치에, 내열성 필름(80)의 점착력과 절연 페이스트(40)의 점착력 양쪽을 이용하므로, 내열성 필름(80)과 펠릿(10)의 밀착성을 높일 수 있다. 이에 의해, 예를 들어 도 3의 (a)에 도시한 수지 밀봉의 공정에서, 내열성 필름(80)과 펠릿(10) 사이에 용융한 몰드 수지(50)가 스며드는 것을 방지할 수 있다. 또한, 수지 밀봉 후의 와이어 본딩 공정에서, 펠릿(10)과 리드 프레임(20)의 상대적인 위치 관계가 본딩의 충격에 의해 변동되는 것을 방지할 수 있다.
(5) 또한, 절연 페이스트(40) 중, 펠릿(10)의 이면을 덮는 부분의 두께는, 적어도 2㎛ 이상 확보되어 있는 것이 바람직하다. 본 발명자의 지식에 의하면, 상기 두께가 적어도 2㎛ 이상이면, 펠릿(10)의 하방까지 땜납(70)이 비어져 나오고 있는 경우라도, 펠릿(10)과 땜납(70) 사이의 절연 신뢰성을 높여, 쇼트키 접합이 형성되는 것을 방지할 수 있다.
(변형예)
상기의 제1 실시 형태에 있어서, 펠릿(10)은 홀 소자가 아니라, 홀 IC라도 좋다. 이와 같은 구성이라도, 제1 실시 형태의 효과 (1) 내지 (4)를 발휘한다.
<제2 실시 형태>
상기의 제1 실시 형태에서는, 펠릿(10)의 이면을 덮는 절연층으로서, 절연 페이스트(40)를 사용하는 경우에 대해 설명했다. 그러나, 본 발명에 있어서, 절연층은 절연 페이스트(40)에 한정되는 것은 아니다. 절연층으로서, 예를 들어 다이어태치 필름(즉, 다이싱ㆍ다이본딩 일체형 필름)의 점착층을 사용해도 좋다. 제2 실시 형태에서는, 이 점에 대해 설명한다.
(구성)
도 7의 (a) 내지 (c)는, 본 발명의 제2 실시 형태에 따른 자기 센서(300)의 구성예를 도시하는 단면도와 평면도 및 외관도이다. 도 7의 (a)는, 도 7의 (b)를 파선 B-B´에서 절단한 단면을 도시하고 있다. 또한, 도 7의 (b)에서는, 도면의 복잡화를 회피하기 위해, 몰드 수지(50)를 생략해서 나타내고 있다.
도 7의 (a) 내지 (c)에 도시하는 바와 같이, 자기 센서(300)는 펠릿(10)과, 리드 단자(20)와, 복수의 금속 세선(31 내지 34)과, 절연성의 점착층(130)과, 몰드 수지(50)를 구비한다. 이들 중에서 점착층(130)은, 그 성분으로서, 예를 들어 에폭시계의 열경화형 수지와, 자외선(UV) 경화형 수지와, 바인더 수지를 포함한다. 제2 실시 형태에서는, 이 점착층(130)에 의해, 펠릿(10)의 이면 전체가 덮여져 있다. 점착층(130) 중, 펠릿(10)의 이면을 덮고 있는 부분의 두께는 예를 들어 10㎛ 이상이다.
또한, 자기 센서(300)의, 점착층(130) 이외의 구성은, 예를 들어 제1 실시 형태에서 설명한 자기 센서(100)와 동일하다. 또한, 자기 센서(300)의 동작도, 자기 센서(100)와 동일하다.
(제조 방법)
도 8의 (a) 내지 (e)는, 본 발명의 제2 실시 형태에 따른 자기 센서(300)의 제조 방법을 공정순으로 도시하는 단면도이다.
도 8의 (a)에 도시하는 바와 같이, 먼저, 다이어태치 필름(140)을 준비한다. 다이어태치 필름(140)은 필름 기재(135)와, 필름 기재(135)의 한쪽 면 상에 배치된 절연성의 점착층(130)을 갖는다. 이 다이어태치 필름(140)의 점착층(130)에, 복수의 펠릿(10)이 만들어 넣어진 반도체 웨이퍼(160)의 이면[즉, 활성층(12)을 갖는 면의 반대쪽 면]을 접촉시켜 접착한다(즉, 웨이퍼 마운트를 행함).
또한, 이 제2 실시 형태에서는, 후술하는 도 8의 (b)의 공정에서는 점착층(130)에 의한 펠릿(10)과 필름 기재(135)의 접착을 유지하면서, 도 8의 (c)의 공정에서는 점착층(130)이 필름 기재(135)로부터 박리되기 쉽게 하기 위해, 점착층(130)의 점착력을 조정하는 처리를 행해도 좋다. 이 점착력을 조정하는 처리는, 웨이퍼 마운트를 행하는 타이밍 또는 그 전후가 타이밍에 행한다.
예를 들어, 웨이퍼 마운트를 행할 때에, 다이어태치 필름(140)을 스테이지를 통해 가열하여, 점착층(130)의 성분 하나인 바인더 수지 성분의 점착력을 높여 반도체 웨이퍼(160)와 점착층(130)을 보다 강하게 점착하는 방향으로 조정해도 좋다. 또한, 웨이퍼 마운트를 행한 후에, 다이어태치 필름(140)의 점착층(130)을 갖는 면의 반대측으로부터, 그 다이어태치 필름(140)을 향해 UV를 조사하여, 점착층(130)의 성분 하나인 UV 경화형 수지 성분을 경화시켜, 단단해짐으로써 다이싱이 용이해지는 방향으로, 또한 다이본드 시에 필름 기재(135)와 점착층(130)의 점착력을 작게 하는 방향으로 조정해도 좋다. 상기한 바와 같이 스테이지를 통한 가열 또는 UV 조사 중 적어도 한쪽을 행함으로써, 점착층(130)의 점착력을 높이거나, 다소 경화시켜, 그 점착력을 작게 하는 방향으로 조정하는 것이 가능하다.
다음에, 도 8의 (b)에 도시하는 바와 같이, 예를 들어 블레이드(170)를 사용해서 반도체 웨이퍼(160)를 다이싱하여, 반도체 웨이퍼(160)에 만들어 넣어진 복수의 펠릿(10)을 개편화한다. 여기서는, 반도체 웨이퍼(160)뿐만 아니라 점착층(130)도 함께 다이싱한다.
다음에, 도 8의 (c)에 도시하는 바와 같이, 바늘 형상의 밀어 올림 핀(180)으로 펠릿(10)의 이면을 밀어 올림과 함께, 펠릿(10)의 표면을 콜릿(190)으로 흡착시켜 들어 올린다(즉, 픽업함). 또한, 다이어태치 필름(140)의 점착층(130)은, 상술한 바와 같이, 예를 들어 가열 또는 UV 조사 중 적어도 한쪽을 행함으로써 그 점착력을 작게 하는 방향으로 미리 조정되어 있다. 이로 인해, 펠릿(10)을 픽업하는 공정에서는, 점착층(130)은 펠릿(10)의 이면에 접착한 상태에서, 필름 기재(135)로부터 박리한다. 즉, 펠릿(10)과 함께 점착층(130)을 필름 기재(135)로부터 박리한다.
여기서, 도 8의 (c) 공정에 있어서 바늘 형상의 밀어 올림 핀(180)으로 펠릿(10)의 이면을 밀어 올릴 때, 핀의 자국이 다이어태치 필름(140)의 점착층(130)에 남는 경우가 있다. 예를 들어, 완성 후의 자기 센서(300)에 있어서, 점착층(130)에 핀의 자국이 남겨져 있으면, 다이어태치 필름(140)의 점착층(130)을 절연층으로서 사용한 것을 알 수 있는 경우도 있다.
다음에, 도 8의 (d)에 도시하는 바와 같이, 리드 프레임(120)을 준비함과 함께, 그 이면측에, 예를 들어 내열성 필름(80)의 한쪽 면을 부착한다. 상술한 바와 같이, 내열성 필름(80)의 한쪽 면에는 예를 들어 절연성의 점착층이 도포되어 있다. 리드 프레임 기판(120)의 이면측에 내열성 필름(80)을 부착함으로써, 리드 프레임(120)이 관통하고 있는 관통 영역을, 이면측으로부터 내열성 필름(80)으로 덮은 상태가 된다.
다음에, 도 8의 (e)에 도시하는 바와 같이, 내열성 필름(80) 중, 리드 단자(22 내지 25)로 둘러싸인 영역에 펠릿(10)을 배치한다(즉, 다이본딩을 행함). 여기서는, 펠릿(10)의 이면측을 점착층(130)을 개재해서 내열성 필름(80)의 한쪽 면에 설치한다. 이 설치 후, 열처리(큐어)를 실시하고, 점착층(130)의 성분(예를 들어, 에폭시 수지계의 열효과형 수지 성분)을 경화시켜, 충분한 접착 강도를 얻는다.
이 이후의 공정은, 제1 실시 형태와 동일하다. 즉, 도 2의 (d)에 도시하는 바와 같이 와이어 본딩을 행하고, 도 3의 (a)에 도시하는 바와 같이 수지 밀봉을 행한다. 다음에, 도 3의 (b)에 도시하는 바와 같이, 점착층(130) 및 몰드 수지(50)로부터 내열성 필름(80)을 박리한다. 이에 의해, 펠릿(10)의 이면에 절연성의 점착층(130)을 남기면서, 점착층(130) 및 몰드 수지(50)로부터 내열성 필름(80)을 박리한다. 다음에, 도 3의 (c)에 도시하는 바와 같이, 리드 프레임(20)의 몰드 수지(50)로부터 노출되어 있는 면에 외장 도금층(60)을 형성한다. 그리고, 도 3의 (d)에 도시하는 바와 같이, 몰드 수지(50) 및 리드 프레임 기판(120)을 커프 폭을 따라서 다이싱한다. 이와 같은 공정을 거쳐서, 도 7의 (a) 내지 (d)에 도시한 자기 센서(300)가 완성된다.
이 제2 실시 형태에서는, 반도체 웨이퍼(160)가 본 발명의 「기판」에 대응하고, 점착층(130)이 본 발명의 「절연성 접착층」에 대응하고, 필름 기재(135)가 본 발명의 「필름 기재」에 대응하고 있다. 그 밖의 대응 관계는 제1 실시 형태와 동일하다.
(제2 실시 형태의 효과)
본 발명의 제2 실시 형태는, 제1 실시 형태의 효과 (1) 내지 (5)의 효과 외에, 이하의 효과를 발휘한다.
(1) 펠릿(10)의 이면을 덮는 절연층으로서, 다이어태치 필름(140)의 점착층(130)을 사용한다. 이에 의해, 절연 페이스트의 도포 공정을 생략할 수 있으므로, 공정수의 삭감에 기여할 수 있다.
(2) 또한, 점착층(130)은, 예를 들어 그 성분으로서 바인더 수지와, UV 경화형 수지를 포함한다. 이로 인해, 열처리를 행함으로써, 점착층(130)의 점착력을 높여 반도체 웨이퍼(160)와 점착층(130)을 보다 강하게 점착하는 방향으로, 또한, UV 조사를 행함으로써, 다이싱이 용이해지는 방향으로, 그리고 필름 기재(135)와 점착층(130)의 점착력을 작게 하는 방향으로 조정할 수 있다. 이에 의해, 펠릿(10)을 픽업하는 공정에서는, 펠릿(10)과 함께, 점착층(130)을 필름 기재(135)로부터 용이하게 박리할 수 있다.
(3) 또한, 점착층(130)은 점성이 높으므로, 절연 페이스트(40)를 사용하는 경우에 비해, 펠릿(10)의 측면에 있어서의 크립업(CREEP-UP)을 매우 작게 할 수 있다. 이에 의해, 펠릿(10)의 표면에 수지가 부착되는 불량이 발생하는 일은 없으며, 또한 점착층(130)의 두께도 얇아지지 않고 두께를 균일화할 수 있다는 이점이 있다.
(4) 또한, 도 9에 도시하는 바와 같이, 점착층(130)을 사용하는 경우는, 그 보관 조건에 대해, 냉동이 아니라 냉장으로 보관할 수 있다고 하는 이점이 있다. 냉장 보관의 경우에는, 절연성 접착층의 해동은 불필요하고, 필요할 때에 즉시 사용할 수 있다는 이점이 있다. 또한, 공정 조건에 대해서도, 도포량의 관리가 불필요하여, 습윤 확산이 작고, 크립업이 작고, 두께의 변동이 작은 등의 이점이 있다.
(변형예)
(1) 제2 실시 형태에 있어서도, 제1 실시 형태에서 설명한 변형예를 적용해도 좋다. 즉, 펠릿(10)은 홀 소자가 아니라, 홀 IC라도 좋다. 이와 같은 구성이라도, 제1 실시 형태의 효과 (1) 내지 (5) 외에, 제2 실시 형태의 효과 (1) 내지 (4)를 발휘한다.
(2) 또한, 도 4에 있어서, 자기 센서(100)가 아니라, 제2 실시 형태에서 설명한 자기 센서(300)를 배선 기판(250)에 실장하여, 자기 센서 장치를 구성해도 좋다. 이와 같은 구성이라도, 제1 실시 형태의 효과 (1) 내지 (5) 외에, 제2 실시 형태의 효과 (1) 내지 (4)를 발휘한다.
<그 밖의>
본 발명은, 이상에 기재한 각 실시 형태로 한정될 수 있는 것은 아니다. 당업자의 지식에 기초하여 각 실시 형태에 설계의 변경 등을 첨가하는 것이 가능하고, 그와 같은 변경 등을 추가한 형태도 본 발명의 범위에 포함된다.
10 : 펠릿
11 : GaAs 기판
12 : 활성층
13a 내지 13d : 전극
20 : 리드 단자
22 : 리드 단자(예를 들어, 전원 단자)
23, 25 : 리드 단자
24 : 리드 단자(예를 들어, 접지 단자)
31 내지 34 : 금속 세선
13a 내지 13d : 전극
40 : 절연 페이스트
50 : 몰드 수지
60 : 도금층
70 : 땜납
80 : 내열성 필름
90 : 몰드 금형
91 : 하부 금형
92 : 상부 금형
93 : 다이싱 테이프
100, 200 : 자기 센서
120 : 리드 프레임
130 : 점착층
135 : 필름 기재
140 : 다이어태치 필름
150 : 배선 기판
160 : 반도체 웨이퍼
170 : 블레이드
180 : 핀
190 : 콜릿
250 : 배선 기판
251 : 배선 패턴
300 : 자기 센서 장치

Claims (15)

  1. 펠릿과,
    상기 펠릿의 주위에 배치된 복수의 리드 단자와,
    상기 펠릿이 갖는 복수의 전극부와 상기 복수의 리드 단자를 각각 전기적으로 접속하는 복수의 도선과,
    상기 펠릿의 상기 복수의 전극부를 갖는 면의 반대쪽 면을 덮는 절연층과,
    상기 펠릿과 상기 복수의 도선을 덮는 수지 부재를 구비하고,
    상기 절연층의 적어도 일부와, 상기 복수의 리드 단자의 각각의 상기 도선과 접속하는 면의 반대쪽 면의 적어도 일부는, 상기 수지 부재로부터 각각 노출되어 있는 자기 센서.
  2. 제1항에 있어서,
    상기 절연층은, 상기 펠릿의 상기 복수의 전극부를 갖는 면의 반대쪽 면에 접하고 있는 자기 센서.
  3. 제1항 또는 제2항에 있어서,
    상기 수지 부재는, 상기 펠릿과, 상기 복수의 도선과, 상기 복수의 리드 단자의 각각의 상기 도선과 접속하는 면을 밀봉하는 몰드 수지인 자기 센서.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 복수의 리드 단자는, 제1 리드 단자와, 상기 펠릿을 사이에 두고 상기 제1 리드 단자와 대향하는 제2 리드 단자와, 제3 리드 단자와, 상기 펠릿을 사이에 두고 상기 제3 리드 단자와 대향하는 제4 리드 단자를 갖는 자기 센서.
  5. 제4항에 있어서,
    상기 펠릿은, 자전 변환 소자를 갖는 자기 센서.
  6. 제5항에 있어서,
    상기 제1 리드 단자는, 상기 자전 변환 소자에 소정 전압을 공급하는 전원용 리드 단자이며,
    상기 제2 리드 단자는, 상기 자전 변환 소자에 접지 전위를 공급하는 접지용 리드 단자이며,
    상기 제3 리드 단자와 상기 제4 리드 단자는, 상기 자전 변환 소자의 홀 기전력 신호를 취출하는 신호 취출용 리드 단자인 자기 센서.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 절연층은, 열경화형 수지를 포함하는 자기 센서.
  8. 제7항에 있어서,
    상기 절연층은, 자외선 경화형 수지를 더 포함하는 자기 센서.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 절연층 중, 상기 펠릿의 상기 반대쪽 면을 덮는 부분의 두께는, 적어도 2㎛ 이상인 자기 센서.
  10. 제1항 내지 제9항 중 어느 한 항에 기재된 자기 센서와,
    상기 자기 센서가 설치되는 배선 기판과,
    상기 자기 센서가 구비되는 상기 복수의 리드 단자를 상기 배선 기판의 배선 패턴에 전기적으로 접속하는 땜납을 구비하는 자기 센서 장치.
  11. 기재의 한쪽 면에 복수의 리드 단자가 형성된 리드 프레임을 준비하는 공정과,
    상기 기재의 한쪽 면의 상기 복수의 리드 단자로 둘러싸는 영역에, 절연층을 개재해서 펠릿을 적재하는 공정과,
    상기 펠릿이 갖는 복수의 전극부와 상기 복수의 리드 단자를 복수의 도선에 의해 각각 전기적으로 접속하는 공정과,
    상기 기재의 상기 펠릿이 적재된 면측을 수지 부재로 밀봉하는 공정과,
    상기 수지 부재 및 상기 절연층으로부터 상기 기재를 분리하는 공정을 구비하고,
    상기 기재를 분리하는 공정에서는, 상기 펠릿의 상기 복수의 전극부를 갖는 면의 반대쪽 면에 상기 절연층을 남기는 자기 센서의 제조 방법.
  12. 제11항에 있어서,
    상기 기재를 분리하는 공정 후,
    상기 수지 부재를 상기 복수의 펠릿의 각각마다 다이싱하여 개편화하는 공정을 더 구비하는 자기 센서의 제조 방법.
  13. 제11항 또는 제12항에 있어서,
    상기 기재로서, 내열성 필름을 사용하는 자기 센서의 제조 방법.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 절연층으로서, 절연 시트를 사용하는 자기 센서의 제조 방법.
  15. 제11항 내지 제14항 중 어느 하나에 있어서,
    상기 펠릿을 적재하는 공정 전에,
    상기 펠릿이 복수개 만들어 넣어진 기판의, 상기 복수의 전극부를 갖는 면의 반대쪽 면에 절연성 접착층을 갖는 다이어태치 필름을 부착하는 공정과,
    상기 다이어태치 필름이 부착된 상기 기판을 다이싱하여, 그 기판에 만들어 넣어진 복수의 상기 펠릿을 개편화하는 공정과,
    상기 개편화한 펠릿을, 상기 다이어태치 필름으로부터 분리하는 공정을 더 구비하고,
    상기 다이어태치 필름으로부터 분리하는 공정에서는, 상기 펠릿과 함께 상기 절연성 접착층을 상기 다이어태치 필름의 필름 기재로부터 박리하고,
    상기 펠릿을 적재하는 공정에서는, 상기 절연층으로서, 상기 필름 기재로부터 박리한 상기 절연성 접착층을 사용하는 자기 센서의 제조 방법.
KR1020147020169A 2012-12-14 2013-12-03 자기 센서 및 자기 센서 장치, 자기 센서의 제조 방법 KR20140113964A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012273481 2012-12-14
JPJP-P-2012-273481 2012-12-14
PCT/JP2013/007097 WO2014091714A1 (ja) 2012-12-14 2013-12-03 磁気センサ及び磁気センサ装置、磁気センサの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167011246A Division KR20160052798A (ko) 2012-12-14 2013-12-03 자기 센서 및 자기 센서 장치, 자기 센서의 제조 방법

Publications (1)

Publication Number Publication Date
KR20140113964A true KR20140113964A (ko) 2014-09-25

Family

ID=50934022

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020147020169A KR20140113964A (ko) 2012-12-14 2013-12-03 자기 센서 및 자기 센서 장치, 자기 센서의 제조 방법
KR1020167011246A KR20160052798A (ko) 2012-12-14 2013-12-03 자기 센서 및 자기 센서 장치, 자기 센서의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167011246A KR20160052798A (ko) 2012-12-14 2013-12-03 자기 센서 및 자기 센서 장치, 자기 센서의 제조 방법

Country Status (5)

Country Link
JP (1) JP5676826B2 (ko)
KR (2) KR20140113964A (ko)
CN (2) CN106784300A (ko)
TW (1) TWI543417B (ko)
WO (1) WO2014091714A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101868760B1 (ko) * 2014-10-03 2018-06-18 아사히 가세이 일렉트로닉스 가부시끼가이샤 홀 센서의 제조 방법 및 홀 센서와 렌즈 모듈

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6110886B2 (ja) * 2014-06-17 2017-04-05 旭化成エレクトロニクス株式会社 ホールセンサ
WO2016047130A1 (ja) * 2014-09-22 2016-03-31 旭化成エレクトロニクス株式会社 ホールセンサ及びレンズモジュール
JP6433769B2 (ja) * 2014-11-27 2018-12-05 旭化成エレクトロニクス株式会社 ホールセンサ及びホールセンサの製造方法
JP6553416B2 (ja) * 2015-06-05 2019-07-31 旭化成エレクトロニクス株式会社 ホールセンサ
JP6693735B2 (ja) * 2015-12-11 2020-05-13 旭化成エレクトロニクス株式会社 ホールセンサ及びその製造方法
JP2018066722A (ja) * 2016-10-14 2018-04-26 旭化成エレクトロニクス株式会社 半導体装置
JP2018074067A (ja) * 2016-11-01 2018-05-10 旭化成エレクトロニクス株式会社 半導体装置
US10535812B2 (en) 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
CN108171299A (zh) * 2017-12-19 2018-06-15 中电智能卡有限责任公司 一种智能卡的加工工艺
CN110376537B (zh) * 2017-12-19 2020-07-24 大连理工大学 一种适用于高温工作环境的半导体三维霍尔传感器制作方法
JP7360906B2 (ja) 2019-11-15 2023-10-13 ローム株式会社 半導体装置の製造方法及び半導体装置
JP2023036447A (ja) * 2021-09-02 2023-03-14 新電元工業株式会社 リードフレーム一体型基板、半導体装置、リードフレーム一体型基板の製造方法、及び半導体装置の製造方法
JP7138261B1 (ja) 2022-06-30 2022-09-15 旭化成エレクトロニクス株式会社 半導体パッケージ、及び駆動装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477152A (en) * 1987-09-18 1989-03-23 Hitachi Ltd Lead frame
JPH01124273A (ja) * 1987-11-10 1989-05-17 Asahi Chem Ind Co Ltd 磁電変換素子の実装構造
TW538658B (en) * 2001-08-27 2003-06-21 Sanyo Electric Co Manufacturing method for circuit device
JP4480318B2 (ja) * 2002-02-13 2010-06-16 旭化成エレクトロニクス株式会社 複合半導体素子及びその製造方法
US6703075B1 (en) * 2002-12-24 2004-03-09 Chipmos Technologies (Bermuda) Ltd. Wafer treating method for making adhesive dies
JP2005123383A (ja) * 2003-10-16 2005-05-12 Asahi Kasei Electronics Co Ltd 磁電変換素子
JP2005294443A (ja) * 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
CN101310379B (zh) * 2005-11-17 2010-09-15 富士通半导体股份有限公司 半导体器件
JP2008103700A (ja) * 2006-09-19 2008-05-01 Hitachi Chem Co Ltd 多層ダイボンドシート、半導体用接着フィルム付き半導体装置、半導体装置および半導体装置の製造方法
JP5115096B2 (ja) * 2007-08-22 2013-01-09 住友ベークライト株式会社 接着フィルム
JPWO2010090075A1 (ja) * 2009-02-05 2012-08-09 アルプス電気株式会社 磁気検出装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101868760B1 (ko) * 2014-10-03 2018-06-18 아사히 가세이 일렉트로닉스 가부시끼가이샤 홀 센서의 제조 방법 및 홀 센서와 렌즈 모듈

Also Published As

Publication number Publication date
WO2014091714A1 (ja) 2014-06-19
CN106848055A (zh) 2017-06-13
KR20160052798A (ko) 2016-05-12
CN106784300A (zh) 2017-05-31
JP5676826B2 (ja) 2015-02-25
TW201436313A (zh) 2014-09-16
JPWO2014091714A1 (ja) 2017-01-05
CN104170109A (zh) 2014-11-26
TWI543417B (zh) 2016-07-21

Similar Documents

Publication Publication Date Title
KR20140113964A (ko) 자기 센서 및 자기 센서 장치, 자기 센서의 제조 방법
KR101543970B1 (ko) 자기 센서
US6118183A (en) Semiconductor device, manufacturing method thereof, and insulating substrate for same
JP6110886B2 (ja) ホールセンサ
WO2003098687A1 (fr) Dispositif a semiconducteur et procede de fabrication
CN107195555B (zh) 一种芯片封装方法
JP2015090350A (ja) 磁気センサ及び磁気センサ装置、磁気センサの製造方法
KR101868760B1 (ko) 홀 센서의 제조 방법 및 홀 센서와 렌즈 모듈
US9728493B2 (en) Mold PackageD semiconductor chip mounted on a leadframe and method of manufacturing the same
JPH10135366A (ja) Ｂｇａ半導体パッケージの外部端子の製造方法
US11289405B2 (en) Semiconductor device
JP6553416B2 (ja) ホールセンサ
CN104170109B (zh) 磁传感器和磁传感器装置
US20030137035A1 (en) Substrate and fabrication method of the same
JP2004273788A (ja) 電子装置の製造方法
JP2011103337A (ja) 半導体装置及びその製造方法
JP2009302427A (ja) 半導体装置および半導体装置の製造方法
JP2009158824A (ja) 半導体装置およびその製造方法
JP2006202977A (ja) 基板及び基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法
JP2011044585A (ja) 半導体装置及びその製造方法、並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101004790; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160817

Effective date: 20180508