CN107195555B - 一种芯片封装方法 - Google Patents

一种芯片封装方法 Download PDF

Info

Publication number
CN107195555B
CN107195555B CN201710536780.5A CN201710536780A CN107195555B CN 107195555 B CN107195555 B CN 107195555B CN 201710536780 A CN201710536780 A CN 201710536780A CN 107195555 B CN107195555 B CN 107195555B
Authority
CN
China
Prior art keywords
chip
layer
substrate
packaging
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710536780.5A
Other languages
English (en)
Other versions
CN107195555A (zh
Inventor
齐永莲
曲连杰
贵炳强
陈敏琪
刘韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710536780.5A priority Critical patent/CN107195555B/zh
Publication of CN107195555A publication Critical patent/CN107195555A/zh
Priority to PCT/CN2018/077013 priority patent/WO2019007082A1/zh
Application granted granted Critical
Publication of CN107195555B publication Critical patent/CN107195555B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明的实施例提供一种芯片封装方法，涉及半导体技术领域，可减少对芯片的损伤，且使刻蚀更加容易进行，刻蚀开封过程容易控制。一种芯片封装方法，包括：在设置有芯片的基底上，在所述芯片一侧进行塑封，形成封装层；其中，所述芯片远离所述基底的表面与覆盖所述芯片的封装层之间具有空隙；对所述封装层进行开封，露出所述芯片。

Description

一种芯片封装方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种芯片封装方法。
背景技术
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化以及高可靠性方向发展，而集成电路封装直接影响着集成电路、电子模块乃至整机性能，在集成电路晶片逐步缩小、集成度不断提高的情况下，对集成电路封装提出了越来越高的要求。
一种芯片的封装方法包括：在衬底上放置好芯片30后，直接对芯片30进行塑封形成封装层40(如图1所示)；之后，对封装层40进行开封，露出芯片30。然而，在实现上述的过程中，对封装层40进行开封时，容易损伤芯片30，而且，当采用化学腐蚀方法进行开封时，刻蚀难以控制，无法精确控制刻蚀时间和精度，开封难度较大。
发明内容
本发明的实施例提供一种芯片封装方法，可减少对芯片的损伤，且使刻蚀更加容易进行，刻蚀开封过程容易控制。
为达到上述目的，本发明的实施例采用如下技术方案：
提供一种芯片封装方法，包括：在设置有芯片的基底上，在所述芯片一侧进行塑封，形成封装层；其中，所述芯片远离所述基底的表面与覆盖所述芯片的封装层之间具有空隙；对所述封装层进行开封，露出所述芯片。
优选的，在设置有芯片的基底上，在所述芯片一侧进行塑封，形成封装层，所述芯片远离所述基底的表面与覆盖所述芯片的封装层之间具有空隙，包括：在设置有芯片的基底上，在芯片上方形成热收缩层；在所述芯片一侧进行塑封，形成封装层，所述封装层覆盖所述热收缩层；加热所述热收缩层，使所述芯片远离所述基底的表面与覆盖所述芯片的封装层之间具有空隙。
基于此，对所述封装层进行开封，露出所述芯片之后，所述封装方法还包括：去除所述热收缩层。
进一步可选的，所述热收缩层为双面胶带。
可选的，所述热收缩层的材料包括热收缩树脂。
可选的，对所述封装层进行开封，露出所述芯片，包括：对所述封装层进行干法刻蚀和/或湿法刻蚀工艺，露出所述芯片。
进一步优选的，对所述封装层进行开封，露出所述芯片，包括：
对所述封装层进行干法刻蚀，以减薄所述封装层；对减薄后的所述封装层进行湿法刻蚀，直至露出所述芯片。
优选的，所述芯片封装方法，还包括：在所述芯片和所述封装层上方形成重布线层，并形成焊球；将所述芯片从所述基底剥离。
优选的，所述基底包括贴合在一起的第一基底和第二基底；所述芯片设置在所述第二基底一侧；其中，所述第一基底承受的应力大于所述第二基底。
进一步的，所述第二基底包括多个凹槽，所述芯片放置在所述凹槽内。
优选的，所述基底为面板级基底。
本发明的实施例提供一种芯片封装方法，通过使芯片远离基底的表面与覆盖芯片的封装层之间存在空隙，相当于在封装层与芯片之间形成一个缓冲界面，因而，不管采用任何开封方法，都可减少对芯片的损伤。此外，当采用化学腐蚀方法时，由于空隙的存在，可在对封装层进行开封以露出芯片时，使刻蚀更加容易进行，且刻蚀开封过程容易控制，使得开封后封装层较为均匀。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种对芯片塑封后的示意图；
图2为本发明提供的一种芯片封装方法的流程示意图一；
图3为本发明提供的一种对芯片塑封后且在芯片与封装层之间形成空隙的示意图；
图4为在图3基础上对封装层进行开封后的示意图；
图5为本发明提供的一种芯片封装方法的流程示意图二；
图6为在图4基础上形成重布线层和焊球的示意图；
图7为在图6基础上将芯片从基底剥离后的示意图；
图8为本发明提供的一种芯片封装方法的流程示意图三；
图9为本发明提供的一种在芯片上方形成热收缩层的示意图；
图10为在图9基础上对芯片塑封后的示意图；
图11为本发明提供的两层基底的示意图；
图12为本发明提供的其中一层基底包括凹槽且芯片放置于凹槽内的示意图。
附图标记：
10-基底；20-粘胶层；30-芯片；40-封装层；50-空隙；60-重布线层；70-焊球；80-热收缩层；101-第一基底；102-第二基底。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种芯片封装方法，如图2所示，包括：
S10、如图3所示，在设置有芯片30的基底10上，在芯片30一侧进行塑封，形成封装层40；其中，芯片30远离基底10的表面与覆盖芯片30的封装层40之间具有空隙50。
此处，本领域技术人员应该知道，芯片30通过粘胶层20粘结固定于基底10上。粘胶层20应双面具有粘性，即，能粘结于基底10上，且能粘结固定芯片30。
其中，所述芯片30为检查后合格的芯片30。
可采用芯片贴装机将芯片30放置于基底10的预定位置处。
根据基底10的尺寸、芯片30的尺寸，可以将几十个、几百个甚至更多的芯片30放置于基底10的预定位置处，并通过粘胶层20固定。
S11、如图4所示，对封装层40进行开封，露出芯片30。
其中，对封装层40进行开封可采用干法、湿法刻蚀工艺等化学腐蚀方法。也可采用物理开封方法，例如磨平。
需要说明的是，露出芯片30，即露出芯片30的远离基底10的表面。本发明实施例中，芯片30的远离基底10的表面即为芯片30的正面。
本发明实施例提供一种芯片封装方法，通过使芯片30远离基底10的表面与覆盖芯片30的封装层40之间存在空隙50，相当于在封装层40与芯片30之间形成一个缓冲界面，因而，不管采用任何开封方法，都可减少对芯片30的损伤。此外，当采用化学腐蚀方法时，由于空隙50的存在，可在对封装层40进行开封以露出芯片30时，使刻蚀更加容易进行，且刻蚀开封过程容易控制，使得开封后封装层40较为均匀。
在此基础上，如图5所示，所述方法还包括：
S12、如图6所示，在芯片30和封装层40上方形成重布线层60，并形成焊球70。
其中，芯片30包括已经在半导体衬底上制造的半导体器件或集成电路。例如，芯片30可包括包含硅或者其他半导体材料的衬底、位于衬底上的绝缘层、导电部件(包括诸如金属焊盘、插塞、通孔或者导线)以及位于导电部件上方的接触焊盘。在制作之后，将芯片30彼此分离开以进行本发明的封装工艺。
重布线层60与芯片30上的接触焊盘形成电连接。重布线层60延伸至芯片30的边缘之外，形成扇出，可以实现更好的连接性和设计灵活性。
重布线层60的材料可包括铜，铜合金等。重布线层60可形成在介电层中，包括金属线。
焊球70为金属材料，包括锡、铅、铜、银、金、铋等金属或其合金。形成焊球70的方法包括印刷、植球、激光烧结、电镀、化学镀、溅射等方法。
S13、如图7所示，将芯片30从基底10剥离。
即：使芯片30与粘胶层20分离，其中，在分离时应不损伤芯片30。可采用例如化学、加热、光照等方式作用于粘胶层20，使芯片30与粘胶层20分离。
下面提供一种具体实施例以描述一种芯片封装方法，如图8所示，包括：
S20、如图9所示，在设置有芯片30的基底10上，在芯片30上方形成热收缩层80。
其中，热收缩层80可以为双面胶带。双面胶带成本较低，热收缩性较好。
或者，热收缩层80包括热收缩树脂。其中，热收缩树脂例如可包括丙烯酸类的材料。在使用时，可选择成本较低，热收缩性较好的热收缩树脂材料。
S21、如图10所示，在芯片30一侧进行塑封，形成封装层40，封装层40覆盖热收缩层80。
由于环氧树脂模塑料(Epoxy Molding Compound，简称EMC)的密封性较好，塑封容易，因此，封装层40的材料优选为EMC。
其中，EMC是以环氧树脂为基体树脂，以酚醛树脂为固化剂，再加上一些填料，如填充剂、阻燃剂、着色剂、偶联剂等微量组分，在热和固化剂的作用下环氧树脂的环氧基开环与酚醛树脂发生化学反应，产生交联固化作用使之成为热固性塑料。
塑封方法可包括：采用传递成型法将EMC挤压入模腔，并将芯片30包埋，热固化后形成封装层40。
S22、参考图3所示，加热热收缩层80，使芯片30远离基底10的表面与覆盖芯片30的封装层40之间具有空隙50。
需要说明的是，由于热收缩层80位于芯片30与封装层40之间，在工艺上不容易实现单独对热收缩层80的加热，因此，可对包括基底10、芯片30、封装层40的整体进行加热。其中，为避免粘胶层20受此影响而与芯片30剥离，可从封装层40一侧进行加热。
此外，加热热收缩层80后，在空隙50处应该存在加热后的热收缩层80，但图3中并未示意出，仅示意出了空隙50。
S23、参考图4所示，对封装层40进行开封，露出芯片30。
对封装层40进行开封可采用干法刻蚀和/或湿法刻蚀工艺。
当采用干法刻蚀和湿法刻蚀工艺时，具体为：对封装层40进行干法刻蚀，以减薄封装层40；对减薄后的封装层40进行湿法刻蚀，直至露出芯片30的远离基底10的表面。
采用干法刻蚀和湿法刻蚀相结合的方式，一方面，相对仅采用湿法刻蚀，可避免过多的刻蚀液的强刻蚀性，对芯片30造成的过度腐蚀，可进一步降低对芯片30的损坏；另一方面，相对仅采用干法刻蚀，可提高刻蚀速度。
S24、去除热收缩层80。
S25、参考图6所示，在芯片30和封装层40上方形成重布线层60，并形成焊球70。
S26、参考图7所示，将芯片30从基底10剥离。
本发明实施例通过在芯片30上方形成热收缩层80，并在形成封装层40后，加热热收缩层80，使其收缩，从而在芯片30远离基底10的表面与封装层40之间形成空隙50，使得工艺上较容易实现。
基于上述，优选的，如图11所示，基底10包括贴合在一起的第一基底101和第二基底102；芯片30设置在第二基底102一侧；其中，第一基底101承受的应力大于第二基底102。
通过采用两层基底，可不受限于目前硅基底的尺寸，选取更大尺寸的两层基底作为本发明封装的基底，因而可提高封装效率以及产出效率，而且使得整体基底的抗弯曲性，抗冲击性和多层工艺的耐受性较强。
进一步的，如图12所示，第二基底102包括多个凹槽，芯片30放置在凹槽内。
其中，凹槽的厚度可以等于第二基底102的厚度，即在形成凹槽时，将第二基底102刻穿，在此情况下，凹槽相当于通孔。或者，凹槽的厚度小于第二基底102的厚度，即在形成凹槽时，使第二基底102不被刻穿。
凹槽的尺寸可大于等于芯片30的尺寸，考虑到放置芯片30时可能会有误差，优选凹槽的尺寸大于芯片30的尺寸，以保证芯片30可完全放置于凹槽内。
一方面，将芯片30放置在第二基底102的凹槽中，可使芯片30的上表面与第二基底102的上表面的段差较小，趋于平整，因而可减小后续的工艺难度，增强工艺均匀性。另一方面，位于凹槽之间的第二基底102的凸起部分，可使得后续塑封时，降低塑封材料的用量，而塑封材料的应力很大，当塑封材料的用量减少时，可减小作用在第二基底102和第一基底101上的应力。
优选的，基底10为面板级基底。
即，可将基底10的尺寸做到显示领域中基板的尺寸。
一方面，由于显示领域的设备基台可以对应较大的基底(例如2米的方形基底)，将本发明实施例的基底10的尺寸做成面板级基底的尺寸，可使后续封装工艺在显示领域的产线进行，实现了芯片封装与面板显示工艺的集成，具有更高的产出效率。另一方面，目前采用分辨率很低(约为5um)的印刷电路板(Printed Circuit Board，简称PCB)设备进行扇出封装，但是PCB行业由于设备精度差，目前只能对应中低端的封装，本发明实施例通过采用显示领域的设备，分辨率可以做到更高(约为1um)，因此可以对应高端市场。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种芯片封装方法，其特征在于，包括：
在设置有芯片的基底上，在所述芯片一侧进行塑封，形成封装层；其中，所述芯片远离所述基底的表面与覆盖所述芯片的封装层之间具有空隙，包括：
在设置有芯片的基底上，在芯片上方形成热收缩层；
在所述芯片一侧进行塑封，形成封装层，所述封装层覆盖所述热收缩层；
加热所述热收缩层，使所述芯片远离所述基底的表面与覆盖所述芯片的封装层之间具有空隙；
对所述封装层进行开封，露出所述芯片之后，所述封装方法还包括：去除所述热收缩层。
2.根据权利要求1所述的芯片封装方法，其特征在于，所述热收缩层为双面胶带。
3.根据权利要求1所述的芯片封装方法，其特征在于，所述热收缩层的材料包括热收缩树脂。
4.根据权利要求1所述的芯片封装方法，其特征在于，对所述封装层进行开封，露出所述芯片，包括：
对所述封装层进行干法刻蚀和/或湿法刻蚀工艺，露出所述芯片。
5.根据权利要求4所述的芯片封装方法，其特征在于，对所述封装层进行开封，露出所述芯片，包括：
对所述封装层进行干法刻蚀，以减薄所述封装层；
对减薄后的所述封装层进行湿法刻蚀，直至露出所述芯片。
6.根据权利要求1所述的芯片封装方法，其特征在于，还包括：
在所述芯片和所述封装层上方形成重布线层，并形成焊球；
将所述芯片从所述基底剥离。
7.根据权利要求1所述的芯片封装方法，其特征在于，所述基底包括贴合在一起的第一基底和第二基底；所述芯片设置在所述第二基底一侧；
其中，所述第一基底承受的应力大于所述第二基底。
8.根据权利要求7所述的芯片封装方法，其特征在于，所述第二基底包括多个凹槽，所述芯片放置在所述凹槽内。
9.根据权利要求1-8任一项所述的芯片封装方法，其特征在于，所述基底为面板级基底。
CN201710536780.5A 2017-07-03 2017-07-03 一种芯片封装方法 Expired - Fee Related CN107195555B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710536780.5A CN107195555B (zh) 2017-07-03 2017-07-03 一种芯片封装方法
PCT/CN2018/077013 WO2019007082A1 (zh) 2017-07-03 2018-02-23 一种芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710536780.5A CN107195555B (zh) 2017-07-03 2017-07-03 一种芯片封装方法

Publications (2)

Publication Number Publication Date
CN107195555A CN107195555A (zh) 2017-09-22
CN107195555B true CN107195555B (zh) 2019-12-06

Family

ID=59880329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710536780.5A Expired - Fee Related CN107195555B (zh) 2017-07-03 2017-07-03 一种芯片封装方法

Country Status (2)

Country Link
CN (1) CN107195555B (zh)
WO (1) WO2019007082A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195555B (zh) * 2017-07-03 2019-12-06 京东方科技集团股份有限公司 一种芯片封装方法
CN110690336B (zh) * 2019-10-15 2020-12-25 德润规划设计院(深圳)有限公司 一种节能型led照明装置及其制造方法
CN111207973A (zh) * 2020-01-14 2020-05-29 长江存储科技有限责任公司 一种芯片的开封方法
CN115101427A (zh) * 2022-08-26 2022-09-23 成都奕斯伟系统集成电路有限公司 芯片封装结构的制造方法及芯片封装结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3132449B2 (ja) * 1998-01-09 2001-02-05 日本電気株式会社 樹脂外装型半導体装置の製造方法
US8138590B2 (en) * 2008-06-20 2012-03-20 Stats Chippac Ltd. Integrated circuit package system with wire-in-film encapsulation
CN104051355B (zh) * 2013-03-15 2018-01-05 台湾积体电路制造股份有限公司 层叠封装结构及其形成方法
CN104658879B (zh) * 2013-11-22 2018-06-08 中芯国际集成电路制造(上海)有限公司 芯片封装体的开封方法
CN105047652B (zh) * 2015-09-01 2019-01-04 华进半导体封装先导技术研发中心有限公司 半导体器件的封装结构及制作方法
CN105355569A (zh) * 2015-11-05 2016-02-24 南通富士通微电子股份有限公司 封装方法
CN105405819B (zh) * 2015-11-06 2018-12-11 通富微电子股份有限公司 金属化晶圆级封装方法
CN106098630A (zh) * 2016-08-09 2016-11-09 中芯长电半导体（江阴）有限公司 一种扇出型晶圆级封装方法及封装件
CN106601628A (zh) * 2016-12-30 2017-04-26 通富微电子股份有限公司 一种芯片的封装方法及芯片封装结构
CN107195555B (zh) * 2017-07-03 2019-12-06 京东方科技集团股份有限公司 一种芯片封装方法
CN107331627A (zh) * 2017-07-03 2017-11-07 京东方科技集团股份有限公司 一种芯片封装方法及芯片封装结构

Also Published As

Publication number Publication date
CN107195555A (zh) 2017-09-22
WO2019007082A1 (zh) 2019-01-10

Similar Documents

Publication Publication Date Title
US10283376B2 (en) Chip encapsulating method and chip encapsulating structure
CN107195555B (zh) 一种芯片封装方法
CN107195607B (zh) 一种芯片封装方法及芯片封装结构
KR101062543B1 (ko) 코어리스 기판, 마이크로전자 장치용 패키지 및 코어리스 기판 제조 방법
JP4752825B2 (ja) 半導体装置の製造方法
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
US20130256884A1 (en) Grid fan-out wafer level package and methods of manufacturing a grid fan-out wafer level package
US9536781B2 (en) Method of making integrated circuit
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
TWI389281B (zh) 形成覆晶凸塊載體型封裝體之方法
KR20140113964A (ko) 자기 센서 및 자기 센서 장치, 자기 센서의 제조 방법
US11742310B2 (en) Method of manufacturing semiconductor device
JP2002231854A (ja) 半導体装置およびその製造方法
JP2009272512A (ja) 半導体装置の製造方法
CN109686669B (zh) 一种集成电路封装方法及封装结构
CN106465546A (zh) 用于生产嵌入了传感器晶片的印刷电路板的方法，以及印刷电路板
CN108807319B (zh) 用于制造电子组件封装的方法
JP2005019754A (ja) 複合部品及びその製造方法
US20140101935A1 (en) Method for manufacturing printed circuit board
KR20090049330A (ko) 패키지 기판 제조방법
JP2006319253A (ja) 電子部品実装体の製造方法
CN112352305B (zh) 芯片封装结构及芯片封装方法
KR20080082365A (ko) 금속 코어를 사용한 ｐｃｂ, 그 제조방법 및 반도체 패키지제조방법
US11270894B2 (en) Manufacturing method for semiconductor package with cantilever pads
CN110828318A (zh) 一种无凸点裸芯片高精密封装工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191206