CN105047652B - 半导体器件的封装结构及制作方法 - Google Patents

半导体器件的封装结构及制作方法 Download PDF

Info

Publication number
CN105047652B
CN105047652B CN201510553331.2A CN201510553331A CN105047652B CN 105047652 B CN105047652 B CN 105047652B CN 201510553331 A CN201510553331 A CN 201510553331A CN 105047652 B CN105047652 B CN 105047652B
Authority
CN
China
Prior art keywords
layer
chip
insulating layer
pad
active surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510553331.2A
Other languages
English (en)
Other versions
CN105047652A (zh
Inventor
陆原
陈�峰
刘波
刘一波
林挺宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510553331.2A priority Critical patent/CN105047652B/zh
Publication of CN105047652A publication Critical patent/CN105047652A/zh
Application granted granted Critical
Publication of CN105047652B publication Critical patent/CN105047652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件的封装结构及制作方法，该封装结构包括一个或多个带有焊盘的芯片，芯片主动面朝上，芯片之间的空隙填充介电质材料形成介电质层，且介电质层的表面高度低于芯片主动面表面；所述芯片的底部有保护膜，芯片主动面和芯片之间介电质层顶部覆盖有第一绝缘层，第一绝缘层在芯片主动面焊盘上有开口；第一绝缘层表面有重布线层，第一绝缘层和重布线层上面覆盖第二绝缘层，第二绝缘层在重布线层焊盘上有开口；重布线层焊盘上有凸点下金属层，在凸点下金属层上有凸块，所述凸块通过凸点下金属层、重布线层与芯片主动面焊盘形成电连接。本发明仅用一块载板；采用膜辅助成型塑封技术，芯片间隙介电质填充层厚度可控，一次性到位。

Description

半导体器件的封装结构及制作方法
技术领域
本发明涉及一种半导体器件的封装结构及制作方法，属于集成电路芯片封装技术领域。
背景技术
圆片级扇出型封装(FOWLP)是近年来出现的先进半导体封装技术。FOWLP集半导体制造技术、电子封装技术、三维集成技术一身，形成一个先进的、低成本、大尺度、晶圆级集成封装技术。FOWLP技术的工艺流程从半导体器件制造的后道开始，流向前道，再从前道流向后道终结。
由于从顺序上逆向(从后道到前道)，决定了在精度、平坦度、表面污染等控制上对该项工艺要求也是一逆向(从低到高)。而常规半导体器件的制作流程对前面提及的诸项管控则是从高到低。这对该工艺步骤的实施造成较大困难。为解决此难题，人们不得不在该步骤的实施，或该步骤的前步或后步工艺(即，芯片的贴片和绝缘层的沉积和图形)，甚至芯片贴片在FOWLP工艺制程上的先后顺序、芯片主动面的空间取向(朝上，或朝下)、芯片主动面上焊盘的延展而给出不同的解决方案。这样不仅造成芯片之间介电质填充，包覆工艺实施方法的不同，而且直接导致了半导体封装结构的不同。
现有的FOWLP解决方案是在芯片贴片的顺序(Die First vs.Die Last)、介电质填充和包覆材料、介电质填充和包覆方法、芯片主动面的空间取向等的搭配上而各异，形成不同的FOWLP技术(结构及工艺实施方法)。但其实质都是在围绕如何解决芯片之间介电质填充、包覆难题。
如图1所示，台湾专利TW201428815A(陳彦亨，等)采用Die First。芯片23贴在载板(载板-1)20上，主动面朝下。芯片间介电质层的填充采用塑封材料25。塑封材料的沉积采用层压对芯片进行包覆式填充。为进行下一步工艺，载板(载板-1)20不得不去除，并在封装的另一表面贴上另一载板(载板-2)26。再在芯片主动面上形成绝缘层、线路重布结构27和导电凸块28。由于采用了不同的载板两次，增加了工艺时间，造成封装成本上升。
如图2所示，台湾专利TW1302731B(楊文焜，等)揭示了另一种FOWLP技术。该技术采用Die First。芯片(晶粒)100’是先贴在载板(载板-1)102’上，主动面朝下。与图1介绍的FOWLP技术不同点是：介电质层的填充、包覆材料是Silicone(硅胶)，且填充材料300’的沉积主要采用印刷方式。显然，为进行下一步工艺(绝缘层的沉积和图形、重布线结构和凸点等)，载板(载板-1)102’得去除，另一载板(载板-2，刚性基板)400’得贴在封装的另一表面上。这同样需要使用两个载板，造成封装成本增加。
如图3，中国专利CN103681371A(陈海杰，等)介绍了一种FOWLP技术。该技术采用Die First，但芯片200的主动面朝上。为保证芯片间介电质的填充、沉积及后步工艺，在FOWLP封装实施前，须在芯片主动面的焊盘210”上制作Cu-Pillar(铜柱)300”。并在介电质填充层(塑封材料)410”塑封完成后，采用Grinding(磨抛)对塑封材料进行减薄直至各焊盘上的铜柱300”均露出。最后再在介电质层上制作重布线结构520”和凸块600”。这种技术虽避免了第二片载板的使用，但铜柱的制作和对塑封层的磨抛减薄、铜柱露头的控制，使得该技术非常昂贵。
如图4所示，中国专利CN101604638B(张黎，等)揭示了一种FOWLP技术。与前面介绍的技术不同是，该技术采用Die Last。即，在载板上先做好钝化层101”’、重布线结构103”’，及介质层104”’后，芯片106”’的主动面朝下，以倒装贴片的方法，使芯片主动面上凸点107”’及焊料108”’与重布线结构103”’上的端口105”’连接。然后对整个载片采用塑封工艺进行芯片间介电质层109”’填充、包覆。最后，去除载板并在所述与基板端连接之金属电极102”’上制作焊球凸块110”’。这种技术由于事先得对芯片106”’所在的晶圆进行凸点107”’及焊料108”’的制作，并在芯片106”’放到FOWLP载板上时，还得采用倒装回流的方法进行键合，这同样是昂贵的方案。
发明内容
本发明拟解决的技术问题是，在晶圆切割及芯片在载板上再分布后，如何对芯片之间空隙进行介电质填充。芯片间介电质填充工艺是从后道工艺(晶圆切割、贴片及固化)转向前道工艺(绝缘层的沉积和图形、金属重布线层的沉积和图形等)的关键转折点。本发明提出了一新的FOWLP解决方案，除很好解决芯片间介电质层的填充外，该方案产生的结构也与其它现有FOWLP结构有所不同。
本发明的半导体器件的封装结构包括一个或多个带有焊盘的芯片，所述芯片主动面朝上，芯片四周的空隙填充介电质材料形成介电质层，且所述介电质层的表面高度低于芯片主动面表面；所述芯片的底部有保护膜，芯片主动面和介电质层顶部覆盖有第一绝缘层，第一绝缘层在芯片主动面焊盘上有开口；第一绝缘层表面有重布线层，所述重布线层通过第一绝缘层的开口与芯片主动面的焊盘连接；所述第一绝缘层和重布线层上面覆盖第二绝缘层，第二绝缘层在重布线层焊盘上有开口；重布线层焊盘上有凸点下金属层，在凸点下金属层上有凸块，所述凸块通过凸点下金属层、重布线层与芯片主动面焊盘形成电连接。
上述半导体器件的封装结构的制作方法包括以下工艺步骤：
对晶圆厂生产的晶圆的正面，即芯片主动面所在的一面，覆盖防护膜；然后将晶圆切割成单个的芯片；
载板上制作对准标记，然后在载板上涂覆临时键合胶；
将芯片以主动面朝上的方式贴到载板表面的临时键合胶上，芯片与临时键合胶紧密粘接；
将介电质材料以膜辅助成型的方法填充载板上芯片间的空隙，形成介电质层，且介电质层表面高度低于芯片主动面防护膜的高度；介电质层的高度由成型塑封头上包覆膜的膜厚控制；
固化介电质层后，去掉所述防护膜，露出芯片的主动面和主动面上的焊盘；去除防护膜后，所述介电质层表面高度仍比芯片主动面上焊盘表面低；
在上步形成的载片正面涂覆第一绝缘层；在第一绝缘层表面形成开口，露出芯片焊盘；
在第一绝缘层上形成重布线层，重布线层通过第一绝缘层的开口与芯片焊盘相连；
在第一绝缘层和重布线层上涂覆第二绝缘层；在第二绝缘层表面形成开口，露出重布线层焊盘；
在重布线层焊盘表面形成凸点下金属层；
在凸点下金属层表面形成凸块，所述凸块通过凸点下金属层、重布线层与芯片主动面焊盘形成电连接；
去除载板和临时键合胶；
在芯片非主动面和介电质层下表面制作一层保护膜，形成FOWLP结构。
最后对所形成的FOWLP结构进行封装分离切割，获得单颗半导体器件。
以上工艺中，通过光刻工艺在第一绝缘层、第二绝缘层表面形成图形开口。
具体的，采用膜辅助成型方法填充介电质材料时，控制介电质层表面高度低于芯片主动面上防护膜高度15～25μm，使得去除防护膜后，所述介电质层表面高度比芯片主动面焊盘表面低10～15μm。
所述载板可以为金属、玻璃、硅、陶瓷或有机基板。
所述介电质材料为填充颗粒直径小于20μm的塑封材料。
所述芯片底部的保护膜为有机绝缘材料。所述重布线层可以为单层或多层。
本发明的优点是：
1)仅用一块载板。粘贴后，载板无须更换。伴随封装体走完FOWLP制作工艺流程，载板最后从封装体去掉。
2)采用膜辅助成型塑封技术，芯片间隙介电质填充层厚度可控，且一次性到位，无须塑封体磨抛和铜柱露头掌控等。
3)降低制作成本、减少应力导致的翘曲，改善了器件封装的功能、可靠性和生产良率。
附图说明
图1是现有技术1封装结构示意图。
图2是现有技术2封装结构示意图。
图3是现有技术3封装结构示意图。
图4是现有技术4封装结构示意图。
图5是本发明在晶圆的正面沉积防护膜。
图6是本发明对表面有防护膜的半导体晶圆进行切割。
图7A是本发明的载板平面图。
图7B是本发明在载板上涂覆临时键合胶的剖面图。
图8A是本发明将芯片贴到载板表面的临时键合胶上。
图8B是图8A的局部剖面图。
图9是本发明采用膜辅助成型方法填充介电质材料。
图10是本发明去除芯片主动面上防护膜，露出芯片主动面和焊盘。
图11是本发明在图10形成的载片正面涂覆第一绝缘层并形成开口，露出芯片焊盘。
图12是本发明在第一绝缘层上制作重布线层。
图13是本发明在重布线层及第一绝缘层上制作第二绝缘层及开口图形。
图14是本发明在第二绝缘层的开口里制作凸点下金属层。
图15是本发明在凸点下金属层上制作互联凸块。
图16是本发明去除载板和临时键合胶之后。
图17是本发明在芯片非主动面及芯片间介质填充层下表面沉积保护膜。
图18是本发明对所形成的FOWLP结构进行封装分离切割，得到单颗半导体器件。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
如图5，来自晶圆厂电测后的晶圆100有芯片(即半导体器件)110的阵列排布。芯片110具有主动面120a和非主动面120b。首先在晶圆的正面(对应芯片的主动面)沉积一层薄的防护膜102。防护膜102用来保护晶圆上芯片主动面上的焊盘121。防护膜102一般为有机材料；其沉积可用不同方式实现，如：喷涂、旋涂、浸泡等。
如图6，对图5中表面有防护膜102的半导体晶圆100进行切割，切割采取标准半导体晶圆切割方法，如机械切割、激光切割等方式。
如图7A和图7B，取一载板200进行清洗。载板200材料可为金属、硅、玻璃、陶瓷、有机基板等。载板的几何形状可为规则(如圆的、方的)或不规则的。在清洗后的载板200上制作用于芯片贴片位置的对准标记。对准标记的制作一般通过薄膜沉积技术(离子溅射/光刻/显影/蚀刻)实现，也可通过激光蚀刻、丝网印刷、图形电镀等实现。然后在载板上涂覆临时键合胶122。临时键合胶122的涂覆可使用旋涂、喷涂、滚压、印刷、非旋转涂覆、热压、真空压合、压力贴合等方式。临时键合胶122为有机材料或复合材料。
如图8A和图8B，在上步准备好的载板200上，用吸取/放置贴片设备将电测后好的芯片110，以其主动面120a朝上的方式，贴到载板200表面的临时键合胶122上，实现芯片110在载板200上的重置。芯片110可以是有源芯片也可以是无源芯片；可以是相同芯片，也可以是多个不同芯片。将贴有芯片110的载板200置于烘箱里进行固化。
如图9，采用膜辅助成型方法将介电质材料填满载板上芯片间的空隙，形成介电质层300。用成型塑封头上包覆膜的膜厚控制介电质层300的高度，使其低于“芯片组合”(防护膜102+芯片110)整体高度15～25μm(实施例中约20μm)。介电质材料一般为Filler(填充颗粒)直径相对较小(小于20μm)的塑封材料。
如图10，对介电质材料进行固化后，去除芯片110主动面上防护膜102，以露出芯片110主动面和焊盘121。防护膜102的去除以化学腐蚀，或UV照射的方式实现。根据Lift-Off原理，在膜辅助成型时滞留在防护膜102上的残胶，随着防护膜102的移去将被带走。最后，采用Descum(离子除渣)对芯片110主动面进行进一步清洗，以确保芯片主动面上焊盘121无任何有机残存物。去除防护膜102后，芯片间介电质层300表面仍比芯片主动面上焊盘121表面低10～15μm。
如图11，在图10形成的载片的正面涂覆可光刻的第一绝缘层400。第一绝缘层400将芯片110的主动面及芯片间介电质层300表面覆盖。采用半导体器件晶圆制作的标准工艺(图形化工艺)对第一绝缘层400进行图形制作，使第一绝缘层400在芯片主动面上形成开口410，且露出芯片焊盘121。第一绝缘层400的材料包括感光树脂和可以通过光刻工艺形成图形的树脂，例如聚酰亚胺、感光型环氧树脂、BCB(双苯环丁烯树脂)、PBO(苯基苯并二恶唑树脂)中的一种或多种。第一绝缘层400在芯片主动面上的高度为5～7μm。
如图12，采用标准半导体制作工艺，在第一绝缘层400上制作重布线层(RDL)510。这包含一系列的薄膜沉积、电镀、光刻、显影、蚀刻等工艺制作。RDL线路一边的终端521经绝缘层开口410与芯片110主动面上焊盘121相连，以引出芯片的电连接。重布线层510材料为金属材料，如Al、Au、Cr、Ni、Cu、Mo、Ti、Ta、Ni-Cr、W等或其合金。
如图13，在重布线层510及第一绝缘层400上制作第二绝缘层600，及第二绝缘层600上的开口图形。芯片110主动面上焊盘121经重布线层510引出后，曝露在第二绝缘层600开口621。第二绝缘层600包括感光形成图形的树脂和可以通过光刻工艺形成图形的树脂，例如聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB(双苯环丁烯树脂)、PBO(苯基苯并二恶唑树脂)中的一种或者多种。第二绝缘层600开口图形制作可采用标准半导体的前道或中道图形化工艺，如通过曝光、显影、湿法或干法刻蚀等工艺。
如图14，制作UBM(凸点下金属层)710于第二绝缘层600的开口621里，并与重布线层510端面焊盘相连。UBM 710的材料为与焊料相亲和(Wetting)的金属或合金，如Ni、Cu、Pt、Ag或其合金。UBM 710的制作可通过溅射、电镀、真空蒸发沉积等工艺并辅以光刻、显影、刻蚀等工艺实现。
如图15，在凸点下金属层710上制作互联凸块810。凸块810材料为焊料金属，如Sn、Ag、Cu、Pb、Au、Ni、Zn、Mo、Ta、Bi、In等金属或其合金。其制作可以通过电镀、印刷、植球、放球等工艺。然后再进行回流工艺。回流可以通过热传导、对流、辐射等实现。
如图16，去除载板200和临时键合胶122。载板200和临时键合胶122可以通过机械、加热、化学、激光等方式去除。
如图17，在芯片110非主动面及芯片间介质填充层300下表面沉积一层保护膜900。保护膜900的沉积可以多种方式实现，如：旋涂、喷涂、印刷、滚压、热压、或真空压合等。保护膜900材料为有机绝缘材料。
如图18，最后对所形成的FOWLP结构，采用半导体封装后道的标准工艺，进行Singulation(封装分离切割)，得到单颗半导体器件。
如图17所示，本发明所述的半导体器件的封装结构，包括一个或多个带有焊盘的芯片110，所述芯片主动面朝上，芯片之间的空隙填充介电质材料形成介电质层300，且所述介电质层300的表面高度低于芯片110主动面表面；所述芯片110的底部有保护膜900，芯片100主动面和芯片之间介电质层300顶部覆盖有第一绝缘层400，第一绝缘层400在芯片主动面焊盘上有开口；第一绝缘层400表面有重布线层510，所述重布线层510通过第一绝缘层400的开口与芯片110主动面的焊盘连接；所述第一绝缘层400和重布线层510上面覆盖第二绝缘层600，第二绝缘层600在重布线层510焊盘上有开口；重布线层510焊盘上有凸点下金属层710，在凸点下金属层710上有凸块810，所述凸块810通过凸点下金属层710、重布线层510与芯片110主动面焊盘形成电连接。其中，重布线层510可以为单层或多层。

Claims (4)

1.一种半导体器件的封装结构的制作方法，其特征是，包括以下工艺步骤：
对晶圆厂生产的晶圆的正面，即芯片主动面所在的一面，覆盖防护膜；然后将晶圆切割成单个的芯片；
载板上制作对准标记，然后在载板上涂覆临时键合胶；
将芯片以主动面朝上的方式贴到载板表面的临时键合胶上，芯片与临时键合胶紧密粘接；
将介电质材料以膜辅助成型的方法填充载板上芯片间的空隙，形成介电质层，且介电质层表面高度低于芯片主动面防护膜的高度；介电质层的高度由成型塑封头上包覆膜的膜厚控制；
采用膜辅助成型方法填充介电质材料时，控制介电质层表面高度低于芯片主动面上防护膜高度15～25 mm，使得去除防护膜后，所述介电质层表面高度比芯片主动面上焊盘表面低10～15mm；
所述介电质材料为填充颗粒直径小于20 mm的塑封材料；
固化介电质层后，去掉所述防护膜，露出芯片的主动面和主动面上的焊盘；去除防护膜后，所述介电质层表面高度仍比芯片主动面上焊盘表面低；
在上步形成的载片正面涂覆第一绝缘层；在第一绝缘层表面形成开口，露出芯片焊盘；
在第一绝缘层上形成重布线层，重布线层通过第一绝缘层的开口与芯片焊盘相连；
在第一绝缘层和重布线层上涂覆第二绝缘层；在第二绝缘层表面形成开口，露出重布线层焊盘；
在重布线层焊盘表面形成凸点下金属层；
在凸点下金属层表面形成凸块，所述凸块通过凸点下金属层、重布线层与芯片主动面焊盘形成电连接；
去除载板和临时键合胶；
在芯片非主动面和介电质层下表面制作一层保护膜。
2.如权利要求1所述半导体器件的封装结构的制作方法，其特征是，对最后形成的封装结构进行封装分离切割，获得单颗半导体器件。
3.如权利要求1所述半导体器件的封装结构的制作方法，其特征是，通过光刻工艺在第一绝缘层、第二绝缘层表面形成图形开口。
4.如权利要求1所述半导体器件的封装结构的制作方法，其特征是，所述载板为金属、玻璃、硅、陶瓷或有机基板。
CN201510553331.2A 2015-09-01 2015-09-01 半导体器件的封装结构及制作方法 Active CN105047652B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510553331.2A CN105047652B (zh) 2015-09-01 2015-09-01 半导体器件的封装结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510553331.2A CN105047652B (zh) 2015-09-01 2015-09-01 半导体器件的封装结构及制作方法

Publications (2)

Publication Number Publication Date
CN105047652A CN105047652A (zh) 2015-11-11
CN105047652B true CN105047652B (zh) 2019-01-04

Family

ID=54454069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510553331.2A Active CN105047652B (zh) 2015-09-01 2015-09-01 半导体器件的封装结构及制作方法

Country Status (1)

Country Link
CN (1) CN105047652B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711458B2 (en) * 2015-11-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method for chip package
CN105977233A (zh) * 2016-04-28 2016-09-28 合肥祖安投资合伙企业(有限合伙) 芯片封装结构及其制造方法
CN107195555B (zh) * 2017-07-03 2019-12-06 京东方科技集团股份有限公司 一种芯片封装方法
CN109244025A (zh) * 2017-07-10 2019-01-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法及半导体器件
CN110010543B (zh) * 2018-10-10 2021-04-09 浙江集迈科微电子有限公司 一种射频芯片扇出型系统级封装工艺
US11342267B2 (en) 2018-11-23 2022-05-24 Mediatek Inc. Semiconductor package structure and method for forming the same
CN111370324B (zh) * 2018-12-26 2022-05-10 中芯集成电路（宁波）有限公司 封装方法
CN111370327B (zh) * 2018-12-26 2021-12-24 中芯集成电路（宁波）有限公司 扇入型晶圆级封装方法
CN111370326B (zh) * 2018-12-26 2022-10-18 中芯集成电路（宁波）有限公司 封装方法
CN111361071B (zh) * 2018-12-26 2022-05-10 中芯集成电路（宁波）有限公司 摄像组件的封装方法
CN111524873B (zh) * 2019-02-01 2022-05-13 台达电子企业管理（上海）有限公司 嵌入式封装模块及其封装方法
US11018030B2 (en) * 2019-03-20 2021-05-25 Semiconductor Components Industries, Llc Fan-out wafer level chip-scale packages and methods of manufacture
CN110164841B (zh) * 2019-04-30 2024-01-02 厦门云天半导体科技有限公司 一种含空腔的多芯片扇出封装结构及其制作方法
CN110349933A (zh) * 2019-07-23 2019-10-18 上海先方半导体有限公司 一种晶圆键合堆叠芯片的封装结构及制备方法
CN110828321A (zh) * 2019-09-30 2020-02-21 广东芯华微电子技术有限公司 一种大板扇出型系统集成封装结构及其方法
CN110890285A (zh) * 2019-12-11 2020-03-17 江阴长电先进封装有限公司 一种芯片包覆封装结构及其封装方法
CN112103263A (zh) * 2020-08-26 2020-12-18 中国电子科技集团公司第十三研究所 集成电路接地孔和信号连接压点的引出制备方法及结构
CN114188313A (zh) * 2020-09-15 2022-03-15 江苏中科智芯集成科技有限公司 一种晶圆级封装结构及其封装方法
CN115332215B (zh) * 2022-10-14 2023-03-24 北京华封集芯电子有限公司 一种用于芯片封装的中介层及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120205811A1 (en) * 2011-02-14 2012-08-16 Byung Tai Do Integrated circuit packaging system with terminal locks and method of manufacture thereof
CN102914832A (zh) * 2011-08-05 2013-02-06 快捷半导体(苏州)有限公司 晶片级成型的光耦合器
CN104241210A (zh) * 2014-09-29 2014-12-24 华进半导体封装先导技术研发中心有限公司 一种低成本超薄扇出型封装结构及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120205811A1 (en) * 2011-02-14 2012-08-16 Byung Tai Do Integrated circuit packaging system with terminal locks and method of manufacture thereof
CN102914832A (zh) * 2011-08-05 2013-02-06 快捷半导体(苏州)有限公司 晶片级成型的光耦合器
CN104241210A (zh) * 2014-09-29 2014-12-24 华进半导体封装先导技术研发中心有限公司 一种低成本超薄扇出型封装结构及其制作方法

Also Published As

Publication number Publication date
CN105047652A (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
CN105047652B (zh) 半导体器件的封装结构及制作方法
CN105244341A (zh) 半导体器件的fowlp封装结构及制作方法
CN105206592B (zh) 扇出型封装的结构和制作方法
CN105244307B (zh) 扇出型封装结构的制作方法
CN206657808U (zh) 电子装置
CN103515252B (zh) 形成嵌入式sop扇出型封装的半导体器件和方法
CN104253105B (zh) 半导体器件和形成低廓形3d扇出封装的方法
CN106449590B (zh) 一种半导体存储模块及其制作方法
CN103295925B (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
CN100470742C (zh) 芯片尺寸封装的结构与其形成方法
TWI796522B (zh) 半導體器件封裝方法及半導體器件
CN108630676A (zh) 半导体封装件及其形成方法
US8552540B2 (en) Wafer level package with thermal pad for higher power dissipation
WO2017124670A1 (zh) 一种扇出型芯片的封装方法及封装结构
CN108987380A (zh) 半导体封装件中的导电通孔及其形成方法
CN106653628B (zh) 一种半导体存储器及其制作方法
TW200836311A (en) Semiconductor device package with multi-chips and method of the same
CN101252092B (zh) 多芯片封装结构及其制作方法
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
CN106560917A (zh) 半导体封装结构
US20130224910A1 (en) Method for chip package
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
TW202036812A (zh) 半導體裝置封裝方法及半導體裝置
CN110379721A (zh) 扇出型封装方法及封装结构
CN104637895B (zh) 封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20151111

Assignee: Jiangsu Xinde Semiconductor Technology Co.,Ltd.

Assignor: National Center for Advanced Packaging Co.,Ltd.

Contract record no.: X2022980027357

Denomination of invention: Packaging structure and fabrication method of semiconductor devices

Granted publication date: 20190104

License type: Common License

Record date: 20221213

EE01 Entry into force of recordation of patent licensing contract