CN111370327B - 扇入型晶圆级封装方法 - Google Patents
扇入型晶圆级封装方法 Download PDFInfo
- Publication number
- CN111370327B CN111370327B CN201811604428.1A CN201811604428A CN111370327B CN 111370327 B CN111370327 B CN 111370327B CN 201811604428 A CN201811604428 A CN 201811604428A CN 111370327 B CN111370327 B CN 111370327B
- Authority
- CN
- China
- Prior art keywords
- wafer
- plastic
- chip
- layer
- fan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 124
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 107
- 239000004033 plastic Substances 0.000 claims abstract description 271
- 229920003023 plastic Polymers 0.000 claims abstract description 271
- 238000005507 spraying Methods 0.000 claims abstract description 86
- 239000005022 packaging material Substances 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims description 72
- 239000007921 spray Substances 0.000 claims description 66
- 239000000463 material Substances 0.000 claims description 52
- 238000000465 moulding Methods 0.000 claims description 48
- 150000001875 compounds Chemical class 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 20
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 238000007789 sealing Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000008393 encapsulating agent Substances 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 12
- 230000009286 beneficial effect Effects 0.000 abstract description 5
- 238000001746 injection moulding Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000004132 cross linking Methods 0.000 description 8
- 238000012858 packaging process Methods 0.000 description 6
- 239000002904 solvent Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000002411 adverse Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 229910005540 GaP Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000007822 coupling agent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical group [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4885—Wire-like parts or pins
- H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明提供一种扇入型晶圆级封装方法，包括：提供晶圆，所述晶圆表面形成有多个分立的芯片，所述芯片内形成有电连接结构，且所述芯片顶面暴露出所述电连接结构表面，相邻芯片与所述晶圆表面之间围成塑封区；进行选择性喷涂处理，向所述塑封区喷洒塑封料，且对位于所述塑封区的塑封料进行固化处理，形成覆盖所述芯片侧壁的塑封层；在所述芯片顶面形成与所述电连接结构电连接的再布线结构。本发明利用选择性喷涂处理形成塑封层，有利于提高封装效果，改善封装结构的性能。
Description
技术领域
本发明涉及半导体封装技术领域，特别涉及一种扇入型晶圆级封装方法。
背景技术
随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(System in Package，SiP)等。
晶圆级封装可以分为扇入型晶圆级封装(fan-in Wafer Lever Package，FiWLP)和扇出型晶圆级封装(Fan-out Wafer Level Package，FoWLP)。传统的晶圆级封装多采用Fan-in型态，由于扇入型晶圆级封装具有最小封装尺寸和低成本相结合的优势，被广泛应用于低引脚(Pin)数的IC系统中。
然而，现有技术中采用扇入型晶圆级封装形成的封装结构性能有待提高。
发明内容
本发明解决的问题是提供一种扇入型晶圆级封装方法，提高封装形成的封装结构的性能。
为解决上述问题，本发明提供一种扇入型晶圆级封装方法，包括：提供晶圆，所述晶圆表面形成有多个分立的芯片，相邻芯片与所述晶圆正面之间围成塑封区；进行选择性喷涂处理，向所述塑封区喷洒塑封料，且对位于所述塑封区的塑封料进行固化处理，形成覆盖所述芯片侧壁的塑封层；在所述芯片顶面形成再布线结构。
与现有技术相比，本发明提供的技术方案具有以下优点：
本发明提供的扇入型晶圆级封装方法的技术方案中，在晶圆上形成多个分立的芯片后，相邻芯片与所述晶圆表面之间围成塑封区；在芯片顶面形成与所述电连接结构电连接的再布线结构；进行选择性喷涂处理，向所述塑封区喷洒塑封料，且对位于所述塑封区的塑封料进行固化处理，形成覆盖所述芯片侧壁的塑封层；然后，切割所述晶圆以及塑封层，形成若干单颗的封装结构。本发明利用选择性喷涂处理的方式，在相邻芯片之间形成塑封层，避免了现有形成塑封层工艺中芯片受到注塑压力的问题，从而防止芯片出现变形或者破裂；并且，采用选择性喷涂处理的方式能够形成仅覆盖芯片侧壁的塑封层，因此所述塑封层内部应力小，相应的所述塑封层与所述芯片之间的界面性能好，二者之间的粘附性强，保证所述塑封层对芯片具有良好的密封效果；此外，采用选择性喷涂处理形成塑封层，避免了在芯片顶面形成塑封层的问题，从而减少了去除位于芯片顶面的塑封层的工艺步骤，不仅降低了工艺成本减少了材料浪费，且还避免了去除位于芯片顶面的塑封层对电连接结构带来的损伤问题。因此，本发明提供的扇入型晶圆级封装方法，能够提高形成的封装结构的性能。
可选的，采用喷头在晶圆上方移动，当喷头移动经过所述塑封区上方时，向塑封区喷洒塑封料，且所述喷头移动经过同一塑封区上方至少两次，以形成所述塑封层，并且喷头前一次移动经过塑封区上方时的移动路径与后一次移动经过同一塑封区上方时的移动路径不同。不同移动路径的喷头喷洒的塑封料的厚度均匀性以及厚度分布情况有差异，由于同一塑封区上方的塑封料为经由不同移动路径的喷头喷洒的，两次不同喷洒塑封料形成膜层的厚度分布情况相互弥补或者相互抵消，有利于进一步提高最终形成的塑封层的厚度均匀性。
可选的，所述喷头与晶圆之间的垂直距离为5mm～30mm，在所述垂直距离范围内，单位时间内喷头喷洒塑封料的喷洒区域面积适中，相应的单位时间内在塑封区上喷洒塑封料形成的膜层厚度适中，使得单位时间内形成的膜层具有良好的厚度均匀性，从而进一步的提高最终形成的塑封层的厚度均匀性。
可选的，在进行选择性喷涂处理过程中，对位于塑封区的塑封料进行加热处理，且所述加热处理的工艺温度低于所述固化处理的工艺温度。所述加热处理有利于提高塑封区上的塑封料的流动性，进而提高最终形成的塑封层的厚度均匀性；并且，所述加热处理还能够使塑封料中的溶剂挥发，减小所述溶剂对后续固化处理过程中的交联反应造成的不良影响，保证后续固化处理过程中的交联反应完全，以提高形成的塑封层的硬度和强度，改善塑封层的密封效果；同时，由于加热处理工艺温度低于固化处理工艺温度，避免位于塑封区上的塑封料过早硬化，从而防止出现塑封层分层的问题。
附图说明
图1至图3为一种扇入型晶圆级封装过程的剖面结构示意图；
图4至图8为本发明实施例提供的扇入型晶圆级封装方法各步骤对应的结构示意图。
具体实施方式
由背景技术可知，采用现有的扇入型晶圆级封装制造的封装结构的性能有待提高。
现结合一种扇入型晶圆级封装方法进行分析。图1至图3为一种扇入型晶圆级封装过程的剖面结构示意图，扇入型晶圆级封装包括以下步骤：
参考图1，提供晶圆10，所述晶圆10上形成有若干个分立的芯片20，所述芯片20顶面暴露出焊盘30表面。
参考图2，在所述晶圆10表面形成覆盖所述芯片20侧壁的塑封层(molding layer)40，所述塑封层40还覆盖所述芯片20顶面。
参考图3，去除位于所述芯片20顶面的塑封层40，暴露出所述焊盘30表面；在所述芯片20顶面形成与所述焊盘30电连接的再布线结构(未标示)，所述再布线结构包括位于所述芯片20顶面的再布线层(RDL，Redistribution-Layer)41以及位于所述再布线层41表面的焊球42，所述再布线层41与所述焊盘30相接触。
后续的工艺步骤包括：切割所述晶圆10以及所述塑封层40，形成若干单颗的封装结构。
采用上述封装方法形成的封装结构性能有待提高。经分析发现，所述塑封层40的形成工艺是造成封装性能差的主要问题之一。
通常采用注塑工艺(molding)形成所述塑封层40，具体地，包括以下步骤：先将形成有芯片20的晶圆10在下模模腔内，并在下模模腔内放入塑封料；接着合上上模，并对模具整体加热，位于下模模腔内的塑封料受热熔化，在注射器的推动下熔化的塑封料将芯片20包裹；塑封料冷却后固化成型，并与芯片20结合在一起以形成所述塑封层40，对芯片20形成保护。
然而，在注射器的推动下将熔化的塑封料包裹芯片20的过程中，芯片20会受到较大的注塑压力，所述注塑压力使芯片20易发生变形甚至断裂，从而造成封装结构性能失效，封装失败。并且，所述晶圆10表面通常形成有线路层或者绝缘层，使得所述晶圆10表面具有凹凸不平的结构；将所述形成有芯片20的晶圆10放入模塑模腔时，晶圆10表面与所述注塑模腔平整的表面之间的贴合度差，这将进一步的导致晶圆10在注塑压力的作用下更容易发生变形甚至断裂，进而导致位于所述晶圆10上的芯片20发生变形，影响所述芯片20的电学性能。
此外，采用注塑工艺形成的塑封层40通常以全覆盖的方式包裹芯片20，即塑封层40覆盖所述晶圆10表面、芯片20侧壁以及芯片20顶面；然而，当采用先形成塑封层40后形成电连接结构的工艺步骤时，为了形成所述电连接结构需先去除位于所述芯片20顶面的塑封层40，以暴露出所述焊盘30，为形成电连接结构提供工艺基础。去除位于所述芯片20顶面的塑封层40的工艺步骤步骤，不仅会造成材料的浪费以及工艺成本的增加，且所述工艺步骤容易对所述芯片20正面的焊盘30或者其他结构造成损伤，对所述芯片20的电学性能造成不良影响。
为解决上述问题，本发明提供一种扇入型晶圆级封装方法，利用选择性喷涂处理的方式，在晶圆表面由下而上的形成覆盖芯片侧壁的塑封层，不仅能够减小芯片在形成塑封层工艺过程中受到的损伤，且提高了塑封层与所述芯片之间的界面性能，减小了所述电连接结构受到的损伤，从而提高封装效果，改善结构封装的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图8为本发明实施例提供的扇入型晶圆级封装方法各步骤对应的结构示意图。
参考图4及图5，图4为俯视结构示意图，图5为图4中沿AA1切割的剖面结构示意图，提供晶圆100，所述晶圆100表面形成有多个分立的芯片(die)101，所述芯片101内形成有电连接结构102，且所述芯片101顶面暴露出所述电连接结构102表面，相邻芯片101与所述晶圆100表面之间围成塑封区I。所述晶圆100为形成所述芯片101提供工艺基础。
本实施例中，所述晶圆100为硅晶圆。在其他实施例中，所述晶圆还可以为锗晶圆、锗化硅晶圆、碳化硅晶圆、氮化镓晶圆、III-V族化合物晶圆、绝缘体上的硅晶圆或者蓝宝石基底等，其中，III-V族化合物晶圆可以为砷化镓晶圆、砷化铟晶圆、磷化铟晶圆、磷化镓晶圆、砷化镓铟晶圆或者磷化铟镓晶圆等。
本实施例中，所述晶圆100用于形成芯片101的表面形状为圆形。在其他实施例中，所述晶圆用于形成芯片的表面形状还可以为方形、六边形、多边形或者不规则形状。
所述芯片101作为扇入型晶圆级封装中的待封装集成的芯片。所述芯片101可以为有源元件、无源元件、微机电系统、光学元件等元件中的一种或多种。具体地，按照功能类型区分，所述芯片101可以为存储芯片、通讯芯片、处理芯片、闪存芯片、逻辑芯片或者特定功能芯片，例如，所述处理芯片可以为图像传感器芯片、温度传感器芯片或者压力传感器芯片等，所述特定功能芯片为为了某些特定功能而开发的芯片，如Wifi芯片、蓝牙芯片或者电源管理芯片等。
本实施例中，所述多个分立的芯片101的功能类型相同。在其他实施例中，所述多个分立的芯片的功能类型也可以不相同。
所述芯片101内具有电连接结构102，且所述芯片101顶面暴露出所述电连接结构102表面。所述电连接结构102用于与后续形成的再布线结构进行电连接，从而实现芯片101与外部电路或者其他器件的电连接。
所述电连接结构102包括金属互连结构以及与所述金属互连结构电连接的焊盘，其中，所述芯片101顶面暴露出所述焊盘表面。本实施例中，所述焊盘顶部与所述芯片101顶面齐平。其他实施例中，所述焊盘还可以凸出于所述芯片正面。
需要说明的是，本实施例中，为了便于图示和说明，图4中仅示出了一个焊盘，在其他实施例中，所述芯片顶面可以形成有任意多个焊盘。
本实施例中，所述芯片101为采用集成电路制作技术制成的，所述芯片101中可以包括NMOS器件、PMOS器件或者CMOS器件等。
为了提高封装效率以及降低封装难度，所述多个分立的芯片101在所述晶圆100上规则排布，相应的，所述塑封区I也在所述晶圆100表面呈规则排布。
本实施例中，所述多个分立的芯片101在所述晶圆100上呈沿X方向和Y方向的阵列式分布，其中，X方向即为阵列的行方向，Y方向即为阵列的列方向，相应的，所述阵列式分布的芯片101与所述晶圆100表面之间围成若干行塑封区I和若干列塑封区I。
结合参考图4及参考图6，进行选择性喷涂处理，向所述塑封区I喷洒塑封料，且对位于所述塑封区I的塑封料进行固化处理，形成覆盖所述芯片101侧壁的塑封层103。
具体地，在所述选择性喷涂处理过程中，不会向所述芯片101所在区域上方喷洒塑封料，仅向相邻芯片101之间的塑封区I喷洒塑封料。
本实施例中，所述塑封层103顶部与所述芯片101顶面齐平。在其他实施例中，所述塑封层顶部还可以低于所述芯片顶面。
所述塑封料为具有流动性的塑封胶。本实施例中，所述塑封料为环氧树脂塑封料(EMC，Epoxy Molding Compound)，包括基体树脂、固化剂、偶联剂、填料等，其中，基体树脂为环氧树脂，固化剂为酚醛树脂，偶联剂可以为硅微粉或者二氧化硅粉。需要说明的是，在其他实施例中，所述塑封料还可以采用其他合适的塑封料。
本实施例中，所述选择性喷涂处理的方法包括：提供可移动的喷头；采用所述喷头在所述晶圆100上方移动，当所述喷头移动经过所述塑封区I上方时，所述喷头向所述塑封区I喷洒塑封料。
具体地，提供喷涂装置，所述喷涂装置具有可移动的喷头；将所述晶圆100置于晶圆承载台(wafer chuck)上，利用所述喷涂装置完成所述选择性喷涂处理。
为了提高形成的塑封层103的厚度均匀性，在所述选择性喷涂处理过程中，所述喷头移动经过同一塑封区I上方至少两次，以形成所述塑封层103。由于对于同一塑封区I而言，塑封层103为至少经过两次喷洒塑封料形成的，在进行后一次喷洒塑封料之前，前一次喷洒的塑封料在所述塑封区I上具有一定的时间和空间进行流动，因此在进行后一次喷洒塑封料时，前一次喷洒的塑封料的厚度均匀性得到了改善，从而提高最终形成的塑封层103的厚度均匀性。
本实施例中，所述选择性喷涂处理过程中，所述喷头前一次移动经过所述塑封区I上方时的移动路径为第一方向，所述喷头后一次移动经过所述塑封区I上方时的路径为第二方向，且所述第二方向与第一方向不同。这样设置的好处在于：
来自不同移动路径的喷头向同一塑封区I喷洒的塑封料的厚度分布情形具有差异性，因此，采用具有不同移动路径的喷头向同一塑封区I喷洒塑封料时，所述具有差异性的厚度分布相互弥补，从而提高进一步的提高形成的塑封层103的厚度均匀性。
本实施例中，所述芯片101在所述晶圆100上呈沿X方向和Y方向的阵列式分布，所述阵列式分布的芯片101与所述晶圆100围成若干行塑封区I和若干列塑封区，其中，沿X方向的塑封区I构成若干行塑封区I，沿列方向的塑封区I构成若干列塑封区I。相应的，所述喷头在所述晶圆100上方移动的移动路径包括：+X方向、-X方向、+Y方向或者-Y方向中的一种或多种。
所述选择性喷涂处理的步骤包括：至少一次X方向喷涂步骤，所述X方向喷涂步骤包括：所述喷头沿+X方向或者-X方向移动，经过沿X方向的塑封区I上方，直至所述喷头移动经过所有行塑封区I上方；至少一次Y方向喷涂步骤，所述Y方向喷涂步骤包括：所述喷头沿+Y方向或者-Y方向移动，经过沿Y方向的塑封区I上方，直至所述喷头移动经过所有列塑封区I上方。
需要说明的是，为了提高形成的塑封层103的厚度均匀性，且提高所述塑封层103致密度等性能，可以多次交替进行所述X方向喷涂步骤以及所述Y方向喷涂步骤，直至形成厚度符合要求的塑封层103。
在从X方向喷涂步骤变更为Y方向喷涂步骤时，既可以采用移动所述喷头的方式实现，还可以利用晶圆承载台将晶圆100转动90°的方式来实现。
在其他实施例中，所述选择性喷涂处理的步骤还可以包括：至少两次X方向喷涂步骤，每一次X方向喷涂步骤包括：所述喷头沿+X方向移动，经过一行塑封区上方；接着，所述喷头沿-X方向移动，经过下一行塑封区上方；所述喷头交替沿+X方向和-X方向移动，直至所述喷头移动经过所有行塑封区。需要说明的是，为了提高形成的塑封层的厚度均匀性，所述喷头移动经过同一行塑封区上方至少两次，以形成所述塑封层，并且，所述喷头前一次移动经过同一行塑封区的移动路径与后一次移动经过同一行塑封区的移动路径不同。
还需要说明的是，采用上述的喷头交替沿+X方向和-X方向移动以完成选择性喷涂处理的方案中，对于载台上未设置有芯片的整行塑封区而言，所述喷头可以对整行塑封区进行喷洒塑封料，若所述整行塑封区在后续的切割处理过程中会被切割去除时，也可以对所述整行塑封区不喷洒塑封料。
相应的，在其他实施例中，所述喷头还可以交替沿+Y方向和-Y方向移动，直至所述喷头移动经过所有列塑封区，以形成所述塑封层。
在其他实施例中，所述喷头的移动路径还可以包括：与X方向呈45°的倾斜方向或者与Y方向呈45°的倾斜方向。
在进行所述选择性喷涂处理之前，还需要获取所述晶圆100上的塑封区I的位置信息；基于获取的所述位置信息，进行所述选择性喷涂处理。
本实施例中，获取所述塑封区I的位置信息的方法为：基于预设位置信息在晶圆100上制作芯片101，将所述预设位置信息作为所述塑封区I的位置信息。需要说的是，在其他实施例中，为了提高所述位置信息的准确度，避免工艺偏差带来的影响，获取所述塑封区的位置信息的方法还可以为，在形成所述多个分立的芯片之后，对所述晶圆表面进行光照射，采集经晶圆表面反射的光信息，获取所述塑封区的位置信息。由于塑封区的材料与所述芯片的材料不同，因此经不同材料反射的光信息不同，采集所述不同的光信息即可获取所述塑封区的位置信息，例如，可以采用由摄像机接收反射的光信息，根据摄像机基于所述光信息生成的图像获取所述塑封区的位置信息。。
基于获取的所述位置信息，进行所述选择性喷涂处理的方法包括：所述喷头在所述晶圆100上方移动的同时，即时获取所述喷头在所述晶圆100上的实时位置；基于所述实时位置和获取的位置信息，控制所述喷头在所述晶圆100上移动的过程中向所述塑封区I喷洒塑封料。
所述塑封区I具有相对的第一边界和第二边界，所述第一边界指向第二边界的方向与喷头移动方向一致，当所述喷头移动经过所述第一边界且距离第一边界第一距离时，所述喷头开始喷洒塑封料；当所述喷头移动至距离第二边界第二距离且未超过第二边界时，所述喷头结束喷洒塑封料。
所述第一距离不宜过大。若所述第一距离过大，则所述喷头单次经过同一塑封区I上方的有效喷涂面积过小，使得选择性喷涂处理的效率低。为此，本实施例中，所述第一距离范围为0～30mm，例如为5mm、10mm、15mm、25mm。
所述第二距离不宜过小，也不宜过大。若所述第二距离过小，则所述喷头易将塑封料喷洒至芯片102顶部；若所述第二距离过大，则所述喷头单次经过同一塑封区I上方的有效喷涂面积过小，使得选择性喷涂处理的效率低。为此，本实施例中，所述第二距离范围为5～30mm，例如为10mm、18mm、23mm、28mm。
在进行所述选择性喷涂处理过程中，所述喷头与所述晶圆100之间的垂直距离不宜过小，也不宜过大。所述喷头与所述晶圆100之间的垂直距离越近，则单位时间内喷头喷洒的区域面积越小，相应的单位时间内在塑封区I上喷洒塑封料形成的膜层的厚度越厚，相应的形成的膜层厚度均匀性也越小，不利于提高塑封层103的厚度均匀性；所述喷头与所述晶圆100之间的垂直距离越远，喷头喷洒塑封料的位置精确度越难以控制，且容易造成塑封料的损失。
为此，本实施例中，所述喷头与所述晶圆100之间的垂直距离为5mm～30mm，例如为10mm、15mm、20mm、28mm。
在所述选择性喷涂处理过程中，所述喷头移动的速率不宜过小，也不宜过快。若所述喷头移动的速率过小，则所述选择性喷涂处理的喷涂效率低，影响封装进程；若所述喷头移动的速率过大，则在喷头喷洒的塑封料流量一定的情况下，所述喷头单次移动经过所述塑封区I过程中喷洒的塑封料量较大，则在所述塑封区I单次形成的膜层厚度较厚，所述膜层的厚度均匀性相对较差，不利于提高最终形成的塑封层103的厚度均匀性。为此，本实施例中，在所述选择性喷涂处理过程中，所述喷头移动的速率为0.01m/s～0.1m/s，例如为0.03m/s、0.05m/s、0.07m/s、0.9m/s。
在所述选择性喷涂处理过程中，所述喷头喷洒塑封料的流量不宜过小，也不宜过大。若所述喷头喷洒塑封料的流量过小，相应的所述选择性喷涂处理的喷涂效率低，影响封装进程；若所述喷头喷洒塑封料的流量过大，所述喷头单次移动经过所述塑封区I过程中喷洒的塑封料量较大，则在所述塑封区I单次形成的膜层厚度较厚，所述膜层的厚度均匀性相对较差，不利于提高最终形成的塑封层103的厚度均匀性。为此，本实施例中，在所述选择性喷涂处理过程中，所述喷头喷洒塑封料的流量为1mL/s～10mL/s，例如为2mL/s、4mL/s、6mL/s、9mL/s。
需要说明的是，本实施例中，以提供可移动的喷头来实现选择性喷涂处理作为示例，在其他实施例中，所述选择性喷涂处理采用的方法还可以包括：提供喷头和可移动载台；将所述晶圆置于所述可移动载台上，使所述晶圆在喷头下方移动，当所述塑封区移动至所述喷头下方时，所述喷头向所述塑封区喷洒塑封料。
在所述选择性喷涂处理结束后，对位于所述塑封区I的塑封料进行固化处理。所述固化处理用于使位于所述塑封区I的塑封料固化成型，且在固化处过程中，所述塑封料内部发生交联反应，以形成具有抗弯性能、抗湿性能以及耐热性能的塑封层103。
具体地，所述固化处理采用的方法包括：在真空、N2或者惰性气体环境下，对所述塑封区I的塑封料进行烘烤。
本实施例中，所述固化处理采用的工艺温度不宜过低，也不宜过高。若所述固化处理采用的工艺温度过低，则在固化处理过程中塑封料内交联反应不完全，影响所述塑封层103起到的塑封效果；若所述固化处理采用的工艺温度过高，则可能会对芯片101的性能造成不良影响，并且所述固化处理采用的工艺温度过高，塑封层103内部应力相应较大，易造成所述塑封层103与芯片101之间的粘附性下降，影响塑封层103对芯片101的塑封效果。
为此，本实施例中，所述固化处理采用的工艺温度为120℃～160℃，例如为130℃、140℃、150℃。在所述工艺温度范围内进行固化处理，使得位于塑封区I内的塑封料内部交联反应逐渐完全，分子中反应基团和反应活点数目逐渐减少，从而形成具有稳定的三维网状结构的塑封层103，使得所述塑封层103具有高强度以及高硬度，从而保证所述塑封层103具有高的抗弯性能、抗湿性能以及耐热性能；并且所述塑封层103内部应力适中，因此所述塑封层103与所述芯片101之间的粘附性强，且所述塑封层103与所述晶圆100之间的粘附性强。
本实施例中，在进行所述固化处理之前，还包括：在进行所述所述选择性喷涂处理过程中，对位于所述塑封区I的塑封料进行加热处理，且所述加热处理的工艺温度低于所述固化处理的工艺温度。
在所述加热处理过程中，位于所述塑封区I的塑封料的流动性得到改善，有利于提高形成的塑封层103的厚度均匀性；并且，所述塑封料中存在妨碍交联反应的溶剂分子，所述加热处理有利于使所述溶剂从塑封料中挥发出去，进而提高后续固化处理过程中交联反应程度，改善形成的塑封层103的强度和硬度。
所述加热处理的工艺温度不宜过低，也不宜过高。若所述加热处理的工艺温度过低，则位于所述塑封区I上的塑封料流动性相对较差，且塑封料中会影响交联反应的溶剂挥发程度低；若所述加热处理的工艺温度过高，则易造成所述塑封区I上的塑封料过早硬化而出现塑封层103分层的问题。
为此，本实施例中，所述加热处理的工艺温度为20℃～120℃，例如为40℃、60℃、80℃、100℃。所述加热处理采用的工艺温度适中，既保证所述塑封区I上的塑封料具有合适的流动性，且尽可能多的使塑封料中的溶剂挥发出去，同时，还能避免由于加热处理的工艺温度过高带来的塑封层103分层的问题。所述加热处理的方法可以为：通过对晶圆承载台进行加热，以完成对位于所述塑封区I的塑封料的加热处理。
采用选择性喷涂处理的方式形成所述塑封层103，避免了现有技术中形成塑封层过程中会对芯片施加注塑压力的问题，从而避免了注塑压力对芯片造成的不良影响，防止芯片101发生变形或破裂，保证所述芯片101的功能完好。
并且，采用选择性喷涂处理的方式形成所述塑封层103，形成的所述塑封层103可以仅覆盖所述芯片101的侧壁，而在所述芯片101正面不覆盖塑封料。相较于塑封层覆盖芯片顶部和侧壁的方案而言，本实施例中，形成的塑封层103由于仅覆盖芯片101的侧壁，使得所述塑封层103内部应力小，可以有效的避免由于塑封层内部应力过大而对芯片施加拉伸应力或者压缩应力，避免所述芯片101在拉伸应力或者压缩应力的作用下发生变形，且由于所述塑封层103内部应力小，使得所述塑封层103与所述芯片101之间的界面性能好，因此所述塑封层103对芯片101的密封绝缘效果好。
此外，采用选择性喷涂处理的方式形成所述塑封层103，工艺灵活度高。根据封装工艺的需求不同，通过合理控制所述选择性喷涂处理喷洒的塑封料的量，控制形成的所述塑封层103的厚度，从而可以形成顶部与所述芯片100正面齐平的塑封层103，还可以形成顶部低于所述芯片101顶面的塑封层103，保证所述芯片101内的电连接结构102表面被暴露出来，以便于后续形成与电连接结构102相接触的再布线结构，且后续形成的封装结构的整体厚度小。
并且，由于在所述选择性喷涂处理过程中不会向芯片101顶面喷洒塑封料，所述电连接结构102不会受到形成塑封料的工艺以及去除塑封料的工艺带来的损伤或污染，因而所述电连接结构102始终能够保持良好的电学性能。
现有利用模具进行注塑工艺形成的塑封层覆盖芯片顶面和侧壁，所述塑封层内部产生的应力大，所述应力会对于所述塑封层相接触的芯片施加拉伸应力或者压缩应力，容易造成芯片变形且塑封层与芯片之间的界面性能变差。并且，现有形成的塑封层还覆盖芯片顶面，即所述塑封层覆盖所述电连接结构，后续还需要去除高于芯片顶面的塑封层以露出所述电连接结构，这样不仅会造成材料的浪费生产成本的增加，且形成塑封层的工艺以及去除塑封层的工艺还易对电连接结构造成污染或者损伤。
参考图7，在所述芯片101顶面形成与所述电连接结构102电连接的再布线结构(未标示)。
所述再布线结构用于实现所述芯片101与外部电路或者其他器件之间的电连接；并且，所述再布线结构可以对芯片101中的输入/输出端口位置进行重新布局。
形成所述再布线结构的工艺步骤包括：在所述芯片101顶面形成与所述焊盘102相接触的再布线层105；在所述再布线层105表面形成焊球106。
本实施例中，所述再布线层105的材料为铜，所述焊球106的材料为焊锡。在其他实施例中，所述再布线层的材料还可以为铝或者钨，所述焊球的材料还可以为含铅焊锡。
为了对所述再布线层105提供保护作用，减小外界环境对所述再布线层105造成的腐蚀，在形成所述焊球106之前，还可以在所述再布线层105表面形成绝缘层107，所述绝缘层107暴露出部分再布线层105表面，在所述暴露出的再布线层105表面形成所述焊球106。
在形成所述再布线层105之前，还可以在所述芯片101顶面形成缓冲层(未图示)，所述缓冲层暴露出所述电连接结构103表面。所述缓冲层可以作为芯片101与所述再布线层105之间的过渡层，起到应力过渡缓冲的作用，减小再布线层105与所述芯片101之间的应力。所述缓冲的材料为光敏性聚酰亚胺(PI，Photo-sensitive Polyimide)、聚苯并恶唑(PBO，Polybenzoxazole)或者苯丙环丁烯(BCB，Benzocyclobutene)。
为了提高所述再布线层105与所述焊球106之间的粘附性，且阻挡所述焊球106中的金属离子扩散至所述再布线层105中，在所述再布线层105与所述焊球106之间还可以形成球下金属层(UBM，Under Bump Metallization)。
本实施例中，在形成所述塑封层103之后，形成所述再布线层105。由于利用了选择性喷涂处理的方式形成所述塑封层103，在形成所述塑封层103的工艺过程中，所述电连接结构102表面不会喷洒塑封料，从而避免了所述塑封料对电连接结构102造成污染，且还避免了现有中去除位于芯片正面的塑封层的工艺对电连接结构造成的损伤问题。
需要说明的是，在其他实施例中，还可以在形成所述塑封层之前，先形成所述再布线结构，包括：在形成所述塑封层之前，形成所述再布线层和焊球；或者，在形成所述塑封层之前形成再布线层，在形成所述塑封层之后，形成所述焊球。
参考图8，切割所述晶圆100以及塑封层103，形成若干单颗的封装结构。
本实施例中，采用激光切割工艺，切割所述晶圆100以及塑封层103。
所述封装结构包括：切割后的晶圆100；位于所述切割后的晶圆100表面的芯片101，所述芯片101内具有电连接结构102，且所述芯片101顶面暴露出所述电连接结构102表面；位于所述切割后的晶圆100表面且覆盖所述芯片101侧壁的塑封层103；位于所述芯片101顶面的再布线结构，所述再布线结构与所述电连接结构102电连接。
本实施例提供的扇入型晶圆级封装方法，采用选择性喷涂处理替代现有的模具注塑以形成塑封层，避免了现有的模具注塑过程中芯片受到注塑压力的问题，从而避免了注塑压力对芯片造成的损伤。并且，本实施例中所述塑封层103为由下至上形成的，形成的所述塑封层103不会覆盖所述芯片101顶面，因此本实施例中所述塑封层103内部应力小，所述塑封层103相应施加至所述芯片101上的应力小，从而避免出现有芯片101受到过大应力而出现变形问题，且所述塑封层103与所述芯片101之间的界面性能好，保证所述塑封层103对所述芯片101具有良好的密封效果。
同时，本实施例形成所述注塑层103的工艺灵活度高，根据喷洒的塑封料的含量可以合理的控制形成的塑封层103的厚度，使得形成的封装结构的整体厚度较薄，同时还避免了去除芯片顶面的塑封层的工艺步骤，既降低了生产成本且能够避免对芯片101的电连接结构102造成污染或损伤。因此，本实施例提供的封装方法的封装效果好，形成的封装结构的性能优良。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种扇入型晶圆级封装方法，其特征在于，包括：
提供晶圆，所述晶圆表面形成有多个分立的芯片，所述芯片内形成有电连接结构，且所述芯片顶面暴露出所述电连接结构表面，相邻芯片与所述晶圆表面之间围成塑封区；
进行选择性喷涂处理，向所述塑封区喷洒塑封料，且对位于所述塑封区的塑封料进行固化处理，形成覆盖所述晶圆和所述芯片侧壁的塑封层；所述塑封层暴露出芯片顶面和电连接结构；所述选择性喷涂处理的方法包括：提供喷头；所述喷头移动经过同一塑封区上方至少两次，以形成所述塑封层；
在所述芯片顶面形成与所述电连接结构电连接的再布线结构。
2.如权利要求1所述扇入型晶圆级封装方法，其特征在于，进行所述选择性喷涂处理的方法包括：提供可移动的喷头；采用所述喷头在所述晶圆上方移动，当所述喷头移动经过所述塑封区上方时，所述喷头向所述塑封区喷洒塑封料。
3.如权利要求2所述扇入型晶圆级封装方法，其特征在于，所述喷头前一次移动经过所述塑封区上方时的移动路径为第一方向，所述喷头后一次移动经过同一塑封区上方时的移动路径为第二方向，所述第二方向与第一方向不同。
4.如权利要求2或3所述扇入型晶圆级封装方法，其特征在于，所述芯片在所述晶圆表面呈沿X方向和Y方向的阵列式分布，所述阵列式分布的芯片与晶圆表面之间围成若干行塑封区和若干列塑封区；所述喷头的移动路径包括：+X方向、-X方向、+Y方向或者-Y方向中的一种或多种。
5.如权利要求4所扇入型晶圆级封装方法，其特征在于，所述喷头的移动路径还包括：与X方向呈45°的倾斜方向或者与Y方向呈45°的倾斜方向。
6.如权利要求1或2所述扇入型晶圆级封装方法，其特征在于，在进行所述选择性喷涂处理之前，获取所述晶圆上的塑封区的位置信息；基于获取的所述位置信息，进行所述选择性喷涂处理。
7.如权利要求6所述扇入型晶圆级封装方法，其特征在于，获取所述晶圆上的塑封区的位置信息的方法包括：基于预设位置信息在所述晶圆上制作芯片，将所述预设位置信息作为所述晶圆上的塑封区的位置信息；或者，在所述晶圆上制作芯片后，对所述晶圆表面进行光照射，采集经晶圆表面反射的光信息，获取所述塑封区的位置信息。
8.如权利要求6所述扇入型晶圆级封装方法，其特征在于，基于获取的所述位置信息，进行所述选择性喷涂处理的方法包括：所述喷头在所述晶圆上方移动的同时，即时获取所述喷头在所述晶圆上的实时位置；基于所述实时位置和获取的位置信息，控制所述喷头在所述晶圆上移动的过程中向所述塑封区喷洒塑封料。
9.如权利要求2所述扇入型晶圆级封装方法，其特征在于，所述喷头向所述塑封区喷洒塑封料的方法包括：所述塑封区具有相对的第一边界和第二边界，所述第一边界指向第二边界的方向与喷头移动方向一致，当所述喷头移动经过第一边界且距离第一边界第一距离时，所述喷头开始喷洒塑封料；当所述喷头移动至距离第二边界第二距离且未超过第二边界时，所述喷头结束喷洒塑封料。
10.如权利要求9所述扇入型晶圆级封装方法，其特征在于，所述第一距离范围为0～30mm；所述第二距离范围为5mm～30mm。
11.如权利要求2所述扇入型晶圆级封装方法，其特征在于，所述喷头与所述晶圆表面的垂直距离为5mm～30mm。
12.如权利要求1所述扇入型晶圆级封装方法，其特征在于，在所述选择性喷涂处理结束后，进行所述固化处理。
13.如权利要求12所述扇入型晶圆级封装方法，其特征在于，在进行所述固化处理之前，还包括，在进行所述选择性喷涂处理过程中，对位于所述塑封区的塑封料进行加热处理，且所述加热处理的工艺温度低于所述固化处理的工艺温度。
14.如权利要求13所述扇入型晶圆级封装方法，其特征在于，所述加热处理的工艺温度范围为20℃～120℃；所述固化处理的工艺温度范围为120℃～160℃。
15.如权利要求1所述扇入型晶圆级封装方法，其特征在于，所述选择性喷涂处理的方法包括：
提供喷头和可移动载台；
将所述晶圆置于所述可移动载台上，使所述晶圆在喷头下方移动，当所述塑封区移动至所述喷头下方时，所述喷头向所述塑封区喷洒塑封料。
16.如权利要求1所述扇入型晶圆级封装方法，其特征在于，形成所述再布线结构的工艺步骤包括：在所述芯片顶面形成与所述电连接结构相接触的再布线层；在所述再布线层表面形成焊球。
17.如权利要求16所述扇入型晶圆级封装方法，其特征在于，在形成所述塑封层之前，先形成所述再布线层；或者，在形成所述塑封层之后，形成所述再布线层。
18.如权利要求1所述扇入型晶圆级封装方法，其特征在于，在形成所述再布线结构之后，还包括，切割所述晶圆以及塑封层，形成若干单颗的封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811604428.1A CN111370327B (zh) | 2018-12-26 | 2018-12-26 | 扇入型晶圆级封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811604428.1A CN111370327B (zh) | 2018-12-26 | 2018-12-26 | 扇入型晶圆级封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111370327A CN111370327A (zh) | 2020-07-03 |
| CN111370327B true CN111370327B (zh) | 2021-12-24 |
Family
ID=71209909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811604428.1A Active CN111370327B (zh) | 2018-12-26 | 2018-12-26 | 扇入型晶圆级封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111370327B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114038814A (zh) * | 2021-11-18 | 2022-02-11 | 苏州通富超威半导体有限公司 | 封装结构及封装结构的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013007544A1 (de) * | 2011-07-11 | 2013-01-17 | Osram Opto Semiconductors Gmbh | Verfahren zum herstellen eines optoelektronischen halbleiterbauteils mittels spritzpressens |
| CN108598057A (zh) * | 2018-05-11 | 2018-09-28 | 华天科技（昆山）电子有限公司 | 凹槽底部喷胶的埋入芯片封装方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479308B1 (en) * | 2001-12-27 | 2002-11-12 | Formfactor, Inc. | Semiconductor fuse covering |
| CN100524706C (zh) * | 2002-05-31 | 2009-08-05 | 富士通微电子株式会社 | 半导体器件的制造方法 |
| CN105047652B (zh) * | 2015-09-01 | 2019-01-04 | 华进半导体封装先导技术研发中心有限公司 | 半导体器件的封装结构及制作方法 |
-
2018
- 2018-12-26 CN CN201811604428.1A patent/CN111370327B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013007544A1 (de) * | 2011-07-11 | 2013-01-17 | Osram Opto Semiconductors Gmbh | Verfahren zum herstellen eines optoelektronischen halbleiterbauteils mittels spritzpressens |
| CN108598057A (zh) * | 2018-05-11 | 2018-09-28 | 华天科技（昆山）电子有限公司 | 凹槽底部喷胶的埋入芯片封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111370327A (zh) | 2020-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11177142B2 (en) | Method for dicing integrated fan-out packages without seal rings | |
| US10217702B2 (en) | Semiconductor device and method of forming an embedded SoP fan-out package | |
| US9318404B2 (en) | Semiconductor device and method of forming stress relieving vias for improved fan-out WLCSP package | |
| US9673098B2 (en) | Methods of packaging semiconductor devices and structures thereof | |
| CN107039290B (zh) | 半导体器件及其制造方法 | |
| KR20190053235A (ko) | 웨이퍼 레벨 패키지 및 방법 | |
| US20160133591A1 (en) | Semiconductor device and manufacturing method thereof | |
| US9633939B2 (en) | Semiconductor package and manufacturing method thereof | |
| US20170133334A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN109887890B (zh) | 一种扇出型倒置封装结构及其制备方法 | |
| TW201533871A (zh) | 半導體裝置及其製造方法 | |
| US20170213801A1 (en) | Method for manufacturing a package-on-package assembly | |
| US20190244861A1 (en) | Method for Singulating Packaged Integrated Circuits and Resulting Structures | |
| CN111370329A (zh) | 扇出型晶圆级封装方法 | |
| CN105225967A (zh) | 封装半导体器件的方法和封装的半导体器件 | |
| CN111370327B (zh) | 扇入型晶圆级封装方法 | |
| US10128207B2 (en) | Semiconductor packages with pillar and bump structures | |
| CN111370335B (zh) | 晶圆级系统封装方法 | |
| CN111370334B (zh) | 3d封装方法 | |
| CN111370320B (zh) | 封装方法 | |
| CN111370328B (zh) | 晶圆级封装方法 | |
| CN111370333B (zh) | 晶圆级系统封装方法 | |
| CN111370338B (zh) | 封装方法 | |
| CN111370431B (zh) | 光电传感集成系统的封装方法 | |
| CN111370324B (zh) | 封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |