CN111370431B - 光电传感集成系统的封装方法 - Google Patents

光电传感集成系统的封装方法 Download PDF

Info

Publication number
CN111370431B
CN111370431B CN201811604380.4A CN201811604380A CN111370431B CN 111370431 B CN111370431 B CN 111370431B CN 201811604380 A CN201811604380 A CN 201811604380A CN 111370431 B CN111370431 B CN 111370431B
Authority
CN
China
Prior art keywords
chip
photoelectric sensing
plastic package
interconnection
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811604380.4A
Other languages
English (en)
Other versions
CN111370431A (zh
Inventor
秦晓珊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
Original Assignee
Ningbo Semiconductor International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp filed Critical Ningbo Semiconductor International Corp
Priority to CN201811604380.4A priority Critical patent/CN111370431B/zh
Publication of CN111370431A publication Critical patent/CN111370431A/zh
Application granted granted Critical
Publication of CN111370431B publication Critical patent/CN111370431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种光电传感集成系统的封装方法，包括：形成感光组件，包括相对设置且相结合的光电传感芯片和透光盖板；提供承载基板，在承载基板上键合CMOS外围芯片、电容器和互连柱，CMOS外围芯片、电容器和互连柱露出的承载基板区域为第一塑封区；进行第一选择性喷涂处理，至少向第一塑封区喷洒塑封料且对塑封料进行固化处理，在承载基板上形成第一塑封层，至少填充满CMOS外围芯片、电容器和互连柱之间的空间，且封装层中形成有至少一个光电传感通孔；将感光组件中的至少透光盖板置于光电传感通孔内；形成互连结构，电连接CMOS外围芯片、电容器、互连柱和光电传感芯片。本发明简化封装工艺，提高封装可靠性。

Description

光电传感集成系统的封装方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种光电传感集成系统的封装方法。
背景技术
随着人们生活水平的不断提高，业余生活也更加丰富，摄影逐渐成为人们记录出游以及各种日常生活的常用手段，因此具有拍摄功能的电子设备(例如：手机、平板电脑和照相机等)越来越多地应用到人们的日常生活以及工作中。
具有拍摄功能的电子设备通常都设有镜头模组，镜头模组的设计水平是决定拍摄质量的重要因素之一。镜头模组通常包括具有光电传感芯片的摄像组件以及固定于所述摄像组件上方且用于形成被摄物体影像的镜头组件。其中，光电传感芯片是一种能够感受外部入射光并将其转换为电信号的电子器件。
为了提高镜头模组的成像能力，相应需更大的光电传感芯片，且通常还会在镜头模组中配置电阻、电容器等电路元件以及外围芯片，因此目前的封装工艺需要使光电传感芯片、电路元件以及外围芯片实现封装与电学系统集成。
发明内容
本发明实施例解决的问题是提供一种光电传感集成系统的封装方法，在简化封装工艺的同时，提高封装可靠性。
为解决上述问题，本发明实施例提供一种光电传感集成系统的封装方法，包括：形成至少一个感光组件，所述感光组件包括相对设置的光电传感芯片和透光盖板，且所述光电传感芯片和所述透光盖板相结合；提供承载基板，在所述承载基板上键合CMOS外围芯片、电容器和互连柱，所述CMOS外围芯片、电容器和互连柱露出的区域为第一塑封区；进行第一选择性喷涂处理，至少向所述第一塑封区喷洒塑封料，且对所述塑封料进行固化处理，在所述承载基板上形成第一塑封层，所述第一塑封层至少填充满所述CMOS外围芯片、电容器和互连柱之间的空间，且所述第一塑封层中形成有至少一个光电传感通孔；形成互连结构，用于实现所述CMOS外围芯片、电容器、互连柱和光电传感芯片之间的电连接。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例通过选择性喷涂处理的方式形成第一塑封层，便于直接在所需区域形成第一塑封层，工艺灵活性较高，且避免现有形成塑封层中CMOS外围芯片、电容器和互连柱受到注塑压力的问题，以防止CMOS外围芯片、电容器和互连柱发生变形或者破裂、提高了第一塑封层与CMOS外围芯片、电容器以及互连柱之间的粘附性，相应有利于提高第一塑封层的密封效果；综上，本发明实施例提供的封装方法，在提高封装效率的同时，提高镜头模组的性能。
附图说明
图1至图9是本发明光电传感集成系统的封装方法第一实施例中各步骤对应的结构示意图；
图10是本发明光电传感集成系统的封装方法第二实施例对应的结构示意图；
图11至图13是本发明光电传感集成系统的封装方法第三实施例中各步骤对应的结构示意图；
图14至图16是本发明光电传感集成系统的封装方法第四实施例中各步骤对应的结构示意图；
图17是本发明光电传感集成系统的封装方法第五实施例对应的结构示意图。
具体实施方式
在目前的封装工艺中，通常采用注塑工艺(molding)形成塑封层，具体地，包括以下步骤：将待塑封结构放置在下模模腔内，并在下模模腔内注入液态塑封料；接着合上上模，在采用注射器推动上模的同时并对模具整体加热，位于下模模腔内的塑封料将待塑封结构包裹；塑封料冷却后固化成型，并与待塑封结构结合在一起以形成所述塑封层，并对待塑封结构形成保护。然而，在注塑工艺中，待塑封结构会受到较大的注塑压力，该注塑压力使待其易发生变形甚至断裂，从而造成封装结构性能下降。而且，采用注塑工艺形成的塑封层通常以全覆盖的方式包裹待塑封结构，塑封层内部具有较大的内应力，所述内应力也会导致待塑封结构发生变形甚至破裂，造成封装失效。
为了解决所述技术问题，本发明实施例通过选择性喷涂处理的方式形成第一塑封层，便于直接在所需区域形成第一塑封层，且避免CMOS外围芯片、电容器和互连柱受到注塑压力的问题，以防止CMOS外围芯片、电容器和互连柱发生变形或者破裂、提高了第一塑封层与CMOS外围芯片、电容器以及互连柱之间的粘附性；综上，在提高封装效率的同时，提高镜头模组的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图9是本发明光电传感集成系统的封装方法第一实施例中各步骤对应的结构示意图。
参考图1至图2，图2是图1中一个光电传感芯片的放大图，形成至少一个感光组件390(如图1所示)，包括相对设置且相结合的光电传感芯片300(如图1所示)和透光盖板330(如图1所示)。
本实施例中，光电传感芯片300为CMOS图像传感器(CMOS image sensor， CIS)芯片。在其他实施例中，光电传感芯片还可以为CCD(charge coupled device)图像传感器芯片。如图2所示，光电传感芯片300包括光电传感区300A 和环绕光电传感区300A的外围区300B，还具有位于光电传感区300A且朝向透光盖板330的光信号接收面355。
光电传感芯片300包含有多个半导体光敏器件(图未示)、位于半导体光敏器件上的多个滤光膜(图未示)、以及位于滤光膜上的微透镜(microlens)350 (如图2所示)。其中，微透镜350的顶面即为光信号接收面355。
光电传感芯片300还包括形成于外围区300B的第一芯片焊垫310，用于实现光电传感芯片300与其他电路的电连接。本实施例中，第一芯片焊垫310面向透光盖板330。在其他实施例中，第一芯片焊垫也可以背向透光盖板。
透光盖板330可以为红外滤光玻璃片或全透光玻璃片。本实施例中，透光盖板330为红外滤光玻璃片，用于消除入射光中的红外光对光电传感芯片300 性能的影响，提高成像效果。本实施例中，透光盖板330的厚度为100μm至300μm，例如为150μm、200μm或250μm。
透光盖板330和光电传感芯片300通过设置于二者之间的环形粘合结构 340(如图1所示)相结合，且透光盖板330、粘合结构340和光电传感芯片300 围成空腔360(如图1所示)，避免透光盖板330与光电传感芯片300直接接触。
本实施例中，粘合结构340的材料为可光刻的干膜(dry film)。在其他实施例中，其材料还可以为可光刻的聚酰亚胺(polyimide)、可光刻的聚苯并恶唑 (PBO)或可光刻的苯并环丁烯(BCB)。
本实施例中，以感光组件390的数量为一个为例。在其他实施例中，根据镜头模组中镜头组件的数量，感光组件的数量还可以为多个。例如，当镜头模组为双摄镜头模组时，感光组件的数量相应为两个。
参考图3，提供承载基板260，在承载基板260上临时键合CMOS外围芯片100、电容器110和互连柱120，CMOS外围芯片100、电容器110和互连柱 120露出的区域为塑封区I。
本实施例中，承载基板260为载体晶圆，通过胶粘层270将CMOS外围芯片100、电容器110和互连柱120临时键合于承载基板260上，胶粘层270为发泡膜。在其他些实施例中，胶粘层还可以为粘片膜(die attach film，DAF)。
电容器110为被动元件的一种，电容器110包括电极111。本实施例中，电容器110为陶瓷电容器(ceramic capacitor)。具体地，电容器110为片式多层陶瓷电容器(multi-layer ceramic capacitors，MLCC)；相应的，电容器110包括内部设有内电极(未标示)的陶瓷体112以及位于陶瓷体112两端的电极111。
本实施例中，片式多层陶瓷电容器的厚度为100μm至400μm，例如为 150μm、200μm、250μm、300μm或350μm。其中，根据电容器110性能需求，可选取合适厚度的片式多层陶瓷电容器。
CMOS外围芯片100用于向光电传感芯片300提供外围电路，具有第二芯片焊垫101。其中，为了降低后续各部件之间电连接的难度，CMOS外围芯片 100的厚度为100μm至300μm，例如为150μm、200μm或250μm。
本实施例中，互连柱120用于和镜头组件中的音圈马达(voice coil motorholder，VCM)实现电连接。具体地，沿互连柱120的延伸方向，互连柱120 具有相对的两端，其一端用于和镜头模组中的镜头组件实现电连接，另一个端用于和光电传感芯片300、电容器110和CMOS外围芯片100实现电连接，从而使光电传感芯片300、电容器110和CMOS外围芯片100均能与镜头组件实现电连接，进而实现镜头模组的电路导通。
后续互连柱120嵌于塑封层内且沿塑封层厚度方向延伸，从而通过互连柱 120实现光电传感芯片300、电容器110和CMOS外围芯片100与镜头组件的电连接。为此，本实施例中，互连柱120的材料为具有一定电阻要求的金属(例如：铜)或掺杂的半导体，使得互连柱120的电学特性满足工艺需求，且材料的互连柱120能够实现预制成形，使得互连柱120的形貌和尺寸满足工艺需求。
由前述分析可知，为了降低后续实现CMOS外围芯片100、电容器110和互连柱120之间电连接的工艺难度，互连柱120的高度为100μm至400μm，例如为150μm、200μm、250μm、300μm或350μm。
CMOS外围芯片100、电容器110和互连柱120露出的区域为塑封区I，塑封区I为待形成塑封层的区域。其中，将CMOS外围芯片100背向第二芯片焊垫101的面、陶瓷体112沿内电极堆栈方向的任一面以及互连柱120的任一端面键合于承载基板260上，CMOS外围芯片100、电容器110和互连柱120沿 X方向和Y方向中的任一方向放置在承载基板260上，X方向和Y方向相垂直。
结合参考图4至图8，进行选择性喷涂处理，至少向塑封区I喷洒塑封料，且对塑封料进行固化处理，在承载基板260上形成塑封层200，塑封层200至少填充满CMOS外围芯片100、电容器110和互连柱120之间的空间，且塑封层200中形成有至少一个光电传感通孔250(如图7所示)；将感光组件390(如图1所示)中的透光盖板330(如图8所示)置于对应的光电传感通孔250内；形成互连结构210(如图7所示)，用于实现CMOS外围芯片100、电容器110、互连柱120和光电传感芯片300(如图8所示)之间的电连接。
通过塑封层200，使CMOS外围芯片100、电容器110和互连柱120实现封装集成。如图4所示，为了提高塑封层200的平坦度，便于后续电连接工艺的进行，塑封层200覆盖CMOS外围芯片100、电容器110和互连柱120，塑封层200顶部高于CMOS外围芯片100、电容器110和互连柱120。
本实施例中，采用选择性喷涂处理的方式形成塑封层200，避免了现有形成塑封层过程对CMOS外围芯片100、电容器110和互连柱120施加注塑压力的问题，从而防止CMOS外围芯片100、电容器110和互连柱120发生变形或者破裂，保证CMOS外围芯片100、电容器110和互连柱120的功能完好性，且提高了塑封层200与CMOS外围芯片100、电容器110和互连柱120之间的粘附性，相应提高塑了封层200的密封效果。此外，选择性喷涂处理的工艺灵活度高，不会向不希望喷洒塑封料的区域喷洒塑封料，与常用的注塑工艺相比，无需设计相匹配的模具，且通过合理控制选择性喷涂处理喷洒的塑封料的量，控制形成的塑封层200的厚度，易于使塑封层200的厚度满足工艺需求；综上，本实施例在提高封装效率的同时，提高镜头模组的性能。
所述塑封料为具有流动性的塑封胶。本实施例中，塑封料为环氧树脂塑封料(EMC，Epoxy Molding Compound)，包括基体树脂、固化剂、偶联剂、填料等，其中，基体树脂为环氧树脂，固化剂为酚醛树脂，偶联剂可以为硅微粉或者二氧化硅粉。在其他实施例中，塑封料还可以采用其他合适的塑封料。
本实施例中，选择性喷涂处理的步骤包括：提供可移动的喷头；采用所述喷头在承载基板260上方移动，至少当喷头移动经过塑封区I上方时，喷头向塑封区I喷洒塑封料。具体地，提供喷涂装置，喷涂装置具有可移动的喷头；将承载基板260置于承载台(chuck)上，利用喷涂装置完成该选择性喷涂处理。
为了提高塑封层200的厚度均匀性，在选择性喷涂处理过程中，喷头移动经过同一塑封区I上方至少两次，以形成塑封层200。由于对于同一塑封区I 而言，塑封层200为至少经过两次喷洒塑封料形成的，在进行后一次喷洒塑封料之前，前一次喷洒的塑封料在塑封区I上具有一定的时间和空间进行流动，因此在进行后一次喷洒塑封料时，前一次喷洒的塑封料的厚度均匀性得到了改善，从而提高最终形成的塑封层200的厚度均匀性。
本实施例中，在选择性喷涂处理的过程中，喷头前一次移动经过塑封区I 上方时的移动路径为第一方向，喷头后一次移动经过同一塑封区I上方时的路径为第二方向，且第二方向与第一方向不同。这样设置的好处在于：由于来自不同移动路径的喷头向同一塑封区I喷洒的塑封料厚度分布情形具有差异性，因此，采用具有不同移动路径的喷头向同一塑封区I喷洒塑封料时，具有差异性的厚度分布相互弥补，从而提高进一步提高所形成塑封层200的厚度均匀性。
CMOS外围芯片100、电容器110和互连柱120沿X方向和Y方向中的任一方向放置在承载基板260上，X方向和Y方向相垂直，因此喷头的移动路径具有的方向包括：+X方向、-X方向、+Y方向和-Y方向中的一种或多种。
具体地，选择性喷涂处理的步骤包括：至少一次的X方向喷涂步骤，X方向喷涂步骤包括：喷头沿+X方向或者-X方向移动，经过沿X方向的塑封区I 上方，直至喷头移动经过所有X方向的塑封区I上方；至少一次的Y方向喷涂步骤，所述Y方向喷涂步骤包括：喷头沿+Y方向或者-Y方向移动，经过沿Y 方向的塑封区I上方，直至喷头移动经过所有Y方向的塑封区I上方。
为了提高塑封层200的厚度均匀性和致密度等性能，可以交替进行X方向喷涂步骤以及Y方向喷涂步骤，直至形成厚度符合要求的塑封层200。其中，在从X方向喷涂步骤变更为Y方向喷涂步骤时，既可以采用移动喷头的方式实现，也可以利用承载台将承载基板260转动90°的方式来实现。
在其他实施例中，选择性喷涂处理的步骤还可以包括：至少两次的X方向喷涂步骤，每一次X方向喷涂步骤包括：喷头沿+X方向移动，经过+X方向的所有塑封区上方；接着，喷头沿-X方向移动，经过-X方向的所有塑封区上方；所述喷头交替沿+X方向和-X方向移动，直至塑封层200厚度满足工艺需求。
还需要说明的是，采用上述的喷涂至少两次的X方向喷涂步骤以完成选择性喷涂处理的方案中，对于塑封区I之外的且未设置有CMOS外围芯片100、电容器110和互连柱120的区域而言，喷头可以对该区域喷洒塑封料；若该区域在后续切割处理过程中会被切割去除时，也可以不对该区域喷洒塑封料。
相应的，在另一些实施例中，选择性喷涂处理还可以包括至少两次的Y方向喷涂步骤，喷头可以交替沿+Y方向和-Y方向移动，直至塑封层的厚度满足工艺需求。在其他实施例中，所述喷头的移动路径的方向还可以包括：与X方向呈45°的倾斜方向或者与Y方向呈45°的倾斜方向。
需要说明的是，在进行选择性喷涂处理之前，还需要获取承载基板260上的塑封区I的位置信息；基于获取的所述位置信息，进行所述选择性喷涂处理。
本实施例中，基于预设位置信息将CMOS外围芯片100、电容器110和互连柱120置于承载基板260上后，将该预设位置信息作为塑封区I的位置信息。在其他实施例中，为了提高位置信息的准确度，避免工艺偏差带来的影响，获取塑封区的位置信息的方法还可以为：在将CMOS外围芯片、电容器和互连柱置于承载基板上后，对承载基板表面进行光照射，采集经承载基板表面反射的光信息，以获取塑封区的位置信息。由于CMOS外围芯片、电容器、互连柱和承载基板的材料各不相同，因此经不同材料反射的光信息不同，采集不同的光信息即可获取塑封区的位置信息，例如，可以采用由摄像机接收反射的光信息，根据摄像机基于光信息生成的图像获取塑封区的位置信息。
具体地，基于获取的位置信息，进行选择性喷涂处理的方法包括：喷头在承载基板260上方移动的同时，即时获取喷头在承载基板260上的实时位置；基于该实时位置和获取的位置信息，控制所述喷头在承载基板260上移动的过程中向塑封区I喷洒塑封料。其中，实时位置可以是直接获取的，也可以是基于喷头的初始位置、喷头的移动速率以及喷头的移动时间换算获得的。
还需要说明的是，塑封区I具有相对的第一边界和第二边界，第一边界指向第二边界的方向与喷头移动方向一致，当喷头移动经过第一边界且距离第一边界第一距离时，喷头开始喷洒塑封料；当喷头移动至距离第二边界第二距离且未超过第二边界时，喷头结束喷洒塑封料。
第一距离不宜过大。若第一距离过大，则喷头单次经过同一塑封区I上方的有效喷涂面积过小，使得选择性喷涂处理的效率降低。为此，本实施例中，所述第一距离范围为0至30mm，例如为5mm、10mm、15mm、25mm。
第二距离不宜过小，也不宜过大。若第二距离过小，则喷头易将塑封料喷洒至不期望喷涂的区域；若第二距离过大，则喷头单次经过同一塑封区I上方的有效喷涂面积过小，使得选择性喷涂处理的效率降低。为此，本实施例中，所述第二距离范围为5nm至30mm，例如为10mm、18mm、23mm、28mm。
在进行选择性喷涂处理的过程中，喷头与承载基板260之间的垂直距离越近，单位时间内喷头喷洒的区域面积越小，单位时间内在塑封区I上喷洒塑封料形成的膜层的厚度相应越厚，所形成膜层厚度均匀性也相越小，不利于提高塑封层200的厚度均匀性；所述垂直距离越远，喷头喷洒塑封料的位置精确度越难以控制，且容易造成塑封料的损失。为此，本实施例中，所述喷头与承载基板260之间的垂直距离为5mm至30mm，例如为10mm、15mm、20mm、28mm。
并且，在选择性喷涂处理的过程中，对于同一塑封区I，随着塑封区I内的塑封料的量逐渐增加，喷头与承载基板260之间的垂直距离逐渐减小，也就是说，喷头下一次经过某一塑封区I时喷头与承载基板260之间的垂直距离为第一垂直距离，喷头前一次经过同一塑封区I时喷头与承载基板260之间的垂直距离为第二垂直距离，所述第一垂直距离小于第二垂直距离。
在选择性喷涂处理的过程中，喷头移动的速率不宜过小，也不宜过快。若移动的速率过小，则在喷头喷洒的塑封料流量一定的情况下，喷头单次移动经过塑封区I过程中喷洒的塑封料量较大，则在塑封区I单次形成的膜层厚度较厚，膜层的厚度均匀性相对较差，不利于提高最终形成的塑封层200的厚度均匀性；若喷头移动的速率过大，则选择性喷涂处理的喷涂效率低，影响封装效率。为此，本实施例中，在所述选择性喷涂处理的过程中，所述喷头移动的速率为0.01m/s至0.1m/s，例如为0.03m/s、0.05m/s、0.07m/s、0.9m/s。
在选择性喷涂处理的过程中，喷头喷洒塑封料的流量不宜过小，也不宜过大。若流量过小，选择性喷涂处理的喷涂效率相应较低，影响封装效率；若流量过大，喷头单次移动经过塑封区I过程中喷洒的塑封料量较大，则在塑封区 I单次形成的膜层厚度较厚，所述膜层的厚度均匀性相对较差，不利于提高塑封层200的厚度均匀性。为此，本实施例中，在选择性喷涂处理的过程中，喷头喷洒塑封料的流量为1ml/s至10ml/s，例如为2ml/s、4ml/s、6ml/s、9ml/s。
需要说明的是，在其他实施例中，选择性喷涂处理采用的方法还可以包括：提供喷头和可移动载台；将承载基板置于该可移动载台上，使承载基板在喷头下方移动，当塑封区移动至喷头下方时，所述喷头向所述塑封区喷洒塑封料。
本实施例中，在选择性喷涂处理结束后，对塑封料进行固化处理。固化处理用于使塑封料固化成型，且在固化处过程中，塑封料内部发生交联反应，以形成具有抗弯性能、抗湿性能以及耐热性能的塑封层200。具体地，固化处理采用的步骤包括：在真空、N2或者惰性气体环境下，对所述塑封料进行烘烤。
本实施例中，若工艺温度过低，则在固化处理过程中塑封料内交联反应不完全，影响塑封层200的塑封效果；若工艺温度过高，则容易对CMOS外围芯片100、电容器110和互连柱120的性能造成不良影响，且工艺温度过高，塑封层200内部应力相应较大，易造成塑封层200与CMOS外围芯片100、电容器110以及互连柱120之间的粘附性下降，影响塑封层200的塑封效果。
为此，本实施例中，固化处理采用的工艺温度为120℃至160℃，例如为 130℃、140℃、150℃。在该工艺温度范围内进行固化处理，使得塑封料内部交联反应逐渐完全，分子中反应基团和反应活点数目逐渐减少，从而形成具有稳定的三维网状结构的塑封层200，使塑封层200具有高强度和高硬度特性，从而保证塑封层200具有较好的抗弯性、抗湿性和耐热性；并且塑封层200内部应力适中，因此塑封层200与CMOS外围芯片100、电容器110以及互连柱120 之间的粘附性强，且塑封层200与承载基板260之间的粘附性强。
在进行固化处理前，还包括：在选择性喷涂处理的过程中对塑封料进行加热处理，且加热处理的工艺温度低于固化处理的工艺温度。在加热处理的过程中，使塑封料的流动性得到改善，有利于提高塑封层200的厚度均匀性；并且，塑封料中存在妨碍交联反应的溶剂分子，加热处理有利于使溶剂从塑封料中挥发出去，进而提高固化处理过程中交联反应程度，改善塑封层200强度和硬度。
若工艺温度过低，则塑封料流动性相对较差，且塑封料中会影响交联反应的溶剂挥发程度低；若工艺温度过高，则易造成塑封料过早硬化而出现塑封层 200分层的问题。为此，本实施例中，所述加热处理的工艺温度为20℃至120℃，例如为40℃、60℃、80℃、100℃。所述加热处理采用的工艺温度适中，既保证所述塑封料具有合适的流动性，且尽可能多的使塑封料中的溶剂挥发出去，同时，还能避免由于加热处理的工艺温度过高带来的塑封层200分层的问题。所述加热处理的方法可以为：通过对承载台进行加热，以完成所述加热处理。
在其他实施例中，也可以在进行选择性喷涂处理的过程中，进行固化处理。
本实施例中，在所述选择性喷涂处理的过程中，当塑封料顶部和CMOS外围芯片100、电容器110和互连柱120中最高者相平时，向CMOS外围芯片100、电容器110和互连柱120顶部以及塑封区I继续喷洒塑封料，使最终所形成的塑封层200覆盖CMOS外围芯片100、电容器110和互连柱120的顶部。
本实施例中，光电传感通孔250仅用于容纳透光盖板330，将透光盖板330 置于光电传感通孔250内后，光电传感芯片300位于光电传感通孔250外。
互连结构210与第二芯片焊垫101、电容器110的电极111以及互连柱120 背向承载基板260的一端电连接；将透光盖板330置于光电传感通孔250内后，互连结构210还与第一芯片焊垫310实现电连接，从而实现CMOS外围芯片100、电容器110、互连柱120和光电传感芯片300之间的电连接。
本实施例中，在形成互连结构210之后，形成光电传感通孔250。
参考图5，形成互连结构210的步骤包括：在塑封层200背向承载基板260 的面上形成再布线结构215，用于电连接第二芯片焊垫101、电容器110的电极 111和互连柱120。
由于塑封层200覆盖CMOS外围芯片100、电容器110和互连柱120，因此再布线结构215包括：导电柱212，位于塑封层200内且分别与第二芯片焊垫101、电极111和互连柱120背向承载基板260的一端相连；互连层211，位于塑封层200背向承载基板260的面上且与多个导电柱212相连。
具体地，利用刻蚀和电镀相结合的工艺，形成分别与第二芯片焊垫101、电极111和互连柱120电连接的多个导电柱212。本实施例中，导电材料为铜，。在其他实施例中，导电柱还可以为其他可适用的导电材料。
本实施例中，互连层211作为再分布层(redistribution layer，RDL)。互连层211通过多个导电柱212与第二芯片焊垫101、电极111和互连柱120实现电连接，用于对第二芯片焊垫101、电极111和互连柱120背向承载基板260 的一端进行再分布。本实施例中，所述互连层211的材料为铝。
具体地，在塑封层200背向承载基板260的面上形成覆盖导电柱212的互连材料层；图形化互连材料层，形成与导电柱212相连的互连层211。
参考图6，形成互连结构210的步骤还包括：在再布线结构215上形成第一导电凸块240，用于与第一芯片焊垫310(如图1所示)电连接。
第一导电凸块240与再布线结构215构成互连结构210，使光电传感芯片 300、CMOS外围芯片100、电容器110和互连柱120之间实现电连接，且通过第一导电凸块240，还能够实现感光组件390与塑封层200之间的物理连接。
本实施例中，采用凸块工艺(bumping process)形成该第一导电凸块240。具体地，根据后续光电传感通孔250(如图7所示)在塑封层200内的预设位置，将第一导电凸块240形成于预设位置处的互连层211表面。
继续参考图5，形成再布线结构215后，形成第一导电凸块240之前，还包括：在塑封层200上形成覆盖互连层211的钝化层220。
本实施例中，钝化层220的材料为光敏聚酰亚胺、光敏苯并环丁烯或光敏聚苯并恶唑。
相应的，如图6所示，形成第一导电凸块240的步骤包括：采用光刻工艺，图形化钝化层220，露出部分互连层211；采用凸块工艺，在剩余钝化层220 露出的互连层211表面形成第一导电凸块240。
参考图7，形成互连结构210后，在第一导电凸块240远离CMOS外围芯片100一侧的塑封层200中形成光电传感通孔250。
具体地，采用光刻工艺图形化钝化层220，露出部分塑封层200；采用激光切割工艺，对露出的塑封层200进行图形化处理，在塑封层200中形成光电传感通孔250。在另一些实施例中，还可以利用光刻工艺在封装层中形成光电传感通孔。在其他实施例中，在进行选择性喷涂处理之前，还可以在承载基板上键合预制件，用于定义光电传感通孔的位置和形状，后续通过去除预制件的方式，即可在塑封层中形成光电传感通孔。
本实施例中，光电传感通孔250的开口尺寸大于透光盖板330的尺寸，以便于后续将透光盖板330置于所述光电传感通孔250内。
参考图8，沿第一导电凸块240至塑封层200的方向将透光盖板330置于光电传感通孔250内，使第一芯片焊垫310与第一导电凸块240实现电连接。
光电传感芯片300通过互连结构210与CMOS外围芯片100、电容器110 和互连柱120实现电连接，从而实现电学集成。本实施例去除了电路板以及打线工艺所形成的引线，这不仅简化了电连接工艺的工艺步骤，有利于提高封装效率、降低电连接工艺的成本，且有效减小后续所形成镜头模组的总厚度。
具体地，采用压焊工艺使第一芯片焊垫310与第一导电凸块240的接触面实现原子间结合，从而实现两者的电连接。
本实施例中，光电传感通孔250侧壁和透光盖板330之间具有间隙，以降低透光盖板330发生碎裂的概率。其中，为了降低将透光盖板330置于光电传感通孔250内的难度、减小光电传感集成系统尺寸，间隙宽度S为5μm至20μm。
在其他实施例中，当感光组件的数量和光电传感通孔的数量为多个时，使每一个光电传感芯片的第一芯片焊垫与相应的第一导电凸块实现电连接，从而使每一个光电传感芯片均能与CMOS外围芯片、电容器和互连柱实现电连接。
继续参考图6和图7，将感光组件390置于光电传感通孔250之前，还包括：在塑封层200上形成键合结构230，用于实现感光组件390与塑封层200 之间的物理连接。因此，将透光盖板330置于光电传感通孔250内的步骤中，使光电传感芯片300的外围区300B(如图2所示)键合于键合结构230上。
本实施例中，键合结构230形成在光电传感通孔250两侧的塑封层200上，以提高感光组件390与塑封层200的结合强度。在其他实施例中，键合结构还可以仅位于光电传感通孔远离第一导电凸块一侧的塑封层上，在提高感光组件与塑封层之间结合强度的同时，还能提高感光组件在塑封层上的平稳度。
本实施例中，键合结构230的材料为可光刻的干膜。在其他实施例中，其材料还可以为可光刻的聚酰亚胺、可光刻的聚苯并恶唑或可光刻的苯并环丁烯。
为了降低形成键合结构230的难度，在形成光电传感通孔250之前形成键合结构230。具体地，在形成钝化层220后，在钝化层220上形成键合结构230。
本实施例中，可以在形成第一导电凸块240之后形成键合结构230，也可以在形成键合结构230之后形成第一导电凸块240。在其他实施例中，还可以在形成光电传感通孔之后形成第一导电凸块和键合结构。
参考图9，进行解键合处理，去除承载基板260(如图8所示)。通过去除承载基板260，露出塑封层200背向光电传感芯片300的面，从而为后续镜头组件在塑封层200上的装配提供工艺基础，而且，便于后续实现互连柱120与镜头组件的电连接。
本实施例中，胶粘层270为发泡膜，因此对胶粘层270进行加热处理，使其发泡面失去粘性，从而去除承载基板260；去除承载基板260后，采用撕除的方式去除胶粘层270。在其他实施例中，还可以将感光组件中的至少透光盖板置于对应的光电传感通孔内之前，去除承载基板。
继续参考图9，还包括：在互连柱120背向光电传感芯片300的一端形成第二导电凸块123。
后续将镜头组件装配于塑封层200上后，第二导电凸块123用于实现互连柱120和镜头组件的电连接，从而实现镜头组件与光电传感集成系统的电连接。具体地，第二导电凸块123用于与镜头组件中的音圈马达(voice coil motor holder，VCM)实现电连接。本实施例中，所述第二导电凸块123为植球。
因此，所述封装方法还包括：在第二导电凸块123上形成连接片124。本实施例中，连接片124为柔性连接片(例如：柔性电路板)，从而便于实现第二导电凸块123与音圈马达的电连接。
图10是本发明光电传感集成系统的封装方法第二实施例的结构示意图。
本实施例与第一实施例的相同之处，在此不再赘述。不同之处在于：参考图10，在电连接工艺后，还包括：在第一塑封层200a上形成覆盖光电传感芯片300a侧壁的第二塑封层280a。
第二塑封层280a背向透光盖板330a的面和光电传感芯片300a背向透光盖板330a的面相齐平，便于后续封装工艺的进行，第二塑封层280a还能对光电传感芯片300a和互连结构(未标示)起到保护作用。且第二塑封层280a仅覆盖光电传感芯片300a侧壁，使得第二塑封层280a内应力小，能够避免由于第二塑封层280a内部应力过大而对光电传感芯片300a施加拉伸应力或者压缩应力，避免光电传感芯片300a发生变形，且使得第二塑封层280a与光电传感芯片300a之间的界面性能好，从而提高第二塑封层280a的密封绝缘效果。
本实施例中，形成有光电传感通孔的塑封层为第一塑封层200a，其形成区域为第一塑封区，且第一塑封层200a通过第一选择性喷涂处理所形成，所述光电传感芯片300a露出的区域则为第二塑封区II(如图10所示)，形成第二塑封层280a的步骤相应包括：进行第二选择性喷涂处理，向第二塑封区II喷洒塑封料，且对塑封料进行固化处理，形成第二塑封层280a。
本实施例中，第二选择性喷涂处理的步骤包括：提供可移动的喷头；采用喷头在第一塑封层200a上方移动，当喷头移动经过第二塑封区II上方时，喷头向第二塑封区II喷洒塑封料。同理，喷头移动经过同一第二塑封区II上方至少两次，以形成第二塑封层280a；并且，喷头前一次移动经过第二塑封区II上方时的移动路径具有第一方向，喷头后一次移动经过同一第二塑封区II上方时的移动路径具有第二方向，第二方向与第一方向不同。具体地，在进行第二选择性喷涂处理之前，获取第一塑封层200a上的第二塑封区II的位置信息；基于获取的位置信息，进行第二选择性喷涂处理。
在其他实施例中，第二选择性喷涂处理的方法包括：提供喷头和可移动载台；将第一塑封层置于可移动载台上，使第一塑封层在喷头下方移动，当第二塑封区移动至所述喷头下方时，所述喷头向第二塑封区喷洒塑封料。
对本实施例所述封装方法以及第二选择性喷涂处理的具体描述，请参考第一实施例中的相应描述，本实施例在此不再赘述。
图11至图13是本发明光电传感集成系统的封装方法第三实施例中各步骤对应的结构示意图。
本实施例与第一实施例的相同之处，在此不再赘述。与第一实施例的不同之处在于：参考图13，透光盖板330b和光电传感芯片300b均置于光电传感通孔250b内，且光电传感芯片300b相比于透光盖板330b更靠近光电传感通孔 250b的开口处。其中，光电传感通孔250b的开口处指的是光电传感通孔250b 中开口尺寸较大的一端。
相应的，第一芯片焊垫310b背向透光盖板330b，便于实现光电传感芯片 300b与CMOS外围芯片100b、电容器110b以及互连柱120b之间的电连接。
参考图11，在承载基板260b上临时键合CMOS外围芯片100b、电容器 110b、互连柱120b和至少一个预制件335b，CMOS外围芯片100b、电容器110b、互连柱120b和预制件335b露出的承载基板260b区域为塑封区(未标示)。
本实施例中，为了降低制备预制件335b以及后续形成塑封层的工艺难度，预制件335b用于定义光电传感通孔中用于容纳透光盖板的区域，此外，为了降低工艺成本、工艺复杂性和工艺风险，预制件335b可以选用Si。
本实施例中，将预制件335b临时键合于承载基板260b上后，还包括：在预制件335b表面贴附热解膜(图未示)，用于作为后续预制件335b和塑封层之间的剥离层。
继续参考图11，采用选择性喷涂处理向塑封区喷洒塑封料，形成覆盖预制件335b、CMOS外围芯片100b、电容器110b和互连柱120b的塑封层200b。
本实施例中，当塑封料顶部和CMOS外围芯片100b、电容器110b、互连柱120b和预制件335b中的最高者相平时，向CMOS外围芯片100b、电容器 110b、互连柱120b和预制件335b顶部以及塑封区继续喷洒塑封料，使塑封层200b覆盖CMOS外围芯片100b、电容器110b、互连柱120b和预制件335b。
继续参考图11，在塑封层200b背向承载基板260b的面上形成再布线结构 215b，电连接第二芯片焊垫101b、电容器110b的电极111b和互连柱120b；在再布线结构215b上形成第一导电凸块240b，用于与第一芯片焊垫310b电连接。
结合参考图12至图13，在塑封层200b中形成开口205b，露出预制件335b；从开口205b中去除预制件335b，形成贯穿塑封层200b的光电传感通孔250b。
本实施例中，开口205b还露出部分塑封层200b，从而使得所形成的光电传感通孔250b具有台阶(未标示)，所述台阶用于后续固定光电传感芯片300b。
本实施例中，采用激光切割的方式，对塑封层200进行图形化处理。在另一些实施例中，还可以利用光刻工艺在所第一塑封层中形成所述开口。
本实施例中，去除预制件335b的步骤包括：对热解膜(图未示)进行加热处理。在加热处理后，热解膜失去粘性，因此易于去除该热解膜，以实现脱膜的效果。相应的，在去除热解膜后，预制件335b和第一塑封层200b之间形成有空隙，从而易于从塑封层200中取出预制件335b，以形成光电传感通孔250。
如图12所示，形成开口205b后，去除预制件335b之前，还包括：在开口 205b露出的塑封层200b上形成键合结构230b。相应的，形成光电传感通孔250b (如图13后)后，键合结构230b位于光电传感通孔250b的台阶上。
本实施例中，在形成第一导电凸块240b之后形成键合结构230b。在其他实施例中，还可以在形成键合结构之后形成第一导电凸块。
参考图13，将感光组件(未标示)置于光电传感通孔250b内后，利用打线工艺实现第一芯片焊垫310b与第一导电凸块240b的电连接，从而实现感光组件和CMOS外围芯片100b、电容器110b和互连柱120b的电学集成。
互连结构210b相应包括再布线结构215b、第一导电凸块240b和引线245。
本实施例中，通过调整塑封层200b厚度，光电传感芯片300b背向透光盖板330b的面与塑封层200b背向透光盖板330b的面相平。在其他实施例中，光电传感芯片还可以高于塑封层或者低于塑封层。
本实施例中，实现第一芯片焊垫310b与第一导电凸块240b的电连接之前，保留承载基板260b。因此，后续步骤还包括：进行解键合处理，去除承载基板。
在其他实施例中，根据实际工艺需求，还可以在形成光电传感通孔之后，将所述感光组件置于所述光电传感通孔内之前，去除所述承载基板。对本实施例所述封装方法的具体描述，请参考第一实施例中的相应描述，在此不再赘述。
图14至图16是本发明光电传感集成系统的封装方法第四实施例中各步骤对应的结构示意图。
本实施例与第一实施例的相同之处，在此不再赘述。不同之处在于：参考图16，将感光组件(未标示)中的至少透光盖板630置于光电传感通孔550内的步骤中，光电传感芯片600的光信号接收面(未标示)背向第二芯片焊垫401。
参考图14，在塑封层500背向承载基板560的面上形成第一再布线结构 515，电连接CMOS外围芯片400的第二芯片焊垫401、电容器410的电极411 和互连柱420。
具体地，第一再布线结构515包括：导电柱512，位于塑封层500内且分别与第二芯片焊垫401、电极411和互连柱420背向承载基板560的一端相连；互连层511，位于塑封层500背向承载基板560的表面且与导电柱512相连。
参考图15，形成第一再布线结构515后，进行解键合处理，去除承载基板 560；在塑封层500背向第一再布线结构515的面上形成第二再布线结构513，与互连柱420电连接。
本实施例中，第二再布线结构513也为RDL层，其材料为铝。在其他实施例中，第二再布线结构还可以为其他可适用的导电材料。
具体地，在塑封层500背向第一再布线结构515的面上形成互连材料层；图形化互连材料图层，形成与互连柱420相连的第二再布线结构513。
形成第二再布线结构513后，还包括：在塑封层500上形成覆盖第二再布线结构513的钝化层520。对钝化层520的具体描述，请参考第一实施例中的相应描述，在此不再赘述。
参考图16，在第二再布线结构513上形成第一导电凸块540，与第一再布线结构515和第二再布线结构513构成互连结构510；在第一导电凸块540远离CMOS外围芯片400一侧的封装层500中形成光电传感通孔550；在塑封层 500上形成键合结构530。
对形成互连结构510、光电传感通孔550和键合结构530的具体描述，请参考第一实施例中的相应描述，在此不再赘述。
继续参考图16，沿第二再布线结构513至第一再布线结构515的方向，将透光盖板630置于光电传感通孔550内，使第一芯片焊垫610与第一导电凸块 540结合实现电连接。
第一芯片焊垫610与第一导电凸块540实现电连接，第一导电凸块540通过第二再布线结构513、互连柱420和第一再布线结构515实现CMOS外围芯片400和电容器410之间的电连接，从而实现了感光组件与CMOS外围芯片 400和电容器410的封装集成和电学集成。
在其他实施例中，定义形成有光电传感通孔的塑封层为第一塑封层，将透光盖板置于光电传感通孔内并实现第一芯片焊垫与第一导电凸块的电连接后，还可以通过选择性喷涂处理的方式，形成覆盖光电传感芯片侧壁的第二塑封层。
对本实施例所述封装方法的具体描述，请参考前述第一实施例和第二实施例中的相应描述，在此不再赘述。
图17是本发明光电传感集成系统的封装方法第五实施例的结构示意图。
本实施例与第四实施例的相同之处，在此不再赘述。不同之处在于：透光盖板630b和光电传感芯片600b均置于光电传感通孔550b内，且光电传感芯片 600b相比于透光盖板630b更靠近光电传感通孔550b的开口处。
相应的，光电传感芯片600b的第一芯片焊垫610b背向向透光盖板630b，且将透光盖板630b和光电传感芯片600b置于对应的光电传感通孔550b内后，利用打线工艺实现第一芯片焊垫610b与第一导电凸块540b的电连接。
对本实施例所述封装方法的具体描述，请结合参考前述第三实施例和第四实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种光电传感集成系统的封装方法，其特征在于，包括：
形成至少一个感光组件，所述感光组件包括相对设置的光电传感芯片和透光盖板，且所述光电传感芯片和所述透光盖板相结合；
提供承载基板，在所述承载基板上键合CMOS外围芯片、电容器和互连柱，所述CMOS外围芯片、电容器和互连柱露出的区域为第一塑封区；
进行第一选择性喷涂处理，至少向所述第一塑封区喷洒塑封料，且对所述塑封料进行固化处理，在所述承载基板上形成第一塑封层，所述第一塑封层至少填充满所述CMOS外围芯片、电容器和互连柱之间的空间，且所述第一塑封层中形成有至少一个光电传感通孔；
将所述感光组件中的至少所述透光盖板置于对应的所述光电传感通孔内；
形成互连结构，用于实现所述CMOS外围芯片、电容器、互连柱和光电传感芯片之间的电连接。
2.权利要求1所述的封装方法，其特征在于，形成所述第一塑封层和光电传感通孔的步骤包括：形成所述第一塑封层，至少填充满所述CMOS外围芯片、电容器和互连柱之间的空间；利用光刻工艺或激光切割工艺在所述第一塑封层中形成所述光电传感通孔。
3.如权利要求2所述的封装方法，其特征在于，在所述第一选择性喷涂处理的过程中，当所述塑封料顶部和所述CMOS外围芯片、电容器和互连柱中的最高者相平时，向所述CMOS外围芯片、电容器和互连柱顶部以及所述第一塑封区继续喷洒塑封料，使所述第一塑封层覆盖所述CMOS外围芯片、电容器和互连柱。
4.权利要求1所述的封装方法，其特征在于，在进行所述第一选择性喷涂处理之前，还包括：在所述承载基板上键合预制件，用于定义所述光电传感通孔的位置和形状，所述CMOS外围芯片、电容器、互连柱和预制件露出的区域为所述第一塑封区；
形成所述第一塑封层和光电传感通孔的步骤包括：形成所述第一塑封层，填充满所述CMOS外围芯片、电容器、互连柱和预制件之间的空间且露出预制件的顶部；去除所述预制件，在所述第一塑封层中形成所述光电传感通孔。
5.如权利要求4所述的封装方法，其特征在于，在所述第一选择性喷涂处理的过程中，当所述塑封料顶部和所述CMOS外围芯片、电容器、互连柱和预制件中的最高者相平时，向所述CMOS外围芯片、电容器、互连柱和预制件顶部以及所述第一塑封区继续喷洒塑封料，使所述第一塑封层覆盖所述CMOS外围芯片、电容器、互连柱和预制件：
在去除所述预制件之前，还包括：在所述第一塑封层中形成开口，所述开口露出所述预制件；
去除所述预制件的步骤包括：从所述开口中去除所述预制件。
6.如权利要求1所述的封装方法，其特征在于，将所述感光组件中的至少所述透光盖板置于对应的所述光电传感通孔内后，所述光电传感芯片置于所述光电传感通孔外，所述光电传感芯片露出的区域为第二塑封区；实现所述CMOS外围芯片、电容器、互连柱和光电传感芯片之间的电连接后，还包括：进行第二选择性喷涂处理，向所述第二塑封区喷洒塑封料，且对所述塑封料进行固化处理，形成覆盖所述光电传感芯片侧壁的第二塑封层。
7.如权利要求1所述的封装方法，其特征在于，所述第一选择性喷涂处理的步骤包括：提供可移动的喷头；采用所述喷头在所述承载基板上方移动，至少当所述喷头移动经过所述第一塑封区上方时，所述喷头向所述第一塑封区喷洒塑封料；或者，提供喷头和可移动载台；将所述承载基板置于所述可移动载台上，使所述承载基板在所述喷头下方移动，至少当所述第一塑封区移动至所述喷头下方时，所述喷头向所述第一塑封区喷洒塑封料。
8.如权利要求6所述的封装方法，其特征在于，所述第二选择性喷涂处理的步骤包括：提供可移动的喷头；采用所述喷头在所述第一塑封层上方移动，当所述喷头移动经过所述第二塑封区上方时，所述喷头向所述第二塑封区喷洒塑封料；或者，提供喷头和可移动载台；将所述第一塑封层置于所述可移动载台上，使所述第一塑封层在所述喷头下方移动，当所述第二塑封区移动至所述喷头下方时，所述喷头向所述第二塑封区喷洒塑封料。
9.如权利要求7所述的封装方法，其特征在于，采用可移动的喷头喷洒塑封料，所述喷头移动经过同一第一塑封区上方至少两次，以形成所述第一塑封层；并且，所述喷头前一次移动经过所述第一塑封区上方时的移动路径具有第一方向，所述喷头后一次移动经过同一第一塑封区上方时的移动路径具有第二方向，所述第二方向与第一方向不同。
10.如权利要求8所述的封装方法，其特征在于，采用可移动的喷头喷洒塑封料，所述喷头移动经过同一第二塑封区上方至少两次，以形成所述第二塑封层；并且，所述喷头前一次移动经过所述第二塑封区上方时的移动路径具有第一方向，所述喷头后一次移动经过同一第二塑封区上方时的移动路径具有第二方向，所述第二方向与第一方向不同。
11.如权利要求7或8所述的封装方法，其特征在于，所述CMOS外围芯片、电容器和互连柱沿X方向和Y方向中的任一方向放置在所述承载基板上，所述X方向和Y方向相垂直；采用可移动的喷头喷洒塑封料，所述喷头的移动路径具有的方向包括：+X方向、-X方向、+Y方向或者-Y方向中的一种或多种。
12.如权利要求11所述的封装方法，其特征在于，所述喷头的移动路径具有的方向还包括与X方向呈45°的倾斜方向或者与Y方向呈45°的倾斜方向。
13.如权利要求7所述的封装方法，其特征在于，在进行所述第一选择性喷涂处理之前，获取所述承载基板上的第一塑封区的位置信息；基于获取的所述位置信息，进行所述第一选择性喷涂处理。
14.如权利要求8所述的封装方法，其特征在于，在进行所述第二选择性喷涂处理之前，获取所述第一塑封层上的第二塑封区的位置信息；基于获取的所述位置信息，进行所述第二选择性喷涂处理。
15.如权利要求7或8所述的封装方法，其特征在于，采用可移动的喷头喷洒塑封料，在所述喷洒塑封料的过程中，所述喷头与承载基板之间的垂直距离为5mm至30mm，所述喷头移动的速率为0.01m/s至0.1m/s，所述喷头喷洒塑封料的流量为1ml/s至10ml/s。
16.如权利要求1或6所述的封装方法，其特征在于，在完成所述塑封料的喷洒步骤后，进行所述固化处理。
17.如权利要求16所述的封装方法，其特征在于，在进行所述固化处理之前，还包括，在所述喷洒塑封料的过程中，对所述塑封料进行加热处理，且所述加热处理的工艺温度低于所述固化处理的工艺温度。
18.如权利要求17所述的封装方法，其特征在于，所述加热处理的工艺温度范围为20℃~120℃；所述固化处理的工艺温度范围为120℃~160℃。
19.如权利要求1所述的封装方法，其特征在于，所述光电传感芯片包括光电传感区以及环绕所述光电传感区的外围区，还包括形成于所述外围区的第一芯片焊垫，所述CMOS外围芯片包括第二芯片焊垫，所述CMOS外围芯片背向所述第二芯片焊垫的面键合于所述承载基板；
所述第一芯片焊垫面向所述透光盖板，所述光电传感芯片位于所述光电传感通孔外，所述形成互连结构的步骤包括：形成所述光电传感通孔之前，在所述第一塑封层背向所述承载基板的面上形成再布线结构，用于电连接所述第二芯片焊垫、电容器的电极和互连柱；在所述再布线结构上形成第一导电凸块，用于与所述第一芯片焊垫电连接；
形成所述互连结构后，沿所述第一导电凸块至所述第一塑封层的方向，将所述透光盖板置于所述光电传感通孔内，使所述第一芯片焊垫与所述第一导电凸块结合实现电连接；
或者，所述第一芯片焊垫背向所述透光盖板，所述光电传感芯片位于所述光电传感通孔内，所述形成互连结构的步骤包括：形成所述光电传感通孔之前，在所述第一塑封层背向所述承载基板的面上形成再布线结构，用于电连接所述第二芯片焊垫、电容器的电极和互连柱；在所述再布线结构上形成第一导电凸块，用于与所述第一芯片焊垫电连接；
沿所述第一导电凸块至所述第一塑封层的方向，将所述感光组件置于所述光电传感通孔内后，利用打线工艺实现所述第一芯片焊垫与所述第一导电凸块的电连接；
或者，所述第一芯片焊垫面向所述透光盖板，所述光电传感芯片位于所述光电传感通孔外，所述形成互连结构的步骤包括：形成所述光电传感通孔之前，在所述第一塑封层背向所述承载基板的面上形成第一再布线结构，用于电连接所述第二芯片焊垫、电容器的电极和互连柱；去除所述承载基板后，在所述第一塑封层背向所述第一再布线结构的面上形成第二再布线结构，用于与所述互连柱电连接；在所述第二再布线结构上形成第一导电凸块，用于与所述第一芯片焊垫电连接；
形成所述互连结构后，沿所述第二再布线结构至所述第一再布线结构的方向，将所述透光盖板置于所述光电传感通孔内，使所述第一芯片焊垫与所述第一导电凸块结合实现电连接；
或者，所述第一芯片焊垫背向所述透光盖板，所述光电传感芯片位于所述光电传感通孔内，所述形成互连结构的步骤包括：形成所述光电传感通孔之前，在所述第一塑封层背向所述承载基板的面上形成第一再布线结构，用于电连接所述第二芯片焊垫、电容器的电极和互连柱；去除所述承载基板后，在所述第一塑封层背向所述第一再布线结构的面上形成第二再布线结构，用于与所述互连柱电连接；在所述第二再布线结构上形成第一导电凸块，用于与所述第一芯片焊垫电连接；
沿所述第二再布线结构至所述第一再布线结构的方向，将所述感光组件置于所述光电传感通孔内后，利用打线工艺实现所述第一芯片焊垫与所述第一导电凸块的电连接。
20.如权利要求1所述的封装方法，其特征在于，实现所述CMOS外围芯片、电容器、互连柱和光电传感芯片之间的电连接后，还包括：去除所述承载基板；或者，将所述感光组件中的至少所述透光盖板置于对应的所述光电传感通孔内之前，还包括：去除所述承载基板。
CN201811604380.4A 2018-12-26 2018-12-26 光电传感集成系统的封装方法 Active CN111370431B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811604380.4A CN111370431B (zh) 2018-12-26 2018-12-26 光电传感集成系统的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811604380.4A CN111370431B (zh) 2018-12-26 2018-12-26 光电传感集成系统的封装方法

Publications (2)

Publication Number Publication Date
CN111370431A CN111370431A (zh) 2020-07-03
CN111370431B true CN111370431B (zh) 2023-04-18

Family

ID=71209055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811604380.4A Active CN111370431B (zh) 2018-12-26 2018-12-26 光电传感集成系统的封装方法

Country Status (1)

Country Link
CN (1) CN111370431B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133695B (zh) * 2020-09-07 2022-07-01 矽磐微电子(重庆)有限公司 系统级封装结构及其制作方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950943A (zh) * 2004-05-06 2007-04-18 阿帕托佩克股份有限公司 在基底背面具有图案层的电子封装及其制造方法
TW200731523A (en) * 2006-02-10 2007-08-16 Foxlink Image Tech Co Ltd Image sensor package apparauts
CN101989555A (zh) * 2009-07-29 2011-03-23 胜开科技股份有限公司 模造成型的影像传感器封装结构制造方法及封装结构
TW201143044A (en) * 2009-08-26 2011-12-01 Tessera Inc Wafer level compliant packages for rear-face illuminated solid state image sensors
CN103972113A (zh) * 2014-05-22 2014-08-06 南通富士通微电子股份有限公司 封装方法
CN103972111A (zh) * 2014-05-22 2014-08-06 南通富士通微电子股份有限公司 引线框架结构的形成方法
CN106449546A (zh) * 2016-09-26 2017-02-22 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及其封装方法
WO2017045421A1 (zh) * 2015-09-17 2017-03-23 中芯长电半导体（江阴）有限公司 一种芯片封装方法
CN107634078A (zh) * 2017-09-18 2018-01-26 信利光电股份有限公司 一种摄像模组的底板及摄像模组
WO2018054315A1 (zh) * 2016-09-26 2018-03-29 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN108257882A (zh) * 2018-01-17 2018-07-06 中芯集成电路（宁波）有限公司 器件封装结构及封装过程中应力释放的方法
CN108597998A (zh) * 2017-09-30 2018-09-28 中芯集成电路（宁波）有限公司 晶圆级系统封装方法及封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687069B1 (ko) * 2005-01-07 2007-02-27 삼성전자주식회사 보호판이 부착된 이미지 센서 칩과 그의 제조 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950943A (zh) * 2004-05-06 2007-04-18 阿帕托佩克股份有限公司 在基底背面具有图案层的电子封装及其制造方法
TW200731523A (en) * 2006-02-10 2007-08-16 Foxlink Image Tech Co Ltd Image sensor package apparauts
CN101989555A (zh) * 2009-07-29 2011-03-23 胜开科技股份有限公司 模造成型的影像传感器封装结构制造方法及封装结构
TW201143044A (en) * 2009-08-26 2011-12-01 Tessera Inc Wafer level compliant packages for rear-face illuminated solid state image sensors
CN103972113A (zh) * 2014-05-22 2014-08-06 南通富士通微电子股份有限公司 封装方法
CN103972111A (zh) * 2014-05-22 2014-08-06 南通富士通微电子股份有限公司 引线框架结构的形成方法
WO2017045421A1 (zh) * 2015-09-17 2017-03-23 中芯长电半导体（江阴）有限公司 一种芯片封装方法
CN106449546A (zh) * 2016-09-26 2017-02-22 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及其封装方法
WO2018054315A1 (zh) * 2016-09-26 2018-03-29 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN107634078A (zh) * 2017-09-18 2018-01-26 信利光电股份有限公司 一种摄像模组的底板及摄像模组
CN108597998A (zh) * 2017-09-30 2018-09-28 中芯集成电路（宁波）有限公司 晶圆级系统封装方法及封装结构
CN108257882A (zh) * 2018-01-17 2018-07-06 中芯集成电路（宁波）有限公司 器件封装结构及封装过程中应力释放的方法

Also Published As

Publication number Publication date
CN111370431A (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
TWI700753B (zh) 晶片封裝體及其製造方法
CN108336037B (zh) 一种晶圆级系统封装结构和电子装置
KR102454788B1 (ko) 반도체 디바이스 및 그 제조 방법
US7442643B2 (en) Methods of forming conductive elements using organometallic layers and flowable, curable conductive materials
US20060163722A1 (en) Semiconductor chip electrical connection structure
KR20190053235A (ko) 웨이퍼 레벨 패키지 및 방법
TW201143044A (en) Wafer level compliant packages for rear-face illuminated solid state image sensors
TWI614881B (zh) 感光模組及其製造方法
CN104838486A (zh) 半导体器件和用于板式封装的自适性图案化的方法
TW202121608A (zh) 半導體裝置及製造半導體裝置的方法
CN111370431B (zh) 光电传感集成系统的封装方法
CN110943094B (zh) 光电传感集成系统及其封装方法、镜头模组、电子设备
CN111371969B (zh) 摄像组件的封装方法
US20230117746A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN111361071B (zh) 摄像组件的封装方法
CN111370332B (zh) 摄像组件的封装方法
CN111371970B (zh) 摄像组件的封装方法
CN111370335B (zh) 晶圆级系统封装方法
CN109638031B (zh) 一种高像素cis晶圆级扇出型封装结构及其制造方法
TW202121621A (zh) 半導體裝置和製造半導體裝置的方法
CN111370329A (zh) 扇出型晶圆级封装方法
TWI589016B (zh) 感光模組及其製造方法
TW201941413A (zh) 影像感測模組系統級封裝體及其製造方法
CN111370331B (zh) 摄像组件的封装方法
CN111361070B (zh) 摄像组件的封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant