TW202121621A - 半導體裝置和製造半導體裝置的方法 - Google Patents

半導體裝置和製造半導體裝置的方法 Download PDF

Info

Publication number
TW202121621A
TW202121621A TW109109447A TW109109447A TW202121621A TW 202121621 A TW202121621 A TW 202121621A TW 109109447 A TW109109447 A TW 109109447A TW 109109447 A TW109109447 A TW 109109447A TW 202121621 A TW202121621 A TW 202121621A
Authority
TW
Taiwan
Prior art keywords
substrate
conductive
core
semiconductor device
top surface
Prior art date
Application number
TW109109447A
Other languages
English (en)
Inventor
莫印蘇
李文古
李義波
其王門
Original Assignee
新加坡商安靠科技新加坡控股私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商安靠科技新加坡控股私人有限公司 filed Critical 新加坡商安靠科技新加坡控股私人有限公司
Publication of TW202121621A publication Critical patent/TW202121621A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

在一個實例中，一種半導體裝置包括：基底組合件，所述基底組合件包括：第一基板；第一裝置，所述第一裝置位於所述第一基板的頂表面上；以及第一囊封物，所述第一囊封物位於所述第一基板的所述頂表面上並且形成所述第一裝置的側表面的邊界。所述半導體裝置進一步包括導電柱，所述導電柱位於所述第一基板上和第一模製化合物中，其中所述導電柱包括非導電柱芯和所述柱芯上的導電柱殼。

Description

半導體裝置和製造半導體裝置的方法
本揭示內容總體上涉及電子裝置，並且更具體地涉及半導體裝置和用於製造半導體裝置的方法。
現有半導體封裝和用於形成半導體封裝的方法存在不足之處，例如造成成本過多、可靠性降低、性能相對較低或封裝尺寸太大。對於本領域的技術人員來說，通過將常規和傳統方法與本揭示內容進行比較並且參考附圖，此類方法的另外的局限性和缺點將變得明顯。
本發明的一態樣為一種半導體裝置，其包括：基底組合件，所述基底組合件包括：第一基板；第一裝置，所述第一裝置位於所述第一基板的頂表面上；以及第一囊封物，所述第一囊封物位於所述第一基板的所述頂表面上並且形成所述第一裝置的側表面的邊界；以及導電柱，所述導電柱位於所述第一基板上和第一模製化合物中；其中所述導電柱包括非導電柱芯和所述柱芯上的導電柱殼。
在本發明的一態樣所述的半導體裝置中，所述導電柱殼的頂端從所述囊封物暴露；並且所述導電柱芯的頂端被所述導電柱殼的所述頂端覆蓋。
在本發明的一態樣所述的半導體裝置中，所述第一基板包括與所述柱殼和所述柱芯耦接的襯墊。
在本發明的一態樣所述的半導體裝置中，所述導電柱的高度為約110微米到約350微米。
本發明的一態樣所述的半導體裝置進一步包括底部填料，所述底部填料位於所述第一裝置與所述第一基板的所述頂表面之間。
在本發明的一態樣所述的半導體裝置中，所述第一裝置或所述第二裝置包括主動裝置、被動裝置、半導體晶粒或半導體封裝。
本發明的一態樣所述的半導體裝置進一步包括：頂部組合件，所述頂部組合件包括：第二基板；第二裝置，所述第二裝置位於所述第二基板的頂表面上；以及第二囊封物，所述第二囊封物位於所述第二基板的所述頂表面上並且形成所述第二裝置的側表面的邊界；以及互連件，所述互連件位於所述第二基板的底表面上；其中所述互連件將所述第二基板與所述導電柱的頂端耦接。
本發明的一態樣所述的半導體裝置進一步包括：介面層，所述介面層位於所述頂部組合件與所述基底組合件之間，所述介面層形成所述頂部組合件的所述互連件的邊界。
在本發明的一態樣所述的半導體裝置中，所述囊封物的頂端與所述導電柱的頂端基本上共平面；並且與所述第一裝置的頂端相比，所述導電柱的所述頂端從所述第一基板的所述頂表面延伸得更遠。
在本發明的一態樣所述的半導體裝置中，所述囊封物的頂端與所述導電柱的頂端和所述第一裝置的頂端基本上共平面。
在本發明的一態樣所述的半導體裝置中，所述柱芯的寬度大於所述柱殼的厚度；所述柱芯的所述寬度為大約50微米到大約200微米；並且所述柱殼的所述厚度為大約10微米到大約50微米。
本發明的另一態樣為一種用於製造半導體裝置的方法，所述方法包括：在第一基板的頂表面上設置非導電材料的柱芯；在所述柱芯上設置柱殼以形成導電柱；在所述第一基板的所述頂表面上放置第一裝置；以及在所述第一基板的所述頂表面上設置接觸所述第一裝置的側表面和所述導電柱的第一囊封物。
在本發明的另一態樣所述的方法中，設置所述柱芯包括：在所述第一基板的所述頂表面上設置非導電材料；以及去除所述非導電材料的一部分以限定所述柱芯；並且所述柱芯與所述第一基板的襯墊直接接觸。
本發明的另一態樣所述的方法進一步包括：在所述第一囊封物的頂表面上放置頂部組合件，其中所述頂部組合件包括第二基板和所述第二基板上的第二裝置，並且其中所述導電柱將所述第二裝置電耦接到所述第一基板。
本發明的另一態樣所述的方法進一步包括在設置所述柱殼之前，在所述柱芯上設置晶種層。
本發明的另一態樣所述的方法進一步包括在設置所述柱殼之前，在所述基板的所述頂表面上設置光阻並且去除所述光阻的一部分以限定所述柱芯。
在本發明的另一態樣所述的方法中，設置所述柱殼包括濺射或鍍覆。
本發明的又一態樣為一種用於製造半導體裝置的方法，所述方法包括：在載體上設置重新分佈層基板，其中所述重新分佈層基板包括介電結構和所述介電結構中的重新分佈結構；在所述重新分佈層基板的頂表面上設置非導電材料；去除所述非導電材料的一部分以形成柱芯；在所述柱芯上設置柱殼以形成與所述重新分佈結構電耦接的導電柱；在所述重新分佈層基板上放置接觸所述重新分佈結構的裝置；在所述重新分佈層基板的所述頂表面上設置與所述裝置的側表面接觸的囊封物；以及去除所述載體並且在所述重新分佈層基板的與所述重新分佈結構電耦接的底表面上設置互連件。
本發明的又一態樣所述的方法進一步包括在所述裝置與所述重新分佈層基板的所述頂表面之間設置底部填料。
本發明的又一態樣所述的方法進一步包括在所述囊封物的頂表面上設置通過所述導電柱接觸所述重新分佈結構的另外的重新分佈層基板。
以下討論提供了半導體裝置和製造半導體裝置的方法的各種實例。這種實例是非限制性的，並且所附申請專利範圍的範疇不應限於所揭示的特定實例。在以下討論中，術語「實例」和「例如」是非限制性的。
附圖展示了一般的構造方式，並且可以省略眾所皆知之特徵和技術的描述和細節，以避免不必要地模糊本揭示內容。另外，附圖中的元件不一定按比例繪製。例如，圖中的元件中的一些元件的尺寸可能相對於其它元件而被放大以有助於改善對本揭示內容中所討論的實例的理解。不同附圖中的相同附圖標記表示相同的元件。
術語「或」意味著由「或」連接的列表中的項目的任何一個或多個項目。作為實例，「x或y」意味著三元素集合{(x), (y), (x, y)}中的任何元素。作為另一個實例，「x、y或z」意味著七元素集合{(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)}中的任何元素。
可以使用術語「第一」、「第二」等來描述各種元件，並且這些元件不應受這些術語的限制。這些術語僅是用來將一個元件與另一個元件進行區分。因此，例如，在不背離本揭示內容的教導的情況下，本揭示內容中所討論的第一元件可以被稱為第二元件。
除非另外指明，否則術語「耦接」可以用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接連接的兩個元件。例如，如果元件A耦接到元件B，則元件A可以直接接觸元件B或通過中間元件C間接連接到元件B。類似地，術語「之上」或「上」可以用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接連接的兩個元件。
在一個實例中，一種半導體裝置包括：基底組合件，所述基底組合件包括：第一基板；第一裝置，所述第一裝置位於所述第一基板的頂表面上；以及第一囊封物，所述第一囊封物位於所述第一基板的所述頂表面上並且形成所述第一裝置的側表面的邊界。所述半導體裝置進一步包括導電柱，所述導電柱位於所述第一基板上和第一模製化合物中，其中所述導電柱包括非導電柱芯和所述柱芯上的導電柱殼。
在另一個實例中，一種用於製造半導體裝置的方法包括：在第一基板的頂表面上設置非導電材料的柱芯；在所述柱芯上設置柱殼以形成導電柱；在所述第一基板的所述頂表面上放置第一裝置；以及在所述第一基板的所述頂表面上設置接觸所述第一裝置的側表面和所述導電柱的第一囊封物。
在另外的實例中，一種用於製造半導體裝置的方法包括：在載體上設置重新分佈層（RDL）基板，其中所述RDL基板包括介電結構和所述介電結構中的重新分佈結構；在所述RDL基板的頂表面上設置非導電材料；去除所述非導電材料的一部分以形成柱芯；在所述柱芯上設置柱殼以形成與所述重新分佈結構電耦接的導電柱；在所述RDL基板上放置接觸所述重新分佈結構的裝置；在所述RDL基板的所述頂表面上設置與所述裝置的側表面接觸的囊封物；以及去除所述載體並且在所述RDL基板的與所述重新分佈結構電耦接的底表面上設置互連件。
本揭示內容中包含其它實例。此類實例可以存在於本揭示內容的附圖中、請求項中和/或說明書中。
圖1示出了示例半導體裝置10的橫截面視圖。在圖1所示的實例中，半導體裝置10可以包括基底組合件100、定位在基底組合件100上的頂部組合件200以及插置在基底組合件100與頂部組合件200之間的介面層300。
基底組合件100可以包括基板110、電子裝置120、導電柱130、囊封物140和外部互連件150。基板110可以包括重新分佈結構111和介電結構112。重新分佈結構111可以電連接到電子裝置120和外部互連件150。另外，基板110可以進一步包括在基板110的頂表面上形成並且電連接到重新分佈結構111的襯墊113。襯墊113可以是重新分佈結構111的一部分。重新分佈結構111和介電結構112可以分別表示可以彼此交替堆疊以限定基板110的一個或多個導電層和介電層。重新分佈結構111的每個導電層可以包括一個或多個導電圖案、跡線和/或通孔，信號、電流或電壓可以沿著所述一個或多個導電圖案、跡線和/或通孔跨基板110承載或重新分佈。另外，重新分佈結構111的導電層的一個或多個部分可以具有或可以形成有彼此堆疊的由一種或多種導電材料構成的一個或多個子層。可以在電子裝置120的底表面處形成互連件121並且所述互連件可以將電子裝置120耦接到基板110。可以在電子裝置120與基板110之間定位介面層122並且所述介面層可以包封互連件121。導電柱130可以包括柱芯131和柱殼132。導電柱130可以被定位成在基板110的頂表面上與電子裝置120側向移位元，並且可以在基板110與頂部組合件200之間提供電連接。囊封物140可以包封電子裝置120、導電柱130和基板110的頂表面。外部互連件150可以形成於基板110的底表面上以將半導體裝置10耦接到外部裝置或元件，如印刷電路板。
頂部組合件200可以包括基板210、電子裝置220、囊封物230和互連件240。基板210可以包括可以與上文所描述的重新分佈結構111和介電結構112類似的重新分佈結構211和介電結構212。重新分佈結構211可以電連接到電子裝置220和互連件240。電子裝置220可以形成於基板210上。可以在電子裝置220的底表面上形成互連件221並且所述互連件可以將電子裝置220耦接到基板210。囊封物230可以包封電子裝置220和基板210的頂表面。
基板110和210、導電柱130、囊封物140、230和300以及互連件150和240可以被稱為半導體封裝或封裝。半導體封裝可以防止電子裝置120和220暴露於外部因素和/或環境。另外，半導體封裝可以提供外部元件（未示出）與電子裝置120和220之間的電連接。
圖2A到2L示出了用於製造半導體裝置10的示例方法的橫截面視圖。具體地，圖2B到2G示出了圖2A所示的部分「P」中的製造製程的局部放大平面視圖。
圖2A示出了處於早期製造階段的半導體裝置10的橫截面視圖。在圖2A所示的實例中，基板110可以包括重新分佈結構111、介電結構112和襯墊113。基板110可以包括例如具有芯的印刷電路板、無芯基板（例如，在載體上逐層構建並且缺少如玻璃纖維層、無矽整合模組（Silicon-Less Integrated Module，SLIM）仲介層或矽晶圓整合扇出技術（Silicon Wafer Integrated Fan-out Technology，SWIFT）仲介層等芯的堆積基板）、引線框架、微引線框架、半導體晶粒、仲介層（例如，矽或玻璃仲介層）等。
在一些實例中，重新分佈結構111可以包括或被稱為導電層、金屬層、佈線層或電路圖案。重新分佈結構111可以包括例如導電材料，如金（Au）、銀（Ag）、銅（Cu）、鋁（Al）或鈀（Pd）。另外，重新分佈結構111可以使用例如濺射、化學鍍、電鍍、物理氣相沉積（PVD）、化學氣相沉積（CVD）、金屬有機化學氣相沉積（MOCVD）、原子層沉積（ALD）、低壓化學氣相沉積（LPCVD）或電漿增強化學氣相沉積（PECVD）形成。重新分佈結構111的層的厚度可以在約2微米到約10微米的範圍內。重新分佈結構111可以具有多層結構。重新分佈結構111可以暴露在基板110的頂表面處，以電連接到電子裝置120和/或導電柱130。另外，重新分佈結構111可以暴露在基板110的底表面處，以電連接到互連件150。
在一些實例中，介電結構112可以包括或被稱為介電層、鈍化層、絕緣層或保護層。在一些實例中，介電結構112可以包括例如氧化物層、氮化物層和電絕緣材料，如聚醯亞胺（polyimide，PI）、苯環丁烯（benzocyclobutene，BCB）、聚苯噁唑（polybenzoxazole，PBO）、雙馬來醯亞胺三嗪（bismaleimide triazine，BT）、酚醛樹脂或環氧樹脂。另外，介電結構112可以使用例如熱氧化、化學氣相沉積（chemical vapor deposition，CVD）、物理氣相沉積（physical vapor deposition，PVD）、原子層沉積（atomic layer deposition，ALD）、低壓化學氣相沉積（low pressure chemical vapor deposition，LPCVD）、電漿增強化學氣相沉積（plasma enhanced chemical vapor deposition，PECVD）、薄片層疊或蒸鍍形成。介電結構112的層的厚度可以在約4微米到約12微米的範圍內。在一些實例中，介電結構112可以防止重新分佈結構111暴露於外部因素和/或環境。
在一些實例中，襯墊113可以包括或被稱為焊環或凸點下金屬化（UBM）。襯墊113可以包含例如導電材料，如金（Au）、銀（Ag）、銅（Cu）、鋁（Al）或鈀（Pd）。襯墊113可以使用例如濺射、化學鍍、電鍍、物理氣相沉積（PVD）、化學氣相沉積（CVD）、金屬有機化學氣相沉積（MOCVD）、原子層沉積（ALD）、低壓化學氣相沉積（LPCVD）或電漿增強化學氣相沉積（PECVD）形成。另外，襯墊113的寬度可以形成為比導電柱130的寬度寬。襯墊113的寬度可以在約60微米到約250微米的範圍內。另外，襯墊113的厚度可以在約2微米到約10微米的範圍內。襯墊113可以形成於暴露於基板110的頂表面的重新分佈結構111上，並且可以電連接到重新分佈結構111。
在一些實例中，基板110可以是重新分佈層（「RDL」）基板。RDL基板可以包括（a）可以在RDL基板要電耦接到的電子裝置之上逐層形成的，或者（b）可以在將電子裝置和RDL基板耦接在一起之後完全去除或至少部分地去除的載體之上逐層形成的一個或多個導電重新分佈層和一個或多個介電層。RDL基板可以在圓形晶圓上以晶圓級製程逐層製造為晶圓級基板，和/或在矩形或方形面板載體上以面板級製程逐層製造為面板級基板。RDL基板可以以可以包含與限定相應的導電重新分佈圖案或跡線的一個或多個導電層交替堆疊的一個或多個介電層的添加劑堆積製程形成，所述導電重新分佈圖案或跡線被配置成共同（a）將電跡線扇出電子裝置的佔用空間外，和/或（b）將電跡線扇入電子裝置的佔用空間內。可以使用鍍覆製程，例如電鍍製程或化學鍍製程來形成導電圖案。導電圖案可以包括導電材料，例如銅或其它可鍍覆金屬。可以使用光圖案化製程，例如光刻製程和用於形成光刻遮罩的光阻材料來製作導電圖案的位置。RDL基板的介電層可以利用可以包含光刻遮罩的光圖案化製程來圖案化，通過所述光刻遮罩，光暴露到光圖案期望的特徵，如介電層中的通孔中。介電層可以由光可限定的有機介電材料，例如聚醯亞胺（PI）、苯環丁烯（BCB）或聚苯噁唑（PBO）製成。此類介電材料可以以液體形式旋塗或以其它方式塗覆，而不是以預先形成的膜的形式附接。為了允許適當地形成期望的光限定的特徵，此類光可限定的介電材料可以省略結構增強劑，或者可以是不含填料的，沒有可能會干擾來自光圖案化製程的光的線、織造物或其它顆粒。在一些實例中，不含填料的介電材料的此類不含填料的特性可以允許減小所得的介電層的厚度。儘管上文描述的光可限定的介電材料可以是有機材料，但是在其它實例中，RDL基板的介電材料可以包括一個或多個無機介電層。一個或多個無機介電層的一些實例可以包括氮化矽（Si3 N4 ）、氧化矽（SiO2 ）和/或SiON。所述一個或多個無機介電層可以通過使用氧化或氮化製程而不是使用光限定的有機介電材料來生長無機介電層來形成。此類無機介電層可以是不含填料的，沒有線、織造物或其它不同的無機顆粒。在一些實例中，RDL基板可以省略永久性芯結構或載體，例如包括雙馬來醯亞胺三嗪（BT）或FR4的介電材料，並且這些類型的RDL基板可以被稱為無芯基板。本揭示內容中的其它基板也可以包括RDL基板。
在一些實例中，基板110可以是預先形成的基板。預先形成的基板可以在附接到電子裝置之前製造並且可以包括位於相應的導電層之間的介電層。導電層可以包括銅並且可以使用電鍍製程形成。介電層可以是可以以預先形成的膜的形式而不是以液體的形式附接的相對較厚的非光可限定層，並且可以包含用於剛性和/或結構性支撐的具有如線、織造物和/或其它無機顆粒等填料的樹脂。由於介電層是非光可限定的，因此可以通過使用鑽孔或雷射來形成如通孔或開口等特徵。在一些實例中，介電層可以包括預浸材料或味之素增層膜（Ajinomoto Buildup Film，ABF）。預先形成的基板可以包含永久性芯結構或載體，例如包括雙馬來醯亞胺三嗪（BT）或FR4的介電材料，並且介電層和導電層可以形成於永久性芯結構上。在其它實例中，預先形成的基板可以是省略永久性芯結構的無芯基板，並且介電層和導電層可以形成於在形成介電層和導電層之後並且在附接到電子裝置之前被去除的犧牲載體上。預先形成的基板可以被稱為印刷電路板（PCB）或層壓基板。此類預先形成的基板可以通過半加成製程或經改進的半加成製程來形成。本揭示內容中的其它基板也可以包括預先形成的基板。
圖2B示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖2B所示的實例中，可以在基板110的頂表面上形成非導電材料131'。在一些實例中，非導電材料131'可以被稱為絕緣層或介電層。絕緣層131'可以包含例如電絕緣材料，如聚合物、聚醯亞胺（PI）、苯環丁烯（BCB）、聚苯噁唑（PBO）、雙馬來醯亞胺三嗪（BT）、模製材料、酚醛樹脂、環氧樹脂、矽酮、乾膜層、乾膜光敏介電材料（PDM）、乾膜聚合物電介質或丙烯酸酯聚合物。另外，絕緣層131'可以使用例如旋塗、噴塗、印刷、物理氣相沉積（PVD）、化學氣相沉積（CVD）、金屬有機化學氣相沉積（MOCVD）、原子層沉積（ALD）、低壓化學氣相沉積（LPCVD）、電漿增強化學氣相沉積（PECVD）、薄片層疊或蒸鍍形成。絕緣層131'可以形成為覆蓋在基板110的頂表面上形成的襯墊113。
圖2C呈現了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖2C所示的實例中，可以通過去除絕緣層131'的一部分來形成柱芯131。例如，柱芯131可以通過在絕緣層131'上的要形成導電柱130的一部分處設置遮罩圖案，並且從沒有形成遮罩圖案的一部分蝕刻絕緣層131'形成。柱芯131可以在襯墊113上形成並且寬度可以小於襯墊113的寬度。柱芯131的高度可以在約100微米到約300微米的範圍內。另外，柱芯131的寬度可以在約50微米到約200微米的範圍內。柱芯131可以朝向基板110的邊緣定位，以允許將電子裝置120容易地放置在基板110的內側處。
圖2D示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖2D所示的實例中，可以在基板110的頂表面和柱芯131的表面上形成晶種層132a。晶種層132a可以包含例如導電材料，如金（Au）、銀（Ag）、銅（Cu）、鋁（Al）或鈦（Ti）。另外，晶種層132a可以使用例如物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）、電漿氣相沉積、化學鍍或電鍍形成。在一些實例中，PVD可以被稱為濺射。晶種層132a可以薄薄地沉積在基板110、襯墊113和柱芯131上。晶種層132a的厚度可以在約50奈米到約200奈米的範圍內。如下文所解釋的，晶種層132a可以被設置成促進在柱芯131的絕緣材料之上以導電外殼的形式設置柱殼132的製程。
圖2E示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖2E所示的實例中，可以在基板110上形成光阻135並且可以去除光阻135的一部分，由此暴露柱芯131和襯墊113。例如，光阻135可以塗覆在基板110上和/或晶種層132a上，並且光阻135的一部分可以通過曝光和顯影去除，由此暴露柱芯131和襯墊113。
圖2F示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖2F所示的實例中，可以在暴露的晶種層132a上形成柱殼132。柱殼132可以形成為覆蓋柱芯131和襯墊113。柱殼132可以包含例如導電材料，如金（Au）、銀（Ag）、銅（Cu）或鋁（Al）。另外，柱殼132可以使用例如濺射、化學鍍、電鍍、物理氣相沉積（PVD）、化學氣相沉積（CVD）、金屬有機化學氣相沉積（MOCVD）、原子層沉積（ALD）、低壓化學氣相沉積（LPCVD）或電漿增強化學氣相沉積（PECVD）形成。柱殼132的厚度可以在約10微米到約50微米的範圍內。柱殼132覆蓋柱芯131並且電連接到襯墊113。
圖2G和2H示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖2G所示的實例中，去除光阻135和定位於光阻135下方的晶種層132a的一部分，這可以通過例如幹法蝕刻或濕法蝕刻來實現。因此可以完成包含柱芯131、晶種層132a和柱殼132的導電柱130。導電柱130的高度可以等於或大於電子裝置120的高度。例如，導電柱130的高度可以在約110微米到約350微米的範圍內。由於定位於導電柱130內的柱芯131由絕緣材料製成，因此可以降低製造成本和/或製造時間。例如，如果導電柱需要僅由如金屬等導電材料製成，則鍍覆此類金屬所需的時間和/或成本將更高。然而，在圖2G的實例中，導電柱130在其內包含柱芯131，並且用絕緣層131'形成柱芯131（圖2B）比必須用金屬鍍覆相同的相應芯體積更快且更便宜。因為導電柱130包括在柱芯131的表面上形成的導電柱殼132，所以所述導電柱可以很像常規導電柱一樣實現導電柱的功能。在圖2H所示的實例中，可以在基板110的邊緣處或附近形成導電柱130。導電柱130可以提供基底組合件100與頂部組合件200之間的電連接路徑。
圖2I示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖2I所示的實例中，可以將電子裝置120附接到基板110的頂部。在一些實例中，電子裝置120可以包括半導體晶粒或具有一個或多個晶粒的半導體封裝。半導體晶粒120可以包括例如半導體材料，如矽（Si）。半導體晶粒120可以包括被動電子電路（未示出）或主動電子電路，如電晶體。在一些實例中，半導體晶粒120可以包括例如電路，如數位訊號處理器（DSP）、微處理器、網路處理器、電源管理處理器、音訊處理器、射頻（RF）電路、無線基帶晶片上系統（SoC）處理器、感測器或特定應用積體電路（ASIC）。半導體晶粒120可以包括互連件121和模製材料122或模製化合物或底部填料。在一些實例中，互連件121可以包括如焊球等導電球、如銅柱等導電柱和/或具有在銅柱上形成的焊帽的導電樁。互連件121可以在半導體晶粒120的底表面上形成並且可以電連接到基板110的重新分佈結構111。模製材料122可以在半導體晶粒120與基板110之間形成。在一些實例中，模製材料122可以被稱為模製化合物或底部填料。底部填料122可以包括環氧樹脂、熱塑性材料、熱固性材料、聚醯亞胺、聚氨酯、聚合物材料、填充的環氧樹脂、填充的熱塑性材料、填充的熱固性材料、填充的聚醯亞胺、填充的聚氨酯、填充的聚合材料、助熔底部填料等等。
在圖2I所示的實例中，可以通過將互連件121電連接到基板110的重新分佈結構111來將半導體晶粒120附接到基板110的頂部。半導體晶粒120可以使用例如批量回流製程、熱壓縮製程或雷射鍵合製程電連接到重新分佈結構111。可以通過在半導體晶粒120與基板110之間插入底部填料材料然後進行固化來形成底部填料122。
圖2J示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖2J所示的實例中，囊封物140可以包封半導體晶粒120和導電柱130。囊封物140可以在基板110上包封半導體晶粒120和導電柱130。在一些實例中，囊封物140可以包括各種包封或模製材料，包含例如樹脂、高分子化合物材料、具有柱的聚合物、環氧樹脂、具有柱的環氧樹脂、具有柱的環氧丙烯酸酯、矽樹脂、其組合或其等同物。另外，囊封物140可以使用各種製程中的任何製程來形成，所述各種製程包含例如壓縮模製製程、液相囊封物模製製程、真空層壓製程、膏印刷製程或膜輔助模製製程。在一些實例中，底部填料122可以是囊封物140的一部分，而不是在囊封物140之前或與其分開應用。囊封物140可以保護半導體晶粒120和導電柱130免受外部環境的影響。以這種方式，可以完成包含基板110、半導體晶粒120、導電柱130和囊封物140的基底組合件100。在一些實例中，基底組合件100可以包括在基板110下方形成的互連件150。
圖2K示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖2K所示的實例中，可以將頂部組合件200附接到基底組合件100的頂部。頂部組合件200可以包括基板210、電子裝置220、囊封物230和互連件240。基板210可以包括重新分佈結構211和介電結構212。頂部組合件200可以是具有各種結構或元件的組合件，因此不限於所展示的結構。頂部組合件200的不同元件可以類似於如上文所描述的基底組合件100的相應元件或像其一樣類似地形成的。例如，頂部組合件200的基板210、重新分佈結構211、介電結構212、電子裝置220和/或囊封物230可以分別類似於基底組合件100的基板110、重新分佈結構111、介電結構112、電子裝置120和/或囊封物130。
圖2K呈現了作為預先形成的基板的在使用互連件240附接到基底組合件100之前已經形成的基板210。然而，可以存在基板210可以替代地是直接在基底組合件100頂上形成（在包在囊封物140和/或電子裝置120上形成並且耦接到柱130）的，而不是預先形成然後利用互連件240進行附接的重新分佈結構的實例。之後，可以在基板210之上附接並形成電子裝置220和囊封物230。在其它實例中，可以在基底組合件100上在囊封物140和/或電子裝置120上直接形成與重新分佈結構110或120類似的重新分佈結構，並且所述重新分佈結構耦接到柱130，然後頂部組合件200之後可以附接到此類重新分佈結構。
圖2L示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖2L所示的實例中，可以在基底組合件100與頂部組合件200之間形成介面層300，並且可以在基底組合件100的底表面上形成互連件150。在其它實例中，互連件150可以在頂部組合件200附接到基底組合件100之前提前形成。
在一些實例中，介面層300可以被稱為底部填料。底部填料300可以包括環氧樹脂、熱塑性材料、熱固性材料、聚醯亞胺、聚氨酯、聚合物材料、填充的環氧樹脂、填充的熱塑性材料、填充的熱固性材料、填充的聚醯亞胺、填充的聚氨酯、填充的聚合材料、助熔底部填料等等。例如，底部填料300可以通過在基底組合件100與頂部組合件200之間注入液相底部填料或凝膠型底部填料，然後固化形成。底部填料300在保護互連件240的同時可以增強基底組合件100與頂部組合件200之間的機械耦接強度。
互連件150可以電連接到基底組合件100的基板110的重新分佈結構111。在一些實例中，互連件150可以包括如焊球等導電球、如銅柱等導電柱和/或具有在銅柱上形成的焊帽的導電樁。互連件150可以包括錫（Sn）、銀（Ag）、鉛（Pb）、銅（Cu）、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi或Sn-Ag-Cu。互連件150可以使用例如落球（ball drop）製程、絲網印刷製程或電鍍製程形成。互連件150的厚度可以在約50微米到約350微米的範圍內。互連件150可以提供半導體裝置10與外部元件或裝置（未示出）之間的電連接。
本揭示內容包括對某些實例的引用，然而，本領域的技術人員應理解的是，在不脫離本揭示內容的範圍的情況下，可以作出各種改變並且可以取代等同物。另外，在不脫離本揭示內容的範圍的情況下，可以對所揭示的實例進行修改。因此，意圖是，本揭示內容不受限於所揭示的實例，而本揭示內容將包含落入所附申請專利範圍的範疇內的所有實例。
10:半導體裝置 100:基底組合件 110:基板 111:重新分佈結構 112:介電結構 113:襯墊 120:電子裝置 121:互連件 122:介面層/模製材料/底部填料 130:導電柱/柱 131:柱芯 131':非導電材料/絕緣層 132:柱殼 132a:晶種層 135:光阻 140:囊封物 150:外部互連件/互連件 200:頂部組合件 210:基板 211:重新分佈結構 212:介電結構 220:電子裝置 221:互連件 230:囊封物 240:互連件 300:介面層/囊封物/底部填料 P:部分
[圖1]示出了示例半導體裝置的橫截面視圖。
[圖2A]到[圖2L]示出了用於製造示例半導體裝置的示例方法的橫截面視圖。
10:半導體裝置
100:基底組合件
110:基板
111:重新分佈結構
112:介電結構
113:襯墊
120:電子裝置
121:互連件
122:介面層/模製材料/底部填料
130:導電柱/柱
131:柱芯
132:柱殼
140:囊封物
200:頂部組合件
210:基板
211:重新分佈結構
212:介電結構
220:電子裝置
221:互連件
230:囊封物
240:互連件
300:介面層/囊封物/底部填料

Claims (20)

  1. 一種半導體裝置，其包括： 基底組合件，所述基底組合件包括： 第一基板； 第一裝置，所述第一裝置位於所述第一基板的頂表面上；以及 第一囊封物，所述第一囊封物位於所述第一基板的所述頂表面上並且形成所述第一裝置的側表面的邊界；以及 導電柱，所述導電柱位於所述第一基板上和第一模製化合物中； 其中所述導電柱包括非導電柱芯和所述柱芯上的導電柱殼。
  2. 根據請求項1所述的半導體裝置，其中： 所述導電柱殼的頂端從所述囊封物暴露；並且 所述導電柱芯的頂端被所述導電柱殼的所述頂端覆蓋。
  3. 根據請求項1所述的半導體裝置，其中所述第一基板包括與所述柱殼和所述柱芯耦接的襯墊。
  4. 根據請求項1所述的半導體裝置，其中所述導電柱的高度為約110微米到約350微米。
  5. 根據請求項1所述的半導體裝置，其進一步包括底部填料，所述底部填料位於所述第一裝置與所述第一基板的所述頂表面之間。
  6. 根據請求項1所述的半導體裝置，其中所述第一裝置或所述第二裝置包括主動裝置、被動裝置、半導體晶粒或半導體封裝。
  7. 根據請求項1所述的半導體裝置，其進一步包括： 頂部組合件，所述頂部組合件包括： 第二基板； 第二裝置，所述第二裝置位於所述第二基板的頂表面上；以及 第二囊封物，所述第二囊封物位於所述第二基板的所述頂表面上並且形成所述第二裝置的側表面的邊界；以及 互連件，所述互連件位於所述第二基板的底表面上； 其中所述互連件將所述第二基板與所述導電柱的頂端耦接。
  8. 根據請求項7所述的半導體裝置，其進一步包括： 介面層，所述介面層位於所述頂部組合件與所述基底組合件之間，所述介面層形成所述頂部組合件的所述互連件的邊界。
  9. 根據請求項1所述的半導體裝置，其中： 所述囊封物的頂端與所述導電柱的頂端基本上共平面；並且 與所述第一裝置的頂端相比，所述導電柱的所述頂端從所述第一基板的所述頂表面延伸得更遠。
  10. 根據請求項1所述的半導體裝置，其中： 所述囊封物的頂端與所述導電柱的頂端和所述第一裝置的頂端基本上共平面。
  11. 根據請求項1所述的半導體裝置，其中： 所述柱芯的寬度大於所述柱殼的厚度； 所述柱芯的所述寬度為大約50微米到大約200微米；並且 所述柱殼的所述厚度為大約10微米到大約50微米。
  12. 一種用於製造半導體裝置的方法，所述方法包括： 在第一基板的頂表面上設置非導電材料的柱芯； 在所述柱芯上設置柱殼以形成導電柱； 在所述第一基板的所述頂表面上放置第一裝置；以及 在所述第一基板的所述頂表面上設置接觸所述第一裝置的側表面和所述導電柱的第一囊封物。
  13. 根據請求項12所述的方法，其中： 設置所述柱芯包括： 在所述第一基板的所述頂表面上設置非導電材料；以及 去除所述非導電材料的一部分以限定所述柱芯；並且 所述柱芯與所述第一基板的襯墊直接接觸。
  14. 根據請求項12所述的方法，其進一步包括： 在所述第一囊封物的頂表面上放置頂部組合件， 其中所述頂部組合件包括第二基板和所述第二基板上的第二裝置，並且 其中所述導電柱將所述第二裝置電耦接到所述第一基板。
  15. 根據請求項12所述的方法，其進一步包括在設置所述柱殼之前，在所述柱芯上設置晶種層。
  16. 根據請求項12所述的方法，其進一步包括在設置所述柱殼之前，在所述基板的所述頂表面上設置光阻並且去除所述光阻的一部分以限定所述柱芯。
  17. 根據請求項12所述的方法，其中設置所述柱殼包括濺射或鍍覆。
  18. 一種用於製造半導體裝置的方法，所述方法包括： 在載體上設置重新分佈層基板，其中所述重新分佈層基板包括介電結構和所述介電結構中的重新分佈結構； 在所述重新分佈層基板的頂表面上設置非導電材料； 去除所述非導電材料的一部分以形成柱芯； 在所述柱芯上設置柱殼以形成與所述重新分佈結構電耦接的導電柱； 在所述重新分佈層基板上放置接觸所述重新分佈結構的裝置； 在所述重新分佈層基板的所述頂表面上設置與所述裝置的側表面接觸的囊封物；以及 去除所述載體並且在所述重新分佈層基板的與所述重新分佈結構電耦接的底表面上設置互連件。
  19. 根據請求項18所述的方法，其進一步包括在所述裝置與所述重新分佈層基板的所述頂表面之間設置底部填料。
  20. 根據請求項18所述的方法，其進一步包括在所述囊封物的頂表面上設置通過所述導電柱接觸所述重新分佈結構的另外的重新分佈層基板。
TW109109447A 2019-05-28 2020-03-20 半導體裝置和製造半導體裝置的方法 TW202121621A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/423,424 2019-05-28
US16/423,424 US11158615B2 (en) 2019-05-28 2019-05-28 Semiconductor device and method of manufacturing a semiconductor device

Publications (1)

Publication Number Publication Date
TW202121621A true TW202121621A (zh) 2021-06-01

Family

ID=73506562

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109109447A TW202121621A (zh) 2019-05-28 2020-03-20 半導體裝置和製造半導體裝置的方法

Country Status (3)

Country Link
US (2) US11158615B2 (zh)
CN (1) CN112017975A (zh)
TW (1) TW202121621A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158615B2 (en) * 2019-05-28 2021-10-26 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing a semiconductor device
US11064615B2 (en) * 2019-09-30 2021-07-13 Texas Instruments Incorporated Wafer level bump stack for chip scale package
US11574890B2 (en) 2020-07-01 2023-02-07 Amkor Technology Singapore Holding Pte. Lte. Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679863B2 (en) * 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP
US8890628B2 (en) * 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
US9337135B2 (en) * 2014-10-08 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Pop joint through interposer
US10600759B2 (en) * 2016-01-12 2020-03-24 Advanced Semiconductor Engineering, Inc. Power and ground design for through-silicon via structure
US10062648B2 (en) * 2016-02-26 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US10297575B2 (en) 2016-05-06 2019-05-21 Amkor Technology, Inc. Semiconductor device utilizing an adhesive to attach an upper package to a lower die
US10529697B2 (en) 2016-09-16 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US10529671B2 (en) * 2016-12-13 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US11158615B2 (en) * 2019-05-28 2021-10-26 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
US12125832B2 (en) 2024-10-22
CN112017975A (zh) 2020-12-01
US11158615B2 (en) 2021-10-26
US20200381404A1 (en) 2020-12-03
US20220045037A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
US12080682B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TW202121608A (zh) 半導體裝置及製造半導體裝置的方法
US12125832B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US11854991B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US20220238441A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US20230245937A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US11996369B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US20240258182A1 (en) Semiconductor devices and related methods
US20240194550A1 (en) Electronic devices with a redistribution layer and methods of manufacturing electronic devices with a redistribution layer
US11398455B2 (en) Semiconductor devices and related methods
US20230117746A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TW202114092A (zh) 半導體裝置和製造半導體裝置的方法
US20240079282A1 (en) Electronic devices and method of manufacturing an electronic devices
US20240249986A1 (en) Electronic devices and methods of manufacturing electronic devices
US20240006279A1 (en) Electronic devices and methods of manufacturing electronic devices
US20230282532A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US20240203803A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices