CN110943094B - 光电传感集成系统及其封装方法、镜头模组、电子设备 - Google Patents

光电传感集成系统及其封装方法、镜头模组、电子设备 Download PDF

Info

Publication number
CN110943094B
CN110943094B CN201811107586.6A CN201811107586A CN110943094B CN 110943094 B CN110943094 B CN 110943094B CN 201811107586 A CN201811107586 A CN 201811107586A CN 110943094 B CN110943094 B CN 110943094B
Authority
CN
China
Prior art keywords
chip
photoelectric sensing
layer
capacitor
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811107586.6A
Other languages
English (en)
Other versions
CN110943094A (zh
Inventor
秦晓珊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
Original Assignee
Ningbo Semiconductor International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp filed Critical Ningbo Semiconductor International Corp
Priority to CN201811107586.6A priority Critical patent/CN110943094B/zh
Priority to CN202210433903.3A priority patent/CN114944407A/zh
Priority to PCT/CN2019/106829 priority patent/WO2020057620A1/zh
Priority to KR1020217006293A priority patent/KR20210032531A/ko
Publication of CN110943094A publication Critical patent/CN110943094A/zh
Priority to US17/207,452 priority patent/US20210210542A1/en
Application granted granted Critical
Publication of CN110943094B publication Critical patent/CN110943094B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种光电传感集成系统及其封装方法、镜头模组、电子设备，封装方法包括：形成至少一个感光组件，所述感光组件包括相对设置的光电传感芯片和透光盖板，且所述光电传感芯片和所述透光盖板相结合；提供承载基板；在所述承载基板上键合CMOS外围芯片、电容器和互连柱；在所述承载基板上形成封装层，至少填充满所述CMOS外围芯片、电容器和互连柱之间的空间，所述封装层中形成有至少一个光电传感通孔；将所述感光组件中的至少所述透光盖板置于对应的所述光电传感通孔内；形成互连结构，用于实现所述CMOS外围芯片、电容器、互连柱和光电传感芯片之间的电连接。本发明简化了封装工艺、减小了镜头模组厚度。

Description

光电传感集成系统及其封装方法、镜头模组、电子设备
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种光电传感集成系统及其封装方法、镜头模组、电子设备。
背景技术
随着人们生活水平的不断提高，业余生活也更加丰富，摄影逐渐成为人们记录出游以及各种日常生活的常用手段，因此具有拍摄功能的电子设备(例如：手机、平板电脑和照相机等)越来越多地应用到人们的日常生活以及工作中，具有拍摄功能的电子设备逐渐成为当今人们不可或缺的重要工具。
具有拍摄功能的电子设备通常都设有镜头模组，镜头模组的设计水平是决定拍摄质量的重要因素之一。镜头模组通常包括具有光电传感芯片的摄像组件以及固定于所述摄像组件上方且用于形成被摄物体影像的镜头组件。其中，光电传感芯片是一种能够感受外部入射光并将其转换为电信号的电子器件。
目前，为了提高镜头模组的成像能力，相应需具有更大成像面积的光电传感芯片，且通常还会在所述镜头模组中配置电阻、电容器等电路元件以及外围芯片，因此目前的封装工艺需要使所述光电传感芯片、电路元件以及外围芯片实现封装与电学系统集成。
发明内容
本发明实施例解决的问题是提供一种光电传感集成系统及其封装方法、镜头模组、电子设备，简化封装工艺、减小镜头模组的总厚度。
为解决上述问题，本发明实施例提供一种光电传感集成系统的封装方法，包括：形成至少一个感光组件，所述感光组件包括相对设置的光电传感芯片和透光盖板，且所述光电传感芯片和所述透光盖板相结合；提供承载基板；在所述承载基板上键合CMOS外围芯片、电容器和互连柱；在所述承载基板上形成封装层，至少填充满所述CMOS外围芯片、电容器和互连柱之间的空间，所述封装层中形成有至少一个光电传感通孔；将所述感光组件中的至少所述透光盖板置于对应的所述光电传感通孔内；形成互连结构，用于实现所述CMOS外围芯片、电容器、互连柱和光电传感芯片之间的电连接。
相应的，本发明实施例还提供一种光电传感集成系统，包括：CMOS外围芯片；电容器；互连柱；封装层，至少包覆所述CMOS外围芯片、电容器和互连柱的侧壁，且所述封装层内形成有至少一个光电传感通孔；至少一个感光组件，所述感光组件包括相对设置的光电传感芯片和透光盖板，所述光电传感芯片和所述透光盖板相结合，且所述感光组件中的至少所述透光盖板置于对应的所述光电传感通孔内；互连结构，用于实现所述CMOS外围芯片、电容器、互连柱和光电传感芯片之间的电连接。
相应的，本发明实施例还提供一种镜头模组，包括：本发明实施例所述的光电传感集成系统；镜头组件，与所述互连柱或所述互连结构电连接。
相应的，本发明实施例还提供一种电子设备，包括：本发明实施例所述的镜头模组。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例将CMOS外围芯片、电容器和互连柱集成于封装层中，且在所述封装层中形成光电传感通孔，将感光组件中的至少透光盖板置于对应的所述光电传感通孔内，并形成互连结构，以实现所述CMOS外围芯片、电容器、互连柱和光电传感芯片之间的电连接；与将光电传感芯片、CMOS外围芯片和电容器封装至电路板(例如：PCB)上的方案相比，本发明实施例省去了电路板，不仅简化了实现电连接的工艺步骤，有利于提高封装效率、降低电连接工艺的成本，且能够有效减小后续所形成镜头模组的总厚度。
而且，所述感光组件能够单独被制成，且将CMOS外围芯片、电容器和互连柱集成于封装层的制程也可以单独进行，相应避免了形成所述感光组件的制程对所述CMOS外围芯片、电容器和互连柱的集成产生影响，同理，避免所述CMOS外围芯片、电容器和互连柱的集成对所述感光组件产生影响，从而有利于提高封装可靠性，且有利于降低加工成本。
此外，所述感光组件包括相对设置且相结合的光电传感芯片和透光盖板；所述透光盖板能够避免后续封装制程对所述光电传感芯片的成像区造成污染，从而提高后续所形成镜头模组的成像质量。
可选方案中，将所述感光组件置于对应的所述光电传感通孔之前，在所述封装层上形成键合结构，相应的，将所述感光组件中的至少所述透光盖板置于对应的所述光电传感通孔内时，使感光芯片的外围区键合于所述键合结构上，所述键合结构用于实现所述光电传感芯片与所述封装层的物理连接，从而进一步提高所述光电传感芯片和封装层的结合强度，进而进一步提高封装可靠性。
附图说明
图1至图9是本发明光电传感集成系统的封装方法第一实施例中各步骤对应的结构示意图；
图10至图11是本发明光电传感集成系统的封装方法第二实施例中各步骤对应的结构示意图；
图12至图17是本发明光电传感集成系统的封装方法第三实施例中各步骤对应的结构示意图；
图18是本发明光电传感集成系统的封装方法第四实施例中各步骤对应的结构示意图；
图19至图23是本发明光电传感集成系统的封装方法第五实施例中各步骤对应的结构示意图；
图24是本发明光电传感集成系统的封装方法第六实施例中各步骤对应的结构示意图；
图25至图27是本发明光电传感集成系统的封装方法第七实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，镜头模组中配置有光电传感芯片、电路元件(例如：电容器)以及外围芯片。其中，为了实现光电传感芯片、电容器以及外围芯片的继承以及电连接，通常需将所述光电传感芯片、电容器以及外围芯片分别贴装于电路板上，并通过引线使所述光电传感芯片、电容器以及外围芯片与所述电路板实现电连接。
因此，目前封装工艺较为复杂、工艺成本较高，且电路板的设置，导致所形成镜头模组的厚度难以被减小。
为了解决所述技术问题，本发明实施例提供一种光电传感集成系统的封装方法，包括：形成至少一个感光组件，所述感光组件包括相对设置的光电传感芯片和透光盖板，且所述光电传感芯片和所述透光盖板相结合；提供承载基板；在所述承载基板上键合CMOS外围芯片、电容器和互连柱；在所述承载基板上形成封装层，至少填充满所述CMOS外围芯片、电容器和互连柱之间的空间，所述封装层中形成有至少一个光电传感通孔；将所述感光组件中的至少所述透光盖板置于对应的所述光电传感通孔内；形成互连结构，用于实现所述CMOS外围芯片、电容器、互连柱和光电传感芯片之间的电连接。
本发明实施例将CMOS外围芯片、电容器和互连柱集成于封装层中，且在所述封装层中形成光电传感通孔，将感光组件中的至少透光盖板置于对应的所述光电传感通孔内，并形成互连结构，以实现所述CMOS外围芯片、电容器、互连柱和光电传感芯片之间的电连接；与将光电传感芯片、CMOS外围芯片和电容器封装至电路板上的方案相比，本发明实施例省去了电路板，不仅简化了实现电连接的工艺步骤，有利于提高封装效率、降低电连接工艺的成本，且能够有效减小后续所形成镜头模组的总厚度；而且，所述感光组件能够单独被制成，且将CMOS外围芯片、电容器和互连柱集成于封装层的制程也可以单独进行，相应避免了形成所述感光组件的制程对所述CMOS外围芯片、电容器和互连柱的集成产生影响，同理，避免所述CMOS外围芯片、电容器和互连柱的集成对所述感光组件产生影响，从而有利于提高封装可靠性，且有利于降低加工成本。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图9是本发明光电传感集成系统的封装方法第一实施例中各步骤对应的结构示意图。
参考图1至图2，图2是图1中一个光电传感芯片的放大图，形成至少一个感光组件390(如图1所示)，所述感光组件390包括相对设置的光电传感芯片300(如图1所示)和透光盖板330(如图1所示)，且所述光电传感芯片300和所述透光盖板330相结合。
镜头模组通常包括摄像组件以及固定于所述摄像组件上方且用于形成被摄物体影像的镜头组件，所述感光组件390用于作为所述镜头模组中的摄像组件。
本实施例中，所述光电传感芯片300为图像传感器芯片。其中，图像传感器是一种能将光学图像转换成电信号的半导体器件。
本实施例中，所述光电传感芯片300为CMOS图像传感器(CMOS image sensor，CIS)芯片。在其他实施例中，所述光电传感芯片还可以为CCD(charge coupled device，电荷耦合器)图像传感器芯片。
如图2所示，所述光电传感芯片300包括光电传感区300A以及环绕所述光电传感区300A的外围区300B，所述光电传感芯片300具有位于所述光电传感区300A的光信号接收面355，所述光电传感芯片300通过所述光信号接收面355接收感测光辐射信号。
具体地，所述光信号接收面355朝向所述透光盖板330，从而能够避免后续封装制程对所述光电传感芯片300的成像区(即所述光电传感区300A)造成污染，相应避免对所述光电传感芯片300的性能造成不良影响，进而提高后续所形成镜头模组的成像质量。
需要说明的是，所述光电传感芯片300包括多个像素(pixel)单元，例如包括红光像素单元、绿光像素单元和蓝光像素单元，因此所述光电传感芯片300包含有多个半导体光敏器件(图未示)、位于所述半导体光敏器件上的多个滤光膜(图未示)、以及位于所述滤光膜上的微透镜(microlens)350(如图2所示)。其中，所述微透镜350的顶面即为所述光信号接收面355。
还需要说明的是，所述光电传感芯片300还包括形成于所述外围区300B的第一芯片焊垫310，用于实现所述光电传感芯片300与其他电路的电连接。
本实施例中，所述第一芯片焊垫310面向所述透光盖板330。在其他实施例中，根据实际工艺需求，所述第一芯片焊垫也可以背向所述透光盖板。
因此，为了实现所述光电传感芯片300与其他电路的电连接，所述透光盖板330覆盖所述光电传感区300A且露出所述第一芯片焊垫310。
为了保障所述光电传感芯片300的正常性能，所述透光盖板330可以为红外滤光玻璃片或全透光玻璃片。
本实施例中，所述透光盖板330为红外滤光玻璃片。在镜头模组的使用过程中，所述透光盖板330能消除入射光中的红外光对所述光电传感芯片300性能的影响，防止所述光电传感芯片300产生色偏等问题，有利于提高图像分辨率和色彩还原性，相应提高镜头模组的成像效果。
具体地，所述红外滤光玻璃片为蓝玻璃红外截止滤光片(infrared cut filter，IRCF)。蓝玻璃红外截止滤光片具有吸收红外光的特性，还能避免反射光的干扰，从而防止由光线多次反射而形成亮斑和鬼影的问题，在滤除红外光的同时，有利于进一步提高镜头模组的成像效果。在其他实施例中，所述红外滤光玻璃片包括玻璃以及位于所述玻璃表面的红外截止膜(IR cut coating)，其中，红外截止膜则是利用反射的原理以滤除红外光。
需要说明的是，后续制程还包括形成至少包覆CMOS外围芯片、电容器和互连柱侧壁的封装层，所述封装层内形成有光电传感通孔，且将所述感光组件390中的至少所述透光盖板330置于对应的所述光电传感通孔内，因此所述透光盖板330的厚度与所述CMOS外围芯片的厚度、电容器的厚度和互连柱的高度相匹配，而且，考虑到所述感光组件390的光学性能、以及镜头模组的厚度，所述透光盖板330的厚度不宜过小，也不宜过大。
本实施例中，根据实际工艺需求，所述透光盖板330的厚度为100μm至300μm，例如为150μm、200μm或250μm。
本实施例中，所述透光盖板330和所述光电传感芯片300通过设置于二者之间的粘合结构340(如图1所示)相结合，所述粘合结构340环绕所述光信号接收面355。
所述粘合结构340用于实现所述光电传感芯片300和透光盖板330的物理连接。而且，所述透光盖板330、粘合结构340和光电传感芯片300围成空腔360(如图1所示)，避免所述透光盖板330与所述光电传感芯片300直接接触，从而避免所述透光盖板330对所述光电传感芯片300的光学性能产生不良影响。
本实施例中，所述粘合结构340环绕所述光信号接收面355，从而使所述光信号接收面355上方的透光盖板330位于所述光电传感芯片300的感光路径上，进而使所述光电传感芯片300的光学性能得到保障。
具体地，形成所述感光组件390的步骤包括：在所述透光盖板330的边缘区域(未标示)形成环形的粘合结构340；使所述光信号接收面355朝向所述粘合结构340，并将所述外围区300B键合于所述粘合结构340上，以实现所述光电传感芯片300和所述透光盖板330的结合。
本实施例中，所述粘合结构340的材料为可光刻的干膜(dry film)。可光刻的干膜具有粘性和可光刻性，从而在实现所述光电传感芯片300和所述透光盖板330的物理连接的同时，有利于降低形成所述粘合结构340的工艺难度。在其他实施例中，所述粘合结构的材料还可以为可光刻的聚酰亚胺(polyimide)、可光刻的聚苯并恶唑(PBO)或可光刻的苯并环丁烯(BCB)。
本实施例中，以所述感光组件390的数量为一个为例。在其他实施例中，根据镜头模组中镜头组件的数量，所述感光组件的数量还可以为多个。例如，当镜头模组为双摄镜头模组时，所述感光组件的数量相应为两个。
参考图3，提供承载基板260；在所述承载基板260上键合CMOS外围芯片100、电容器110和互连柱120。
所述承载基板260用于为后续实现所述CMOS外围芯片100、电容器110和互连柱120的集成和电连接提供工艺平台，从而提高后续制程的工艺可操作性。
本实施例中，通过临时键合(temporary bonding，TB)的方式，将所述CMOS外围芯片100、电容器110和互连柱120键合于所述承载基板260上，以便于后续去除所述承载基板260。
具体地，所述承载基板260为载体晶圆(carrier wafer)。在其他实施例中，所述承载基板还可以为其他类型的基板。
本实施例中，通过胶粘层270将所述CMOS外围芯片100、电容器110和互连柱120临时键合于所述承载基板260上。所述胶粘层270还用于作为剥离层，从而便于所述CMOS外围芯片100、电容器110和互连柱120与所述承载基板260的分离。
本实施例中，所述胶粘层270为发泡膜。发泡膜包括相对的微粘面和发泡面，发泡膜在常温下具有粘性，且所述发泡面贴附于所述承载基板260上，后续通过对所述发泡膜进行加热，即可使所述发泡面失去粘性，从而实现所述CMOS外围芯片100、电容器110和互连柱120与所述承载基板260的分离。
在另一些实施例中，所述胶粘层还可以为粘片膜(die attach film，DAF)。粘片膜是在半导体封装工序中用于连接半导体芯片与封装基板、芯片与芯片的超薄型薄膜黏合剂，具有较高的可靠性及方便的工序性，有利于实现半导体封装的积层化和薄型化。
在其他实施例中，所述CMOS外围芯片、电容器和互连柱还可以通过静电键合的方式临时键合于所述承载基板上。
所述电容器110为被动元件(passive components)的一种，用于与所述光电传感芯片300(如图1所示)实现电连接，从而为所述光电传感芯片300的感光工作起到特定作用。
因此，所述电容器110包括电极111，所述电极111用于实现所述电容器110与其他电路的电连接。
本实施例中，所述电容器110为陶瓷电容器(ceramic capacitor)。陶瓷电容器是以陶瓷材料为介质的电容器的总称，和其他电容器相比，陶瓷电容器具有使用温度高、比容量大、耐潮湿性好、介质损耗小、电容温度系数可在大范围内选择等优点，在电子电路中具有较大前景。
具体地，所述电容器110为片式多层陶瓷电容器(multi-layer ceramiccapacitors，MLCC)。片式多层陶瓷电容器是由印好电极(即内电极)的陶瓷介质膜片以错位的方式叠合起来，经过一次性高温烧结形成陶瓷芯片，再在所述陶瓷芯片的两端封上金属层，所述金属层用于作为所述多层陶瓷电容器的电极111。
片式多层陶瓷电容器除具备电容元件"隔直通交"的通性特点外，还具有体积小、比容大、寿命长、可靠性高、以及易于实现表面贴装(SMT)等优点，从而能够满足对电容元件的小型化、低成本、大容量技术发展的需求。
相应的，所述电容器110包括内部设有内电极(未标示)的陶瓷体112、以及位于所述陶瓷体112两端的电极111。
需要说明的是，当所述所述电容器110为片式多层陶瓷电容器时，所述片式多层陶瓷电容器的厚度根据陶瓷介质膜片的层数而定，陶瓷介质膜片的层数越大，所述片式多层陶瓷电容器的厚度则越大。
本实施例中，所述片式多层陶瓷电容器的厚度为100μm至400μm，例如为150μm、200μm、250μm、300μm或350μm。其中，根据所述电容器110的性能需求，可选取合适厚度的片式多层陶瓷电容器。
所述CMOS外围芯片100为摄像组件中除所述光电传感芯片300之外的具有特定功能的主动元件，当后续实现与所述光电传感芯片300的电连接后，所述CMOS外围芯片100用于向所述光电传感芯片300提供外围电路，例如：模拟供电电路和数字供电电路、电压缓冲电路、快门电路、快门驱动电路等。
所述CMOS外围芯片100包括第二芯片焊垫101，用于实现所述CMOS外围芯片100与其他电路的电连接。
所述CMOS外围芯片100采用集成电路制作技术所制成，因此所述CMOS外围芯片100通常包括形成于衬底上的NMOS器件、PMOS器件等器件，还包括层间介质层、金属互连结构和焊垫等结构。
本实施例中，所述CMOS外围芯片100中露出所述第二芯片焊垫101的面为芯片正面102，与所述芯片正面102相背的面为芯片背面103。其中，所述芯片背面103指的是所述CMOS外围芯片100中远离所述第二芯片焊垫101一侧的衬底底面。
在其他实施例中，根据实际工艺情况，所述第二芯片焊垫还可以位于所述芯片背面。
需要说明的是，为了降低后续实现所述CMOS外围芯片100、电容器110和互连柱120之间电连接的工艺难度，所述CMOS外围芯片100和所述电容器110的厚度差值不宜过大，也不宜过小。为此，本实施例中，所述CMOS外围芯片100的厚度为100μm至300μm，例如为150μm、200μm或250μm。
具体地，通过对所述CMOS外围芯片100的芯片背面103进行减薄处理，从而使所述CMOS外围芯片100的厚度满足工艺需求。其中，在实际工艺中，需基于减薄处理前所述CMOS外围芯片100的厚度以及工艺可实现性，合理设定所述CMOS外围芯片100的厚度。
还需要说明的是，本实施例中，所述CMOS外围芯片100背向所述承载基板260的面低于所述电容器110背向所述承载基板260的面。在其他实施例中，所述CMOS外围芯片背向所述承载基板的面还可以和所述电容器背向所述承载基板的面相平。
所述互连柱120用于和镜头组件中的音圈马达(voice coil motor holder，VCM)实现电连接。
本实施例中，沿所述互连柱120的延伸方向，所述互连柱120具有相对的两端，所述互连柱120的一端用于和镜头模组中的镜头组件实现电连接，所述互连柱120的另一个端用于和所述光电传感芯片300、电容器110和CMOS外围芯片100实现电连接，从而使所述光电传感芯片300、电容器110和CMOS外围芯片100均能与所述镜头组件实现电连接，进而实现所述镜头模组的电路导通。
所述互连柱120的形状为柱状，因此所述互连柱120沿延伸方向具有一定的高度，也就是说，后续形成封装层后，所述互连柱120嵌于所述封装层内且沿所述封装层的厚度方向延伸，从而易于通过所述互连柱120实现所述光电传感芯片300、电容器110和CMOS外围芯片100与所述镜头组件的电连接。
相应的，所述互连柱120的材料为导电材料。本实施例中，所述互连柱120的材料为具有一定电阻要求的金属(例如：铜)或掺杂的半导体。所述材料的互连柱120具有较好的导电性和电阻可控性，使得所述互连柱120的电学特性满足工艺需求，且所述材料的互连柱120能够实现预制成形，使得所述互连柱120的形貌和尺寸满足工艺需求。
由前述分析可知，为了降低后续实现所述CMOS外围芯片100、电容器110和互连柱120之间电连接的工艺难度，所述互连柱120高度和所述电容器110厚度的差值不宜过大，也不宜过小。为此，本实施例中，所述互连柱120的高度为100μm至400μm，例如为150μm、200μm、250μm、300μm或350μm。
需要说明的是，所述互连柱120易于通过加工制造所形成，因此，在实际工艺过程中，易于使所述互连柱120的高度和所述电容器110的厚度相等。
还需要说明的是，在其他实施例中，所述CMOS外围芯片背向所述承载基板的面、所述多层陶瓷电容器背向所述承载基板的面、所述互连柱背向所述承载基板的面还可以相平。
本实施例中，在所述承载基板260上键合CMOS外围芯片100、电容器110和互连柱120的步骤包括：将所述CMOS外围芯片100背向所述第二芯片焊垫101的面、将所述陶瓷体112沿所述内电极(未标示)堆栈方向的任一表面、以及所述互连柱120的任一端面临时键合于所述承载基板260上。
结合参考图4至图8，在所述承载基板260上形成封装层200，至少填充满所述CMOS外围芯片100、电容器110和互连柱120之间的空间，所述封装层200中形成有至少一个光电传感通孔250(如图7所示)；将所述感光组件390(如图1所示)中的至少所述透光盖板330(如图1所示)置于对应的所述光电传感通孔250内；形成互连结构210(如图7所示)，用于实现所述CMOS外围芯片100、电容器110、互连柱120和光电传感芯片300(如图8所示)之间的电连接。
所述封装层200能够对所述CMOS外围芯片100、电容器110和互连柱120起到固定作用，从而使所述CMOS外围芯片100、电容器110和互连柱120实现封装集成，并通过所述互连结构210，实现所述CMOS外围芯片100、电容器110、互连柱120和光电传感芯片300之间的电学集成；与将光电传感芯片、CMOS外围芯片和电容器封装至电路板上的方案相比，本实施例省去了电路板，不仅简化了实现电连接的工艺步骤，有利于提高封装效率、降低电连接工艺的成本，且能够有效减小后续所形成镜头模组的总厚度。
因此，形成所述封装层200后，所述封装层200至少填充满所述CMOS外围芯片100、电容器110和互连柱120之间的空间。
如图4所示，本实施例中，为了提高所述封装层200的平坦度，便于后续电连接工艺的进行，所述封装层200覆盖所述CMOS外围芯片100、电容器110和互连柱120，所述封装层200顶部均高于所述CMOS外围芯片100、电容器110和互连柱120。
所述封装层200还能够起到绝缘、密封以及防潮的作用，可以减小所述CMOS外围芯片100、电容器110和互连柱120受损、被污染或被氧化的概率，进而有利于提高所形成镜头模组的性能和可靠性。
本实施例中，形成所述封装层200的工艺为塑封(molding)工艺，所述封装层200相应为塑封层。
本实施例中，所述封装层200的材料为环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点，因此广泛用作电子器件和集成电路的封装材料。
其中，所述封装层200的厚度(未标示)需根据所述CMOS外围芯片100的厚度、电容器110的厚度、互连柱120的高度以及实际工艺需求而定，从而使所述封装层200能够至少填充满所述CMOS外围芯片100、电容器110和互连柱120之间的空间。
所述光电传感通孔250用于容纳所述感光组件390中的至少所述透光盖板330，从而实现所述感光组件390与所述CMOS外围芯片100、电容器110、互连柱120之间的封装集成。
本实施例中，所述光电传感通孔250仅用于容纳所述透光盖板330，也就是说，将所述透光盖板330置于对应的所述光电传感通孔250内后，所述光电传感芯片300位于所述光电传感通孔250外。
所述互连结构210与所述CMOS外围芯片100的第二芯片焊垫101、所述电容器110的电极111、以及所述互连柱120背向所述承载基板260的一端实现电连接；将所述透光盖板330置于对应的所述光电传感通孔250内后，所述互连结构210还与所述光电传感芯片300的第一芯片焊垫310实现电连接，从而实现所述CMOS外围芯片100、电容器110、互连柱120和光电传感芯片300之间的电连接。
本实施例中，为了提高工艺可行性，降低工艺复杂度，在形成所述互连结构210之后，形成所述光电传感通孔250。
参考图5，具体地，所述形成互连结构210的步骤包括：在所述封装层200背向所述承载基板260的面上形成再布线结构215，用于电连接所述第二芯片焊垫101、电容器110的电极111和互连柱120。
所述再布线结构215用于实现所述CMOS外围芯片100、电容器110和互连柱120之间的电连接。
本实施例中，由于所述封装层200覆盖所述CMOS外围芯片100、电容器110和互连柱120，因此所述再布线结构215包括：导电柱212，位于所述封装层200内，且分别与所述第二芯片焊垫101、电极111和互连柱120背向所述承载基板260的一端相连；互连层211，位于所述封装层200背向所述承载基板260的表面且与所述多个导电柱212相连。
通过采用所述再布线结构215，有利于减小所述CMOS外围芯片100、电路元件110和互连柱120之间的间距，从而有利于缩小镜头模组的尺寸，且互连层211的厚度通常较小，因此还有利于减小镜头模组的厚度。
具体地，形成所述导电柱212的步骤包括：从所述封装层200背向所述承载基板260的面开设多个导电孔(图未示)，所述多个导电孔分别露出所述CMOS外围芯片100的第二芯片焊垫101、所述电容器110的电极111和互连柱120背向所述承载基板260的一端；在所述导电孔中填充导电材料，形成分别与所述第二芯片焊垫101、电极111和互连柱120电连接的多个导电柱212。
本实施例中，采用电镀工艺，在所述导电孔中填充导电材料，所述导电材料还覆盖所述封装层200表面；对所述导电材料进行平坦化处理，去除高于所述封装层200表面的导电材料，保留所述导电孔中的导电材料作为所述导电柱212。
本实施例中，所述导电材料为铜，即所述导电柱212为铜柱(Cu pillar)。
铜的电阻率较低，通过选取铜材料，有利于提高所述导电柱212的导电性能；且铜的填充性较好，有利于提高导电材料在所述导电孔内的填充效果，从而提高所述导电柱212在所述导电孔内的形成质量。在其他实施例中，所述导电柱还可以为其他可适用的导电材料。
本实施例中，所述互连层211用于作为再分布层(redistribution layer，RDL)。
所述互连层211通过所述多个导电柱212与所述第二芯片焊垫101、电极111和互连柱120实现电连接，用于对所述第二芯片焊垫101、电极111和互连柱120背向所述承载基板260的一端进行再分布，从而实现所述CMOS外围芯片100、电容器110和互连柱120与其他电路之间的电连接。
本实施例中，所述互连层211的材料为铝。铝工艺较为简单，且工艺成本较低，因此通过选用铝互连层，有利于降低封装工艺的工艺难度和工艺成本。
在其他实施例中，所述互连层还可以为其他可适用的导电材料。
具体地，形成所述互连层211的步骤包括：在所述封装层200背向所述承载基板260的面上形成互连材料层，所述互连材料层还覆盖所述导电柱212；图形化所述互连材料层，形成与所述多个导电柱212相连的互连层211。
需要说明的是，在本实施例中，所述多个导电柱212可以在同一工艺步骤中形成，所述互连层211也可以在同一工艺步骤中形成，因此，通过采用所述再布线结构215以电连接所述CMOS外围芯片100、电容器110和互连柱120的方式，相应还有利于降低电连接工艺的成本、简化电连接工艺的工艺步骤、提高封装效率。
参考图6，所述形成互连结构210的步骤还包括：在所述再布线结构215上形成第一导电凸块240，用于与所述光电传感芯片300(如图1所示)的第一芯片焊垫310(如图1所示)电连接。
所述第一导电凸块240与所述再布线结构215构成所述互连结构210。
其中，所述第一导电凸块240与所述再布线结构215实现电连接，所述第一导电凸块240还用于与所述第一芯片焊垫310电连接，从而使所述光电传感芯片300、CMOS外围芯片100、电容器110和互连柱120之间实现电连接。而且，通过所述第一导电凸块240，还能够实现所述感光组件390与所述封装层200之间的物理连接。
本实施例中，采用凸块工艺(bumping process)形成所述第一导电凸块240，即所述第一导电凸块240为凸块(bump)。与采用植球工艺的方案相比，通过选用凸块工艺，有利于降低所述第一导电凸块240的厚度，从而减小后续所形成镜头模组的厚度。
具体地，在形成所述第一导电凸块240的步骤中，根据后续所形成光电传感通孔250(如图7所示)在所述封装层200内的预设位置，将所述第一导电凸块240形成于预设位置处的互连层211表面。
继续参考图6，需要说明的是，形成所述再布线结构215后，形成所述第一导电凸块240之前，还包括：在所述封装层200上形成覆盖所述互连层211的钝化层220。
所述钝化层220用于对所述互连层211之间进行绝缘，且还用于为所述第一导电凸块240的形成提供工艺平台，此外，所述钝化层220还能够起到防水、防氧化和防污染等作用。
本实施例中，所述钝化层220的材料为光敏材料。相应的，可以通过光刻工艺对所述钝化层220进行图形化，有利于简化工艺步骤、降低工艺成本。
本实施例中，所述钝化层220的材料为光敏聚合物材料。聚合物材料具有较低的介电常数和较小的损耗角正切值。
具体地，所述钝化层220的材料为光敏聚酰亚胺(polyimide，PI)、光敏苯并环丁烯(benzocyclobutene，BCB)或光敏聚苯并噁唑(polybenzoxazole，PBO)。
所述材料的钝化层220具有低吸湿性和高玻璃化温度，能够较好地满足工艺需求；而且，在形成所述钝化层220的过程中，所述钝化层220具有较好的流平性，从而有利于提高所述钝化层220的表面平坦度。
本实施例中，通过涂布的方式，在所述封装层200上形成覆盖所述互连层211的钝化层220。
相应的，形成所述第一导电凸块240的步骤包括：采用光刻工艺，图形化所述钝化层220，露出部分互连层211；采用凸块工艺，在剩余钝化层220露出的互连层211表面形成所述第一导电凸块240。
参考图7，形成所述互连结构210后，在所述第一导电凸块240远离所述CMOS外围芯片100一侧的封装层200中形成光电传感通孔250。
本实施例中，形成所述光电传感通孔250的步骤包括：采用光刻工艺，图形化所述钝化层220，露出部分封装层200；采用激光切割的方式，对露出的封装层200进行图形化处理，从而在所述封装层200中形成所述光电传感通孔250。
在另一些实施例中，还可以利用光刻工艺在所述封装层中形成至少一个光电传感通孔。
在其他实施例中，在所述承载基板上形成所述封装层之前，还可以在所述承载基板上键合预制件，用于定义所述光电传感通孔的位置和形状。形成所述封装层的步骤中，所述封装层覆盖所述预制件、CMOS外围芯片、电容器和互连柱，且所述预制件顶部至少与所述CMOS外围芯片、电容器和互连柱中的最高者相平，且在形成所述封装层后，对所述封装层进行平坦化工艺至露出所述预制件。
具体地，为了便于工艺可行性，所述预制件的顶部最高，从而使平坦化工艺后的封装层仍能够覆盖所述预制件、CMOS外围芯片、电容器和互连柱。
相应的，通过去除所述预制件方式，即可在所述封装层中形成所述光电传感通孔，降低了形成所述光电传感通孔的工艺难度。
需要说明的是，本实施例中，所述光电传感通孔250的开口尺寸根据所述透光盖板330的尺寸而定，且所述光电传感通孔250的开口尺寸大于透光盖板330的尺寸，以便于后续将所述透光盖板330置于所述光电传感通孔250内。
此外，本实施例以所述感光组件390的数量为一个为例，所述光电传感通孔250的数量相应为一个。在其他实施例中，根据镜头模组中镜头组件的数量，所述感光组件的数量还可以为多个，所述光电传感通孔的数量相应为多个。例如，当镜头模组为双摄镜头模组时，所述光电传感通孔的数量相应为两个。
参考图8，形成所述互连结构210后，沿所述第一导电凸块240至所述封装层200的方向，将所述透光盖板330置于所述光电传感通孔250内，使所述第一芯片焊垫310与所述第一导电凸块240结合并实现电连接。
通过将所述透光盖板330置于对应的所述光电传感通孔250内，从而实现所述感光组件390(如图1所示)和所述CMOS外围芯片100、电容器110和互连柱120的封装集成。
所述第一芯片焊垫310与所述第一导电凸块240结合并实现电连接，因此所述光电传感芯片300通过所述互连结构210与所述CMOS外围芯片100、电容器110和互连柱120实现电连接，从而实现了电路集成。与采用打线工艺将光电传感芯片、CMOS外围芯片、电容器封装至电路板上的方案相比，本实施例相应去除了电路板以及打线工艺所形成的引线，这不仅简化了电连接工艺的工艺步骤，有利于提高封装效率、降低电连接工艺的成本，且有效减小后续所形成镜头模组的总厚度。
而且，所述感光组件390能够单独被制成，且将所述CMOS外围芯片110、电容器110和互连柱120集成于所述封装层200中的制程也可以单独进行，相应避免了形成所述感光组件390的制程对所述CMOS外围芯片110、电容器110和互连柱120的集成产生影响，同理，避免了所述CMOS外围芯片110、电容器110和互连柱120的集成对所述感光组件390产生影响，从而有利于提高封装可靠性，且有利于降低加工成本。
本实施例中，将所述透光盖板330置于对应的光电传感通孔250内后，采用压焊工艺使所述第一芯片焊垫310与所述第一导电凸块240的接触面实现原子间结合，从而实现所述第一芯片焊垫310与第一导电凸块240之间的电连接。
在其他实施例中，当所述感光组件的数量为多个时，所述光电传感通孔的数量也为多个。相应的，将所述感光组件的透光盖板置于对应的所述光电传感通孔内的步骤包括：使每一个光电传感芯片的第一芯片焊垫与相对应的第一导电凸块结合并实现电连接，从而使每一个光电传感芯片均能与所述CMOS外围芯片、电容器和互连柱实现电连接。
本实施例中，将所述透光盖板330置于对应的所述光电传感通孔250内后，所述光电传感通孔250侧壁和所述透光盖板330之间具有间隙。
通过使所述光电传感通孔250侧壁和所述透光盖板330之间具有间隙，有利于避免所述封装层200对所述透光盖板330产生应力，从而显著降低所述透光盖板330发生碎裂的概率。
但是，所述间隙的宽度S不宜过小，也不宜过大。如果所述间隙的宽度S过小，则容易增加将所述透光盖板330置于所述光电传感通孔250内的难度；如果所述间隙的宽度S过大，则会增加所形成光电传感集成系统的尺寸，从而增加镜头模组的尺寸。为此，本实施例中，所述间隙的宽度S为5μm至20μm。
需要说明的是，本实施例中，以所述互连结构210包括所述第一导电凸块240和再布线结构215为例进行说明。在其他实施例中，当所述第一芯片焊垫位于所述光电传感芯片背向所述透光盖板的一面时，所述形成互连结构的步骤包括：利用打线工艺实现所述CMOS外围芯片、电容器、互连柱和光电传感芯片之间的电连接。
具体地，在一些实施例中，可以在将所述透光盖板置于对应的所述光电传感通孔内后，采用打线工艺形成引线，以实现所述CMOS外围芯片、电容器、互连柱和光电传感芯片之间的电连接。在另一实施例中，在承载基板上形成封装层之后，形成所述光电传感通孔之前，采用第一打线工艺形成第一引线，实现所述CMOS外围芯片、电容器和互连柱之间的电连接；将所述透光盖板置于对应的所述光电传感通孔内后，采用第二打线工艺形成第二引线，实现所述光电传感芯片和所述CMOS外围芯片之间的电连接。
其中，为了降低所述打线工艺的工艺难度、提高工艺可操作性，所述CMOS外围芯片背向所述承载基板的面、所述电容器背向所述承载基板的面、以及所述互连柱背向所述承载基板的面相平，从而易于使所述封装层均能露出所述CMOS外围芯片的第二芯片焊垫、所述电容器的电极以及所述互连柱背向所述承载基板的一端。
继续参考图6和图7，本实施例中，将所述感光组件390(如图1所示)置于对应的所述光电传感通孔250(如图7所示)之前，所述封装方法还包括：在所述封装层200上形成键合结构230。
所述键合结构230用于实现所述感光组件390与所述封装层200之间的物理连接，从而进一步提高所述感光组件390与所述封装层200的结合强度。
因此，将所述透光盖板330置于对应的所述光电传感通孔250内的步骤中，使所述外围区300B(如图2所示)键合于所述键合结构230上。
本实施例中，所述键合结构230形成在所述光电传感通孔250外侧的封装层200上。
具体地，所述键合结构230位于所述光电传感通孔250的两侧，以进一步提高所述感光组件390与所述封装层200的结合强度。相应的，图形化所述封装层200以形成所述光电传感通孔250的步骤中，图形化所述键合结构230之间的封装层200，从而使所述键合结构230位于所述光电传感通孔250的两侧。
在其他实施例中，所述键合结构还可以仅位于所述光电传感通孔远离所述第一导电凸块一侧的封装层上，在提高所述感光组件与所述封装层之间结合强度的同时，还能提高所述感光组件在所述封装层上的平稳度。
本实施例中，所述键合结构230的材料为可光刻的干膜。可光刻的干膜具有粘性和可光刻性，因此还有利于降低形成所述键合结构230的工艺难度。在其他实施例中，所述键合结构的材料还可以为可光刻的聚酰亚胺、可光刻的聚苯并恶唑或可光刻的苯并环丁烯。
相应的，形成所述键合结构230的步骤包括：在所述封装层200上形成键合材料层；采用光刻工艺图形化所述键合材料层，剩余键合材料层作为所述键合结构230。
本实施例中，为了降低形成所述键合结构230的工艺难度，在形成所述光电传感通孔250之前，形成所述键合结构230。具体地，在形成所述钝化层220后，在所述钝化层220上形成所述键合结构230。
本实施例中，可以在形成所述第一导电凸块240之后，形成所述键合结构230，也可以在形成所述键合结构230之后，形成所述第一导电凸块240。
需要说明的是，在其他实施例中，还可以在形成所述光电传感通孔之后，形成所述第一导电凸块和键合结构。
参考图9，实现所述CMOS外围芯片100、电容器110、互连柱120和光电传感芯片300之间的电连接后，还包括：进行解键合(De-bonding)处理，以去除所述承载基板260(如图8所示)。
通过去除所述承载基板260，露出所述封装层200背向所述光电传感芯片300的面，从而为后续镜头组件在所述封装层200上的装配提供工艺基础。
而且，去除所述承载基板260后，所述封装层200还露出所述互连柱120背向所述光电传感芯片300的一端，从而为后续实现所述互连柱120与所述镜头组件的电连接提供工艺基础。
此外，通过在实现所述CMOS外围芯片100、电容器110、互连柱120和光电传感芯片300之间的电连接之后去除所述承载基板260的方式，有利于提高所述电连接的工艺可操作性。
本实施例中，通过胶粘层270(如图8所示)将所述CMOS外围芯片100、电容器110和互连柱120键合于所述承载基板260上，且所述胶粘层270为发泡膜，因此对所述胶粘层270进行加热处理，使所述胶粘层270的发泡面失去粘性，从而去除所述承载基板260；去除所述承载基板260后，采用撕除的方式去除所述胶粘层270。
在其他实施例中，根据所述CMOS外围芯片、电容器和互连柱与所述承载基板的键合方式，还可以采用其他方式去除所述承载基板。
需要说明的是，在其他实施例中，还可以将所述感光组件中的至少所述透光盖板置于对应的所述光电传感通孔内之前，去除所述承载基板。
继续参考图9，所述封装方法还包括：在所述互连柱120背向所述光电传感芯片300的一端形成第二导电凸块123。
后续将镜头组件装配于所述封装层200上后，所述第二导电凸块123用于实现所述互连柱120和所述镜头组件的电连接，从而实现所述镜头组件与所述光电传感集成系统的电连接。
具体地，所述第二导电凸块123用于与镜头组件中的音圈马达(voice coil motorholder，VCM)实现电连接。本实施例中，所述第二导电凸块123为植球。
因此，所述封装方法还包括：在所述第二导电凸块123上形成连接片124。
本实施例中，所述连接片124为柔性连接片(例如：柔性电路板)，从而便于实现所述第二导电凸块123与音圈马达的电连接。
图10至图11是本发明光电传感集成系统的封装方法第二实施例中各步骤对应的结构示意图。
本实施例与第一实施例的相同之处，本实施例在此不再赘述。本实施例与第一实施例的不同之处在于：参考图10，实现所述CMOS外围芯片100a、电容器110a、互连柱120a和光电传感芯片300a之间的电连接后，还包括：在所述封装层200a上形成覆盖所述光电传感芯片300a的覆盖层280a。
将所述透光盖板330a置于对应的所述光电传感通孔250a内后，所述光电传感芯片300a凸出于所述封装层200a，通过形成所述覆盖层280a，所述覆盖层280a覆盖所述光电传感芯片300a，所述覆盖层280a背向所述透光盖板330a面为平坦面，从而便于后续封装工艺的进行。
而且，所述覆盖层280a还能对所述光电传感芯片300a起到保护作用，有利于减小后续封装工艺对所述光电传感芯片300a的影响。
本实施例中，采用塑封工艺，在所述钝化层220a上形成所述覆盖层280a。
为此，所述覆盖层280a的材料为塑封材料。通过选用塑封材料，所述覆盖层280也能起到绝缘、密封以及防潮的作用，有利于进一步提高所形成镜头模组的性能和可靠性。
具体地，所述覆盖层280a的材料可以为环氧树脂。
需要说明的是，在形成覆盖层280a的过程中，在所述第一导电凸块240a、以及位于所述光电传感通孔250a远离所述第一导电凸块240a一侧的键合结构230a的阻挡作用下，能够降低所述覆盖层280a的材料进入所述光电传感通孔250a的概率，从而减小所述覆盖层280a的形成对所述透光盖板330a的影响。
还需要说明的是，为了提高形成所述覆盖层280a的工艺可操作性、减小所述覆盖层280a的形成工艺对所述透光盖板330a的影响，在去除所述承载基板260a之前，形成所述覆盖层280a。在其他实施例中，也可以在去除所述承载基板之后，形成所述覆盖层。
因此，结合参考图11，形成所述覆盖层280a后，还包括：去除所述承载基板260a。
对本实施例所述封装方法的具体描述，请参考第一实施例所述封装方法中的相应描述，本实施例在此不再赘述。
图12至图17是本发明光电传感集成系统的封装方法第三实施例中各步骤对应的结构示意图。
本实施例与第一实施例的相同之处，本实施例在此不再赘述。本实施例与第一实施例的不同之处在于：参考图16，所述透光盖板330b和所述光电传感芯片300b均置于所述光电传感通孔250b内，且所述光电传感芯片300b相比于所述透光盖板330b更靠近所述光电传感通孔250b的开口处。
其中，所述光电传感通孔250b的开口处指的是所述光电传感通孔250b中开口尺寸较大的一端。
通过将所述光电传感芯片300b置于所述光电传感通孔250b内，便于后续封装工艺的进行；而且，所述封装层200b还能对所述光电传感芯片300b起到保护作用，有利于减小后续封装工艺对所述光电传感芯片300b的影响。
相应的，继续参考图16，本实施例中，在所述感光组件(未标示)中，所述光电传感芯片300b的第一芯片焊垫310b背向向所述透光盖板330b，从而便于实现所述光电传感芯片300b与所述CMOS外围芯片100b、电容器110b以及互连柱120b之间的电连接。
以下结合附图，对本实施例所述封装方法做详细说明。
参考图12，在所述承载基板260b上键合CMOS外围芯片100b、电容器110b和互连柱120b的步骤中，还在所述承载基板260b上键合预制件335b，用于定义后续光电传感通孔的位置和形状。
本实施例中，为了降低制备所述预制件335b的工艺难度、以及后续形成封装层的工艺难度，所述预制件335b用于定义所述光电传感通孔中用于容纳所述透光盖板330b的区域。
本实施例中，为了降低工艺成本、工艺复杂性和工艺风险，所述预制件335b可以选用Si。
本实施例中，将所述预制件335b临时键合于所述承载基板260b上后，还包括：在所述预制件335b表面贴附热解膜(图未示)。所述热解膜用于作为后续所述预制件335b和封装层200b之间的剥离层。
具体地，热解膜具有粘性，因此能够贴附于所述预制件335b表面，且热解膜受热后会失去粘性，因此后续能够通过对所述热解膜进行加热的方式去除所述热解膜，从而去除所述预制件335b。
相应的，继续参考图12，形成所述封装层200b后，所述封装层200b覆盖所述预制件335b、CMOS外围芯片100b、电容器110b和互连柱120b。
本实施例中，所述封装层200b顶部高于所述预制件335b顶部，从而为后续形成阶梯状的光电传感通孔250b(如图16所示)提供工艺基础，进而实现后续所述光电传感芯片300b在所述光电传感通孔250b内的装配。
本实施例中，根据所述感光组件(未标示)的厚度、CMOS外围芯片100b的厚度、电容器110b的厚度和互连柱120b的高度，合理设定所述封装层200b的厚度，从而在提高后续所述光电传感芯片300b和透光盖板330b在所述光电传感通孔250b(如图16所示)内的装配效果的同时，降低电连接工艺的工艺难度。
对所述封装层200b的具体描述，可参考第一实施例所述封装方法中的相应描述，本实施例在此不再赘述。
继续参考图12，形成所述封装层200b后，在所述封装层200b背向所述承载基板260b的面上形成再布线结构215b，用于电连接所述CMOS外围芯片100b的第二芯片焊垫101b、电容器110b的电极111b和互连柱120b；在所述再布线结构215b上形成第一导电凸块240b，用于与所述光电传感芯片300b的第一芯片焊垫310b(如图16所示)电连接。
本实施例中，由于所述封装层200b覆盖所述CMOS外围芯片100b、电容器110b和互连柱120b，所述再布线结构215b包括：导电柱212b，位于所述封装层200b内，且分别与所述第二芯片焊垫101b、电极111b和互连柱120b背向所述承载基板260b的一端相连；互连层211b，位于所述封装层200b背向所述承载基板260b的表面且与所述多个导电柱212b相连。
本实施例中，采用凸块工艺形成所述第一导电凸块240b，即所述第一导电凸块240b为凸块。
需要说明的是，形成所述再布线结构215b后，形成所述第一导电凸块240b之前，还包括：在所述封装层200b上形成覆盖所述互连层211b的钝化层220b。
相应的，形成所述第一导电凸块240b的步骤包括：图形化所述钝化层220b，露出部分互连层211b；采用凸块工艺，在剩余钝化层220b露出的互连层211b表面形成所述第一导电凸块240b。
对所述再布线结构215b、第一导电凸块240b和钝化层220b的具体描述，可参考第一实施例所述封装方法中的相应描述，本实施例在此不再赘述。
结合参考图13至图15，在所述封装层200b中形成开口205b(如图13所示)，所述开口205b露出所述预制件335b(如图13所示)；从所述开口205b中去除所述预制件335b，形成贯穿所述封装层200b的光电传感通孔250b(如图15所示)。
所述开口205b用于为后续所述光电传感芯片300b在所述封装层200b内的装配提供空间位置；而且，所述开口205b露出所述预制件335b，从而为后续形成贯穿所述封装层200b的光电传感通孔提供工艺基础。
因此，本实施例中，所述开口205b还露出部分封装层200b，从而使得所述所形成的光电传感通孔250b具有台阶(未标示)。其中，后续将所述感光组件置于所述光电传感通孔250b中时，所述台阶用于固定所述光电传感芯片300b。
本实施例中，采用激光切割的方式，对所述封装层200进行图形化处理，从而在所述封装层200中形成所述开口205b。在另一些实施例中，还可以利用光刻工艺在所述封装层中形成所述开口。
本实施例中，去除所述预制件335b的步骤包括：对所述热解膜(图未示)进行加热处理。
在所述加热处理后，所述热解膜失去粘性，因此易于去除所述热解膜，以实现脱膜的效果。相应的，去除所述热解膜后，所述预制件335b和所述封装层200b之间形成空隙，从而易于从所述开口205b中取出所述预制件335b，以形成所述光电传感通孔250b。
而且，通过脱膜的方式，还有利于提高所述光电传感通孔250b的侧壁光滑度。
如图13所示，本实施例中，由于所述封装层200b上形成有所述钝化层220b，因此形成所述开口205b之前，还包括：图形化所述钝化层220b。
通过图形化所述钝化层220b，使剩余钝化层220b露出部分封装层200b，从而为所述封装层200b的图形化提供工艺基础。
本实施例中，采用光刻工艺，图形化所述钝化层220b。
如图14所示，本实施例中，形成所述开口205b后，去除所述预制件335b之前，还包括：在所述开口205b露出的封装层200b上形成键合结构230b。
所述键合结构230b用于实现后续所述光电传感芯片300b(如图16所示)与所述封装层200b之间的物理连接，从而进一步提高所述感光组件(未标示)与所述封装层200b的结合强度。
因此，形成所述光电传感通孔250b(如图15后)，所述键合结构230b位于所述光电传感通孔250b的台阶上。
本实施例中，在去除所述预制件335b之前形成所述键合结构230b，因此在形成所述键合结构230b的过程中，所述开口205b底部具有平坦面，从而降低了形成所述键合结构230b的工艺难度。在其他实施例中，还可以在形成所述光电传感通孔之后，形成所述键合结构。
需要说明的是，本实施例中，在形成所述第一导电凸块240b之后，形成所述键合结构230b。在其他实施例中，还可以在形成所述键合结构之后，形成所述第一导电凸块。
参考图16，沿所述第一导电凸块240b至所述封装层200b的方向，将所述感光组件(未标示)置于所述光电传感通孔250b内后，利用打线工艺实现所述第一芯片焊垫310b与所述第一导电凸块240b的电连接。
由于所述光电传感芯片300b也置于所述光电传感通孔250b内，因此通过采用打线工艺，降低了电连接工艺的工艺难度，提高了工艺可行性。
通过将所述透光盖板330b和光电传感芯片300b置于对应的所述光电传感通孔250b内，并通过打线工艺形成用于电连接所述第一芯片焊垫310b和第一导电凸块240b的引线245，从而实现所述感光组件和所述CMOS外围芯片100b、电容器110b和互连柱120b的封装集成和电学集成。
相应的，本实施例中，所述互连结构210b包括所述再布线结构215b、第一导电凸块240b和引线245。
本实施例中，所述光电传感通孔250b的台阶上形成有所述键合结构230b，因此将所述透光盖板330b和光电传感芯片300b置于对应的所述光电传感通孔250b内的步骤中，使所述光电传感芯片300b的外围区(未标示)键合于所述键合结构230b上。
需要说明的是，本实施例中，通过调整所述封装层200b的厚度，使得将所述透光盖板330b和光电传感芯片300b置于对应的所述光电传感通孔250b内后，所述光电传感芯片300b背向所述透光盖板330b的面与所述封装层200b背向所述透光盖板330b的面相齐平。在其他实施例中，根据所述封装层的厚度，所述光电传感芯片还可以凸出于所述封装层背向所述透光盖板的面，或者，所述光电传感芯片背向所述透光盖板的面低于所述封装层背向所述透光盖板的面。
还需要说明的是，本实施例中，实现所述第一芯片焊垫310b与所述第一导电凸块240b的电连接之前，保留所述承载基板260b。所述承载基板260b能够在将所述透光盖板330b和光电传感芯片300b置于对应的所述光电传感通孔250b内的过程中、以及所述打线工艺的过程中起到支撑作用，有利于提高工艺可操作性，且有利于降低工艺风险。
因此，结合参考图17，实现所述第一芯片焊垫310b与所述第一导电凸块240b的电连接后，还包括：进行解键合处理，以去除所述承载基板260b(如图16所示)。
去除所述承载基板260b后，露出所述封装层200b背向所述光电传感芯片300b的面，且还露出所述互连柱120b背向所述光电传感芯片300b的一端，从而为后续镜头组件的装配、以及所述互连柱120b与所述镜头组件的电连接提供工艺基础。
在其他实施例中，根据实际工艺需求，还可以在形成所述光电传感通孔之后，将所述感光组件置于所述光电传感通孔内之前，去除所述承载基板。
对本实施例所述封装方法的具体描述，请参考第一实施例所述封装方法中的相应描述，本实施例在此不再赘述。
图18是本发明光电传感集成系统的封装方法第四实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处，本实施例在此不再赘述。本实施例与前述实施例的不同之处在于：所述感光组件390c的数量为多个；相应的，所述光电传感通孔250c的数量为多个，且所述光电传感通孔250c的数量和所述感光组件390c的数量相同。
相应的，将所述感光组件390c中的至少透光盖板330c置于对应的所述光电传感通孔250c内的步骤包括：使每一个光电传感芯片300c的第一芯片焊垫310c与相对应的第一导电凸块240c电连接，从而使每一个光电传感芯片300c均能通过相对应的第一导电凸块240c和互连层211c与所述CMOS外围芯片100c、电容器110c以及互连柱120c实现电连接，进而实现了多个感光组件390c与所述CMOS外围芯片100c、电容器110c以及互连柱120c的封装集成和电学集成。
本实施例中，以后续所形成的镜头模组为双摄镜头模组为例，所述感光组件390c的数量为两个，所述光电传感通孔250c的数量相应为两个。
对本实施例所述封装方法的具体描述，请参考前述实施例所述封装方法中的相应描述，本实施例在此不再赘述。
图19至23是本发明光电传感集成系统的封装方法第五实施例中各步骤对应的结构示意图。
本实施例与第一实施例的相同之处，本实施例在此不再赘述。本实施例与第一实施例的不同之处在于：参考图23，将所述感光组件690(如图19所示)中的至少所述透光盖板630置于对应的所述光电传感通孔550内的步骤中，所述光电传感芯片600的光信号接收面655(如图19所示)背向所述CMOS外围芯片400的第二芯片焊垫401。
以下结合附图，对本实施例所述封装方法的步骤做详细说明。
参考图19，形成至少一个感光组件690，所述感光组件690包括相对设置的光电传感芯片600和透光盖板630。
本实施例中，所述光电传感芯片600包括光电传感区(未标示)以及环绕所述光电传感区的外围区(未标示)，所述光电传感芯片600具有位于所述光电传感区的光信号接收面655。
本实施例中，所述光电传感芯片600还包括形成于所述外围区的第一芯片焊垫610，用于实现所述光电传感芯片600与其他电路的电连接。具体地，所述第一芯片焊垫610面向所述透光盖板630。
对所述感光组件690的具体描述，请参考第一实施例所述封装方法中的相应描述，本实施例在此不再赘述。
参考图20，提供承载基板560；在所述承载基板560上键合CMOS外围芯片400、电容器410和互连柱420。
本实施例中，所述互连柱420用于实现所述光电传感芯片600(如图19所示)、CMOS外围芯片400和电容器410之间的电连接。
本实施例中，所述CMOS外围芯片400、电容器410和互连柱420通过胶粘层570临时键合于所述承载基板560上。在其他实施例中，所述CMOS外围芯片、电容器和互连柱还可以通过静电键合的方式临时键合于所述承载基板上。
对所述CMOS外围芯片400、电容器410、互连柱420、承载基板560以及临时键合的具体描述，请参考第一实施例所述封装方法中的相应描述，本实施例在此不再赘述。
继续参考图20，在所述承载基板560上形成封装层500，至少填充满所述CMOS外围芯片400、电容器410、互连柱420之间的空间。
本实施例中，为了提高所述封装层500的平坦度，便于后续电连接工艺的进行，所述封装层500覆盖所述CMOS外围芯片400、电容器410和互连柱420，即所述封装层500顶部均高于所述CMOS外围芯片400、电容器410和互连柱420。
对所述封装层500的具体描述，请参考第一实施例所述封装方法中的相应描述，本实施例在此不再赘述。
参考图20，在所述封装层500背向所述承载基板560的面上形成第一再布线结构515，用于电连接所述第二芯片焊垫401、电容器410的电极411和互连柱420。
本实施例中，由于所述封装层500覆盖所述CMOS外围芯片400、电容器410和互连柱420，因此所述第一再布线结构515包括：导电柱512，位于所述封装层500内，且分别与所述第二芯片焊垫401、电极411和互连柱420背向所述承载基板560的一端相连；互连层511，位于所述封装层500背向所述承载基板560的表面且与所述多个导电柱512相连。
本实施例中，形成所述第一再布线结构515后，还包括：进行解键合处理，以去除所述承载基板560和胶粘层570，露出所述封装层500背向所述第二芯片焊垫401的面，从而为后续形成第二再布线结构提供工艺基础。
对所述第一再布线结构515以及解键合处理的具体描述，请参考第一实施例中再布线结构的相应描述，本实施例在此不再赘述。
参考图21，去除所述承载基板560(如图20所示)后，在所述封装层500背向所述第一再布线结构515的面上形成第二再布线结构513，用于与所述互连柱420电连接。
所述第一再布线结构515实现所述CMOS外围芯片400、电容器410和互连柱420之间的电连接，所述第二再布线结构513与所述互连柱420实现电连接，因此后续所述光电传感芯片600能够通过所述第二再布线结构513与所述CMOS外围芯片400、电容器410和互连柱420实现电连接。
本实施例中，所述第二再布线结构513也为RDL层。
本实施例中，所述第二再布线结构513的材料和所述互连层511的材料相同，所述第二再布线结构513的材料为铝。在其他实施例中，所述第二再布线结构还可以为其他可适用的导电材料。
具体地，形成所述第二再布线结构513的步骤包括：在所述封装层500背向所述第一再布线结构515的面上形成互连材料层，所述互连材料层还覆盖所述互连柱420；图形化所述互连材料图层，形成与所述互连柱420相连的第二再布线结构513。
需要说明的是，形成所述第二再布线结构513后，还包括：在所述封装层500背向所述第一再布线结构515的面上形成覆盖所述第二再布线结构513的钝化层520。
对所述钝化层520的具体描述，请参考第一实施例所述封装方法中的相应描述，本实施例不再赘述。
参考图22，在所述第二再布线结构513上形成第一导电凸块540，用于与所述光电传感芯片600(如图19所示)第一芯片焊垫610(如图19所示)电连接。
本实施例中，所述第一导电凸块540与所述第一再布线结构515和第二再布线结构513构成所述互连结构510。
对所述第一导电凸块540的具体描述，请参考第一实施例所述封装方法中的相应描述，本实施例不再赘述。
继续参考图22，形成所述互连结构510后，在所述第一导电凸块540远离所述CMOS外围芯片400一侧的封装层500中形成光电传感通孔550。
需要说明的是，由于所述封装层500上形成有所述钝化层520，因此形成所述光电传感通孔550之前，还包括：图形化所述钝化层520。通过图形化所述钝化层520，使剩余钝化层520露出部分封装层500，从而为所述封装层500的图形化提供工艺基础。
需要说明的是，所述封装方法还包括：在所述封装层500上形成键合结构530。
本实施例中，所述光电传感芯片600位于所述光电传感通孔550外，因此，所述键合结构530形成在所述光电传感通孔550外侧的封装层500上。具体地，所述键合结构530位于所述光电传感通孔550的两侧。
本实施例中，为了降低形成所述键合结构530的工艺难度，在形成所述光电传感通孔550之前，形成所述键合结构530。具体地，在形成所述钝化层520后，在所述钝化层520上形成所述键合结构530。
本实施例中，可以在形成所述第一导电凸块540之后，形成所述键合结构530，也可以在形成所述键合结构530之后，形成所述第一导电凸块540。
需要说明的是，在其他实施例中，还可以在形成所述光电传感通孔之后，形成所述第一导电凸块和键合结构。
对所述光电传感通孔550和键合结构530的具体描述，请参考第一实施例所述封装方法中的相应描述，本实施例不再赘述。
参考图23，形成所述互连结构510后，沿所述第二再布线结构513至所述第一再布线结构515的方向，将所述透光盖板630置于对应的所述光电传感通孔550内，使所述第一芯片焊垫610与所述第一导电凸块540结合实现电连接。
所述第一芯片焊垫610与所述第一导电凸块540实现电连接，所述第一导电凸块540通过所述第二再布线结构513、互连柱420和第一再布线结构515实现所述CMOS外围芯片400和电容器410之间的电连接，从而实现了所述感光组件690(如图19所示)与所述CMOS外围芯片400和电容器410的封装集成和电学集成。
需要说明的是，后续制程还包括：在所述互连层511上形成第二导电凸块(图未示)；在所述第二导电凸块上形成连接片(图未示)。
由于所述互连层511位于所述封装层500背向所述光电传感芯片600的面上，因此后续将镜头组件装配至所述封装层500上后，所述互连层511能够通过第二导电凸块(例如：植球)和连接片(例如：柔性电路板)实现与所述镜头组件的电连接，从而使所述感光组件690、CMOS外围芯片400和电容器410与镜头组件中的音圈马达实现电连接。
对本实施例所述封装方法的具体描述，请参考前述第一实施例所述封装方法中的相应描述，本实施例在此不再赘述。
图24是本发明光电传感集成系统的封装方法第六实施例中各步骤对应的结构示意图。
本实施例与第五实施例的相同之处，本实施例在此不再赘述。本实施例与第五实施例的不同之处在于：参考图24，实现所述CMOS外围芯片400a、电容器410a、互连柱420a和光电传感芯片600a之间的电连接后，还包括：在所述封装层500a上形成覆盖所述光电传感芯片600a的覆盖层580a。
对本实施例所述封装方法的具体描述，请结合参考前述第二实施例和第五实施例所述封装方法中的相应描述，本实施例在此不再赘述。
图25至图27是本发明光电传感集成系统的封装方法第七实施例中各步骤对应的结构示意图。
本实施例与第五实施例的相同之处，本实施例在此不再赘述。本实施例与第五实施例的不同之处在于：参考图27，所述透光盖板630b和所述光电传感芯片600b均置于所述光电传感通孔550b内，且所述光电传感芯片600b相比于所述透光盖板630b更靠近所述光电传感通孔550b的开口处。其中，所述光电传感通孔550b的开口处指的是所述光电传感通孔550b中开口尺寸较大的一端。
相应的，继续参考图27，本实施例中，在所述感光组件(未标示)中，所述光电传感芯片600b的第一芯片焊垫610b背向向所述透光盖板630b，从而便于实现所述光电传感芯片600b与所述CMOS外围芯片400b、电容器410b以及互连柱420b之间的电连接。
具体地，结合参考图25和图26，在所述承载基板560b(如图25所示)上形成所述封装层500b之后，形成所述光电传感通孔550b(如图26所示)之前，在所述封装层500b背向所述承载基板560b的面上形成第一再布线结构515b，用于电连接所述CMOS外围芯片400b的第二芯片焊垫(未标示)、电容器410b的电极(未标示)和互连柱420b；形成所述第一再布线结构515b后，去除所述承载基板560b；去除承载基板560b后，在所述封装层500b背向所述第一再布线结构515b的面上形成第二再布线结构513b，用于与所述互连柱420b电连接；在所述第二再布线结构513b上形成第一导电凸块540b，用于与所述第一芯片焊垫电连接。
参考图27，形成所述光电传感通孔550b后，沿所述第二再布线结构513b至所述第一再布线结构515b的方向，将所述透光盖板630b和所述光电传感芯片600b置于对应的所述光电传感通孔550b内后，利用打线工艺实现所述第一芯片焊垫(未标示)与所述第一导电凸块540b的电连接。
将所述透光盖板630b和光电传感芯片600b置于对应的所述光电传感通孔550b内后，通过打线工艺形成用于电连接所述第一芯片焊垫和第一导电凸块540b的引线545b，从而实现了所述感光组件(未标示)和所述CMOS外围芯片400b、电容器410b和互连柱420b的封装集成和电学集成。
相应的，本实施例中，所述互连结构510b包括所述第一再布线结构515b、第二再布线结构513b、第一导电凸块540b和引线245。
对本实施例所述封装方法的具体描述，请结合参考前述第三实施例和第五实施例中的相应描述，本实施例在此不再赘述。
相应的，本发明实施例还提供一种光电传感集成系统。
继续参考图9，示出了本发明光电传感集成系统第一实施例的结构示意图。
所述光电传感集成系统包括：CMOS外围芯片100；电容器110；互连柱120；封装层200，至少包覆所述CMOS外围芯片100、电容器110和互连柱120的侧壁，且所述封装层200内形成有至少一个光电传感通孔250；至少一个感光组件390(如图1所示)，所述感光组件390包括相对设置的光电传感芯片300和透光盖板330，所述光电传感芯片300和所述透光盖板330相结合，且所述感光组件390中的至少所述透光盖板330置于对应的所述光电传感通孔250内；互连结构210，用于实现所述CMOS外围芯片100、电容器110、互连柱120和光电传感芯片300之间的电连接。
所述CMOS外围芯片100、电容器110和互连柱120均位于所述封装层200内，所述封装层200能够对所述CMOS外围芯片100、电容器110和互连柱120起到固定作用，所述感光组件390中的至少所述透光盖板330置于对应的所述光电传感通孔250内，从而实现了所述CMOS外围芯片100、电容器110、互连柱120和感光组件390的封装集成；所述CMOS外围芯片100、电容器110、互连柱120和光电传感芯片300之间通过所述互连结构210实现了电连接，从而使所述CMOS外围芯片100、电容器110、互连柱120和感光组件390实现了电学集成。
与采用打线工艺将光电传感芯片、CMOS外围芯片、电容器封装至电路板上的方案相比，本实施例相应省去了电路板，这不仅简化了电连接工艺的工艺步骤，有利于提高封装效率、降低电连接工艺的成本，且有效减小后续所形成镜头模组的总厚度。
以下结合附图，对本实施例所述的光电传感集成系统进行详细描述。
镜头模组通常包括摄像组件以及固定于所述摄像组件上方且用于形成被摄物体影像的镜头组件，所述感光组件390用于作为所述镜头模组中的摄像组件。
本实施例中，所述光电传感芯片300为图像传感器芯片。其中，图像传感器是一种能将光学图像转换成电信号的半导体器件。
本实施例中，所述光电传感芯片300为CMOS图像传感器芯片。在其他实施例中，所述光电传感芯片还可以为CCD图像传感器芯片。
如图2所示，所述光电传感芯片300包括光电传感区300A以及环绕所述光电传感区300A的外围区300B，所述光电传感芯片300具有位于所述光电传感区300A的光信号接收面355，所述光电传感芯片300通过所述光信号接收面355接收感测光辐射信号。
具体地，所述光信号接收面355朝向所述透光盖板330，从而能够避免封装制程对所述光电传感芯片300的成像区造成污染，相应避免对所述光电传感芯片300的性能造成不良影响，进而提高了镜头模组的成像质量。
需要说明的是，所述光电传感芯片300包括多个像素单元，例如包括红光像素单元、绿光像素单元和蓝光像素单元，因此所述光电传感芯片300包含有多个半导体光敏器件(图未示)、位于所述半导体光敏器件上的多个滤光膜(图未示)、以及位于所述滤光膜上的微透镜350(如图2所示)。其中，所述微透镜350的顶面即为所述光电传感区300A的光信号接收面355。
还需要说明的是，所述光电传感芯片300还包括位于所述外围区300B的第一芯片焊垫310，用于实现所述光电传感芯片300与其他电路的电连接。
本实施例中，所述第一芯片焊垫310面向所述透光盖板330。在其他实施例中，根据实际工艺需求，所述第一芯片焊垫也可以背向所述透光盖板。
因此，为了实现所述光电传感芯片300与其他电路的电连接，所述透光盖板330覆盖所述光电传感区300A且露出所述第一芯片焊垫310。
为了保障所述光电传感芯片300的正常性能，所述透光盖板330可以为红外滤光玻璃片或全透光玻璃片。
本实施例中，所述透光盖板330为红外滤光玻璃片。在镜头模组的使用过程中，所述透光盖板330能消除入射光中的红外光对所述光电传感芯片300性能的影响，防止所述光电传感芯片300产生色偏等问题，有利于提高图像分辨率和色彩还原性，相应提高镜头模组的成像效果。
具体地，所述红外滤光玻璃片为蓝玻璃红外截止滤光片。在其他实施例中，所述红外滤光玻璃片包括玻璃以及位于所述玻璃表面的红外截止膜。
所述感光组件390中至少所述透光盖板330置于对应的所述光电传感通孔250内，因此所述透光盖板330的厚度与所述封装层200的厚度、CMOS外围芯片100的厚度、电容器110的厚度和互连柱120的高度相匹配，而且，考虑到所述感光组件390的光学性能、以及镜头模组的厚度，所述透光盖板330的厚度不宜过小，也不宜过大。
本实施例中，根据实际工艺需求，所述透光盖板330的厚度为100μm至300μm，例如为150μm、200μm或250μm。
本实施例中，所述透光盖板330和所述光电传感芯片300通过设置于二者之间的粘合结构340相结合，所述粘合结构340环绕所述光信号接收面355。
所述粘合结构340用于实现所述光电传感芯片300和所述透光盖板330的物理连接。而且，所述透光盖板330、粘合结构340和光电传感芯片300围成空腔360(如图1所示)，避免所述透光盖板330与所述光电传感芯片300直接接触，从而避免所述透光盖板330对所述光电传感芯片300的光学性能产生不良影响。
本实施例中，所述粘合结构340环绕所述光信号接收面355，从而使所述光信号接收面355上方的透光盖板330位于所述光电传感芯片300的感光路径上，进而使所述光电传感芯片300的光学性能得到保障。
本实施例中，所述粘合结构340的材料为可光刻的干膜。可光刻的干膜具有粘性和可光刻性，从而在实现所述光电传感芯片300和所述透光盖板330的物理连接的同时，有利于降低形成所述粘合结构340的工艺难度。在其他实施例中，所述粘合结构的材料还可以为可光刻的聚酰亚胺、可光刻的聚苯并恶唑或可光刻的苯并环丁烯。
本实施例中，以所述感光组件390的数量为一个为例。在其他实施例中，根据镜头模组中镜头组件的数量，所述感光组件的数量还可以为多个。例如，当镜头模组为双摄镜头模组时，所述感光组件的数量相应为两个。
所述电容器110为被动元件的一种，用于与所述光电传感芯片300实现电连接，从而为所述光电传感芯片300的感光工作起到特定作用。
因此，所述电容器110包括电极111，所述电极111用于实现所述电容器110与其他电路的电连接。
本实施例中，所述电容器110为陶瓷电容器，陶瓷电容器具有使用温度高、比容量大、耐潮湿性好、介质损耗小、电容温度系数可在大范围内选择等优点，在电子电路中具有较大前景。
具体地，所述电容器110为片式多层陶瓷电容器。片式多层陶瓷电容器是由印好电极(即内电极)的陶瓷介质膜片以错位的方式叠合起来，经过一次性高温烧结形成陶瓷芯片，再在所述陶瓷芯片的两端封上金属层，所述金属层用于作为所述多层陶瓷电容器的电极111。
片式多层陶瓷电容器除具备电容元件"隔直通交"的通性特点外，还具有体积小、比容大、寿命长、可靠性高、以及易于实现表面贴装等优点，从而能够满足对电容元件的小型化、低成本、大容量技术发展的需求。
相应的，所述电容器110包括内部设有内电极(未标示)的陶瓷体112、以及位于所述陶瓷体112两端的电极111。
需要说明的是，当所述所述电容器110为片式多层陶瓷电容器时，所述片式多层陶瓷电容器的厚度根据陶瓷介质膜片的层数而定，陶瓷介质膜片的层数越大，所述片式多层陶瓷电容器的厚度则越大。
本实施例中，所述片式多层陶瓷电容器的厚度为100μm至400μm，例如为150μm、200μm、250μm、300μm或350μm。其中，根据所述电容器110的性能需求，可选取合适厚度的片式多层陶瓷电容器。
所述CMOS外围芯片100为摄像组件中除所述光电传感芯片300之外的具有特定功能的主动元件，所述CMOS外围芯片100与所述光电传感芯片300实现电连接，用于向所述光电传感芯片300提供外围电路，例如：模拟供电电路和数字供电电路、电压缓冲电路、快门电路、快门驱动电路等。
所述CMOS外围芯片100包括第二芯片焊垫101，用于实现所述CMOS外围芯片100与其他电路的电连接。
所述CMOS外围芯片100采用集成电路制作技术所制成，因此所述CMOS外围芯片100通常包括形成于衬底上的NMOS器件、PMOS器件等器件，还包括层间介质层、金属互连结构和焊垫等结构。
本实施例中，所述CMOS外围芯片100中露出所述第二芯片焊垫101的面为芯片正面102(如图3所示)，与所述芯片正面102相背的面为芯片背面103(如图3所示)。其中，所述芯片背面103指的是所述CMOS外围芯片100中远离所述第二芯片焊垫101一侧的衬底底面。
在其他实施例中，根据实际工艺情况，所述第二芯片焊垫还可以位于所述芯片背面。
需要说明的是，为了降低实现所述CMOS外围芯片100、电容器110和互连柱120之间电连接的工艺难度，即为了降低形成所述互连结构210的工艺难度，所述CMOS外围芯片100和所述电容器110的厚度差值不宜过大，也不宜过小。为此，本实施例中，所述CMOS外围芯片100的厚度为100μm至300μm，例如为150μm、200μm或250μm。
还需要说明的是，本实施例中，所述CMOS外围芯片100中朝向所述光电传感芯片300的面低于所述电容器110中朝向所述光电传感芯片300的面。在其他实施例中，所述CMOS外围芯片中朝向所述光电传感芯片的面还可以和所述电容器中朝向所述光电传感芯片的面相平。
所述互连柱120用于和镜头组件中的音圈马达实现电连接。
本实施例中，沿所述互连柱120的延伸方向，所述互连柱120具有相对的两端，所述互连柱120的一个端用于和镜头模组中的镜头组件实现电连接，所述互连柱120的另一个端用于和所述光电传感芯片300、电容器110和CMOS外围芯片100实现电连接，从而使所述光电传感芯片300、电容器110和CMOS外围芯片100均能与所述镜头组件实现电连接，进而实现所述镜头模组的电路导通。
所述互连柱120的形状为柱状，因此所述互连柱120沿延伸方向具有一定的高度，也就是说，所述互连柱120嵌于所述封装层200内且沿所述封装层200的厚度方向延伸，从而易于通过所述互连柱120实现所述光电传感芯片300、电容器110和CMOS外围芯片100与所述镜头组件的电连接。
相应的，所述互连柱120的材料为导电材料。本实施例中，所述互连柱120的材料为具有一定电阻要求的金属或掺杂的半导体。所述材料的互连柱120具有较好的导电性和电阻可控性，使得所述互连柱的电学特性满足工艺需求，且所述材料的互连柱120能够实现预制成形，使得所述互连柱120的形貌和尺寸满足工艺需求。
由前述分析可知，为了降低实现所述CMOS外围芯片100、电容器110和互连柱120之间电连接的工艺难度，所述互连柱120高度和电容器110厚度的差值不宜过大，也不宜过小。为此，本实施例中，所述互连柱120的高度为100μm至400μm，例如为150μm、200μm、250μm、300μm或350μm。
需要说明的是，所述互连柱120易于通过加工制造所形成，因此，在实际工艺过程中，易于使所述互连柱120的高度和所述电路元件110的厚度相等。
所述封装层200用于对所述CMOS外围芯片100、电容器110和互连柱120起到固定作用，且还用于实现所述CMOS外围芯片100、电容器110和互连柱120之间的隔离。
所述封装层200还能够起到绝缘、密封以及防潮的作用，可以减小所述CMOS外围芯片100、电容器110和互连柱120受损、被污染或被氧化的概率，进而有利于提高所形成镜头模组的性能。
本实施例中，所述封装层200的材料为塑封(molding)材料，即所述封装层200采用塑封工艺所形成。
本实施例中，所述封装层200的材料为环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点，因此广泛用作电子器件和集成电路的封装材料。
其中，所述封装层200的厚度(未标示)需根据所述CMOS外围芯片100的厚度、电容器110的厚度、互连柱120的高度以及实际工艺需求而定，从而使所述封装层200能够至少填充满所述CMOS外围芯片100、电容器110和互连柱120之间的空间。
所述光电传感通孔250用于容纳所述感光组件390中的至少所述透光盖板330，从而实现所述感光组件390与所述CMOS外围芯片100、电容器110、互连柱120之间的封装集成。
本实施例中，所述光电传感通孔250仅用于容纳所述透光盖板330，所述透光盖板330置于对应的所述光电传感通孔250内，所述光电传感芯片300位于所述光电传感通孔250外。
需要说明的是，所述光电传感通孔250侧壁和所述透光盖板330之间具有间隙，从而降低了所述透光盖板330和所述光电传感通孔250的装配难度。
而且，通过使所述光电传感通孔250侧壁和所述透光盖板330之间具有间隙，还有利于避免所述封装层200对所述透光盖板330产生应力，从而显著降低所述透光盖板330发生碎裂的概率。
但是，所述间隙的宽度S(如图8所述)不宜过小，也不宜过大。如果所述间隙的宽度S过小，则容易增加将所述透光盖板330置于所述光电传感通孔250内的难度；如果所述间隙的宽度S过大，则会增加所述光电传感集成系统的尺寸，从而增加镜头模组的尺寸。为此，本实施例中，所述间隙的宽度S为5μm至20μm。
还需要说明的是，本实施例以所述感光组件390的数量为一个为例，所述光电传感通孔250的数量相应为一个。在其他实施例中，根据镜头模组中镜头组件的数量，所述感光组件的数量还可以为多个，所述光电传感通孔的数量相应为多个。例如，当镜头模组为双摄镜头模组时，所述光电传感通孔的数量相应为两个。
所述互连结构210用于实现所述CMOS外围芯片100、电容器110、互连柱120和光电传感芯片300之间的电连接。
本实施例中，所述互连结构210包括：再布线结构215，位于所述封装层200朝向所述光电传感芯片300的面上，电连接所述第二芯片焊垫101、电容器110的电极111和互连柱120；第一导电凸块240，位于所述再布线结构215上且电连接所述第一芯片焊垫310。
所述再布线结构215用于实现所述CMOS外围芯片100、电容器110和互连柱120之间的电连接。
本实施例中，由于所述封装层200覆盖所述CMOS外围芯片100、电容器110和互连柱120，因此所述再布线结构215包括：导电柱212，位于所述封装层200内，且分别与所述第二芯片焊垫101、电极111和互连柱120朝向所述光电传感芯片300的一端相连；互连层211，位于所述封装层200朝向所述光电传感芯片300的表面且与所述多个导电柱212相连。
通过采用所述再布线结构215，有利于减小所述CMOS外围芯片100、电路元件110和互连柱120之间的间距，从而有利于缩小镜头模组的尺寸，且互连层211的厚度通常较小，因此还有利于减小镜头模组的厚度。
本实施例中，所述导电柱212的材料为铜，即所述导电柱212为铜柱。铜的电阻率较低，通过选取铜材料，有利于提高所述导电柱212的导电性能；且铜的填充性较好，有利于提高所述导电柱212在所述封装层200内的形成质量。
在其他实施例中，所述导电柱还可以为其他可适用的导电材料。
实施例中，所述互连层211用于作为再分布层。所述互连层211通过所述多个导电柱212与所述第二芯片焊垫101、电极111和互连柱120实现电连接，用于对所述第二芯片焊垫101、电极111和互连柱120朝向所述光电传感芯片300的一端进行再分布，从而实现所述CMOS外围芯片100、电容器110和互连柱120与其他电路之间的电连接。
本实施例中，所述互连层211的材料为铝。铝工艺较为简单，且工艺成本较低，因此通过选用铝互连层，有利于降低封装工艺的工艺难度和工艺成本。
在其他实施例中，所述互连层还可以为其他可适用的导电材料。
所述第一导电凸块240与所述再布线结构215实现电连接，所述第一导电凸块240还用于与所述第一芯片焊垫310电连接，从而使所述光电传感芯片300、CMOS外围芯片100、电容器110和互连柱120之间实现电连接。而且，通过所述第一导电凸块240，还能够实现所述感光组件390与所述封装层200之间的物理连接。
本实施例中，所述第一导电凸块240为凸块。与植球相比，所述第一导电凸块240的厚度较小，从而减小后续所形成镜头模组的厚度。
需要说明的是，所述光电传感集成系统还包括：钝化层220，位于所述封装层200朝向所述光电传感芯片300的面上且覆盖所述互连层211。
所述钝化层220用于对所述互连层211之间进行绝缘，且还用于为所述第一导电凸块240的形成提供工艺平台，此外，所述钝化层220还能够起到防水、防氧化和防污染等作用。
本实施例中，所述钝化层220的材料为光敏材料。相应的，所述所述钝化层220可以通过光刻工艺形成，有利于简化工艺步骤、降低工艺成本。
本实施例中，所述钝化层220的材料为光敏聚合物材料。具体地，所述钝化层220的材料为光敏聚酰亚胺、光敏苯并环丁烯或光敏聚苯并噁唑。
所述材料的钝化层220具有低吸湿性和高玻璃化温度，能够较好地满足工艺需求；而且，在形成所述钝化层220的过程中，所述钝化层220具有较好的流平性，从而有利于提高所述钝化层220的表面平坦度。
由于所述钝化层220覆盖所述互连层211，因此，所述第一导电凸块240贯穿所述互连层211上方的钝化层220且与所述互连层211相接触。
本实施例中，所述光电传感集成系统还包括：位于所述封装层200上的键合结构230，与所述光电传感芯片300的外围区300B实现键合。
所述键合结构230用于实现所述感光组件390与所述封装层200之间的物理连接，从而进一步提高所述感光组件390与所述封装层200的结合强度。
本实施例中，所述光电传感芯片300置于所述光电传感通孔250外，因此所述键合结构230位于所述光电传感通孔250外侧的封装层200上。
具体地，所述键合结构230位于所述光电传感通孔250的两侧，以进一步提高所述感光组件390与所述封装层200的结合强度。在其他实施例中，所述键合结构还可以仅位于所述光电传感通孔远离所述第一导电凸块一侧的封装层上，在提高所述感光组件与所述封装层之间结合强度的同时，还能提高所述感光组件在所述封装层上的平稳度。
本实施例中，所述键合结构230的材料为可光刻的干膜。可光刻的干膜具有粘性和可光刻性，从而在实现所述感光组件390与所述封装层200的物理连接的同时，降低形成所述键合结构230的工艺难度。在其他实施例中，所述键合结构的材料还可以为可光刻的聚酰亚胺、可光刻的聚苯并恶唑或可光刻的苯并环丁烯。
具体地，所述封装层200朝向所述光电传感芯片300的面上形成有所述钝化层220，因此所述键合结构230位于所述钝化层220上。
需要说明的是，本实施例中，以所述互连结构210包括所述第一导电凸块240和再布线结构215为例进行说明。在其他实施例中，当所述第一芯片焊垫位于所述光电传感芯片背向所述透光盖板的一面时，所述互连结构还可以为引线，从而实现所述CMOS外围芯片、电容器、互连柱和光电传感芯片之间的电连接。
其中，所述引线通过打线工艺所形成，因此为了降低所述打线工艺的工艺难度、提高工艺可操作性，所述CMOS外围芯片朝向所述光电传感芯片的面、所述电容器朝向所述光电传感芯片的面、以及所述互连柱朝向所述光电传感芯片的一端相平，从而易于使所述封装层均能露出所述CMOS外围芯片的第二芯片焊垫、所述电容器的电极以及所述互连柱朝向所述光电传感芯片的一端。
本实施例中，所述光电传感集成系统还包括：第二导电凸块123，位于所述互连柱120背向所述光电传感芯片300的一端。
将镜头组件装配于所述封装层200上后，所述第二导电凸块123用于实现所述互连柱120和所述镜头组件的电连接，从而实现所述镜头组件与所述光电传感集成系统的电连接。
具体地，所述第二导电凸块123用于与镜头组件中的音圈马达实现电连接。本实施例中，所述第二导电凸块123为植球。
因此，所述光电传感集成系统还包括：连接片124，位于所述第二导电凸块123上。
本实施例中，所述连接片124为柔性连接片(例如：柔性电路板)，从而便于实现所述第二导电凸块123与音圈马达的电连接。
本实施例所述光电传感集成系统可以采用第一实施例所述的封装方法所形成，也可以采用其他封装方法所形成。对本实施例所述光电传感集成系统的具体描述，可参考第一实施例中的相应描述，本实施例在此不再赘述。
图11是本发明光电传感集成系统第二实施例的结构示意图。
本实施例与第一实施例的相同之处，本实施例在此不再赘述。本实施例与第一实施例的不同之处在于：所述光电传感集成系统还包括：覆盖层280a，位于所述封装层200a上且覆盖所述光电传感芯片300a。
所述覆盖层280a覆盖所述光电传感芯片300a，且所述覆盖层280a背向所述透光盖板330a面为平坦面，从而便于后续封装工艺的进行。
而且，所述覆盖层280a还能对所述光电传感芯片300a起到保护作用，有利于减小后续封装工艺对所述光电传感芯片300a的影响。
具体地，所述覆盖层280a位于所述钝化层220a上。
本实施例中，所述覆盖层280a的材料为塑封材料，即所述覆盖层280a采用塑封工艺所形成。具体地，所述覆盖层280a的材料可以为环氧树脂。
需要说明的是，在所述第一导电凸块240a、以及位于所述光电传感通孔250a远离所述第一导电凸块240a一侧的键合结构230a的阻挡作用下，所述覆盖层280a的材料进入所述光电传感通孔250a内的概率较低，从而减小所述覆盖层280a的形成对所述透光盖板330a的影响。
本实施例所述光电传感集成系统可以采用第二实施例所述封装方法所形成，也可以采用其他封装方法所形成。对本实施例所述光电传感集成系统的具体描述，可参考第二实施例所述封装方法中的相应描述，本实施例在此不再赘述。
图17是本发明光电传感集成系统第三实施例的结构示意图。
本实施例与第一实施例的相同之处，本实施例在此不再赘述。本实施例与第一实施例的不同之处在于：所述透光盖板330b和所述光电传感芯片300b均置于对应的所述光电传感通孔250b内，且所述光电传感芯片300b相比于所述透光盖板330b更靠近所述光电传感通孔250b的开口处。其中，所述光电传感通孔250b的开口处指的是所述光电传感通孔250b中开口尺寸较大的一端。
通过将所述光电传感芯片300b置于所述光电传感通孔250b内，便于后续封装工艺的进行；而且，所述封装层200b还能对所述光电传感芯片300b起到保护作用，有利于减小后续封装工艺对所述光电传感芯片300b的影响。
相应的，本实施例中，在所述感光组件(未标示)中，所述光电传感芯片300b的第一芯片焊垫310b背向向所述透光盖板330b，从而便于实现所述光电传感芯片300b与所述CMOS外围芯片100b、电容器110b以及互连柱120b之间的电连接。
相应的，所述互连结构210b包括：再布线结构215b，位于所述封装层200b朝向所述光电传感芯片300b的面上，电连接所述CMOS外围芯片100b的第二芯片焊垫101b、电容器110b的电极111b和互连柱120b；第一导电凸块240b，位于所述再布线结构215b上；引线245b，电连接所述第一导电凸块240b与所述第一芯片焊垫310b。
由于所述光电传感芯片300b也置于所述光电传感通孔250b内，因此通过所述引线245b，降低了电连接工艺的工艺难度，提高了工艺可行性。
所述再布线结构215b实现了所述CMOS外围芯片100b、电容器110b和互连柱120b之间的电连接，所述第一导电凸块240b和引线245b实现了所述再布线结构215b和所述第一芯片焊垫310b的电连接，从而实现所述感光组件(未标示)和所述CMOS外围芯片100b、电容器110b和互连柱120b的封装集成和电学集成。
本实施例中，所述光电传感集成系统还包括：位于所述封装层200b上的键合结构230b，与所述光电传感芯片300b的外围区(未标示)实现键合。
由于所述光电传感芯片300b位于所述光电传感通孔250b内，因此所述键合结构230b位于所述光电传感通孔250b的台阶上。
需要说明的是，本实施例中，所述光电传感芯片300b背向所述透光盖板330b的面与所述封装层200b背向所述透光盖板330b的面相齐平。在其他实施例中，根据所述封装层的厚度，所述光电传感芯片还可以凸出于所述封装层背向所述透光盖板的面，或者，所述光电传感芯片背向所述透光盖板的面低于所述封装层背向所述透光盖板的面。
本实施例所述光电传感集成系统可以采用第三实施例所述封装方法所形成，也可以采用其他封装方法所形成。对本实施例所述光电传感集成系统的具体描述，可参考第三实施例所述封装方法中的相应描述，本实施例在此不再赘述。
图18是本发明光电传感集成系统第四实施例的结构示意图。
本实施例与第一实施例的相同之处，本实施例在此不再赘述。本实施例与第一实施例的不同之处在于：所述感光组件390c的数量为多个；所述光电传感通孔250c的数量为多个，且所述光电传感通孔250c的数量和所述感光组件390c的数量相同。
相应的，本实施例中，每一个光电传感芯片300c的第一芯片焊垫310c与相对应的第一导电凸块240c电连接，从而使每一个光电传感芯片300c均能通过相对应的第一导电凸块240c和互连层211c与所述CMOS外围芯片100c、电容器110c以及互连柱120c实现电连接，进而实现了多个感光组件390c与所述CMOS外围芯片100c、电容器110c以及互连柱120c的封装集成和电学集成。
本实施例中，以镜头模组为双摄镜头模组为例，所述感光组件390c的数量为两个，所述光电传感通孔250c的数量相应为两个。
本实施例所述光电传感集成系统可以采用第四实施例所述封装方法所形成，也可以采用其他封装方法所形成。对本实施例所述光电传感集成系统的具体描述，可参考第四实施例所述封装方法中的相应描述，本实施例在此不再赘述。
图23是本发明光电传感集成系统第五实施例的结构示意图。
本实施例与第一实施例的相同之处，本实施例在此不再赘述。本实施例与第一实施例的不同之处在于：所述光电传感芯片600的光信号接收面655(如图19所示)背向所述CMOS外围芯片400的第二芯片焊垫401。
本实施例中，所述光电传感芯片600的第一芯片焊垫610面向所述透光盖板630，且所述光电传感芯片600位于所述光电传感通孔550外。
为此，本实施例中，所述互连柱420用于实现所述光电传感芯片600、CMOS外围芯片400和电容器410之间的电连接。
相应的，所述互连结构510的包括：第一再布线结构515，位于所述封装层500背向所述光电传感芯片600的面上，电连接所述第二芯片焊垫401、电容器410的电极411和互连柱420；第二再布线结构513，位于所述封装层500背向所述第一再布线结构515的面上，电连接所述互连柱420；第一导电凸块540，位于所述第二再布线结构513上且电连接所述第一芯片焊垫610。
本实施例中，由于所述封装层500覆盖所述CMOS外围芯片400、电容器410和互连柱420，因此所述第一再布线结构515包括：导电柱512，位于所述封装层500内，且分别与所述第二芯片焊垫401、电极411和互连柱420背向所述光电传感芯片600的一端相连；互连层511，位于所述封装层500背向所述光电传感芯片600的表面且与所述多个导电柱512相连。
对所述第一再布线结构515和第一导电凸块540的具体描述，请参考第一实施例中再布线结构和第一导电凸块的相应描述，本实施例在此不再赘述。
所述第一再布线结构515实现所述CMOS外围芯片400、电容器410和互连柱420之间的电连接，所述第二再布线结构513与所述互连柱420实现电连接，因此所述光电传感芯片600能够通过所述第二再布线结构513和第一导电凸块540与所述CMOS外围芯片400、电容器410和互连柱420实现电连接。
本实施例中，所述第二再布线结构513也为RDL层。
本实施例中，所述第二再布线结构513的材料和所述互连层511的材料相同，所述第二再布线结构513的材料为铝。在其他实施例中，所述第二再布线结构还可以为其他可适用的导电材料。
需要说明的是，所述光电传感集成系统还包括：钝化层520，位于所述封装层500背向所述第一再布线结构515的面上且覆盖所述第二再布线结构513。
对所述钝化层520的具体描述，请参考第一实施例中的相应描述，本实施例不再赘述。
还需要说明的是，所述光电传感集成系统还包括：位于所述封装层500上的键合结构530，与所述光电传感芯片600的外围区(未标示)实现键合。
本实施例中，所述光电传感芯片600位于所述光电传感通孔550外，因此，所述键合结构530位于所述光电传感通孔550外侧的封装层500上。具体地，所述键合结构530位于所述光电传感通孔550两侧的钝化层520上。
对所述键合结构530的具体描述，请参考第一实施例中的相应描述，本实施例不再赘述
需要说明的是，所述光电传感集成系统还包括：第二导电凸块(图未示)，位于所述互连层511上形成；连接片(图未示)，位于所述第二导电凸块上。
由于所述互连层511位于所述封装层500背向所述光电传感芯片600的面上，因此将镜头组件装配至所述封装层500上后，所述互连层511能够通过第二导电凸块(例如：植球)和连接片(例如：柔性电路板)实现与所述镜头组件的电连接，从而使所述感光组件690(如图19所示)、CMOS外围芯片400和电容器410与镜头组件中的音圈马达实现电连接。
还需要说明的是，本实施例以所述感光组件690的数量为一个为例，所述光电传感通孔550的数量相应为一个。在其他实施例中，根据镜头模组中镜头组件的数量，所述感光组件的数量还可以为多个，所述光电传感通孔的数量相应为多个。例如，当镜头模组为双摄镜头模组时，所述光电传感通孔的数量相应为两个。
本实施例所述光电传感集成系统可以采用第五实施例所述封装方法所形成，也可以采用其他封装方法所形成。对本实施例所述光电传感集成系统的具体描述，可参考第五实施例所述封装方法中的相应描述，本实施例在此不再赘述。
图24是本发明光电传感集成系统第六实施例的结构示意图。
本实施例与第五实施例的相同之处，本实施例在此不再赘述。本实施例与第五实施例的不同之处在于：所述光电传感集成系统还包括：覆盖层580a，位于所述封装层500a上且覆盖所述光电传感芯片600a。
本实施例所述光电传感集成系统可以采用第六实施例所述的封装方法所形成，也可以采用其他封装方法所形成。对本实施例所述光电传感集成系统的具体描述，可结合参考第二实施例、第五实施例和第六实施例所述封装方法中的相应描述，本实施例在此不再赘述。
图27是本发明光电传感集成系统第七实施例的结构示意图。
本实施例与第五实施例的相同之处，本实施例在此不再赘述。本实施例与第五实施例的不同之处在于：所述透光盖板630b和所述光电传感芯片600b均置于所述光电传感通孔550b内，且所述光电传感芯片600b相比于所述透光盖板630b更靠近所述光电传感通孔550b的开口处。其中，所述光电传感通孔550b的开口处指的是所述光电传感通孔550b中开口尺寸较大的一端。
相应的，本实施例中，在所述感光组件(未标示)中，所述光电传感芯片600b的第一芯片焊垫610b背向向所述透光盖板630b，从而便于实现所述光电传感芯片600b与所述CMOS外围芯片400b、电容器410b以及互连柱420b之间的电连接；而且，所述光电传感通孔550b具有台阶，从而实现所述光电传感芯片600b在所述光电传感通孔550b内的装配。
为此，本实施例中，所述互连结构510b的包括：第一再布线结构515b，位于所述封装层500b背向所述光电传感芯片600b的面上，电连接所述CMOS外围芯片400b的第二芯片焊垫(未标示)、电容器410b的电极(未标示)和互连柱420b；第二再布线结构513b，位于所述封装层500b背向所述第一再布线结构515b的面上，电连接所述互连柱420b；第一导电凸块540b，位于所述第二再布线结构513b上；引线545b，电连接所述第一导电凸块540b与所述第一芯片焊垫610b。
本实施例所述光电传感集成系统可以采用第七实施例所述的封装方法所形成，也可以采用其他封装方法所形成。对本实施例所述光电传感集成系统的具体描述，可结合参考第三实施例、第五实施例和第七实施例所述封装方法中的相应描述，本实施例在此不再赘述。
相应的，本发明实施例还提供一种镜头模组。
本实施例中，所述镜头模组包括本发明实施例所述的光电传感集成系统；镜头组件，与所述互连柱或所述互连结构电连接。
在所述光电传感集成系统中，所述CMOS外围芯片、电容器、互连柱和光电传感芯片之间实现电连接，因此通过使所述镜头组件与所述互连柱或所述互连结构电连接，即可实现所述光电传感集成系统与所述镜头组件之间的电连接。
本实施例中，通过所述光电传感集成系统中的第二导电凸块和连接片，实现所述光电传感集成系统与所述镜头组件之间的电连接。
具体地，所述连接片用于和所述镜头组件中的音圈马达实现电连接。
本实施例中，所述光电传感集成系统的封装工艺较为简单，且所述光电传感集成系统的厚度较小，相应简化了所述镜头模组的封装工艺、减小所述镜头模组的总厚度。
相应的，本发明实施例还提供一种电子设备。
本实施例中，所述电子设备包括本发明实施例所述的镜头模组。
所述镜头模组的封装工艺较为简单，且所述镜头模组的总厚度较小，相应有利于提高所述电子设备的产能、降低所述电子设备的厚度，从而提高了经济效益和用户的使用感受度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (26)

1.一种光电传感集成系统的封装方法，其特征在于，包括：
形成至少一个感光组件，所述感光组件包括相对设置的光电传感芯片和透光盖板，且所述光电传感芯片和所述透光盖板相结合；
提供承载基板；
在所述承载基板上键合CMOS外围芯片、电容器和互连柱；
在所述承载基板上形成封装层，至少填充满所述CMOS外围芯片、电容器和互连柱之间的空间，所述封装层中形成有至少一个光电传感通孔；
将所述感光组件中的至少所述透光盖板置于对应的所述光电传感通孔内；
形成互连结构，用于实现所述CMOS外围芯片、电容器、互连柱和光电传感芯片之间的电连接；
在实现所述CMOS外围芯片、电容器、互连柱和光电传感芯片之间的电连接后或者将所述感光组件中的至少所述透光盖板置于对应的所述光电传感通孔内之前，去除所述承载基板。
2.如权利要求1所述的封装方法，其特征在于，所述光电传感芯片具有光信号接收面，所述光信号接收面面向所述透光盖板。
3.如权利要求2所述的封装方法，其特征在于，所述透光盖板和所述光电传感芯片通过设置于二者之间的粘合结构相结合，所述粘合结构环绕所述光信号接收面。
4.权利要求1所述的封装方法，其特征在于，形成所述封装层和光电传感通孔的步骤包括：
形成所述封装层，至少填充满所述CMOS外围芯片、电容器和互连柱之间的空间；
利用光刻工艺或激光切割在所述封装层中形成至少一个光电传感通孔。
5.如权利要求1所述的封装方法，其特征在于，形成所述封装层和光电传感通孔的步骤包括：
在所述承载基板上键合预制件，用于定义光电传感通孔的位置和形状；
形成所述封装层，所述封装层覆盖所述预制件、CMOS外围芯片、电容器和互连柱；
在所述封装层中形成开口，所述开口露出所述预制件；
从所述开口中去除所述预制件。
6.如权利要求1所述的封装方法，其特征在于，形成所述封装层和光电传感通孔的步骤包括：
在所述承载基板上键合预制件，用于定义光电传感通孔的位置和形状；
形成所述封装层，所述封装层覆盖所述预制件、CMOS外围芯片、电容器和互连柱，且所述预制件顶部至少与所述CMOS外围芯片、电容器和互连柱中的最高者相平；
对所述封装层进行平坦化工艺至露出所述预制件；
去除所述预制件。
7.如权利要求1所述的封装方法，其特征在于，所述感光组件中，所述光电传感芯片包括光电传感区以及环绕所述光电传感区的外围区；
所述透光盖板置于所述光电传感通孔中，所述光电传感芯片置于所述光电传感通孔外；或者，所述透光盖板和所述光电传感芯片均置于所述光电传感通孔内，所述光电传感芯片相比于所述透光盖板更靠近所述光电传感通孔的开口；
将所述感光组件中的至少所述透光盖板置于对应的所述光电传感通孔内之前，在所述封装层上形成键合结构；
将所述感光组件中的至少所述透光盖板置于对应的所述光电传感通孔内的步骤包括：使所述外围区键合于所述键合结构上。
8.如权利要求7所述的封装方法，其特征在于，所述光电传感芯片置于所述光电传感通孔外，所述键合结构形成在所述光电传感通孔外侧的封装层上；或者，所述光电传感芯片置于所述光电传感通孔内，所述光电传感通孔具有台阶，所述键合结构形成在所述台阶上。
9.如权利要求1所述的封装方法，其特征在于，所述光电传感芯片包括光电传感区以及环绕所述光电传感区的外围区，还包括形成于所述外围区的第一芯片焊垫；
所述CMOS外围芯片包括第二芯片焊垫；
所述CMOS外围芯片背向所述第二芯片焊垫的面键合于所述承载基板。
10.如权利要求9所述的封装方法，其特征在于，所述第一芯片焊垫面向所述透光盖板，所述光电传感芯片位于所述光电传感通孔外；
所述形成互连结构的步骤包括：形成所述光电传感通孔之前，在所述封装层背向所述承载基板的面上形成再布线结构，用于电连接所述第二芯片焊垫、电容器的电极和互连柱；在所述再布线结构上形成第一导电凸块，用于与所述第一芯片焊垫电连接；
形成所述互连结构后，沿所述第一导电凸块至所述封装层的方向，将所述透光盖板置于所述光电传感通孔内，使所述第一芯片焊垫与所述第一导电凸块结合实现电连接。
11.如权利要求9所述的封装方法，其特征在于，所述第一芯片焊垫背向所述透光盖板，所述光电传感芯片位于所述光电传感通孔内；
所述形成互连结构的步骤包括：形成所述光电传感通孔之前，在所述封装层背向所述承载基板的面上形成再布线结构，用于电连接所述第二芯片焊垫、电容器的电极和互连柱；
在所述再布线结构上形成第一导电凸块，用于与所述第一芯片焊垫电连接；
沿所述第一导电凸块至所述封装层的方向，将所述感光组件置于所述光电传感通孔内后，利用打线工艺实现所述第一芯片焊垫与所述第一导电凸块的电连接。
12.如权利要求9所述的封装方法，其特征在于，所述第一芯片焊垫面向所述透光盖板，所述光电传感芯片位于所述光电传感通孔外；
所述形成互连结构的步骤包括：形成所述光电传感通孔之前，在所述封装层背向所述承载基板的面上形成第一再布线结构，用于电连接所述第二芯片焊垫、电容器的电极和互连柱；去除所述承载基板后，在所述封装层背向所述第一再布线结构的面上形成第二再布线结构，用于与所述互连柱电连接；在所述第二再布线结构上形成第一导电凸块，用于与所述第一芯片焊垫电连接；
形成所述互连结构后，沿所述第二再布线结构至所述第一再布线结构的方向，将所述透光盖板置于所述光电传感通孔内，使所述第一芯片焊垫与所述第一导电凸块结合实现电连接。
13.如权利要求9所述的封装方法，其特征在于，所述第一芯片焊垫背向所述透光盖板，所述光电传感芯片位于所述光电传感通孔内；
所述形成互连结构的步骤包括：形成所述光电传感通孔之前，在所述封装层背向所述承载基板的面上形成第一再布线结构，用于电连接所述第二芯片焊垫、电容器的电极和互连柱；
去除所述承载基板后，在所述封装层背向所述第一再布线结构的面上形成第二再布线结构，用于与所述互连柱电连接；
在所述第二再布线结构上形成第一导电凸块，用于与所述第一芯片焊垫电连接；
沿所述第二再布线结构至所述第一再布线结构的方向，将所述感光组件置于所述光电传感通孔内后，利用打线工艺实现所述第一芯片焊垫与所述第一导电凸块的电连接。
14.如权利要求7所述的封装方法，其特征在于，形成所述键合结构的步骤包括：在所述封装层上形成键合材料层；采用光刻工艺图形化所述键合材料层，剩余键合材料层作为所述键合结构。
15.如权利要求7所述的封装方法，其特征在于，所述键合结构的材料为可光刻的干膜、可光刻的聚酰亚胺、可光刻的聚苯并恶唑或可光刻的苯并环丁烯。
16.如权利要求1所述的封装方法，其特征在于，通过胶粘层或静电键合方式，使所述CMOS外围芯片、电容器和互连柱临时键合于所述承载基板上。
17.如权利要求1所述的封装方法，其特征在于，将所述感光组件中的至少所述透光盖板置于对应的所述光电传感通孔内后，所述光电传感通孔侧壁和所述透光盖板之间具有间隙。
18.如权利要求1所述的封装方法，其特征在于，所述封装方法还包括：在所述互连柱背向所述光电传感芯片的一端形成第二导电凸块。
19.如权利要求18所述的封装方法，其特征在于，所述封装方法还包括：在所述第二导电凸块上形成连接片。
20.如权利要求1所述的封装方法，其特征在于，实现所述CMOS外围芯片、电容器、互连柱和光电传感芯片之间的电连接后，还包括：在所述封装层上形成覆盖所述光电传感芯片的覆盖层。
21.如权利要求1所述的封装方法，其特征在于，所述电容器为多层陶瓷电容器。
22.如权利要求21所述的封装方法，其特征在于，所述多层陶瓷电容器的厚度为100μm至400μm，所述CMOS外围芯片的厚度为100μm至300μm，所述透光盖板的厚度为100μm至300μm，所述互连柱的高度为100μm至400μm。
23.如权利要求17所述的封装方法，其特征在于，所述间隙的宽度为5μm至20μm。
24.如权利要求1所述的封装方法，其特征在于，所述互连柱的材料为金属或掺杂的半导体。
25.如权利要求1所述的封装方法，其特征在于，形成所述封装层的工艺为塑封工艺。
26.如权利要求20所述的封装方法，其特征在于，形成所述覆盖层的工艺为塑封工艺。
CN201811107586.6A 2018-09-21 2018-09-21 光电传感集成系统及其封装方法、镜头模组、电子设备 Active CN110943094B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201811107586.6A CN110943094B (zh) 2018-09-21 2018-09-21 光电传感集成系统及其封装方法、镜头模组、电子设备
CN202210433903.3A CN114944407A (zh) 2018-09-21 2018-09-21 光电传感集成系统、镜头模组、电子设备
PCT/CN2019/106829 WO2020057620A1 (zh) 2018-09-21 2019-09-20 光电传感集成系统及其封装方法、镜头模组、电子设备
KR1020217006293A KR20210032531A (ko) 2018-09-21 2019-09-20 광전 센싱 집적 시스템 및 그 패키징 방법, 렌즈 모듈, 전자 기기
US17/207,452 US20210210542A1 (en) 2018-09-21 2021-03-19 Photoelectric sensing integrated system and packaging method, lens module, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811107586.6A CN110943094B (zh) 2018-09-21 2018-09-21 光电传感集成系统及其封装方法、镜头模组、电子设备

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210433903.3A Division CN114944407A (zh) 2018-09-21 2018-09-21 光电传感集成系统、镜头模组、电子设备

Publications (2)

Publication Number Publication Date
CN110943094A CN110943094A (zh) 2020-03-31
CN110943094B true CN110943094B (zh) 2022-07-08

Family

ID=69888308

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811107586.6A Active CN110943094B (zh) 2018-09-21 2018-09-21 光电传感集成系统及其封装方法、镜头模组、电子设备
CN202210433903.3A Withdrawn CN114944407A (zh) 2018-09-21 2018-09-21 光电传感集成系统、镜头模组、电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210433903.3A Withdrawn CN114944407A (zh) 2018-09-21 2018-09-21 光电传感集成系统、镜头模组、电子设备

Country Status (4)

Country Link
US (1) US20210210542A1 (zh)
KR (1) KR20210032531A (zh)
CN (2) CN110943094B (zh)
WO (1) WO2020057620A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112271176B (zh) * 2020-09-15 2022-11-08 深圳市奥拓电子股份有限公司 一种可交互的cob显示模组及其制造方法、显示屏
WO2023195236A1 (ja) * 2022-04-08 2023-10-12 ソニーセミコンダクタソリューションズ株式会社 パッケージおよびパッケージの製造方法
CN114883440A (zh) * 2022-05-19 2022-08-09 史先德 一种适用于深海高压强环境下的感光芯片封装结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4405208B2 (ja) * 2003-08-25 2010-01-27 株式会社ルネサステクノロジ 固体撮像装置の製造方法
US20080173792A1 (en) * 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
TWI501376B (zh) * 2009-10-07 2015-09-21 Xintec Inc 晶片封裝體及其製造方法
JP2012009547A (ja) * 2010-06-23 2012-01-12 Sony Corp 固体撮像装置、電子機器
CN106206485A (zh) * 2016-09-20 2016-12-07 苏州科阳光电科技有限公司 图像传感器模组及其制作方法
KR102051373B1 (ko) * 2016-09-23 2019-12-04 삼성전자주식회사 팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈
CN107452728A (zh) * 2017-09-05 2017-12-08 中芯长电半导体（江阴）有限公司 集成图像传感器芯片及逻辑芯片的封装方法
CN107808889B (zh) * 2017-11-29 2023-10-20 苏州晶方半导体科技股份有限公司 叠层封装结构及封装方法
CN108428690A (zh) * 2018-03-27 2018-08-21 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法

Also Published As

Publication number Publication date
US20210210542A1 (en) 2021-07-08
WO2020057620A1 (zh) 2020-03-26
CN110943094A (zh) 2020-03-31
KR20210032531A (ko) 2021-03-24
CN114944407A (zh) 2022-08-26

Similar Documents

Publication Publication Date Title
CN109246348B (zh) 镜头模组及其封装方法、电子设备
US20210210542A1 (en) Photoelectric sensing integrated system and packaging method, lens module, and electronic device
JP6993725B2 (ja) 撮像アセンブリおよびそのパッケージング方法、レンズモジュール、電子機器
CN111199984B (zh) 摄像组件及其封装方法、镜头模组、电子设备
US11282879B2 (en) Image sensor packaging method, image sensor packaging structure, and lens module
US20220045112A1 (en) Camera assembly, lens module, and electronic device
US11430825B2 (en) Image capturing assembly, lens module and electronic device
US20200161356A1 (en) Camera assembly and packaging method, lens module and electronic device
US11171166B2 (en) Camera assembly and packaging method thereof, lens module, electronic device
JP7004336B2 (ja) 撮影アセンブリおよびそのパッケージング方法、レンズモジュール、電子機器
WO2020172948A1 (zh) Cmos图像传感器封装模块及其形成方法、摄像装置
KR102333741B1 (ko) 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기
CN111009542B (zh) 一种封装方法及封装结构
CN112310127B (zh) 摄像组件的封装方法
JP6993724B2 (ja) 撮影アセンブリおよびそのパッケージング方法、レンズモジュール、電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant