KR102051373B1 - 팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈 - Google Patents

팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈 Download PDF

Info

Publication number
KR102051373B1
KR102051373B1 KR1020160122215A KR20160122215A KR102051373B1 KR 102051373 B1 KR102051373 B1 KR 102051373B1 KR 1020160122215 A KR1020160122215 A KR 1020160122215A KR 20160122215 A KR20160122215 A KR 20160122215A KR 102051373 B1 KR102051373 B1 KR 102051373B1
Authority
KR
South Korea
Prior art keywords
sensor
connection member
disposed
layer
fan
Prior art date
Application number
KR1020160122215A
Other languages
English (en)
Other versions
KR20180032914A (ko
Inventor
정태성
김주호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160122215A priority Critical patent/KR102051373B1/ko
Priority to US15/449,047 priority patent/US10431615B2/en
Priority to TW106107459A priority patent/TWI643324B/zh
Publication of KR20180032914A publication Critical patent/KR20180032914A/ko
Priority to US16/572,151 priority patent/US10580812B2/en
Application granted granted Critical
Publication of KR102051373B1 publication Critical patent/KR102051373B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H04N5/2252—
    • H04N5/2254—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 개시는 관통홀을 갖는 제1연결부재, 상기 제1연결부재의 관통홀에 배치되며 접속패드와 마이크로 렌즈가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 센서, 상기 제1연결부재 및 상기 센서의 활성면 또는 비활성면의 적어도 일부를 봉합하는 봉합재, 및 상기 제1연결부재 및 상기 센서의 비활성면 또는 활성면 상에 배치된 제2연결부재를 포함하며, 상기 제1연결부재 및/또는 상기 제2연결부재는 상기 센서의 접속패드와 전기적으로 연결된 재배선층을 포함하는, 팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈에 관한 것이다.

Description

팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈{FAN-OUT SENSOR PACKAGE AND CAMERA MODULE COMPRISING THE SAME}
본 개시는 카메라 모듈 등에 사용되는 팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈에 관한 것이다.
스마트폰이나 태블릿과 같은 모바일 제품에 채용되는 디바이스의 패키징 기술은 계속해서 소형화 및 고성능화가 요구되고 있다. 즉, 패키지를 소형으로 제조함과 동시에 동일한 공간 내에 더 많은 기능을 부가하는 등의 노력들이 전개되고 있다. 특히, 메인 부품이 아닌 부가 기능을 가지는 부품들에서는 소형화에 대한 요구가 더욱 강해지고 있다. 예를 들면, 카메라 모듈 등에 사용되는 이미지 센서의 패키지 역시 소형화 및 고성능화에 대한 요구가 강해지고 있다.
한편, 종래의 이미지 센서 패키지는 인쇄회로기판이나 세라믹 기판 상에 이미지 센서를 접착제 등을 이용하여 부착하고, 와이어 본딩 기술을 활용하여 이미지 센서와 인쇄회로기판을 인터커넥션하는 방법으로 제조되었으며, 이 경우 상술한 소형화 및 고성능화에 한계가 있었다.
본 개시의 여러 목적 중 하나는 소형화 및 고성능화가 가능한 새로운 구조의 팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 재배선층을 갖는 연결부재들을 이용하여 팬-아웃 센서 패키지를 구성하는 것이다.
예를 들면, 본 개시를 통하여 제안하는 일례에 따른 팬-아웃 센서 패키지는 관통홀을 갖는 제1연결부재, 제1연결부재의 관통홀에 배치되며 접속패드 및 마이크로 렌즈가 배치된 활성면 및 활성면의 반대측에 배치된 비활성면을 갖는 센서, 제1연결부재 및 센서의 활성면의 적어도 일부를 봉합하는 봉합재, 및 제1연결부재 및 센서의 비활성면 상에 배치된 제2연결부재를 포함하며, 제2연결부재는 센서의 접속패드와 전기적으로 연결된 재배선층을 포함하는 것일 수 있다.
예를 들면, 본 개시를 통하여 제안하는 다른 일례에 따른 팬-아웃 센서 패키지는 관통홀을 갖는 제1연결부재, 제1연결부재의 관통홀에 배치되며 접속패드 및 마이크로 렌즈가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 센서, 제1연결부재 및 상기 센서의 적어도 일부를 봉합하는 봉합재, 및 제1연결부재 및 센서 상에 배치된 제2연결부재를 포함하며, 제1연결부재 및 제2연결부재는 각각 상기 센서의 접속패드와 전기적으로 연결된 재배선층을 포함하며, 제1연결부재의 재배선층 중 적어도 하나의 층은 상기 센서의 활성면과 비활성면 사이에 위치하는 것일 수 있다.
예를 들면, 본 개시를 통하여 제안하는 일례에 따른 카메라 모듈은 렌즈 모듈을 수용하는 하우징, 및 하우징에 결합되고 렌즈 모듈을 통과한 광을 전기 신호로 변환하는 이미지 센서 모듈을 포함할 수 있으며, 이때 이미지 센서 모듈이 상술한 팬-아웃 센서 패키지일 수 있다.
본 개시의 여러 효과 중 일 효과로서 소형화 및 고성능화가 가능한 새로운 구조의 팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 센서 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 팬-아웃 센서 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도 11은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 12는 도 11의 팬-아웃 센서 패키지의 개략적인 Ⅱ-Ⅱ' 절단 평면도다.
도 13은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 14는 도 13의 팬-아웃 센서 패키지의 개략적인 Ⅲ-Ⅲ' 절단 평면도다.
도 15는 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 16은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 17은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 18은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 19는 카메라 모듈의 개략적인 모습을 나타낸 사시도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는 예컨대 스마트 폰(1100)일 수 있다. 스마트 폰(1100)의 바디(1101) 내부에는 메인보드(1110)가 수용되어 있으며, 메인보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130)과 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 카메라 모듈(1130)은 이미지 센서 패키지를 포함할 수 있으며, 본 개시에 따른 팬-아웃 이미지 센서 패키지는 이에 이용될 수 있다. 한편, 본 개시에 따른 팬-아웃 센서 패키지가 적용되는 전자기기는 스마트 폰(1100)에 한정되는 것은 아니며, 다른 전자기기에 적용될 수도 있음은 물론이다.
반도체 패키지
본 개시에 따른 팬-아웃 센서 패키지는 반도체 패키지의 기술을 이용하여 제조될 수 있다. 일반적으로 반도체는 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체 자체를 그대로 사용하지 않고 반도체를 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체와 전자기기의 메인보드 등의 회로의 폭에 차이가 있기 때문이다. 반도체의 경우 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면, 메인보드의 경우 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체의 스케일보다 훨씬 크다. 따라서, 반도체를 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체나 크기가 작은 반도체에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인터포저 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인터포저 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인터포저 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인터포저 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인터포저 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인터포저 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체 상에 형성된 연결부재를 통하여 반도체의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체의 I/O 단자를 모두 반도체 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체 상에 형성된 연결부재를 통하여 반도체의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인터포저 기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인터포저 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인터포저 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인터포저 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체를 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체를 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인터포저 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
본 개시에 따른 팬-아웃 센서 패키지는 이러한 팬-아웃 반도체 패키지 기술을 이용하여 제조될 수 있다. 이하에서는, 소형화 및 고성능화가 가능한 새로운 구조의 팬-아웃 센서 패키지에 관하여 도면을 참조하여 설명한다.
도 9는 팬-아웃 센서 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 팬-아웃 센서 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도면을 참조하면, 일례에 따른 팬-아웃 센서 패키지(100A)는 관통홀(110H)을 갖는 제1연결부재(110), 제1연결부재(110)의 관통홀(110H)에 배치되며 접속패드(122) 및 마이크로 렌즈(123)가 배치된 활성면 및 활성면의 반대측에 배치된 비활성면을 갖는 센서(120), 제1연결부재(110) 및 센서(120)의 활성면의 적어도 일부를 봉합하는 봉합재(130), 제1연결부재(110) 및 센서(120)의 비활성면 상에 배치된 제2연결부재(140), 제2연결부재(140) 상에 배치된 패시베이션층(150), 패시베이션층(150)의 개구부(151) 상에 형성된 언더범프금속층(160), 및 언더범프금속층(160) 상에 형성된 접속단자(170)를 포함한다. 이때, 제2연결부재(140)는 센서(120)의 접속패드(122)와 전기적으로 연결된 재배선층(142)을 포함한다. 구체적으로, 센서(120)의 접속패드(122)는 센서(120)를 관통하는 관통전극(125) 및 센서(120)의 비활성면에 형성되어 관통전극(125)과 접하는 전극패드(126)를 통하여 제2연결부재(140)의 재배선층(142)과 전기적으로 연결된다.
일반적으로, 종래의 이미지 센서 패키지는 인쇄회로기판이나 세라믹 기판 상에 이미지 센서를 접착제 등을 이용하여 부착하고, 와이어 본딩 기술을 활용하여 이미지 센서와 인쇄회로기판을 인터커넥션하는 방법으로 제조되었다. 이러한 구조의 센서 패키지는, 인쇄회로기판이나 세라믹 기판의 두께를 줄이기 어려워 박형화에 한계가 있으며, 와이어 본딩으로 인터커넥션을 하기 때문에 충분한 공간 활용이 어려워, 소형화 및 고성능화에 한계가 있었다. 또한, 센서의 마이크로 렌즈를 보호하는 필터가 센서의 부착 후에 별도로 모듈 단위에서 센서 상에 배치되기 때문에, 공정 중 이물에 의하여 마이크로 렌즈가 오염될 수도 있었다. 또한, 필터가 센서 크기에 맞춰 제조되는바 재료비 절감에 한계가 있었다.
반면, 일례에 따른 팬-아웃 센서 패키지(100A)는 관통홀(110H)을 갖는 제1연결부재(110)를 도입하여, 관통홀(110H) 내에 센서(120)를 배치하고, 제1연결부재(110) 및 센서(120)의 비활성면 상에 반도체 공정 등을 이용하여 재배선층(142)을 포함하는 제2연결부재(140)를 형성하며, 센서(120)의 접속패드(122)와 제2연결부재(140)의 재배선층(142)을 관통전극(125)을 이용하여 연결하는바, 소형화 및 박형화를 도모할 수 있음은 물론이며, 짧은 신호 경로로 고기능화가 가능하다. 또한, 센서(120)를 패키징하기 전에 센서(120)의 비활성면에 마이크로 렌즈(123)를 보호하는 필터(124)를 미리 부착할 수 있는바 공정 과정에서 마이크로 렌즈(123)가 이물에 의하여 오염되는 것을 방지할 수 있으며, 필터를 센서의 크기 보다 작게 제조할 수 있는바 재료비 절감 역시도 가능하다.
이하, 일례에 따른 팬-아웃 센서 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
제1연결부재(110)는 구체적인 재료에 따라 패키지(100A)의 강성을 보다 개선시킬 수 있으며, 봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 제1연결부재(110)는 관통홀(110H)을 가진다. 관통홀(110H) 내에는 센서(120)가 제1연결부재(110)와 소정거리 이격 되도록 배치된다. 센서(120)의 측면 주위는 제1연결부재(110)에 의하여 둘러싸일 수 있다. 다만, 이는 일례에 불과하며 다른 형태로 다양하게 변형될 수 있으며, 그 형태에 따라서 다른 기능을 수행할 수 있다.
제1연결부재(110)를 구성하는 절연층(111)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다.
센서(120)는 카메라 모듈 등에 사용되는 CMOS(Completementary Metal-Oxide Semiconductor) 센서, CCD(Charge Coupled Device) 센서 등의 이미지 센서일 수 있으나, 이에 한정되는 것은 아니다. 센서(120)는 바디(121), 접속패드(122), 마이크로 렌즈(123) 등을 포함한다. 바디(121)를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디(121)에는 다양한 회로가 형성되어 있을 수 있다. 접속패드(122)는 센서(120)를 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 마이크로 렌즈(123)는 이미지 센서에 적용되는 공지의 렌즈일 수 있다. 접속패드(122) 및 마이크로 렌즈(123)가 배치된 면이 활성면이 되며, 그 반대면이 비활성면이 된다.
센서(120)의 활성면 상에는 마이크로 렌즈(123)를 보호하는 필터(124)가 배치된다. 필터(124)는 마이크로 렌즈(123)를 이물질 등으로부터 보호할 정도의 크기면 충분하다. 즉, 센서(120) 보다 작은 사이즈로 구비될 수 있다. 필터(124)는 글라스 재질의 공지의 적외선 차단필터일 수 있으나, 이에 한정되는 것은 아니다. 필터(124)의 상면은 봉합재(130)의 상면과 대략 일치할 수 있다. 필터(124)의 상면은 외부로 노출될 수 있다.
센서(120)의 접속패드(122)는 센서(120)를 관통하는 관통전극(125) 및 센서(120)의 비활성면에 형성되며 관통전극(125)과 접하는 전극패드(126)를 통하여, 그리고 제2연결부재(140)의 비아(143)를 통하여 제2연결부재(140)의 재배선층(142)과 연결될 수 있다. 따라서, 매우 짧은 경로로 신호가 전달될 수 있다. 관통전극(125)은 공지의 실리콘 관통전극(TSV: Through Silicon Via)일 수 있다. 전극패드(126)는 공지의 도전성 물질을 포함하는 도전성 패턴일 수 있다.
봉합재(130)는 제1연결부재(110), 센서(120) 등을 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 제1연결부재(110), 센서(120) 등의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 봉합재(130)는 제1연결부재(110) 및 센서(120)의 활성면을 덮을 수 있으며, 관통홀(110H)의 벽면과 센서(120)의 측면 사이의 공간을 채울 수 있다. 봉합재(130)가 관통홀(110H)을 채움으로써, 구체적인 물질에 따라 접착제 역할을 수행함과 동시에 버클링을 감소시킬 수 있다.
봉합재(130)의 재료는 특별히 한정되지 않는다. 예를 들면, 절연수지, 심재, 필러 등을 포함하는 프리프레그(prepreg)일 수도 있고, 절연수지 및 필러를 포함하는 ABF(Ajinomoto Build-up Film) 등일 수도 있다. 필요에 따라서는, 공지의 EMC(Epoxy Molㅇing Compound)를 사용할 수도 있다.
제2연결부재(140)는 센서(120)의 접속패드(122)를 재배선할 수 있다. 제2연결부재(140)를 통하여 다양한 기능을 가지는 수십 수백의 접속패드(122)가 재배선 될 수 있으며, 접속단자(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 제2연결부재(140)는 절연층(141), 절연층(141) 상에 배치된 재배선층(142), 및 절연층(141)을 관통하며 재배선층(142)과 연결된 비아(143)를 포함한다. 일례에 따른 팬-아웃 센서 패키지(100A)에서는 제2연결부재(140)가 단층으로 구성되나, 이에 한정되는 것은 아니며, 설계에 따라서 복수의 절연층, 복수의 재배선층, 및 복수의 비아층으로 구성된 복수의 층일 수도 있다.
절연층(141)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID 수지와 같은 감광성 절연물질을 사용할 수도 있다. 즉, 절연층(141)은 감광성 절연층일 수 있다. 절연층(141)이 감광성의 성질을 가지는 경우, 절연층(141)을 보다 얇게 형성할 수 있으며, 보다 용이하게 비아(143)의 파인 피치를 달성할 수 있다. 절연층(141)은 절연수지 및 무기필러를 포함하는 감광성 절연층일 수 있다. 절연층(141)이 다층인 경우, 이들의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(141)이 다층인 겨우, 이들은 공정에 따라 일체화 되어 경계가 불분명할 수도 있다.
재배선층(142)은 실질적으로 접속패드(122)를 재배선하는 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수 있다.
노출된 일부 재배선층(142)의 표면에는 필요에 따라 표면처리층(미도시)이 형성될 수 있다. 표면처리층(미도시)은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있으나, 이에 한정되는 것은 아니다.
비아(143)는 서로 다른 층에 형성된 재배선층(142), 접속패드(122) 등을 전기적으로 연결시키며, 그 결과 패키지(100B) 내에 전기적 경로를 형성시킨다. 비아(143)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(143)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
패시베이션층(150)은 제2연결부재(140)를 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 부가적인 구성이다. 패시베이션층(150)은 제2연결부재(140)의 재배선층(142)의 적어도 일부를 노출시키는 개구부(151)를 가질 수 있다. 이러한 개구부(151)는 패시베이션층(150)에 수십 내지 수천 개 형성될 수 있다.
패시베이션층(150)의 재료는 특별히 한정되지 않는다. 예를 들면, 절연수지, 심재, 필러 등을 포함하는 프리프레그(prepreg)일 수도 있고, 절연수지 및 필러를 포함하는 ABF(Ajinomoto Build-up Film) 등일 수도 있다. 필요에 따라서는, 공지의 솔더 레지스트(Solder Resist)를 사용할 수도 있다.
언더범프금속층(160)은 접속단자(170)의 접속 신뢰성을 향상시켜 보드 레벨 신뢰성을 개선하기 위한 부가적인 구성이다. 언더범프금속층(160)은 패시베이션층(150)의 개구부(151)를 통하여 노출된 제2연결부재(140)의 재배선층(142)과 연결된다. 언더범프금속층(160)은 패시베이션층(150)의 개구부(151)에 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
접속단자(170)는 팬-아웃 센서 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 부가적인 구성이다. 예를 들면, 팬-아웃 센서 패키지(100A)는 접속단자(170)를 통하여 전자기기의 메인보드에 실장될 수 있다. 접속단자(170)는 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속단자(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속단자(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
접속단자(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속단자(170)의 수는 접속패드(122)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 접속단자(170)가 솔더볼인 경우, 접속단자(170)는 언더범프금속층(160)의 패시베이션층(150)의 일면 상으로 연장되어 형성된 측면을 덮을 수 있으며, 접속 신뢰성이 더욱 우수할 수 있다.
접속단자(170) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 센서(120)가 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
한편, 도면에는 도시하지 않았으나, 필요에 따라서는 관통홀(110H)의 벽면에 방열 및/또는 전자파 차폐 목적으로 금속박막을 형성할 수 있다. 또한, 관통홀(110H) 내에 서로 동일하거나 상이한 기능을 수행하는 복수의 센서(120)를 배치할 수도 있다. 또한, 관통홀(110H) 내에 다른 반도체칩, 예컨대 ASIC(Application Specific Integrated Circuit) 등을 배치할 수도 있다. 또한, 패시베이션층(150)의 표면에 별도의 표면실장부품을 실장할 수도 있다.
도 11은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 12는 도 11의 팬-아웃 센서 패키지의 개략적인 Ⅱ-Ⅱ' 절단 평면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100B)는 관통홀(110H) 내에 수동부품(190)이 더 배치된다. 수동부품(190)은 커패시터, 인덕터 등의 공지의 수동부품일 수 있다. 하나 또는 그 이상의 수동부품(190)이 센서(120)와 함께 관통홀(110H) 내에 배치될 수 있다. 수동부품(190)은 제2연결부재(140)의 재배선층(142)과 전기적으로 연결될 수 있다. 이를 통하여 센서(120)의 접속패드(122)와도 전기적으로 연결될 수 있다.
그 외에 다른 설명은 상술한 일례에 따른 팬-아웃 센서 패키지(100A)에서 설명한 바와 실질적으로 동일한바 생략한다.
도 13은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 14는 도 13의 팬-아웃 센서 패키지의 개략적인 Ⅲ-Ⅲ' 절단 평면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100C)는 봉합재(130) 상에 배치된 백사이드 재배선층(132) 및 봉합재(130)를 관통하는 백사이드 비아(133)를 더 포함한다. 이때, 제1연결부재(110)는 절연층(111), 절연층(111)의 일측에 배치되며 백사이드 비아(133)와 연결된 제1재배선층(112a), 절연층(111)의 타측에 배치되며 제2연결부재(140)의 비아(143)와 연결된 재2재배선층(112b), 및 절연층(111)을 관통하며 제1 및 제2재배선층(112a, 112b)을 전기적으로 연결하는 관통비아(113)를 포함한다. 따라서, 제2연결부재(140)의 재배선층(142)은 제1연결부재(110), 백사이드 재배선층(132), 및 백사이드 비아(133)를 경유하여 센서(120)의 접속패드(122)와 전기적으로 연결될 수 있다.
백사이드 재배선층(132)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용하여 형성할 수 있다. 백사이드 재배선층(132)은 해당 층의 설계 디자인에 따라 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 또한, 비아 패드 등을 포함할 수 있다.
백사이드 비아(133)는 서로 다른 층에 형성된 백사이드 재배선층(132), 접속패드(122), 제1재배선층(112a) 등을 전기적으로 연결시킨다. 백사이드 비아(133)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(143)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
제1연결부재(110)를 구성하는 절연층(111)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다.
재배선층(112a, 112b)은 접속패드(122)를 재배선하는 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수 있다.
관통비아(113)는 서로 다른 층에 형성된 재배선층(112a, 112b)을 전기적으로 연결시킨다. 관통비아(113)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 관통비아(113)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 모래시계 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
한편, 다른 일례에 따른 팬-아웃 센서 패키지(100C)는 봉합재(130) 상에 배치되며 백사이드 재배선층(132)을 덮는 패시베이션층(155)을 더 포함할 수 있다. 패시베이션층(155)은 상술한 패시베이션층(150)과 실질적으로 동일한 재질일 수 있으며, 따라서 대칭 효과를 통하여 워피지를 감소시킬 수 있다. 이 경우에도 필터(124)는 외부로 노출될 수 있다. 필터(124)의 상면은 제1연결부재(110)의 제1재배선층(112a)의 상면과 대략 일치할 수 있으나, 이에 한정되는 것은 아니다.
그 외에 다른 설명은 상술한 일례에 따른 팬-아웃 센서 패키지(100A)에서 설명한 바와 실질적으로 동일한바 생략한다. 한편, 이상에서 설명한 팬-아웃 센서 패키지(100A~100C)의 각각의 특징들은 서로 조합될 수도 있다.
도 15는 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100C)는 제1연결부재(110)가 센서(120)의 접속패드와 전기적으로 연결된 재배선층(112a, 112b, 112c)를 포함한다. 구체적으로, 제1연결부재(110)는 제1절연층(111a), 제1절연층(111a) 상에 배치되며 백사이드 비아(133)와 연결된 제1재배선층(112a), 제1절연층(111a)의 제1재배선층(112a)이 배치된측의 반대측에 매립된 제2재배선층(112b), 제1절연층(111a)의 제2재배선층(112b)이 매립된측 상에 배치된 제2절연층(111b), 제2절연층(111b)의 제2재배선층(112b)이 배치된측의 반대측에 매립되며 제2연결부재(140)의 비아(143)와 연결된 제3재배선층(112c), 제1절연층(111a)을 관통하며 제1재배선층(112a) 및 제2재배선층(112b)을 전기적으로 연결하는 제1비아(113a), 및 제2절연층(111b)을 관통하며 제2재배선층(112b) 및 제3재배선층(112c)을 전기적으로 연결하는 제2비아(113b)를 포함한다. 이와 같이, 제1연결부재(110)가 더 많은 수의 재배선층(112a, 112b, 112c)를 포함하는바, 제2연결부재(140)의 층수를 최소화할 수 있으며, 그 결과 박형화 및 소형화가 더욱 용이할 수 있다.
절연층(111a, 111b)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
재배선층(112a, 112b, 112c)은 센서(120)의 접속패드(122)를 재배선하는 역할을 수행할 수 있다. 재배선층(112a, 112b, 112c)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(112a, 112b, 112c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수 있다.
비아(113a, 113b)는 서로 다른 층에 형성된 재배선층(112a, 112b, 112c)을 전기적으로 연결시키며, 그 결과 제1연결부재(110) 내에 전기적 경로를 형성시킨다. 비아(113a, 113b) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 비아(113a, 113b)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼형상뿐만 아니라, 원통형상 등 공지된 모든 형상이 적용될 수 있다.
제3재배선층(112c)은 제2절연층(111b) 내부로 리세스될 수 있으며, 따라서 제2절연층(111b)의 하면과 제3재배선층(112c)의 하면이 단차를 가질 수 있다. 그 결과 봉합재(130)를 형성할 때 봉합재(130) 형성물질이 블리딩되어 제3재배선층(112c)을 오염시키는 것을 방지할 수 있다. 제1연결부재(110)의 제2재배선층(112b)은 센서(120)의 활성면과 비활성면 사이에 위치할 수 있다. 제1연결부재(110)는 센서(120)의 두께에 대응하는 두께로 형성할 수 있으며, 따라서 제1연결부재(110) 내부에 형성된 제2재배선층(112b)은 센서(120)의 활성면과 비활성면 사이의 레벨에 배치될 수 있다. 제1연결부재(110)의 재배선층(112a, 112b, 112c)의 두께는 제2연결부재(140)의 재배선층(142)의 두께보다 두꺼울 수 있다. 제1연결부재(110)는 센서(120) 이상의 두께를 가질 수 있는바, 재배선층(112a, 112b, 112c) 역시 그 스케일에 맞춰 보다 큰 사이즈로 형성할 수 있다. 반면, 제2연결부재(140)의 재배선층(142)은 박형화를 위하여 이 상대적으로 작은 사이즈로 형성할 수 있다.
그 외에 다른 설명은 상술한 일례에 따른 팬-아웃 센서 패키지(100A) 및 다른 일례에 따른 팬-아웃 센서 패키지(100C)에서 설명한 바와 실질적으로 동일한바 생략한다. 한편, 이상에서 설명한 팬-아웃 센서 패키지(100A~100D)의 각각의 특징들은 서로 조합될 수도 있다.
도 16은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100E)는 제1연결부재(110)가 센서(120)의 접속패드와 전기적으로 연결된 재배선층(112a, 112b, 112c, 112d)를 포함한다. 구체적으로, 제1절연층(111a), 제1절연층(111a)의 양면에 배치된 제1재배선층(112a) 및 제2재배선층(112b), 제1절연층(111a) 상에 배치되며 제1재배선층(112a)을 덮는 제2절연층(111b), 제2절연층(111b) 상에 배치되며 백사이드 비아(133)와 연결된 제3재배선층(112c), 제1절연층(111a) 상에 배치되어 제2재배선층(112b)을 덮는 제3절연층(111c), 제3절연층(111c) 상에 배치되며 제2연결부재(140)의 비아(143)와 연결된 제4재배선층(112d), 제1절연층(111a)을 관통하며 제1재배선층(112a) 및 제2재배선층(112b)을 전기적으로 연결하는 제1비아(113a), 제2절연층(111b)을 관통하며 제1재배선층(112a) 및 제3재배선층(112c)을 전기적으로 연결하는 제2비아(113b), 및 제3절연층(111c)을 관통하며 제2재배선층(112b) 및 제4재배선층(112d)을 전기적으로 연결하는 제3비아(113c)를 포함한다. 이와 같이, 제1연결부재(110)가 더 많은 수의 재배선층(112a, 112b, 112c, 112d)를 포함하는바, 제2연결부재(140)의 층수를 최소화할 수 있으며, 마찬가지로 패키지(100E)의 소형화 및 박형화가 더욱 유리할 수 있다.
제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)보다 두께가 두꺼울 수 있다. 제1절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2절연층(111b) 및 제3절연층(111c)은 더 많은 수의 재배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1절연층(111a)은 심재, 무기 필러, 및 절연 수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2절연층(111c) 및 제3절연층(111c)은 무기 필러 및 절연 수지를 포함하는 ABF 필름 또는 감광성 절연 필름일 수 있으나, 이에 한정되는 것은 아니다.
재배선층(112a, 112b, 112c, 112d)은 센서(120)의 접속패드(122)를 재배선하는 역할을 수행할 수 있다. 재배선층(112a, 112b, 112c, 112ㅇ)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(112a, 112b, 112c, 112d)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수 있다.
비아(113a, 113b, 113c)는 서로 다른 층에 형성된 재배선층(112a, 112b, 112c)을 전기적으로 연결시키며, 그 결과 제1연결부재(110) 내에 전기적 경로를 형성시킨다. 비아(113a, 113b, 113c) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 비아(113a, 113b, 113c)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼형상 모래시계 형상뿐만 아니라, 원통형상 등 공지된 모든 형상이 적용될 수 있다. 한편, 제1비아(113a)는 제2비아(113b) 및 제3비아(113c)보다 직경이 클 수 있다. 이는 제1절연층(111a)이 제2절연층(111b) 및 제3절연층(111c) 보다 두꺼울 수 있기 때문이다. 예컨대, 제1비아(113a)는 관통비아일 수 있으며, 제2비아(113b) 및 제3비아(113c)는 블라인드비아일 수 있으나, 이에 한정되는 것은 아니다.
제1연결부재(110)의 제1재배선층(112a) 및 제2재배선층(112b)은 센서(120)의 활성면과 비활성면 사이에 위치할 수 있다. 제1연결부재(110)는 센서(120)의 두께에 대응하는 두께로 형성할 수 있으며, 따라서 제1연결부재(110) 내부에 형성된 제1재배선층(112a) 및 제2재배선층(112b)은 센서(120)의 활성면과 비활성면 사이의 레벨에 배치될 수 있다. 제1연결부재(110)의 재배선층(112a, 112b, 112c, 112d)의 두께는 제2연결부재(140)의 재배선층(142a, 142b)의 두께보다 두꺼울 수 있다. 제1연결부재(110)는 센서(120) 이상의 두께를 가질 수 있는바, 재배선층(112a, 112b, 112c, 112d) 역시 보다 큰 사이즈로 형성할 수 있다. 반면, 제2연결부재(140)의 재배선층(142a, 142b)는 박형화를 위하여 이 상대적으로 작은 사이즈로 형성할 수 있다.
그 외에 다른 설명은 상술한 일례에 따른 팬-아웃 센서 패키지(100A) 다른 일례에 따른 팬-아웃 센서 패키지(100C)에서 설명한 바와 실질적으로 동일한바 생략한다. 한편, 이상에서 설명한 팬-아웃 센서 패키지(100A~100E)의 각각의 특징들은 서로 조합될 수도 있다.
도 17은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100F)는 봉합재(130)가 제1연결부재(110) 및 센서(120)의 비활성면의 적어도 일부를 봉합한다. 또한, 제2연결부재(140)가 제1연결부재(110) 및 센서(120)의 활성면 상에 배치된다. 이때, 제1연결부재(110)는 센서(120)의 접속패드와 전기적으로 연결된 재배선층(112a, 112b, 112c)를 포함한다. 또한, 제2연결부재(140)는 센서(120)의 접속패드와 전기적으로 연결된 재배선층(142)을 포함한다. 한편, 제1연결부재(110)의 재배선층(112a, 112b, 112c) 중 적어도 하나의 층(112b)은 센서(120)의 활성면과 비활성면 사이에 위치한다. 이와 같이, 제2연결부재(140)가 센서(120)의 활성면 상에 배치되는바, 짧은 신호 경로로 접속패드(122)가 재배선 될 수 있으며, 제1연결부재(110)가 더 많은 수의 재배선층(112a, 112b, 112c)를 포함하는바, 제2연결부재(140)의 층수를 최소화할 수 있으며, 센서(120)의 비활성면 상에는 재배선층을 생략할 수 있는바, 동일 기능을 가지면서도 더욱 박형화 및 소형화가 가능하다.
제1연결부재(110)는 제2연결부재(140)와 접하는 제1절연층(111a), 제2연결부재(140)와 접하며 제1절연층(111a)에 매립된 제1재배선층(112a), 제1절연층(111a)의 제1재배선층(112a)이 매립된측의 반대측 상에 배치된 제2재배선층(112b), 제1절연층(111a) 상에 배치되며 제2재배선층(112b)을 덮는 제2절연층(111b), 및 제2절연층(111b) 상에 배치된 제3재배선층(112c)을 포함한다. 제1 내지 제3재배선층(112a, 112b, 112c)은 접속패드(122)와 전기적으로 연결된다. 제1 및 제2재배선층(112a, 112b)과 제2및 제3재배선층(112b, 112c)은 각각 제1 및 제2절연층(111a, 111b)을 관통하는 제1 및 제2비아(113a, 113b)를 통하여 전기적으로 연결된다.
절연층(111a, 111b)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
재배선층(112a, 112b, 112c)은 센서(120)의 접속패드(122)를 재배선하는 역할을 수행할 수 있다. 재배선층(112a, 112b, 112c)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(112a, 112b, 112c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수 있다.
비아(113a, 113b)는 서로 다른 층에 형성된 재배선층(112a, 112b, 112c)을 전기적으로 연결시키며, 그 결과 제1연결부재(110) 내에 전기적 경로를 형성시킨다. 비아(113a, 113b) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 비아(113a, 113b)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼형상뿐만 아니라, 원통형상 등 공지된 모든 형상이 적용될 수 있다.
제1재배선층(112a)이 제1절연층 내부로 리세스될 수 있으며, 따라서 제1절연층(111a)의 하면과 제1재배선층(112a)의 하면이 단차를 가질 수 있다. 그 결과 봉합재(130)를 형성할 때 봉합재(130) 형성물질이 블리딩되어 제1재배선층(112a)을 오염시키는 것을 방지할 수 있다. 제1연결부재(110)의 제2재배선층(112b)은 센서(120)의 활성면과 비활성면 사이에 위치할 수 있다. 제1연결부재(110)는 센서(120)의 두께에 대응하는 두께로 형성할 수 있으며, 따라서 제1연결부재(110) 내부에 형성된 제2재배선층(112b)은 센서(120)의 활성면과 비활성면 사이의 레벨에 배치될 수 있다. 제1연결부재(110)의 재배선층(112a, 112b, 112c)의 두께는 제2연결부재(140)의 재배선층(142)의 두께보다 두꺼울 수 있다. 제1연결부재(110)는 센서(120) 이상의 두께를 가질 수 있는바, 재배선층(112a, 112b, 112c) 역시 그 스케일에 맞춰 보다 큰 사이즈로 형성할 수 있다. 반면, 제2연결부재(140)의 재배선층(142)은 박형화를 위하여 이 상대적으로 작은 사이즈로 형성할 수 있다.
제2연결부재(140)는 제1연결부재(110) 및 센서(120)의 활성면 상에 배치된 절연층(141), 절연층(141) 상에 배치된 재배선층(142), 및 절연층(141)을 관통하며 재배선층(142)을 제1연결부재(110)의 제1재배선층(112a) 및/또는 센서(120)의 접속패드(122)와 연결시키는 비아(143a, 143b)를 포함한다. 즉, 제1연결부재(110)는 제2연결부재(140)를 통하여 센서(120)의 접속패드(122)와 전기적으로 연결된다.
절연층(141)은 투명한 감광성 절연층일 수 있다. 투명한 감광성 절연층의 구체적인 재료는 특별히 한정되지 않으며, 공지의 것들이 이용될 수 있다.
재배선층(142)은 센서(120)의 접속패드(122)를 재배선하는 역할을 수행할 수 있으며, 제1연결부재(110)와 센서(120)의 접속패드(122)를 전기적으로 연결시켜주는 역할을 수행할 수 있다. 재배선층(142)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(142)은 해당 층의 설계 디자인에 따라 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있으며, 비아 패드 등을 포함할 수 있다.
비아(143a)는 재배선층(142)과 접속패드(122)를 전기적으로 연결시킨다. 비아(143b)는 서로 다른 층에 형성된 재배선층(112a, 142)을 전기적으로 연결시킨다. 비아(143a, 143b) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 비아(143a, 143b)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼형상뿐만 아니라, 원통형상 등 공지된 모든 형상이 적용될 수 있다.
한편, 다른 일례에 따른 팬-아웃 센서 패티지(100F)는 언더범프금속층(160)이 봉합재(130)를 관통하며 제1연결부재(110)의 제3재배선층(112c)의 적어도 일부를 노출시키는 개구부(131) 상에 배치될 수 있다. 또한, 언더범프금속층(160) 상에 접속단자(170)가 배치될 수 있다. 이와 같이, 별도의 재배선층 없이 언더범프금속층(160) 및 접속단자(170)가 제1연결부재(110) 상에 형성될 수 있는바, 보다 박형화 및 소형화가 가능하다.
한편, 다른 일례에 따른 팬-아웃 센서 패키지(100F)는 제2연결부재(140) 상에 배치된 패시베이션층(181)을 더 포함할 수 있다. 패시베이션층(181) 역시 투명한 감광성 절연층일 수 있다. 또한, 패시베이션층(181) 상에 배치된 적외선 차단 필터층(182)을 더 포함할 수 있다. 적외선 차단 필터층(182)은 언더범프금속층(160) 및 접속단자(170)를 형성하기 전에 형성할 수 있으며, 따라서 공정 과정에서 센서(120)의 활성면으로 이물질이 유입되는 것을 방지할 수 있다. 적외선 차단필터층(180)은 글라스 재질의 공지의 것일 수 있다.
그 외에 다른 설명은 상술한 일례에 따른 팬-아웃 센서 패키지(100A)에서 설명한 바와 실질적으로 동일한바 생략한다. 한편, 이상에서 설명한 팬-아웃 센서 패키지(100A~100F)의 각각의 특징들은 서로 조합될 수도 있다.
도 18은 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100G)는 봉합재(130)가 제1연결부재(110) 및 센서(120)의 비활성면의 적어도 일부를 봉합한다. 또한, 제2연결부재(140)가 제1연결부재(110) 및 센서(120)의 활성면 상에 배치된다. 이때, 제1연결부재(110)는 센서(120)의 접속패드와 전기적으로 연결된 재배선층(112a, 112b, 112c, 112d)를 포함한다. 또한, 제2연결부재(140)는 센서(120)의 접속패드와 전기적으로 연결된 재배선층(142)을 포함한다. 한편, 제1연결부재(110)의 재배선층(112a, 112b, 112c, 112d) 중 적어도 하나의 층(112a, 112b)은 센서(120)의 활성면과 비활성면 사이에 위치한다. 이와 같이, 제2연결부재(140)가 센서(120)의 활성면 상에 배치되는바, 짧은 신호 경로로 접속패드(122)가 재배선 될 수 있으며, 제1연결부재(110)가 더 많은 수의 재배선층(112a, 112b, 112c, 112d)를 포함하는바, 제2연결부재(140)의 층수를 최소화할 수 있으며, 센서(120)의 비활성면 상에는 재배선층을 생략할 수 있는바, 상술한 바와 유사하게 동일 기능을 가지면서도 더욱 박형화 및 소형화가 가능하다.
제1연결부재(110)는 제1절연층(111a), 제1절연층(111a)의 양면에 배치된 제1재배선층(112a) 및 제2재배선층(112b), 제1절연층(112a) 상에 배치되며 제1재배선층(112a)을 덮는 제2절연층(111b), 제2절연층(111b) 상에 배치된 제3재배선층(111c), 제1절연층(111a) 상에 배치되어 제2재배선층(112b)을 덮는 제3절연층(111c), 및 제3절연층(111c) 상에 배치된 제4재배선층(112d)을 포함한다. 제1 내지 제4재배선층(112a, 112b, 112c, 112d)는 접속패드(122)와 전기적으로 연결된다. 제1연결부재(110)가 더 많은 수의 재배선층(112a, 112b, 112c, 112d)을 포함하는바, 제2연결부재(140)를 더욱 간소화할 수 있다. 따라서, 제2연결부재(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 제1 내지 제4 재배선층(112a, 112b, 112c, 112d)는 제1 내지 제3 절연층(111a, 111b, 111c)을 각각 관통하는 제1 내지 제3비아(113a, 113b, 113c)를 통하여 전기적으로 연결될 수 있다.
제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)보다 두께가 두꺼울 수 있다. 제1절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2절연층(111b) 및 제3절연층(111c)은 더 많은 수의 재배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1절연층(111a)은 심재, 무기 필러, 및 절연 수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2절연층(111c) 및 제3절연층(111c)은 무기 필러 및 절연 수지를 포함하는 ABF 필름 또는 감광성 절연 필름일 수 있으나, 이에 한정되는 것은 아니다.
재배선층(112a, 112b, 112c, 112ㅇ)은 센서(120)의 접속패드(122)를 재배선하는 역할을 수행할 수 있다. 재배선층(112a, 112b, 112c, 112ㅇ)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(112a, 112b, 112c, 112d)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수 있다.
비아(113a, 113b, 113c)는 서로 다른 층에 형성된 재배선층(112a, 112b, 112c)을 전기적으로 연결시키며, 그 결과 제1연결부재(110) 내에 전기적 경로를 형성시킨다. 비아(113a, 113b, 113c) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 비아(113a, 113b, 113c)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼형상 모래시계 형상뿐만 아니라, 원통형상 등 공지된 모든 형상이 적용될 수 있다. 한편, 제1비아(113a)는 제2비아(113b) 및 제3비아(113c)보다 직경이 클 수 있다. 이는 제1절연층(111a)이 제2절연층(111b) 및 제3절연층(111c) 보다 두꺼울 수 있기 때문이다. 예컨대, 제1비아(113a)는 관통비아일 수 있으며, 제2비아(113b) 및 제3비아(113c)는 블라인드비아일 수 있으나, 이에 한정되는 것은 아니다.
제1연결부재(110)의 제1재배선층(112a) 및 제2재배선층(112b)은 센서(120)의 활성면과 비활성면 사이에 위치할 수 있다. 제1연결부재(110)는 센서(120)의 두께에 대응하는 두께로 형성할 수 있으며, 따라서 제1연결부재(110) 내부에 형성된 제1재배선층(112a) 및 제2재배선층(112b)은 센서(120)의 활성면과 비활성면 사이의 레벨에 배치될 수 있다. 제1연결부재(110)의 재배선층(112a, 112b, 112c, 112d)의 두께는 제2연결부재(140)의 재배선층(142a, 142b)의 두께보다 두꺼울 수 있다. 제1연결부재(110)는 센서(120) 이상의 두께를 가질 수 있는바, 재배선층(112a, 112b, 112c, 112d) 역시 보다 큰 사이즈로 형성할 수 있다. 반면, 제2연결부재(140)의 재배선층(142a, 142b)는 박형화를 위하여 이 상대적으로 작은 사이즈로 형성할 수 있다.
그 외에 다른 설명은 상술한 일례에 따른 팬-아웃 센서 패키지(100A) 및 다른 일례에 따른 팬-아웃 센서 패키지(100F)에서 설명한 바와 실질적으로 동일한바 생략한다. 한편, 이상에서 설명한 팬-아웃 센서 패키지(100A~100G)의 각각의 특징들은 서로 조합될 수도 있다.
도 19는 카메라 모듈의 개략적인 모습을 나타낸 사시도다.
도면을 참조하면, 일례에 따른 카메라 모듈(500)은 렌즈 모듈(520)을 수용하는 하우징(530), 및 하우징(530)에 결합되며 렌즈 모듈(520)을 통과한 광을 전기 신호로 변환하는 이미지 센서 모듈(540)을 포함한다. 이때, 이미지 센서 모듈(540)은 상술한 팬-아웃 센서 패키지(100A~100G) 중 어느 하나일 수 있다. 이와 같이, 본 개시에서 제안하는 팬-아웃 센서 패키지(100A~100G)는 카메라 모듈(500)에 적용될 수 있으며, 이때 별도의 적외선 렌즈필터는 생략할 수 있다. 부가적으로, 일례에 따른 카메라 모듈(500)은 액츄에이터(550), 볼 베어링부(570), 케이스(510), 제어부(560) 등을 포함할 수 있다.
렌즈 모듈(520)은 렌즈 배럴(521)과 상기 렌즈 배럴(521)을 내부에 수용하는 렌즈 홀더(523)를 포함할 수 있다. 렌즈 배럴(521)은 피사체를 촬상하는 복수의 렌즈가 내부에 수용될 수 있도록 중공의 원통 형상일 수 있으며, 상기 복수의 렌즈는 광축을 따라 렌즈 배럴(521)에 구비될 수 있다. 상기 복수의 렌즈는 렌즈 모듈(520)의 설계에 따라 필요한 수만큼 적층될 수 있으며, 각각 동일하거나 상이한 굴절률 등의 광학적 특성을 가질 수 있다.
렌즈 배럴(521)은 렌즈 홀더(523)와 결합할 수 있다. 예를 들어, 렌즈 배럴(521)은 렌즈 홀더(523)에 구비된 중공에 삽입되며, 렌즈 배럴(521)과 렌즈 홀더(523)는 나사결합 방식으로 결합되거나 접착제를 통해 결합될 수 있다. 렌즈 모듈(520)은 하우징(530)의 내부에 수용되어 자동 초점 조정을 위하여 광축 방향으로 이동될 수 있다. 이를 위하여, 액츄에이터(550)가 제공될 수 있다.
렌즈 모듈(520)을 광축 방향으로 이동시키기 위하여, 액츄에이터(550)는 렌즈 홀더(523)의 일측에 장착된 마그네트(551) 및 마그네트(551)와 마주보도록 배치된 코일(553)을 포함할 수 있다. 코일(553)은 기판(555)에 장착되며, 기판(555)은 코일(553)이 마그네트(551)와 마주보도록 하우징(530)에 장착될 수 있다.
코일(553)은 인접하는 마그네트(551)와의 전자기적 영향력에 의하여 렌즈 모듈(520)을 광축 방향으로 이동시킬 수 있다. 즉, 마그네트(551)는 자기장을 형성하며 코일(553)에 전원이 인가되면, 마그네트(551)와 코일(553) 사이의 전자기적 영향력에 의한 구동력이 발생하고 상기 구동력에 의해 렌즈 모듈(520)이 광축 방향으로 이동될 수 있다.
제어부(560)는 드라이버 IC(Driver IC) 및 위치 센서를 포함하며, 액츄에이터(550)의 작동을 제어할 수 있다. 상기 위치 센서는 마그네트(551)의 위치를 검출할 수 있으며, 이에 따라 마그네트(551)가 장착된 렌즈 모듈(520)의 위치를 검출할 수 있다. 상기 위치 센서는 도넛 형상의 코일(553)의 중앙에 배치되거나 코일(553)의 외측에 배치될 수 있다. 상기 드라이버 IC 및 상기 위치 센서는 하나의 소자로 일체로 형성될 수 있으나, 이에 한정되는 것은 아니며 상기 드라이버 IC와 상기 위치 센서가 별개의 소자로 제공되는 것도 가능하다.
렌즈 모듈(520)이 하우징(530) 내에서 광축 방향으로 이동될 때, 렌즈 모듈(520)의 이동을 가이드하는 가이드 수단으로 볼 베어링부(570)가 제공될 수 있다. 볼 베어링부(570)는 하나 이상의 볼 베어링을 포함하며, 복수의 볼 베어링이 제공될 경우에는 상기 복수의 볼 베어링은 상기 광축 방향을 따라 배치될 수 있다. 여기서, 상기 복수의 볼 베어링은 마그네트(551)를 기준으로 광축 방향에 수직한 방향으로 이격되어 배치될 수 있다. 볼 베어링부(570)는 렌즈 홀더(523)의 외부면 및 하우징(530)의 내부면과 접촉하여 렌즈 모듈(520)의 광축 방향으로의 이동을 안내할 수 있다. 볼 베어링부(570)는 렌즈 홀더(523)와 하우징(530) 사이에 배치되며, 구름 운동을 통해 렌즈 모듈(520)의 광축 방향으로의 이동을 안내할 수 있다.
하우징(530)에는 스토퍼(미도시)가 장착되어 렌즈 모듈(520)의 이동 거리를 제한할 수 있다. 예를 들어, 스토퍼(미도시)는 하우징(530)의 상부에 장착될 수 있으며, 스토퍼(미도시)와 렌즈 모듈(520)은 상기 코일(553)에 전원이 인가되지 않은 경우에 상기 광축 방향으로 이격되게 배치될 수 있다. 따라서, 코일(553)에 전원이 인가되어 렌즈 모듈(520)이 상기 광축 방향으로 이동될 때, 스토퍼(미도시)에 의하여 렌즈 모듈(520)의 이동 거리가 제한되므로, 렌즈 모듈(520)은 스토퍼(미도시)와의 간격 범위 내에서 이동될 수 있다. 또한, 스토퍼(미도시)와 렌즈 모듈(520)이 서로 충돌할 경우 충격을 완화시키도록 스토퍼(미도시) 는 탄성력을 가진 재질로 제공될 수 있다.
케이스(510)는 하우징(530)의 외부면을 감싸도록 하우징(530)과 결합하며, 카메라 모듈의 구동 중에 발생되는 전자파를 차폐하는 기능을 할 수 있다. 즉, 카메라 모듈은 구동시에 전자파가 발생되고, 이와 같은 전자파가 외부로 방출되는 경우에는 다른 전자부품에 영향을 미쳐 통신 장애나 오작동을 유발시킬 수 있게 된다. 케이스(510)는 금속재질로 제공되어 하우징(530)의 하부에 장착되는 기판의 접지패드에 접지될 수 있으며, 이에 따라 전자파를 차폐할 수 있다.
케이스(510)가 플라스틱 사출물로 제공될 경우에는 케이스(510)의 내부면에 전도성 도료가 도포되어 전자파를 차폐할 수 있다. 상기 전도성 도료로는 전도성 에폭시가 사용될 수 있으나, 이에 한정되는 것은 아니며 전도성을 가진 다양한 재료가 사용될 수 있고, 전도성 필름 또는 전도성 테이프를 케이스(510)의 내부면에 부착하는 방식도 가능하다.
한편, 카메라 모듈(500)의 구조가 이에 한정되는 것은 아니며, 렌즈 모듈, 하우징, 및 이미제 센서 모듈을 가지는 공지의 다른 구조일 수도 있음은 물론이다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 팬-아웃 센서 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인보드 1111: 메인보드 절연층
1112: 메인보드 배선 1120: 부품
1130: 스마트 폰 카메라 2200: 팬-인 반도체 패키지
2220: 반도체칩 2221: 바디
2222: 접속패드 2223: 패시베이션막
2240: 연결부재 2241: 절연층
2242: 재배선층 2243: 비아
2250: 패시베이션층 2260: 언더범프금속층
2270: 솔더볼 2280: 언더필 수지
2290: 몰딩재 2500: 메인보드
2301: 인터포저 기판 2302: 인터포저기판
2100: 팬-아웃 반도체 패키지 2120: 반도체칩
2121: 바디 2122: 접속패드
2140: 연결부재 2141: 절연층
2142: 재배선층 2143: 비아
2150: 패시베이션층 2160: 언더범프금속층
2170: 솔더볼 100A~100G: 팬-아웃 센서 패키지
110: 제1연결부재 111, 112a, 112b, 112c: 절연층
112a, 112b, 112c, 112d: 재배선층 113, 113a, 113b, 113c: 비아
120: 센서 121: 바디
122: 접속패드 123: 마이크로 렌즈
124: 필터 125: 관통전극
126: 전극패드 130: 봉합재
131: 개구부 132: 백사이드 재배선층
133: 백사이드 비아 140: 제2연결부재
141: 절연층 142: 재배선층
143, 143a, 143b: 비아 150: 패시베이션층
151: 개구부 155: 패시베이션층
160: 언더범프금속층 170: 접속단자
181: 패시베이션층 182: 적외선 차단필터층
190: 수동부품
500: 카메라 모듈 510: 케이스
520: 렌즈 모듈 530: 하우징
540: 이미지 센서 모듈 550: 액츄에이터
560: 제어부

Claims (16)

  1. 관통홀을 갖는 제1연결부재;
    상기 제1연결부재의 관통홀에 배치되며, 접속패드 및 마이크로 렌즈가 배치된 활성면, 상기 활성면의 반대측에 배치된 비활성면 및 관통전극을 갖는 센서;
    상기 제1연결부재 및 상기 센서의 활성면의 적어도 일부를 봉합하는 봉합재; 및
    상기 제1연결부재 및 상기 센서의 비활성면 상에 배치된 제2연결부재; 를 포함하며,
    상기 관통전극은 상기 센서를 관통하며,
    상기 제2연결부재는 상기 센서의 접속패드와 상기 관통전극을 통하여 전기적으로 연결된 재배선층을 포함하는,
    팬-아웃 센서 패키지.
  2. 삭제
  3. 관통홀을 갖는 제1연결부재;
    상기 제1연결부재의 관통홀에 배치되며, 접속패드 및 마이크로 렌즈가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 센서;
    상기 제1연결부재 및 상기 센서의 활성면의 적어도 일부를 봉합하는 봉합재;
    상기 제1연결부재 및 상기 센서의 비활성면 상에 배치된 제2연결부재;
    상기 봉합재 상에 배치된 백사이드 재배선층; 및
    상기 봉합재를 관통하는 백사이드 비아; 를 포함하며,
    상기 제2연결부재는 상기 제1연결부재, 상기 백사이드 재배선층, 및 상기 백사이드 비아를 경유하여 상기 센서의 접속패드와 전기적으로 연결된 재배선층을 포함하는,
    팬-아웃 센서 패키지.
  4. 제 3 항에 있어서,
    상기 제1연결부재는 상기 센서의 접속패드와 전기적으로 연결된 복수층의 재배선층을 포함하며,
    상기 복수층의 재배선층은 하나 이상의 비아를 통하여 전기적으로 연결된,
    팬-아웃 센서 패키지.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서,
    상기 복수층의 재배선층 중 적어도 하나의 재배선층은 상기 센서의 활성면과 비활성면 사이에 위치하는,
    팬-아웃 센서 패키지.
  6. 제 1 항에 있어서,
    상기 센서의 활성면에는 상기 마이크로 렌즈를 보호하는 필터가 배치되며,
    상기 필터의 일면은 외부로 노출되는,
    팬-아웃 센서 패키지.
  7. 관통홀을 갖는 제1연결부재;
    상기 제1연결부재의 관통홀에 배치되며, 접속패드 및 마이크로 렌즈가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 센서;
    상기 제1연결부재의 관통홀에 배치된 수동부품;
    상기 제1연결부재, 상기 수동부품 및 상기 센서의 활성면 각각의 적어도 일부를 봉합하는 봉합재; 및
    상기 제1연결부재 및 상기 센서의 비활성면 상에 배치된 제2연결부재; 를 포함하며,
    상기 제2연결부재는 상기 센서의 접속패드 및 상기 수동부품 각각과 전기적으로 연결된 재배선층을 포함하는,
    팬-아웃 센서 패키지.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 제2연결부재 상에 배치된 패시베이션층;
    상기 패시베이션층을 관통하며 상기 제2연결부재의 재배선층의 적어도 일부를 노출시키는 개구부 상에 형성된 언더범프금속층; 및
    상기 언더범프금속층 상에 형성된 접속단자; 를 더 포함하는,
    팬-아웃 센서 패키지.
  9. 관통홀을 갖는 제1연결부재;
    상기 제1연결부재의 관통홀에 배치되며, 접속패드 및 마이크로 렌즈가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 센서;
    상기 제1연결부재 및 상기 센서의 적어도 일부를 봉합하는 봉합재; 및
    상기 제1연결부재 및 상기 센서 상에 배치된 제2연결부재; 를 포함하며,
    상기 제1연결부재 및 상기 제2연결부재는 각각 상기 센서의 접속패드와 전기적으로 연결된 재배선층을 포함하며,
    상기 제1연결부재의 재배선층 중 적어도 하나의 층은 상기 센서의 활성면과 비활성면 사이에 위치하는,
    팬-아웃 센서 패키지.
  10. 제 9 항에 있어서,
    상기 제2연결부재 상에 배치된 적외선 차단필터층; 을 더 포함하는,
    팬-아웃 센서 패키지.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 봉합재를 관통하며 상기 제1연결부재의 재배선층의 적어도 일부를 노출시키는 개구부 상에 형성된 언더범프금속층; 및
    상기 언더범프금속층 상에 형성된 접속단자; 를 더 포함하는,
    팬-아웃 센서 패키지.
  12. 제 9 항에 있어서,
    상기 제1연결부재는, 제1절연층, 상기 제2연결부재와 접하며 상기 제1절연층에 매립된 제1재배선층, 상기 제1절연층의 상기 제1재배선층이 매립된측의 반대측 상에 배치된 제2재배선층, 상기 제1절연층 상에 배치되며 상기 제2재배선층을 덮는 제2절연층, 및 상기 제2절연층 상에 배치된 제3재배선층, 을 포함하며,
    상기 제2재배선층은 상기 센서의 활성면과 비활성면 사이에 위치하는,
    팬-아웃 센서 패키지.
  13. 제 9 항에 있어서,
    상기 제1연결부재는, 제1절연층, 상기 제1절연층의 양면에 배치된 제1재배선층 및 제2재배선층, 상기 제1절연층 상에 배치되며 상기 제1재배선층을 덮는 제2절연층, 및 상기 제2절연층 상에 배치된 제3재배선층, 을 포함하며,
    상기 제1재배선층은 상기 센서의 활성면과 비활성면 사이에 위치하는,
    팬-아웃 센서 패키지.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 제1연결부재는, 상기 제1절연층 상에 배치되어 상기 제2재배선층을 덮는 제3절연층, 및 상기 제3절연층 상에 배치된 제4재배선층, 을 더 포함하며,
    상기 제2재배선층은 상기 센서의 활성면과 비활성면 사이에 위치하는,
    팬-아웃 센서 패키지.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 제1절연층은 상기 제2절연층 보다 두께가 두꺼운,
    팬-아웃 센서 패키지.
  16. 렌즈 모듈을 수용하는 하우징; 및
    상기 하우징에 결합되고, 상기 렌즈 모듈을 통과한 광을 전기 신호로 변환하는 이미지 센서 모듈; 을 포함하며,
    상기 이미지 센서 모듈은 제1항 및 제3항 내지 제15항 중 어느 한 항의 팬-아웃 센서 패키지인,
    카메라 모듈.
KR1020160122215A 2016-09-23 2016-09-23 팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈 KR102051373B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160122215A KR102051373B1 (ko) 2016-09-23 2016-09-23 팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈
US15/449,047 US10431615B2 (en) 2016-09-23 2017-03-03 Fan-out sensor package and camera module including the same
TW106107459A TWI643324B (zh) 2016-09-23 2017-03-08 扇出式感測器封裝以及包含該封裝的相機模組
US16/572,151 US10580812B2 (en) 2016-09-23 2019-09-16 Fan-out sensor package and camera module including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160122215A KR102051373B1 (ko) 2016-09-23 2016-09-23 팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈

Publications (2)

Publication Number Publication Date
KR20180032914A KR20180032914A (ko) 2018-04-02
KR102051373B1 true KR102051373B1 (ko) 2019-12-04

Family

ID=61686653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160122215A KR102051373B1 (ko) 2016-09-23 2016-09-23 팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈

Country Status (3)

Country Link
US (2) US10431615B2 (ko)
KR (1) KR102051373B1 (ko)
TW (1) TWI643324B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101963282B1 (ko) * 2016-12-16 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10644046B2 (en) * 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
KR102052804B1 (ko) * 2017-12-15 2019-12-05 삼성전기주식회사 팬-아웃 센서 패키지
US11756943B2 (en) * 2017-12-29 2023-09-12 Intel Corporation Microelectronic assemblies
KR102016495B1 (ko) * 2018-01-31 2019-10-21 삼성전기주식회사 팬-아웃 센서 패키지
CN110661937A (zh) * 2018-06-29 2020-01-07 宁波舜宇光电信息有限公司 线路板组件、感光组件、摄像模组及感光组件制作方法
CN110752225B (zh) * 2018-07-23 2022-07-12 宁波舜宇光电信息有限公司 感光组件及其制作方法
CN110943094B (zh) * 2018-09-21 2022-07-08 中芯集成电路（宁波）有限公司 光电传感集成系统及其封装方法、镜头模组、电子设备
CN109461746A (zh) * 2018-09-30 2019-03-12 华为技术有限公司 一种摄像头组件、组装方法以及终端
KR102527569B1 (ko) * 2018-10-16 2023-05-03 에스케이하이닉스 주식회사 재배선층 구조를 포함하는 반도체 장치 및 제조 방법
CN111199985B (zh) * 2018-11-20 2023-04-18 中芯集成电路（宁波）有限公司 摄像组件及其封装方法、镜头模组、电子设备
US10861895B2 (en) 2018-11-20 2020-12-08 Ningbo Semiconductor International Corporation Image capturing assembly and packaging method thereof, lens module and electronic device
CN111370332B (zh) * 2018-12-26 2023-04-18 中芯集成电路（宁波）有限公司 摄像组件的封装方法
US11437292B2 (en) * 2019-10-11 2022-09-06 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11942417B2 (en) * 2020-05-04 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor package and method
KR102396489B1 (ko) * 2020-05-08 2022-05-10 (주)에이피텍 카메라 패키징 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080274579A1 (en) * 2007-02-21 2008-11-06 Advanced Chip Engineering Technology Inc. Wafer level image sensor package with die receiving cavity and method of making the same
JP2011003961A (ja) * 2009-06-16 2011-01-06 Dainippon Printing Co Ltd 撮像素子モジュール

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080211075A1 (en) 2006-10-06 2008-09-04 Advanced Chip Engineering Technology Inc. Image sensor chip scale package having inter-adhesion with gap and method of the same
US20080083980A1 (en) 2006-10-06 2008-04-10 Advanced Chip Engineering Technology Inc. Cmos image sensor chip scale package with die receiving through-hole and method of the same
US8178963B2 (en) * 2007-01-03 2012-05-15 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving through-hole and method of the same
US20080157358A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving through-hole and method of the same
US7528420B2 (en) * 2007-05-23 2009-05-05 Visera Technologies Company Limited Image sensing devices and methods for fabricating the same
US20090008729A1 (en) * 2007-07-03 2009-01-08 Advanced Chip Engineering Technology Inc. Image sensor package utilizing a removable protection film and method of making the same
US20090166873A1 (en) 2007-12-27 2009-07-02 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor device package and method of the same
US8058102B2 (en) 2009-11-10 2011-11-15 Advanced Chip Engineering Technology Inc. Package structure and manufacturing method thereof
US9618712B2 (en) * 2012-02-23 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Optical bench on substrate and method of making the same
US8710607B2 (en) * 2012-07-12 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US9136293B2 (en) * 2012-09-07 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for sensor module
TW201543641A (zh) * 2014-05-12 2015-11-16 Xintex Inc 晶片封裝體及其製造方法
US9899442B2 (en) * 2014-12-11 2018-02-20 Invensas Corporation Image sensor device
US10424563B2 (en) * 2015-05-19 2019-09-24 Mediatek Inc. Semiconductor package assembly and method for forming the same
KR102441577B1 (ko) * 2015-08-05 2022-09-07 삼성전자주식회사 패드 구조체를 갖는 반도체 소자
US10090358B2 (en) * 2015-08-11 2018-10-02 Apple Inc. Camera module in a unibody circuit carrier with component embedding
US10109663B2 (en) * 2015-09-10 2018-10-23 Xintec Inc. Chip package and method for forming the same
KR102500813B1 (ko) * 2015-09-24 2023-02-17 삼성전자주식회사 반도체 소자 및 이의 제조 방법
TWI591778B (zh) 2015-11-20 2017-07-11 力成科技股份有限公司 防止導通孔電性斷裂之半導體封裝構造
TWI628757B (zh) * 2015-12-23 2018-07-01 力成科技股份有限公司 終極薄扇出型晶片封裝構造及其製造方法
US9899342B2 (en) * 2016-03-15 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package, redistribution circuit structure, and method of fabricating the same
KR102515965B1 (ko) * 2016-04-29 2023-03-31 에스케이하이닉스 주식회사 Tsv 구조체를 갖는 적층형 이미지 센서
US10037961B2 (en) * 2016-05-17 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10276506B2 (en) * 2016-07-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package
US9899443B2 (en) * 2016-07-22 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Complementary metal-oxide-semiconductor (CMOS) image sensor (CIS) package with an image buffer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080274579A1 (en) * 2007-02-21 2008-11-06 Advanced Chip Engineering Technology Inc. Wafer level image sensor package with die receiving cavity and method of making the same
JP2011003961A (ja) * 2009-06-16 2011-01-06 Dainippon Printing Co Ltd 撮像素子モジュール

Also Published As

Publication number Publication date
US10580812B2 (en) 2020-03-03
TWI643324B (zh) 2018-12-01
US20200013814A1 (en) 2020-01-09
US20180090530A1 (en) 2018-03-29
US10431615B2 (en) 2019-10-01
TW201824526A (zh) 2018-07-01
KR20180032914A (ko) 2018-04-02

Similar Documents

Publication Publication Date Title
KR102051373B1 (ko) 팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈
TWI670841B (zh) 扇出型感測器封裝以及包含該封裝的光學指紋感測器模組
KR101901713B1 (ko) 팬-아웃 반도체 패키지
KR101982049B1 (ko) 팬-아웃 반도체 패키지
KR102052804B1 (ko) 팬-아웃 센서 패키지
KR102039711B1 (ko) 팬-아웃 부품 패키지
KR101973445B1 (ko) 팬-아웃 센서 패키지 및 카메라 모듈
KR101994748B1 (ko) 팬-아웃 반도체 패키지
KR102009905B1 (ko) 팬-아웃 반도체 패키지
KR102005351B1 (ko) 팬-아웃 센서 패키지
KR101942727B1 (ko) 팬-아웃 반도체 패키지
KR101942744B1 (ko) 팬-아웃 반도체 패키지
KR20180037529A (ko) 팬-아웃 반도체 패키지
KR102524812B1 (ko) 반도체 패키지
KR101901712B1 (ko) 팬-아웃 반도체 패키지
JP2018078274A (ja) イメージセンサー装置及びそれを含むイメージセンサーモジュール
CN111081650A (zh) 扇出型半导体封装件
KR20200009623A (ko) 팬-아웃 반도체 패키지
KR20200129671A (ko) 패키지 온 패키지 및 이를 포함하는 패키지 연결 시스템
KR102029535B1 (ko) 팬-아웃 반도체 패키지
KR102099748B1 (ko) 전자부품 패키지
KR20200018022A (ko) 반도체 패키지
KR102513088B1 (ko) 팬-아웃 센서 패키지
KR102041663B1 (ko) 이미지 센서 장치 및 이를 포함하는 이미지 센서 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant