KR102016495B1 - 팬-아웃 센서 패키지 - Google Patents

팬-아웃 센서 패키지 Download PDF

Info

Publication number
KR102016495B1
KR102016495B1 KR1020180011751A KR20180011751A KR102016495B1 KR 102016495 B1 KR102016495 B1 KR 102016495B1 KR 1020180011751 A KR1020180011751 A KR 1020180011751A KR 20180011751 A KR20180011751 A KR 20180011751A KR 102016495 B1 KR102016495 B1 KR 102016495B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
fan
semiconductor
connection pad
wiring layer
Prior art date
Application number
KR1020180011751A
Other languages
English (en)
Other versions
KR20190092694A (ko
Inventor
정하용
이재걸
심지혜
조한상
최운하
최재민
김동진
우성택
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180011751A priority Critical patent/KR102016495B1/ko
Priority to TW107132224A priority patent/TWI684251B/zh
Priority to US16/132,919 priority patent/US10748828B2/en
Priority to CN201811256153.7A priority patent/CN110098157B/zh
Publication of KR20190092694A publication Critical patent/KR20190092694A/ko
Application granted granted Critical
Publication of KR102016495B1 publication Critical patent/KR102016495B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2250/00—Details of telephonic subscriber devices
    • H04M2250/12—Details of telephonic subscriber devices including a sensor for measuring a physical value, e.g. temperature or motion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

관통홀을 가지며, 배선층과 비아를 갖는 재배선부와, 적어도 일부가 상기 관통홀을 통해 노출되는 센싱 영역과 상기 센싱 영역의 주위에 배치되는 제1 접속패드를 갖는 활성면을 가지는 제1 반도체 칩와, 상기 제1 반도체 칩와 수평 방향으로 나란히 배치되며 제2 접속패드를 갖는 제2 반도체 칩과, 상기 제1 접속패드의 주위에 배치되는 댐부재와, 상기 재배선부, 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 봉합하는 봉합재 및 상기 제1 접속패드와 상기 제2 접속패드는 상기 재배선부의 배선층 또는 비아에 각각 전기적으로 연결되는 전기연결구조체를 포함하는 팬-아웃 센서 패키지가 개시된다.

Description

팬-아웃 센서 패키지{FAN-OUT SENSOR PACKAGE}
본 발명은 팬-아웃 센서 패키지에 관한 것이다.
스마트폰이나 태블릿과 같은 모바일 제품에 채용되는 디바이스의 패키징 기술은 계속해서 소형화 및 고성능화가 요구되고 있다. 즉, 패키지를 소형으로 제조함과 동시에 동일한 공간 내에 더 많은 기능을 부가하는 등의 노력들이 전개되고 있다. 특히, 메인 부품이 아닌 부가 기능을 가지는 부품들에서는 소형화에 대한 요구가 더욱 강해지고 있다. 예를 들면, 카메라 모듈 등에 사용되는 제1 반도체 칩 패키지 역시 소형화 및 고성능화에 대한 요구가 강해지고 있다.
본 발명은 제조수율을 향상시킬 수 있는 팬-아웃 센서 패키지가 제공된다.
본 발명의 일 실시예에 따른 팬-아웃 센서 패키지는 관통홀을 가지며, 배선층과 비아를 갖는 재배선부와, 적어도 일부가 상기 관통홀을 통해 노출되는 센싱 영역과 상기 센싱 영역의 주위에 배치되는 제1 접속패드를 갖는 활성면을 가지는 제1 반도체 칩와, 상기 제1 반도체 칩와 수평 방향으로 나란히 배치되며 제2 접속패드를 갖는 제2 반도체 칩과, 상기 제1 접속패드의 주위에 배치되는 댐부재와, 상기 재배선부, 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 봉합하는 봉합재 및 상기 제1 접속패드와 상기 제2 접속패드는 상기 재배선부의 배선층 또는 비아에 각각 전기적으로 연결되는 전기연결구조체를 포함한다.
제조수율을 향상시킬 수 있는 효과가 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 BGA 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 BGA 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 본 발명의 제1 실시예에 따른 팬-아웃 센서 패키지를 나타내는 개략 단면도이다.
도 10 내지 도 17은 본 발명의 제1 실시예에 따른 팬-아웃 센서 패키지의 제조방법을 설명하기 위한 설명도이다.
도 18은 본 발명의 제2 실시예에 따른 팬-아웃 센서 패키지를 나타내는 개략 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는 예컨대 스마트 폰(1100)일 수 있다. 스마트 폰(1100)의 바디(1101) 내부에는 메인보드(1110)가 수용되어 있으며, 메인보드(1110)에는 반도체 패키지(1121)와 같은 다양한 부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130)과 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 카메라 모듈(1130)은 제1 반도체 칩 패키지를 포함할 수 있으며, 본 개시에 따른 팬-아웃 센서 패키지는 이에 이용될 수 있다. 한편, 본 개시에 따른 팬-아웃 센서 패키지가 적용되는 전자기기는 스마트 폰(1100)에 한정되는 것은 아니며, 다른 전자기기에 적용될 수도 있음은 물론이다.
반도체 패키지
본 개시에 따른 팬-아웃 센서 패키지는 반도체 패키지의 기술을 이용하여 제조될 수 있다. 일반적으로 반도체는 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체 자체를 그대로 사용하지 않고 반도체를 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체와 전자기기의 메인보드 등의 회로의 폭에 차이가 있기 때문이다. 반도체의 경우 제1 접속패드의 크기와 제1 접속패드간의 간격이 매우 미세한 반면, 메인보드의 경우 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체의 스케일보다 훨씬 크다. 따라서, 반도체를 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 제1 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 제1 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 제1 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 제1 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 제1 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체의 제1 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체나 크기가 작은 반도체에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 BGA 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 BGA 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 제1 접속패드들(2222), 즉 I/O 단자들이 BGA 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 BGA 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 BGA 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 BGA 기판(2302)에 의하여 반도체칩(2220)의 제1 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 BGA 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 BGA 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 제1 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 제1 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 제1 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체 상에 형성된 연결부재를 통하여 반도체의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체의 I/O 단자를 모두 반도체 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체 상에 형성된 연결부재를 통하여 반도체의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 BGA 기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 제1 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 BGA 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 BGA 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, BGA 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체를 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체를 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 BGA 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
본 개시에 따른 팬-아웃 센서 패키지는 이러한 팬-아웃 반도체 패키지 기술을 이용하여 제조될 수 있다. 이하에서는, 본 개시에 따른 팬-아웃 센서 패키지에 관하여 도면을 참조하여 설명한다.
도 9는 본 발명의 제1 실시예에 따른 팬-아웃 센서 패키지를 나타내는 개략 단면도이다.
도 9를 참조하면, 본 발명의 제1 실시예에 따른 팬-아웃 센서 패키지(100)는 일예로서, 재배선부(110), 제1 반도체 칩(120), 제2 반도체 칩(130), 댐부재(140), 봉합재(150) 및 전기연결구조체(160)를 포함하여 구성될 수 있다.
재배선부(110)에는 관통홀(111)을 가지며 배선층(112)과 비아(113)을 가진다. 일예로서, 재배선부(110)는 관통홀(111)이 형성되는 절연층(114)과, 절연층(114)에 형성되는 배선층(112) 및 배선층(112)에 연결되는 비아(113)를 구비할 수 있다.
절연층(114)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 PID 수지와 같은 감광성 절연물질을 사용할 수도 있다. 즉, 절연층(114)은 각각 감광성 절연층일 수 있다. 절연층(114)이 감광성의 성질을 갖는 경우, 절연층(114)을 보다 얇게 형성할 수 있으며, 보다 용이하게 비아(113)의 파인 피치를 달성할 수 있다. 절연층(114)은 각각 절연수지 및 무기필러를 포함하는 감광성 절연층일 수 있다. 절연층(114)이 다층인 경우, 이들의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(114)이 다층인 경우, 이들은 공정에 따라 일체화되어 이들 자체로는 경계가 불분명할 수도 있다.
배선층(112)은 실질적으로 후술할 제1 반도체 칩(120)의 전극패드(122)를 재배선하는 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선층(112)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 각종 패드패턴을 포함할 수 있다.
일예로서, 배선층(112) 중 일부는 절연층(114)의 상면으로부터 노출되도록 배치될 수 있다.
비아(113)는 일단이 배선층(112)에 연결되며 타단이 절연층(114)의 하면으로부터 노출되도록 배치될 수 있다. 일예로서, 비아(113)의 형성물질도 배선층(112)과 같이 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다.
한편, 비아(113)의 타단은 전극패드(122)와 전기연결구조체(160)를 통해 전기적으로 연결될 수 있다.
또한, 배선층(112)에는 본딩 와이어(102)가 연결되며 본딩 와이어(102)는 메인 기판(미도시)과의 전기적인 연결을 위한 역할을 수행한다.
제1 반도체 칩(120)은 적어도 일부가 관통홀(111)을 통해 노출되는 센싱 영역(121)과, 센싱 영역(121)의 주위에 배치되는 제1 접속패드(122)를 갖는 활성면(123)과, 활성면(123)의 반대면에 배치되는 비활성면(124)를 가진다.
일예로서, 제1 반도체 칩(120)은 CIS(CMOS Image Sensor)일 수 있으나, 이에 한정되는 것은 아니다. 제1 반도체 칩(120)은 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 바디를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디에는 다양한 회로가 형성되어 있을 수 있다. 제1 접속패드(122)는 제1 반도체 칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다.
제1 반도체 칩(120)은 일예로서, 전자기기, 모바일, 스마트폰, Lot, 센서 네트워크 디바이스에 채용되는 센서 중 센싱영역이 공기에 노출되는 구조를 갖는 센서 제품, 즉 공기중의 화학물질 또는 입자(particle) 등을 검출하는 화학센서와 빛을 받아들여서 인식하는 이미지 센서, IR 센서, UV 센서 등의 광센서, 사용자의 음성을 인식하는 MIC 센서, 지문을 분석하는 지문센서 중 어느 하나일 수 있다.
제2 반도체 칩(130)은 이미지 제1 반도체 칩(120)와 수평 방향으로 나란히 배치되며 제2 접속패드(132)를 가진다. 제2 접속패드(132)는 재배선부(120)에 연결되며, 배선층(112)은 제2 반도체 칩(130)의 제2 접속패드(132)를 재배선 역할을 수행한다. 일예로서, 일예로서, 제2 반도체 칩(450)은 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit): IC)나 능동소자, 메모리(DRAM) 등일 수 있다. 필요에 따라서는 집적회로가 플립칩 형태로 패키지 된 제2 반도체 칩일 수도 있다. 집적회로는, 예를 들면, 중앙 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 플로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되지 않는다.
제2 반도체 칩(130)은 일예로서, 제1 반도체 칩(120)의 측면과 접하도록 배치될 수 있다. 이에 따라, 제1 반도체 칩(120)와의 회로 연결 거리를 최소화하여 제1 반도체 칩(120)와 제2 반도체 칩(130) 사이의 고속 통신이 용이하도록 구성될 수 있다.
나아가, 제2 반도체 칩(130)과 제1 반도체 칩(120)은 Chip-Last 공법에 의해 재배선부(110)에 한꺼번에 일체형으로 실장될 수 있다.
댐부재(140)는 제1 접속패드(122)의 주위에 배치된다. 이에 따라, 댐부재(140)는 봉합재(150)가 센싱 영역(121) 측으로 유입되는 것을 방지하는 역할을 수행한다. 일예로서, 댐부재(140)는 봉합재(150)와는 서로 다른 물질로 이루어질 수 있다. 즉, 봉합재(150)로 사용되는 절연물질과는 다른 절연물질이 댐부재(140)로 이용될 수 있다. 그리고, 댐부재(140)로 사용되는 절연물질은 에폭시수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 예를 들면, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 물질을 사용할 수도 있음은 물론이다. 필요에 따라서는, 열경화성 수지나 열가소성 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지를 사용할 수도 있다.
봉합재(150)는 재배선부(110), 제1 반도체 칩(120) 및 제2 반도체 칩(130)을 봉합한다. 그리고, 봉합재(150)는 제1 반도체 칩(120)와 제2 반도체 칩(130)을 보호하는 역할을 수행한다. 봉합형태는 특별히 제한되지 않으며, 제1 반도체 칩(120)의 적어도 일부를 감싸는 형태이면 무방하다. 일예로서, 봉합재(150)는 제1 반도체 칩(120)의 비활성면(124)과 제2 반도체 칩(130)의 하면을 덮도록 형성될 수 있다.
그리고, 봉합재(150)의 구체적인 물질은 특별히 한정되는 않으며, 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 마찬가지로 에폭시수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 예를 들면, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 물질을 사용할 수도 있음은 물론이다. 필요에 따라서는, 열경화성 수지나 열가소성 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지를 사용할 수도 있다.
전기연결구조체(160)는 제1 접속패드(122)와 제2 접속패드(132)가 재배선부(110)의 비아(113)에 각각 전기적으로 연결되도록 한다.
전기연결구조체(160)는 도전성 물질, 예를 들면, 솔더(solder) 등을 포함하는 저융점 재질로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결구조체(180)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결구조체(180)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필라(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
전기연결구조체(160)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결구조체(160)의 수는 제1 반도체 칩(120)의 제1 접속패드(122)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다.
전기연결구조체(160) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 제1 반도체 칩(120)가 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
상기한 바와 같이, 제1 반도체 칩(120)과 제2 반도체 칩(130)이 Chip-Last 공법에 의해 재배선부(110)에 실장되므로 제1 반도체 칩(120)와 제2 반도체 칩(130)의 회로 연결 거리를 감소시켜 고속 통신이 용이하도록 구성될 수 있다.
또한, 팬-아웃 센서 패키지(100)와 메인 기판(PCB)의 연결을 위한 추가적인 공정이나 장비의 투자가 불필요하므로 제조수율을 향상시킬 수 있다.
이하에서는 도면을 참조하여 본 발명의 제1 실시예에 따른 팬-아웃 센서 패키지의 제조방법에 대하여 설명하기로 한다.
도 10 내지 도 18은 본 발명의 제1 실시예에 따른 팬-아웃 센서 패키지의 제조방법에 대하여 설명하기기 위한 설명도이다.
먼저 도 10에 도시된 바와 같이, 캐리어(10) 상에 재배선부(110)의 절연층(114)을 형성한다. 절연층(114)은 절연물질로 이루어질 수 있으며, 이때 절연물질로는 PID 수지와 같은 감광성 절연물질이 사용될 수 있다.
이후, 도 11에 도시된 바와 같이, 절연층(114)에 배선층(112) 및 비아(113)를 형성한다. 일예로서, 비아(113)의 일단은 절연층(114)으로부터 노출될 수 있다. 한편, 배선층(112) 및 비아(113)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다.
나아가, 절연층(114)에는 관통홀(111)이 형성된다.
이후, 도 12에 도시된 바와 같이, 비아(113) 상에 전기연결구조체(160)가 형성된다. 전기연결구조체(160)는 후술할 제1 반도체 칩(120)의 제1 접속패드(122)와 제2 반도체 칩(130)의 제2 접속패드(132)가 비아(113)에 전기적으로 연결되도록 하는 역할을 수행하는 동시에 제1 반도체 칩(120)과 제2 반도체 칩(130)이 재배선부(110)에 기계적으로 결합시키는 역할을 수행한다.
이후, 도 13에 도시된 바와 같이, 제1 반도체 칩(120)와 제2 반도체 칩(130)을 실장한다. 이때, 상기한 바와 같이, 제1 반도체 칩(120)의 제1 접속패드(122)와 제2 반도체 칩(130)의 제2 접속패드(132)가 비아(113)에 전기적으로 연결되도록 전기연결구조체(160) 상에 제1 반도체 칩(120)과 제2 반도체 칩(130)을 실장한다. 이와 같이, 제1 반도체 칩(120)과 제2 반도체 칩(130)이 Chip-Last 공법에 의해 일체형으로 패키지화하여 재배선부(110)에 실장함으로써 회로 연결 거리를 감소시켜 제1 반도체 칩(120)과 제2 반도체 칩(130) 사이의 고속 통신에 용이하도록 구성될 수 있다.
이후, 도 14에 도시된 바와 같이, 제1 접속패드(122)의 주위에 댐부재(140)가 형성된다. 댐부재(140)로 사용되는 절연물질은 에폭시수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 예를 들면, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 물질을 사용할 수도 있음은 물론이다. 필요에 따라서는, 열경화성 수지나 열가소성 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지를 사용할 수도 있다.
한편, 댐부재(140)는 봉합재(150)의 형성 시 봉합재(150)가 제1 반도체 칩(120)의 센싱 영역(121)으로 유입되는 것을 방지하는 역할을 수행한다.
이후, 도 15에 도시된 바와 같이, 재배선부(110), 제1 반도체 칩(120) 및 제2 반도체 칩(130)을 봉합재(150)를 통해 봉합한다. 한편, 봉합재(150)는 제1 반도체 칩(120)의 비활성면(124)과 제2 반도체 칩(130)의 상면을 덮도록 형성될 수 있다. 한편, 봉합재(150)의 구체적인 물질은 특별히 한정되는 않으며, 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 마찬가지로 에폭시수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 예를 들면, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 물질을 사용할 수도 있음은 물론이다. 필요에 따라서는, 열경화성 수지나 열가소성 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지를 사용할 수도 있다.
이후, 도 16에 도시된 바와 같이, 캐리어(10)에 구비되는 구리층(12)을 제외한 캐리어(10)를 제거한다.
이후, 도 17에 도시된 바와 같이, 에칭에 의해 구리층(12)을 제거한다. 이에 따라, 제1 반도체 칩(120)의 센싱 영역(121)이 재배선부(110)의 관통홀(111)을 통해 노출된다.
이하에서는 도면을 참조하여 본 발명의 제2 실시예에 따른 팬-아웃 반도체 패키지에 대하여 설명하기로 한다.
도 18은 본 발명의 제2 실시예에 따른 팬-아웃 반도체 패키지를 나타내는 개략 단면도이다.
도 18을 참조하면, 본 발명의 제2 실시예에 따른 팬-아웃 반도체 패키지(200)는 일예로서, 재배선부(210), 제1 반도체 칩(120), 제2 반도체 칩(130), 댐부재(140), 봉합재(150) 및 전기연결구조체(260)를 포함하여 구성될 수 있다.
한편, 제1 반도체 칩(120), 제2 반도체 칩(130), 댐부재(140) 및 봉합재(150)는 상기에서 설명한 구성요소와 실질적으로 동일하므로 상기한 설명에 갈음하고 여기서는 자세한 설명을 생략하기로 한다.
재배선부(210)는 관통홀(211)이 형성되는 절연층(214)과, 절연층(214)의 상면과 하면으로 노출되며 복수개의 층을 가지는 배선층(212) 및 배선층(212)을 연결하는 비아(213)를 구비할 수 있다.
한편, 절연층(214)의 하면으로 노출되는 배선층(212)은 전기연결구조체(260)를 통해 제1 반도체 칩(120)의 제1 접속패드(122), 제2 반도체 칩(130)의 제2 접속패드(132)와 연결될 수 있다.
또한, 절연층(214)의 상면으로 노출되는 배선층(212)에는 본딩 와이어(202)가 연결될 수 있다.
전기연결구조체(260)는 제1 접속패드(122)와 제2 접속패드(132)가 절연층(214)의 하면으로 노출되는 배선층(212)에 전기적으로 연결되도록 하여 제1 반도체 칩(120)와 제2 반도체 칩(130)이 재배선부(210)에 기계적으로 결합시키는 역할을 수행한다.
한편, 전기연결구조체(260)는 범프(bump)로 이루어질 수 있다.
한편, 상기에서 설명한 본 발명의 제1,2 실시예에 따른 팬-아웃 센서 패키지(100,200)는 카메라 모듈에 채용될 수 있다. 이러한 경우 제1 반도체 칩(120)는 이미지 제1 반도체 칩일 수 있다.
나아가, 재배선부(110,210)는 본딩 와이어(102,202)를 통해 메인 기판(PCB)에 전기적으로 연결될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100, 200 : 팬-아웃 센서 패키지
110, 210 : 재배선부
120 : 제1 반도체 칩
130 : 제2 반도체 칩
140 : 댐부재
150 : 봉합재

Claims (9)

  1. 관통홀을 가지며, 배선층과 비아를 갖는 재배선부;
    적어도 일부가 상기 관통홀을 통해 노출되는 센싱 영역과 상기 센싱 영역의 주위에 배치되는 제1 접속패드를 갖는 활성면을 가지는 제1 반도체 칩;
    상기 제1 반도체 칩와 수평 방향으로 나란히 배치되며 제2 접속패드를 갖는 제2 반도체 칩;
    상기 제1 접속패드의 주위에 배치되는 댐부재;
    상기 재배선부, 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 봉합하는 봉합재; 및
    상기 제1 접속패드와 상기 제2 접속패드는 상기 재배선부의 배선층 또는 비아에 각각 전기적으로 연결되는 전기연결구조체;
    를 포함하며,
    상기 재배선부와 상기 제1,2 반도체 칩은 이격 배치되며, 상기 전기연결구조체가 상기 재배선부와 상기 제1,2 반도체 칩에 사이에 배치되어 상기 재배선부와 상기 제1,2 반도체 칩이 접합되는 팬-아웃 센서 패키지.
  2. 제1항에 있어서,
    상기 배선층에는 본딩 와이어가 연결되는 팬-아웃 센서 패키지.
  3. 제1항에 있어서,
    상기 재배선부는 관통홀이 형성되는 절연층과, 상기 절연층의 상면으로 노출되는 배선층 및 상기 배선층에 연결되며 하면이 상기 절연층의 하면으로 노출되는 비아를 구비하는 팬-아웃 센서 패키지.
  4. 제1항에 있어서,
    상기 댐부재는 띠 형상을 가지는 팬-아웃 센서 패키지.
  5. 제1항에 있어서,
    상기 봉합재는 상기 제1 반도체 칩의 활성면의 반대면인 비활성면과, 상기 제2 반도체 칩의 하면을 덮도록 형성되는 팬-아웃 센서 패키지.
  6. 제1항에 있어서,
    상기 전기연결구조체는 솔더(solder)를 포함하는 저융점 재질로 이루어지는 팬-아웃 센서 패키지.
  7. 제1항에 있어서,
    상기 제2 반도체 칩은 집적회로(Intergrated Circuit): IC), 능동소자, 메모리(DRAM) 중 어느 하나인 팬-아웃 센서 패키지.
  8. 제1항에 있어서,
    상기 제1 반도체 칩와 상기 제2 반도체 칩은 측면이 접하도록 배치되는 팬-아웃 센서 패키지.
  9. 제1항에 있어서,
    상기 재배선부는 관통홀이 형성되는 절연층과, 상기 절연층의 상면과 하면으로 노출되며 복수개의 층을 가지는 배선층 및 상기 배선층을 연결하는 비아를 구비하는 팬-아웃 센서 패키지.
KR1020180011751A 2018-01-31 2018-01-31 팬-아웃 센서 패키지 KR102016495B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180011751A KR102016495B1 (ko) 2018-01-31 2018-01-31 팬-아웃 센서 패키지
TW107132224A TWI684251B (zh) 2018-01-31 2018-09-13 扇出型感測器封裝
US16/132,919 US10748828B2 (en) 2018-01-31 2018-09-17 Fan-out sensor package
CN201811256153.7A CN110098157B (zh) 2018-01-31 2018-10-26 扇出型传感器封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180011751A KR102016495B1 (ko) 2018-01-31 2018-01-31 팬-아웃 센서 패키지

Publications (2)

Publication Number Publication Date
KR20190092694A KR20190092694A (ko) 2019-08-08
KR102016495B1 true KR102016495B1 (ko) 2019-10-21

Family

ID=67393653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180011751A KR102016495B1 (ko) 2018-01-31 2018-01-31 팬-아웃 센서 패키지

Country Status (4)

Country Link
US (1) US10748828B2 (ko)
KR (1) KR102016495B1 (ko)
CN (1) CN110098157B (ko)
TW (1) TWI684251B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522505B2 (en) 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US11201187B2 (en) * 2019-02-27 2021-12-14 Ningbo Semiconductor International Corporation CMOS image sensor packaging structure and fabrication method thereof, and camera device
CN111341796A (zh) * 2020-02-26 2020-06-26 南通智通达微电子物联网有限公司 一种图像传感器的扇出型封装方法
KR20230122571A (ko) * 2022-02-14 2023-08-22 주식회사 라이팩 광 시스템-인-패키지, 이를 이용한 광모듈 및 광 트랜시버

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982491B1 (en) * 2004-01-20 2006-01-03 Asat Ltd. Sensor semiconductor package and method of manufacturing the same
US7061106B2 (en) 2004-04-28 2006-06-13 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package
KR100693207B1 (ko) * 2004-12-29 2007-03-14 엘비세미콘 주식회사 플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법
US7459729B2 (en) 2006-12-29 2008-12-02 Advanced Chip Engineering Technology, Inc. Semiconductor image device package with die receiving through-hole and method of the same
US20080083980A1 (en) * 2006-10-06 2008-04-10 Advanced Chip Engineering Technology Inc. Cmos image sensor chip scale package with die receiving through-hole and method of the same
KR101070921B1 (ko) * 2006-10-19 2011-10-06 삼성테크윈 주식회사 이미지 센서용 칩 패키지 및 그 제조방법
US20080191297A1 (en) * 2007-02-12 2008-08-14 Advanced Chip Engineering Technology Inc. Wafer level image sensor package with die receiving cavity and method of the same
US20080197435A1 (en) * 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Wafer level image sensor package with die receiving cavity and method of making the same
US8580612B2 (en) * 2009-02-12 2013-11-12 Infineon Technologies Ag Chip assembly
US9018725B2 (en) 2011-09-02 2015-04-28 Optiz, Inc. Stepped package for image sensor and method of making same
US9564413B2 (en) * 2011-09-15 2017-02-07 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US9553162B2 (en) * 2011-09-15 2017-01-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
TW201349976A (zh) * 2012-05-31 2013-12-01 Zhen Ding Technology Co Ltd 多層線路板之製作方法
US9041015B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
KR101624855B1 (ko) * 2014-08-07 2016-05-27 앰코 테크놀로지 코리아 주식회사 멀티칩 모듈 타입의 웨이퍼 레벨 팬아웃 패키지 및 이의 제조 방법
KR20170112907A (ko) * 2016-03-31 2017-10-12 삼성전기주식회사 팬-아웃 반도체 패키지
US10373884B2 (en) 2016-03-31 2019-08-06 Samsung Electronics Co., Ltd. Fan-out semiconductor package for packaging semiconductor chip and capacitors
KR102051373B1 (ko) * 2016-09-23 2019-12-04 삼성전자주식회사 팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈
CN107507821A (zh) * 2017-09-05 2017-12-22 中芯长电半导体（江阴）有限公司 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN107644845A (zh) * 2017-09-06 2018-01-30 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构及封装方法
CN107634076A (zh) * 2017-09-06 2018-01-26 中芯长电半导体（江阴）有限公司 Cmos图像传感器扇出型封装结构及其制备方法

Also Published As

Publication number Publication date
KR20190092694A (ko) 2019-08-08
US10748828B2 (en) 2020-08-18
CN110098157A (zh) 2019-08-06
US20190237375A1 (en) 2019-08-01
CN110098157B (zh) 2023-04-14
TWI684251B (zh) 2020-02-01
TW201935634A (zh) 2019-09-01

Similar Documents

Publication Publication Date Title
KR101963292B1 (ko) 팬-아웃 반도체 패키지
US11037971B2 (en) Fan-out sensor package and optical fingerprint sensor module including the same
TWI670841B (zh) 扇出型感測器封裝以及包含該封裝的光學指紋感測器模組
KR101901713B1 (ko) 팬-아웃 반도체 패키지
KR102015910B1 (ko) 팬-아웃 센서 패키지
TWI669796B (zh) 扇出型半導體封裝
KR102009905B1 (ko) 팬-아웃 반도체 패키지
KR101942745B1 (ko) 팬-아웃 반도체 패키지
KR102073956B1 (ko) 팬-아웃 반도체 패키지
KR102016495B1 (ko) 팬-아웃 센서 패키지
KR102099749B1 (ko) 팬-아웃 반도체 패키지
KR20190072319A (ko) 팬-아웃 센서 패키지
KR101901714B1 (ko) 팬-아웃 반도체 패키지
TWI697989B (zh) 扇出型感測器封裝
KR101901710B1 (ko) 팬-아웃 지문센서 패키지
KR102555814B1 (ko) 반도체 패키지
KR102081089B1 (ko) 반도체 패키지
KR102070085B1 (ko) 반도체 패키지 기판의 휨 감소 방법 및 휨이 감소된 반도체 패키지 기판
KR20190036264A (ko) 팬-아웃 반도체 패키지 모듈
KR102513088B1 (ko) 팬-아웃 센서 패키지
KR102620534B1 (ko) 반도체 패키지
KR101942738B1 (ko) 팬-아웃 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant