KR101942745B1 - 팬-아웃 반도체 패키지 - Google Patents

팬-아웃 반도체 패키지 Download PDF

Info

Publication number
KR101942745B1
KR101942745B1 KR1020170147250A KR20170147250A KR101942745B1 KR 101942745 B1 KR101942745 B1 KR 101942745B1 KR 1020170147250 A KR1020170147250 A KR 1020170147250A KR 20170147250 A KR20170147250 A KR 20170147250A KR 101942745 B1 KR101942745 B1 KR 101942745B1
Authority
KR
South Korea
Prior art keywords
layer
disposed
fan
semiconductor chip
semiconductor package
Prior art date
Application number
KR1020170147250A
Other languages
English (en)
Inventor
이두환
김다희
Original Assignee
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기 주식회사 filed Critical 삼성전기 주식회사
Priority to KR1020170147250A priority Critical patent/KR101942745B1/ko
Priority to US15/958,370 priority patent/US20190139920A1/en
Priority to TW107113724A priority patent/TWI703706B/zh
Application granted granted Critical
Publication of KR101942745B1 publication Critical patent/KR101942745B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 개시는 제1접속패드가 배치된 제1활성면 및 상기 제1활성면의 반대측인 제1비활성면을 갖는 제1반도체칩, 상기 제1반도체칩의 적어도 일부를 봉합하는 제1봉합재, 및 상기 제1활성면 상에 배치되며 상기 제1접속패드와 전기적으로 연결된 제1재배선층을 포함하는 제1연결부재를 포함하는 제1구조체와, 제2접속패드가 배치된 제2활성면 및 상기 제2활성면의 반대측인 제2비활성면을 갖는 제2반도체칩, 상기 제2반도체칩의 적어도 일부를 봉합하는 제2봉합재, 및 상기 제2활성면 상에 배치되며 상기 제2접속패드와 전기적으로 연결된 제2재배선층을 포함하는 제2연결부재를 포함하는 제2구조체를 포함하며, 상기 제1 및 제2구조체는 상기 제1 및 제2활성면이 마주보도록 배치되며, 상기 제1 및 제2재배선층은 저융점 금속을 통하여 연결된, 팬-아웃 반도체 패키지에 관한 것이다.

Description

팬-아웃 반도체 패키지{FAN-OUT SEMICONDUCTOR PACKAGE}
본 개시는 반도체 패키지, 예를 들면, 전기연결구조체를 반도체칩이 배치된 영역 외로도 확장할 수 있는 팬-아웃 반도체 패키지에 관한 것이다.
최근 반도체칩에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 반도체칩 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
이에 부합하기 위하여 제안된 반도체 패키지 기술 중의 하나가 팬-아웃 반도체 패키지이다. 팬-아웃 패키지는 접속단자를 반도체칩이 배치된 영역 외로도 재배선하여, 소형의 크기를 가지면서도 다수의 핀을 구현할 수 있게 해준다.
본 개시의 여러 목적 중 하나는 복수의 반도체칩을 사용함에도 박형화 및 소형화가 가능하고, 칩간 연결 거리 단축으로 신호 로스를 줄일 수 있으며, 충분한 강성 확보로 신뢰성을 개선할 수 있는, 팬-아웃 반도체 패키지를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 패키지-온-패키지 형태 또는 패키지-온-칩 형태로 복수의 반도체칩을 배치하되, 각각의 반도체칩의 활성면이 서로 마주하도록 배치하고, 이들의 반도체칩을 재배선하는 재배선층을 저융점 금속으로 연결하여, 팬-아웃 반도체 패키지를 구성하는 것이다.
예를 들면, 일례에 따른 팬-아웃 반도체 패키지는 제1접속패드가 배치된 제1활성면 및 상기 제1활성면의 반대측인 제1비활성면을 갖는 제1반도체칩, 상기 제1반도체칩의 적어도 일부를 봉합하는 제1봉합재, 및 상기 제1활성면 상에 배치되며 상기 제1접속패드와 전기적으로 연결된 제1재배선층을 포함하는 제1연결부재를 포함하는 제1구조체와, 제2접속패드가 배치된 제2활성면 및 상기 제2활성면의 반대측인 제2비활성면을 갖는 제2반도체칩, 상기 제2반도체칩의 적어도 일부를 봉합하는 제2봉합재, 및 상기 제2활성면 상에 배치되며 상기 제2접속패드와 전기적으로 연결된 제2재배선층을 포함하는 제2연결부재를 포함하는 제2구조체를 포함하며, 상기 제1 및 제2구조체는 상기 제1 및 제2활성면이 마주보도록 배치되며, 상기 제1 및 제2재배선층은 저융점 금속을 통하여 연결된 것일 수 있다.
본 개시의 여러 효과 중 일 효과로 복수의 반도체칩을 사용함에도 박형화 및 소형화가 가능하고, 칩간 연결 거리 단축으로 신호 로스를 줄일 수 있으며, 충분한 강성 확보로 신뢰성을 개선할 수 있는, 팬-아웃 반도체 패키지를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 BGA 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 BGA 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 반도체 패키지의 일례를 대략 나타낸 단면도다.
도 10은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 11은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 12는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 13은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 14는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 마더보드(1110)가 수용되어 있으며, 마더보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 마더보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input / Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 BGA 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 BGA 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 BGA 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 BGA 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 BGA 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 BGA 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 BGA 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 BGA 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2202)이 더 형성될 수 있으며, 패시베이션층(2202)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 BGA 기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 BGA 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 BGA 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, BGA 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 BGA 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 본 개시의 여러 목적 중 하나는 복수의 반도체칩을 사용함에도 박형화 및 소형화가 가능하고, 칩간 연결 거리 단축으로 신호 로스를 줄일 수 있으며, 충분한 강성 확보로 신뢰성을 개선할 수 있는, 패키지-온-패키지 형태 또는 패키지-온-칩 형태의 팬-아웃 반도체 패키지에 대하여 도면을 참조하여 설명한다.
도 9는 팬-아웃 반도체 패키지의 일례를 대략 나타낸 단면도다.
도 10은 도 9의 팬-아웃 반도체 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도면을 참조하면, 일례에 따른 팬-아웃 반도체 패키지(300A)는 제1관통홀(110H)을 갖는 제1코어부재(110), 제1관통홀(110H)에 배치되며 제1접속패드(120P)가 배치된 제1활성면 및 제1활성면의 반대측인 제1비활성면을 갖는 제1반도체칩(120), 제1반도체칩(120)의 적어도 일부를 봉합하며 제1관통홀(110H)의 적어도 일부를 채우는 제1봉합재(130), 및 제1코어부재(110) 및 제1활성면 상에 배치되며 제1접속패드(120P)와 전기적으로 연결된 제1재배선층(142)을 포함하는 제1연결부재(140)를 포함하는 제1구조체(100A)와, 제2관통홀(210H)을 갖는 제2코어부재(210), 제2관통홀(210H)에 배치되며 제2접속패드(220P)가 배치된 제2활성면 및 제2활성면의 반대측인 제2비활성면을 갖는 제2반도체칩(220), 제2반도체칩(220)의 적어도 일부를 봉합하며 제2관통홀(210H)의 적어도 일부를 채우는 제2봉합재(230), 및 제2코어부재(210) 및 제2활성면 상에 배치되며 제2접속패드(220P)와 전기적으로 연결된 제2재배선층(242)을 포함하는 제2연결부재를 포함하는 제2구조체(200A)를 포함한다. 제1 및 제2구조체(100A, 200A)는 제1 및 제2활성면이 마주보도록 배치되며, 제1 및 제2재배선층(142, 242)은 저융점 금속(310)을 통하여 연결된다. 제1 및 제2연결부재(140, 240) 사이에는 언더필 수지(320)가 배치되며, 언더필 수지(320)는 제1 및 제2재배선층(142, 242)과 저융점 금속(310)을 덮는다. 제1코어부재(110)는 복수의 배선층(112a, 112b)과 비아(113)를 포함하는바 상하 연결부재로 기능할 수 있으며, 이들 배선층(112a, 112b)은 제1재배선층(142)을 통하여 제1접속패드(120P)와 전기적으로 연결될 수 있다. 또한, 제2재배선층(242)을 통하여 제2접속패드(220P)와도 전기적으로 연결될 수 있다.
제1구조체(100A)는 필요에 따라서 제1봉합재(130)의 제1연결부재(140)가 배치된측의 반대측에 배치된 백사이드 배선층(132), 제1봉합재(130)의 적어도 일부를 관통하며 백사이드 배선층(132)을 제1코어부재(110)의 제2배선층(112b)과 연결하는 백사이드 비아(133), 제1봉합재(130) 상에 배치되며 백사이드 배선층(132)의 적어도 일부를 노출시키는 개구부를 갖는 패시베이션층(150), 패시베이션층(150)의 개구부 상에 형성되며 노출된 백사이드 배선층(132)과 연결된 언더범프금속층(160), 및 패시베이션층(150) 상에 배치되며 언더범프금속층(160)과 연결된 전기연결구조체(170)를 더 포함할 수 있다. 이를 통하여, 일례에 따른 팬-아웃 반도체 패키지(300A)가 전자기기의 메인보드 등에 실장 되어 전자기기의 메인보드와 전기적으로 연결될 수 있다.
일례에 따른 팬-아웃 반도체 패키지(300A)는 제1 및 제2반도체칩(120, 220)을 패키지-온-패키지 형태로 배치하되, 제1 및 제2반도체칩(120, 220)의 제1 및 제2활성면이 서로 마주하도록 배치하고 있다. 또한, 제1 및 제2반도체칩(120, 220)의 제1 및 제2접속패드(120P, 220P)를 재배선하는 제1 및 제2재배선층(142, 242) 역시 서로 마주하도록 배치하고 있다. 이?, 제1 및 제2재배선층(142, 242)은 저융점 금속(310)으로 직접 연결되어 있으며, 언더필 수지(320) 등으로 한 번에 보호하고 있다. 즉, 패키지-온-패키지 형태임에도 불구하고 패키지(300A)를 최대한 박형화 할 수 있으며, 그럼에도 제1 및 제2반도체칩(120, 220) 사이의 신호 경로를 최소화할 수 있다. 패키지-온-패키지 형태인바 기본적으로 소형화도 가능하다. 또한, 이러한 연결 형태는 별도의 고가의 재료, 예컨대 PIE(Photo Image-able Encapsulant) 등이 없이도 패키지-온-패키지 구현이 가능하며, 리워크(Rework) 또한 가능한바 비용 절감이 가능하다. 특히, 제1 및 제2반도체칩(120, 220)이 각각 메모리칩인 경우에 종래의 와이어 본딩을 이용한 스택 패키지 대비 박형화, 소형화, 신호 안정성, 비용 등에 있어서 큰 장점을 가진다.
이하, 일례에 따른 팬-아웃 반도체 패키지(300A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
먼저, 제1구조체(100A)는 제1관통홀(110H)을 갖는 제1코어부재(110), 제1관통홀(110H)에 배치되며 제1접속패드(120P)가 배치된 제1활성면 및 제1활성면의 반대측인 제1비활성면을 갖는 제1반도체칩(120), 제1반도체칩(120)의 적어도 일부를 봉합하며 제1관통홀(110H)의 적어도 일부를 채우는 제1봉합재(130), 및 제1코어부재(110) 및 제1활성면 상에 배치되며 제1접속패드(120P)와 전기적으로 연결된 제1재배선층(142)을 포함하는 제1연결부재(140)를 포함한다. 또한, 제1구조체(100A)는 필요에 따라서 제1봉합재(130)의 제1연결부재(140)가 배치된측의 반대측에 배치된 백사이드 배선층(132), 제1봉합재(130)의 적어도 일부를 관통하며 백사이드 배선층(132)을 제1코어부재(110)의 제2배선층(112b)과 연결하는 백사이드 비아(133), 제1봉합재(130) 상에 배치되며 백사이드 배선층(132)의 적어도 일부를 노출시키는 개구부를 갖는 패시베이션층(150), 패시베이션층(150)의 개구부 상에 형성되며 노출된 백사이드 배선층(132)과 연결된 언더범프금속층(160), 및 패시베이션층(150) 상에 배치되며 언더범프금속층(160)과 연결된 전기연결구조체(170)를 더 포함할 수 있다.
제1코어부재(110)는 구체적인 재료에 따라 제1구조체(100A)의 강성을 유지시킬 수 있으며, 제1봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 제1코어부재(110)에 의하여 제1반도체칩(120)의 제1접속패드(120P)가 전기연결구조체(170) 등을 거쳐 전자기기의 메인보드 등에 전기적으로 연결될 수 있다. 제1코어부재(110)는 복수의 배선층(112a, 112b)을 포함하는바, 제1반도체칩(120)의 제1접속패드(120P) 등을 효과적으로 재배선할 수 있으며, 넓은 배선 설계 영역을 제공함으로써 다른 영역에 재배선층을 형성하는 것을 최소화할 수 있다. 제1관통홀(110H) 내에는 제1반도체칩(120)이 제1코어부재(110)와 소정거리 이격 되도록 배치된다. 제1반도체칩(120)의 측면 주위는 제1코어부재(110)에 의하여 둘러싸일 수 있다. 제1코어부재(110)는 절연층(111), 절연층(111)의 상측에 배치된 제1배선층(112a), 절연층(111)의 하측에 배치된 제2배선층(112b), 및 절연층(111)을 관통하며 제1 및 제2배선층(112a, 112b)을 전기적으로 연결하는 비아(113)을 포함한다.
절연층(111)의 재료로는, 예를 들면, 무기필러 및 절연수지를 포함하는 재료를 사용할 수 있다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수와 함께 실리카, 알루미나 등의 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), PID(Photo Imagable Dielectric resin), BT 등이 사용될 수 있다. 또는, 열경화성 수지나 열가소성 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 재료, 예를 들면, 프리프레그(Prepreg) 등을 사용할 수도 있다. 이 경우, 우수한 강성 유지가 가능하여, 제1코어부재(110)를 일종의 지지부재로 이용할 수 있다.
배선층(112a, 112b)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 배선층(112a, 112b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 접지(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 접지(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아용 패드 패턴, 전기연결구조체용 패드 패턴 등을 포함할 수 있다. 제1코어부재(110)의 배선층(112a, 112b)의 두께는 제1연결부재(140)의 제1재배선층(142)의 두께보다 두꺼울 수 있다. 이는 제1코어부재(110)는 제1반도체칩(120) 수준의 두께를 가질 수 있는 반면, 제1연결부재(140)는 박형화가 요구되기 때문이다.
비아(113)은 절연층(111)을 관통하며, 제1배선층(112a)과 제2배선층(112b)을 전기적으로 연결한다. 비아(113)의 형성물질로는 도전성 물질을 사용할 수 있다. 비아(113)은 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 비아(113)은 절연층(111)을 완전히 관통하는 관통비아 형태일 수 있으며, 그 형상이 원기둥 형상이나 모래시계 형상일 수 있으나, 이에 한정되는 것은 아니다.
제1반도체칩(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 제1반도체칩(120)은 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 바디를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디에는 다양한 회로가 형성되어 있을 수 있다. 제1접속패드(120P)는 제1반도체칩(120)를 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 제1접속패드(120P)가 배치된 면은 활성면이 되며, 그 반대측은 비활성면이 된다. 필요에 따라서는 바디 상에 제1접속패드(120P)의 적어도 일부를 덮는 패시베이션막(미도시)이 형성될 수 있다. 패시베이션막(미도시)은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수 있다. 기타 필요한 위치에 절연막(미도시) 등이 더 배치될 수도 있다. 제1반도체칩(120)은, 예를 들면, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리칩일 수 있으나, 이에 한정되는 것은 아니며, 다른 종류의 칩일 수도 있다.
제1봉합재(130)는 제1반도체칩(120)를 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 제1반도체칩(120)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 제1봉합재(130)는 제1코어부재(110) 및 제1반도체칩(120)의 비활성면을 덮을 수 있으며, 제1관통홀(110H)의 적어도 일부를 채울 수 있다. 제1봉합재(130)의 구체적인 물질은 특별히 한정되는 않으며, 예를 들면, 절연물질이 사용될 수 있다. 예를 들면, 제1봉합재(130)는 절연수지 및 무기필러를 포함하는 ABF를 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, PIE(Photo Image-able Encapsulant)를 사용할 수도 있다.
제1연결부재(140)는 제1반도체칩(120)의 제1접속패드(120P)를 재배선할 수 있는 제1재배선층(142)을 포함한다. 제1연결부재(140)를 통하여 다양한 기능을 가지는 수십 내지 수백만 개의 제1접속패드(120P)가 재배선 될 수 있으며, 전기연결구조체(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 제1연결부재(140)는 제1절연층(141), 제1절연층(141) 상에 배치된 제1재배선층(142), 및 제1재배선층(142)을 제1배선층(112a) 및 제1접속패드(120P)와 전기적으로 연결하는 제1비아(143)를 포함한다. 필요에 따라서는, 보다 많은 층수의 절연층과 재배선층과 비아로 구성될 수도 있음은 물론이다.
제1절연층(141)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 PID(Photo Imageable Dielectric) 수지와 같은 감광성 절연물질을 사용할 수 있다. 이 경우 미세 패턴 형성에 유리할 수 있다.
제1재배선층(142)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 제1재배선층(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 접지(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 접지(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아용 패드 패턴, 전기연결구조체용 패드 패턴 등을 포함할 수 있다.
제1비아(143)는 서로 다른 층에 형성된 제1접속패드(120P), 제1재배선층(142), 제1배선층(112a) 등을 전기적으로 연결시키며, 그 결과 제1구조체(100A) 내에 전기적 경로를 형성시킨다. 제1비아(143)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제1비아(143)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다. 제1비아(143)는 제1반도체칩(120)의 제1접속패드(120P)와 물리적으로 접할 수 있다. 즉, 제1반도체칩(120)은 베어 다이 형태일 수 있으며, 제1연결부재(140)는 제1활성면 상에 직접 형성된 RDL일 수 있다.
백사이드 배선층(132)은 제1봉합재(130)의 제1연결부재(140)가 배치된측의 반대측에 라우팅 영역을 제공한다. 백사이드 배선층(132)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 백사이드 배선층(132)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 접지(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 접지(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아용 패드 패턴, 전기연결구조체용 패드 패턴 등을 포함할 수 있다.
백사이드 비아(133)는 백사이드 배선층(132)을 코어부재(110)의 제2배선층(112b)과 전기적으로 연결해준다. 백사이드 비아(133)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 백사이드 비아(133)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
패시베이션층(150)은 백사이드 배선층(132)을 보호한다. 패시베이션층(150)은 절연물질, 예컨대 ABF를 포함할 수 있으나, 이에 한정되는 것은 아니며, 통상의 솔더 레지스트 등을 포함할 수도 있다. 패시베이션층(150)은 백사이드 배선층(132)의 적어도 일부를 노출시키는 개구부를 갖는다. 이러한 개구부는 설계에 따라서 수십 내지 수백만 개 형성될 수 있다.
언더범프금속층(160)은 전기연결구조체(170)의 접속 신뢰성을 향상시키며, 보드 레벨 신뢰성을 개선하기 위한 부가적인 구성이다. 언더범프금속층(160)은 패시베이션층(150)의 개구부를 통하여 노출된 백사이드 배선층(132)과 연결될 수 있다. 이때, 노출된 백사이드 배선층(132)에는 표면처리층(미도시)이 형성될 수 있다. 표면처리층(미도시)은 Ni-Au를 포함할 수 있다. 언더범프금속층(160)은 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
전기연결구조체(170)는 팬-아웃 반도체 패키지(300A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 부가적인 구성이다. 예를 들면, 팬-아웃 반도체 패키지(300A)는 전기연결구조체(170)를 통하여 전자기기의 메인보드 등에 실장 될 수 있다. 전기연결구조체(170)는 저융점 금속, 예를 들면, 주석(Sn)을 포함하는 합금, 보다 구체적으로는 주석(Sn)-알루미늄(Al)-구리(Cu) 합금 등의 솔더(solder)로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결구조체(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결구조체(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리필라(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
전기연결구조체(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결구조체(170)의 수는 제1 및 제2반도체칩(120, 220)의 제1 및 제2접속패드(120P, 120P)의 수에 따라서 수십 내지 수백만 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다.
전기연결구조체(170) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 예컨대 제1구조체(100A)를 기준으로 제1반도체칩(120)이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 반도체 패키지(300A)는 팬-아웃 패키지이다. 팬-아웃 패키지는 팬-인 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
다음으로, 제2구조체(200A)는 제2관통홀(210H)을 갖는 제2코어부재(210), 제2관통홀(210H)에 배치되며 제2접속패드(220P)가 배치된 제2활성면 및 제2활성면의 반대측인 제2비활성면을 갖는 제2반도체칩(220), 제2반도체칩(220)의 적어도 일부를 봉합하며 제2관통홀(210H)의 적어도 일부를 채우는 제2봉합재(230), 및 제2코어부재(210) 및 제2활성면 상에 배치되며 제2접속패드(220P)와 전기적으로 연결된 제2재배선층(242)을 포함하는 제2연결부재를 포함하는 제2구조체(200A)를 포함한다.
제2코어부재(210)는 구체적인 재료에 따라 제2구조체(200A)의 강성을 유지시킬 수 있으며, 제2봉합재(230)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 제2관통홀(210H) 내에는 제2반도체칩(220)이 제2코어부재(210)와 소정거리 이격 되도록 배치된다. 제2반도체칩(220)의 측면 주위는 제2코어부재(210)에 의하여 둘러싸일 수 있다. 제2코어부재(210)는 절연층(211)을 포함한다.
절연층(211)의 재료로는, 예를 들면, 무기필러 및 절연수지를 포함하는 재료를 사용할 수 있다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수와 함께 실리카, 알루미나 등의 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), PID(Photo Imagable Dielectric resin), BT 등이 사용될 수 있다. 또는, 열경화성 수지나 열가소성 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 재료, 예를 들면, 프리프레그(Prepreg) 등을 사용할 수도 있다. 이 경우, 우수한 강성 유지가 가능하여, 제2코어부재(210)를 일종의 지지부재로 이용할 수 있다.
제2반도체칩(220)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 제2반도체칩(220)은 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 바디를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디에는 다양한 회로가 형성되어 있을 수 있다. 제2접속패드(220P)는 제2반도체칩(220)를 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 제2접속패드(220P)가 배치된 면은 활성면이 되며, 그 반대측은 비활성면이 된다. 필요에 따라서는 바디 상에 제2접속패드(220P)의 적어도 일부를 덮는 패시베이션막(미도시)이 형성될 수 있다. 패시베이션막(미도시)은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수 있다. 기타 필요한 위치에 절연막(미도시) 등이 더 배치될 수도 있다. 제2반도체칩(220)은, 예를 들면, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리칩일 수 있으나, 이에 한정되는 것은 아니며, 다른 종류의 칩일 수도 있다.
제2봉합재(230)는 제2반도체칩(220)를 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 제2반도체칩(220)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 제2봉합재(230)는 제2코어부재(210) 및 제2반도체칩(220)의 비활성면을 덮을 수 있으며, 제2관통홀(210H)의 적어도 일부를 채울 수 있다. 제2봉합재(230)의 구체적인 물질은 특별히 한정되는 않으며, 예를 들면, 절연물질이 사용될 수 있다. 예를 들면, 제2봉합재(230)는 절연수지 및 무기필러를 포함하는 ABF를 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, PIE(Photo Image-able Encapsulant)를 사용할 수도 있다.
제2연결부재(240)는 제2반도체칩(220)의 제2접속패드(220P)를 재배선할 수 있는 제2재배선층(242)을 포함한다. 제2연결부재(240)를 통하여 다양한 기능을 가지는 수십 내지 수백만 개의 제2접속패드(220P)가 재배선 될 수 있으며, 전기연결구조체(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 제2연결부재(240)는 제2절연층(241), 제2절연층(241) 상에 배치된 제2재배선층(242), 및 제2재배선층(242)을 제2접속패드(220P)와 전기적으로 연결하는 제2비아(243)를 포함한다. 필요에 따라서는, 보다 많은 층수의 절연층과 재배선층과 비아로 구성될 수도 있음은 물론이다.
제2절연층(241)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 PID(Photo Imageable Dielectric) 수지와 같은 감광성 절연물질을 사용할 수 있다. 이 경우 미세 패턴 형성에 유리할 수 있다.
제2재배선층(242)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 제1재배선층(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 접지(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 접지(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아용 패드 패턴, 전기연결구조체용 패드 패턴 등을 포함할 수 있다.
제2비아(243)는 서로 다른 층에 형성된 제2접속패드(220P), 제2재배선층(242), 등을 전기적으로 연결시키며, 그 결과 제2구조체(200A) 내에 전기적 경로를 형성시킨다. 제2비아(243)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제2비아(243)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다. 제2비아(243)는 제2반도체칩(220)의 제2접속패드(220P)와 물리적으로 접할 수 있다. 즉, 제2반도체칩(220)은 베어 다이 형태일 수 있으며, 제2연결부재(240)는 제2활성면 상에 직접 형성된 RDL일 수 있다.
제1재배선층(142) 및 제2재배선층(242)은 저융점 금속(310)을 통하여 연결된다. 즉 제1재배선층(142) 및 제2재배선층(242)은 저융점 금속(310)과 물리적으로 접한다. 저융점 금속(310)은 솔더(Solder)와 같이 모재가 용융하지 않고 용가재만 용융하는 접합에 이용되는 금속을 의미하는 것으로, 예를 들면, 주석(Sn)이나 주석(Sn)을 포함하는 합금, 예컨대, 주석(Sn)-알루미늄(Al) 또는 주석(Sn)-알루미늄(Al)-구리(Cu) 합금일 수 있으나, 이에 한정되는 것은 아니다. 한편, 저융점 금속(310)의 융점은 전기연결구조체(170)의 융점 보다는 높을 수 있다. 제1재배선층(142)의 저융점 금속(310)과 접하는 표면에는 표면처리층(미도시)이 형성될 수 있으며, 표면처리층(미도시)은 팔라듐(Rd), 니켈(Ni), 및 금(Au) 중 하나 이상을 포함할 수 있다.
제1연결부재(140) 및 제2연결부재(240) 사이에는 언더필 수지(320)가 배치되며, 언더필 수지(320)는 제1재배선층(142) 및 제2재배선층(242)과 저융점 금속(310)을 덮는다. 언더필 수지(320)는 에폭시 수지 등을 포함할 수 있다.
제1반도체칩(120)의 두께(h1)는 제2반도체칩(220)의 두께(h2) 보다 클 수 있다. 이 경우 워피지에 보다 우수한 패키지-온-패키지 형태의 구현이 가능하다. 반대로, 제2반도체칩(220)의 두께(h2)가 제1반도체칩(120)의 두께(h1) 보다 클 수도 있다. 이 경우 제1코어부재(110)를 관통하는 비아(113)의 관통경로(Through path)가 최소화될 수 있는바, 신호적 경로가 짧아질 수 있다. 필요에 따라서는, 제1반도체칩(120)의 두께(h1)와 제2반도체칩(220)의 두께(h2)가 동일할 수도 있다.
도 10은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(300B)는 마찬가지로 제1구조체(100B) 및 제2구조체(200B)가 패키지-온-패키지 형태이며, 다만 제1구조체(100B)의 제1코어부재(110)가 보다 많은 층수의 배선층(112a, 112b, 112c, 112d)를 포함한다. 보다 구체적으로, 제1코어부재(110)는 제1절연층(111a), 제1절연층(111a)의 양면 상에 배치된 제1배선층(112a) 및 제2배선층(112b), 제1절연층(112a) 상에 배치되며 제1배선층(112a)을 덮는 제2절연층(111b), 제2절연층(111b) 상에 배치된 재배선층(111c), 제1절연층(111a) 상에 배치되어 제2배선층(112b)을 덮는 제3절연층(111c), 및 제3절연층(111c) 상에 배치된 제4배선층(112d)을 포함한다. 제1 내지 제4배선층(112a, 112b, 112c, 112d)는 제1접속패드(120P)와 전기적으로 연결된다. 제1코어부재(110)가 더 많은 수의 배선층(112a, 112b, 112c, 112d)을 포함하는바, 제1연결부재(140)를 더욱 간소화할 수 있다. 따라서, 제1연결부재(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 한편, 제1 내지 제4 배선층(112a, 112b, 112c, 112d)은 제1 내지 제3 절연층(111a, 111b, 111c)을 각각 관통하는 제1 내지 제3비아(113a, 113b, 113c)를 통하여 전기적으로 연결될 수 있다.
제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)보다 두께가 두꺼울 수 있다. 제1절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2절연층(111b) 및 제3절연층(111c)은 더 많은 수의 배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1절연층(111a)은 심재, 필러, 및 절연수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2절연층(111c) 및 제3절연층(111c)은 필러 및 절연수지를 포함하는 ABF 또는 PID 일 수 있으나, 이에 한정되는 것은 아니다. 유사한 관점에서, 제1절연층(111a)을 관통하는 제1비아(113a)는 제2 및 제3절연층(111b, 111c)을 관통하는 제2및 제3비아(113b, 113c)보다 직경이 클 수 있다.
제1코어부재(110)의 제1배선층(112a) 및 제2배선층(112b)은 제1반도체칩(120)의 활성면과 비활성면 사이에 위치할 수 있다. 제1코어부재(110)는 제1반도체칩(120)의 두께에 대응하게 형성할 수 있는바, 제1코어부재(110) 내부에 형성된 제1배선층(112a) 및 제2배선층(112b)은 제1반도체칩(120)의 활성면과 비활성면 사이 레벨에 배치될 수 있다. 제1코어부재(110)의 배선층(112a, 112b, 112c, 112d)의 두께는 제1연결부재(140)의 제1재배선층(142)의 두께보다 두꺼울 수 있다. 그 외에 다른 구성에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 11은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(300C)는 마찬가지로 제1구조체(100C) 및 제2구조체(200C)가 패키지-온-패키지 형태이며, 다만 제1구조체(100C)의 제1코어부재(110)가 제1연결부재(140)와 접하는 제1절연층(111a), 제1연결부재(140)와 접하며 제1절연층(111a)에 매립된 제1배선층(112a), 제1절연층(111a)의 제1배선층(112a)이 매립된측의 반대측에 배치된 제2배선층(112b), 제1절연층(111a) 상에 배치되며 제2배선층(112b)을 덮는 제2절연층(111b), 및 제2절연층(111b) 상에 배치된 제3배선층(112c)을 포함한다. 제1 내지 제3배선층(112a, 112b, 112c)은 제1접속패드(120P)와 전기적으로 연결된다. 제1 및 제2배선층(112a, 112b)과 제2 및 제3배선층(112b, 112c)은 각각 제1 및 제2절연층(111a, 111b)을 관통하는 제1 및 제2비아(113a, 113b)를 통하여 전기적으로 연결된다.
제1코어부재(110)의 제1배선층(112a)의 상면은 제1반도체칩(120)의 제1접속패드(122)의 상면보다 하측에 위치할 수 있다. 또한, 제1연결부재(140)의 제1재배선층(142)과 제1코어부재(110)의 제1배선층(112a) 사이의 거리는 제1연결부재(140)의 제1재배선층(142)과 제1반도체칩(120)의 제1접속패드(122) 사이의 거리보다 클 수 있다. 이는 제1배선층(112a)이 제1절연층(111)의 내부로 리세스될 수 있기 때문이다. 이와 같이, 제1배선층(112a)이 제1절연층 내부로 리세스되어 제1절연층(111a)의 상면과 제1배선층(112a)의 상면이 단차를 가지는 경우, 제1봉합재(130) 형성물질이 블리딩되어 제1배선층(112a)을 오염시키는 것을 방지할 수 있다. 제1코어부재(110)의 제2배선층(112b)은 제1반도체칩(120)의 활성면과 비활성면 사이에 위치할 수 있다. 제1코어부재(110)의 배선층(112a, 112b, 112c)의 두께는 제1연결부재(140)의 제1재배선층(142)의 두께보다 두꺼울 수 있다. 그 외에 다른 구성에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 12는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(300D)는 제1구조체(100D) 및 제2구조체(200D)가 패키지-온-다이 형태이다. 즉, 제2구조체(200D)의 제2반도체칩(220) 및 제2연결부재(240)가 웨이퍼 레벨 칩스캐일 패키지(WCSP) 형태이며, 이와 같은 WCSP 형태로 제1구조체(100D) 상에 표면 실장 시킨 후, 제2봉합재(230)로 봉합한 형태를 가진다. 이 경우 제조가 보다 간소해 질 수 있다. 그 외에 다른 구성에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 한편, 제1구조체(100D)의 제1코어부재(110)의 형태가 상술한 다른 일례에 따른 팬-아웃 반도체 패키지(300B, 300C)에서 설명한 제1코어부재(110)의 형태를 가질 수도 있다.
도 13은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(300E) 역시 제1구조체(100E) 및 제2구조체(200E)가 패키지-온-패키지 형태이다. 다만, 제1구조체(100E)가 백사이드 재배선층(132) 및 백사이드 비아(133)를 포함하지 않는다. 또한, 언더범프금속층(160)이 생략된다. 즉, 제1봉합재(130) 제1코어부재(110)의 제2배선층(112b)의 적어도 일부를 노출시키는 개구부가 형성되며, 전기연결구조체(170)는 제1봉합재(130)의 개구부 상에 형성되어 노출된 제2배선층(112b)과 전기적으로 연결된다. 이 경우 제조가 보다 간소해 질 수 있다. 그 외에 다른 구성에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 한편, 제1구조체(100E)의 제1코어부재(110)의 형태가 상술한 다른 일례에 따른 팬-아웃 반도체 패키지(300B, 300C)에서 설명한 제1코어부재(110)의 형태를 가질 수도 있다.
도 14는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(300F) 역시 제1구조체(100F) 및 제2구조체(200F)가 패키지-온-패키지 형태이다. 다만, 제1구조체(100F)의 제1연결부재(140)가 복수의 제1절연층(141)과 복수의 제1재배선층(142)과 복수의 제1비아(143)를 포함한다. 또한, 제2구조체(200F)의 제2연결부재(240)가 복수의 제2절연층(241)과 복수의 제2재배선층(242)과 복수의 제2비아(243)를 포함한다. 즉, 제1 및 제2연결부재(140, 240)는 보다 많은 수의 절연층과 재배선층과 비아로 구성될 수 있다. 그 외에 다른 구성에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 한편, 제1구조체(100F)의 제1코어부재(110)의 형태가 상술한 다른 일례에 따른 팬-아웃 반도체 패키지(300B, 300C)에서 설명한 제1코어부재(110)의 형태를 가질 수도 있다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 팬-아웃 반도체 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 마더보드 1111: 마더보드 절연층
1112: 마더보드 배선 1120: 부품
1121: 반도체 패키지
1130: 스마트 폰 카메라 2200: 팬-인 반도체 패키지
2220: 반도체칩 2221: 바디
2222: 접속패드 2223: 패시베이션막
2240: 연결부재 2241: 절연층
2242: 재배선층 2243: 비아
2250: 패시베이션층 2260: 언더범프금속층
2270: 솔더볼 2280: 언더필 수지
2290: 몰딩재 2500: 메인보드
2301: 인쇄회로기판 2302: 인터포저기판
2100: 팬-아웃 반도체 패키지 2120: 반도체칩
2121: 바디 2122: 접속패드
2140: 연결부재 2141: 절연층
2142: 재배선층 2143: 비아
2150: 패시베이션층 2160: 언더범프금속층
2170: 솔더볼
300A~300F: 팬-아웃 반도체 패키지
100A~100F: 제1구조체
110: 제1코어부재 111, 111a~111d: 절연층
112a~112d: 배선층 113a~113c: 비아
120: 제1반도체칩 120P: 제1접속패드
130: 제1봉합재
140: 제1연결부재 141: 제1절연층
142: 제1재배선층 143: 제1비아
150: 패시베이션층 160: 언더범프금속층
170: 전기연결구조체
200A~200F: 제2구조체
220: 제2코어부재 211: 절연층
220: 제2반도체칩 220P: 제2접속패드
230: 제2봉합재
240: 제2연결부재 241: 제2절연층
242: 제2재배선층 243: 제2비아
310: 저융점 금속 320: 언더필 수지

Claims (17)

  1. 제1접속패드가 배치된 제1활성면 및 상기 제1활성면의 반대측인 제1비활성면을 갖는 제1반도체칩, 상기 제1반도체칩의 적어도 일부를 봉합하는 제1봉합재, 및 상기 제1활성면 상에 배치된 제1절연층 및 상기 제1절연층 상에 배치되며 상기 제1접속패드와 전기적으로 연결된 제1재배선층을 포함하는 제1연결부재를 포함하는 제1구조체; 및
    제2접속패드가 배치된 제2활성면 및 상기 제2활성면의 반대측인 제2비활성면을 갖는 제2반도체칩, 상기 제2반도체칩의 적어도 일부를 봉합하는 제2봉합재, 및 상기 제2활성면 상에 배치된 제2절연층 및 상기 제2절연층 상에 배치되며 상기 제2접속패드와 전기적으로 연결된 제2재배선층을 포함하는 제2연결부재를 포함하는 제2구조체; 를 포함하며,
    상기 제1 및 제2구조체는 상기 제1 및 제2활성면이 마주보도록 배치되며,
    상기 제1 및 제2재배선층은 저융점 금속을 통하여 연결되며,
    상기 제1 및 제2절연층 사이에는 언더필 수지가 배치되고,
    상기 언더필 수지는 상기 제1 및 제2절연층 각각과 상기 제1 및 제2재배선층 각각의 적어도 일부를 직접 덮는,
    팬-아웃 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 저융점 금속은 주석(Sn) 및 은(Ag)을 포함하는,
    팬-아웃 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 제1재배선층의 상기 저융점 금속과 접하는 표면에는 표면처리층이 형성된,
    팬-아웃 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 표면처리층은 팔라듐(Pd), 니켈(Ni), 및 금(Au) 중 하나 이상을 포함하는,
    팬-아웃 반도체 패키지.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제1구조체는 제1관통홀을 갖는 제1코어부재를 더 포함하며,
    상기 제1반도체칩은 상기 제1관통홀에 배치되며,
    상기 제1봉합재는 상기 제1관통홀의 적어도 일부를 채우는,
    팬-아웃 반도체 패키지.
  7. 제 6 항에 있어서,
    상기 제1코어부재는 상기 제1재배선층을 통하여 상기 제1접속패드와 전기적으로 연결된 복수층의 배선층 및 상기 복수층의 배선층을 전기적으로 연결하는 한층 이상의 비아를 포함하는,
    팬-아웃 반도체 패키지.
  8. 제 7 항에 있어서,
    상기 제1코어부재는 제1절연층, 상기 제1절연층의 제1측에 배치된 제1배선층, 상기 제1절연층의 제2측에 배치된 제2배선층, 및 상기 제1절연층을 관통하며 상기 제1 및 제2배선층을 연결하는 제1비아를 포함하며,
    상기 제1 및 제2배선층은 상기 제1접속패드와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  9. 제 8 항에 있어서,
    상기 제1코어부재는 상기 제1절연층의 제1측에 배치되며 상기 제1배선층을 덮는 제2절연층, 상기 제2절연층 상에 배치된 제3배선층, 상기 제1절연층의 제2측에 배치되며 상기 제2배선층을 덮는 제3절연층, 상기 제3절연층 상에 배치된 제4배선층, 상기 제2절연층을 관통하며 상기 제1 및 제3배선층을 연결하는 제2비아, 및 상기 제3절연층을 관통하며 상기 제2 및 제4배선층을 연결하는 제3비아를 더 포함하며,
    상기 제3 및 제4배선층은 상기 제1접속패드와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  10. 제 7 항에 있어서,
    상기 제1코어부재는 상기 제1연결부재와 접하는 제1절연층, 상기 제1연결부재와 접하며 상기 제1절연층에 매립된 제1배선층, 상기 제1절연층의 상기 제1배선층이 매립된측의 반대측 상에 배치된 제2배선층, 상기 제1절연층 상에 배치되며 상기 제2배선층을 덮는 제2절연층, 상기 제2절연층 상에 배치된 제3배선층, 상기 제1절연층을 관통하며 상기 제1 및 제2배선층을 연결하는 제1비아, 및 상기 제2절연층을 관통하며 상기 제2 및 제3배선층을 연결하는 제2비아를 포함하며,
    상기 제1 내지 제3배선층은 상기 제1접속패드와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  11. 제1관통홀을 갖는 제1코어부재, 상기 제1관통홀에 배치되며 제1접속패드가 배치된 제1활성면 및 상기 제1활성면의 반대측인 제1비활성면을 갖는 제1반도체칩, 상기 제1코어부재 및 상기 제1반도체칩 각각의 적어도 일부를 봉합하며 상기 제1관통홀의 적어도 일부를 채우는 제1봉합재, 및 상기 제1활성면 상에 배치되며 상기 제1접속패드와 전기적으로 연결된 제1재배선층을 포함하는 제1연결부재를 포함하는 제1구조체; 및
    제2접속패드가 배치된 제2활성면 및 상기 제2활성면의 반대측인 제2비활성면을 갖는 제2반도체칩, 상기 제2반도체칩의 적어도 일부를 봉합하는 제2봉합재, 및 상기 제2활성면 상에 배치되며 상기 제2접속패드와 전기적으로 연결된 제2재배선층을 포함하는 제2연결부재를 포함하는 제2구조체; 를 포함하며,
    상기 제1 및 제2구조체는 상기 제1 및 제2활성면이 마주보도록 배치되며,
    상기 제1 및 제2재배선층은 저융점 금속을 통하여 연결되며,
    상기 제1코어부재는 상기 제1재배선층을 통하여 상기 제1접속패드와 전기적으로 연결된 복수층의 배선층 및 상기 복수층의 배선층을 전기적으로 연결하는 한층 이상의 비아를 포함하며,
    상기 제1구조체는 상기 제1봉합재의 상기 제1연결부재가 배치된측의 반대측에 배치된 백사이드 배선층, 상기 제1봉합재의 적어도 일부를 관통하며 상기 백사이드 배선층을 상기 제1코어부재의 한층 이상의 배선층 중 적어도 하나와 연결하는 백사이드 비아, 상기 제1봉합재 상에 배치되며 상기 백사이드 배선층의 적어도 일부를 노출시키는 개구부를 갖는 패시베이션층, 상기 패시베이션층의 개구부 상에 형성되며 상기 노출된 백사이드 배선층과 연결된 언더범프금속층, 및 상기 패시베이션층 상에 배치되며 상기 언더범프금속층과 연결된 전기연결구조체를 더 포함하는,
    팬-아웃 반도체 패키지.
  12. 제 7 항에 있어서,
    상기 제1봉합재는 상기 제1연결부재가 배치된측의 반대측에 형성되며 상기 복수층의 배선층 중 하나의 적어도 일부를 노출시키는 개구부를 가지며,
    상기 제1구조체는 상기 제1봉합재의 상기 개구부 상에 형성되며 상기 개구부에 의하여 노출된 상기 복수층의 배선층 중 하나와 연결된 전기연결구조체를 더 포함하는,
    팬-아웃 반도체 패키지.
  13. 제 1 항에 있어서,
    상기 제1반도체칩은 상기 제2반도체칩 보다 두께가 두꺼운,
    팬-아웃 반도체 패키지.
  14. 제 1 항에 있어서,
    상기 제2반도체칩은 상기 제1반도체칩 보다 두께가 두꺼운,
    팬-아웃 반도체 패키지.
  15. 제 1 항에 있어서,
    상기 제2구조체는 제2관통홀을 갖는 제2코어부재를 더 포함하며,
    상기 제2반도체칩은 상기 제2관통홀에 배치되며,
    상기 제2봉합재는 상기 제2관통홀의 적어도 일부를 채우는,
    팬-아웃 반도체 패키지.
  16. 제 1 항에 있어서,
    상기 제1 및 제2반도체칩은 각각 메모리칩인,
    팬-아웃 반도체 패키지.
  17. 제 1 항에 있어서,
    상기 제1 및 제2접속패드는 각각 상기 제1 및 제2재배선층과 연결된 상기 제1 및 제2연결부재의 제1 및 제2비아와 물리적으로 접하는,
    팬-아웃 반도체 패키지.
KR1020170147250A 2017-11-07 2017-11-07 팬-아웃 반도체 패키지 KR101942745B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170147250A KR101942745B1 (ko) 2017-11-07 2017-11-07 팬-아웃 반도체 패키지
US15/958,370 US20190139920A1 (en) 2017-11-07 2018-04-20 Fan-out semiconductor package
TW107113724A TWI703706B (zh) 2017-11-07 2018-04-23 扇出型半導體封裝

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170147250A KR101942745B1 (ko) 2017-11-07 2017-11-07 팬-아웃 반도체 패키지

Publications (1)

Publication Number Publication Date
KR101942745B1 true KR101942745B1 (ko) 2019-01-28

Family

ID=65269739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170147250A KR101942745B1 (ko) 2017-11-07 2017-11-07 팬-아웃 반도체 패키지

Country Status (3)

Country Link
US (1) US20190139920A1 (ko)
KR (1) KR101942745B1 (ko)
TW (1) TWI703706B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020226692A1 (en) * 2019-05-07 2020-11-12 Google Llc Wafer level fan-out application specific integrated circuit bridge memory stack
KR20200130926A (ko) * 2019-05-13 2020-11-23 삼성전기주식회사 반도체 패키지
KR20200134094A (ko) * 2019-05-21 2020-12-01 삼성전기주식회사 전자 부품 모듈

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102513085B1 (ko) * 2018-11-20 2023-03-23 삼성전자주식회사 팬-아웃 반도체 패키지
US10991648B1 (en) * 2019-11-07 2021-04-27 Nanya Technology Corporation Redistribution layer structure and semiconductor package
CN112259518A (zh) * 2020-01-08 2021-01-22 王之奇 芯片的扇出封装结构及其扇出封装方法
TWI738325B (zh) * 2020-05-08 2021-09-01 大陸商上海兆芯集成電路有限公司 晶片封裝方法、晶片封裝體陣列及晶片封裝體
CN114975416A (zh) * 2022-04-29 2022-08-30 盛合晶微半导体(江阴)有限公司 三维扇出型内存封装结构及其封装方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200839994A (en) * 2007-03-16 2008-10-01 Phoenix Prec Technology Corp Packing structure and stacked structure using thereof
TWI496254B (zh) * 2010-11-01 2015-08-11 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
JP6232249B2 (ja) * 2013-02-27 2017-11-15 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
KR101654433B1 (ko) * 2014-12-03 2016-09-05 앰코 테크놀로지 코리아 주식회사 센서 패키지 및 그 제조 방법
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US20160343685A1 (en) * 2015-05-21 2016-11-24 Mediatek Inc. Semiconductor package assembly and method for forming the same
US20170062399A1 (en) * 2015-08-24 2017-03-02 Globalfoundries Inc. Method and structure for low-k face-to-face bonded wafer dicing
US9768145B2 (en) * 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
US10566289B2 (en) * 2015-10-13 2020-02-18 Samsung Electronics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020226692A1 (en) * 2019-05-07 2020-11-12 Google Llc Wafer level fan-out application specific integrated circuit bridge memory stack
US10930592B2 (en) 2019-05-07 2021-02-23 Google Llc Wafer level fan-out application specific integrated circuit bridge memory stack
TWI747067B (zh) * 2019-05-07 2021-11-21 美商谷歌有限責任公司 晶圓級扇出特殊應用積體電路橋接記憶體堆疊
KR20200130926A (ko) * 2019-05-13 2020-11-23 삼성전기주식회사 반도체 패키지
KR102653213B1 (ko) * 2019-05-13 2024-04-01 삼성전기주식회사 반도체 패키지
KR20200134094A (ko) * 2019-05-21 2020-12-01 삼성전기주식회사 전자 부품 모듈
KR102574414B1 (ko) 2019-05-21 2023-09-04 삼성전기주식회사 전자 부품 모듈

Also Published As

Publication number Publication date
TW201919200A (zh) 2019-05-16
TWI703706B (zh) 2020-09-01
US20190139920A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
KR102086364B1 (ko) 반도체 패키지
KR101939046B1 (ko) 팬-아웃 반도체 패키지
KR101942745B1 (ko) 팬-아웃 반도체 패키지
KR101922885B1 (ko) 팬-아웃 반도체 패키지
KR101983185B1 (ko) 팬-아웃 반도체 패키지
KR101901713B1 (ko) 팬-아웃 반도체 패키지
KR101942742B1 (ko) 팬-아웃 반도체 패키지
KR101982049B1 (ko) 팬-아웃 반도체 패키지
KR101942747B1 (ko) 팬-아웃 반도체 패키지
KR101994748B1 (ko) 팬-아웃 반도체 패키지
KR101982047B1 (ko) 팬-아웃 반도체 패키지
KR20180037529A (ko) 팬-아웃 반도체 패키지
KR102055593B1 (ko) 팬-아웃 반도체 패키지
KR20170121666A (ko) 팬-아웃 반도체 패키지
KR101973431B1 (ko) 팬-아웃 반도체 패키지
KR101901712B1 (ko) 팬-아웃 반도체 패키지
KR20180096392A (ko) 팬-아웃 반도체 패키지
KR20180029398A (ko) 팬-아웃 반도체 패키지
KR20190107986A (ko) 팬-아웃 부품 패키지
KR101892876B1 (ko) 팬-아웃 반도체 패키지
KR20190052598A (ko) 팬-아웃 반도체 패키지
KR20190030972A (ko) 팬-아웃 반도체 패키지
KR20190075647A (ko) 팬-아웃 반도체 패키지
KR20190088811A (ko) 팬-아웃 반도체 패키지
KR20200009623A (ko) 팬-아웃 반도체 패키지

Legal Events

Date Code Title Description
GRNT Written decision to grant