JP6232249B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6232249B2
JP6232249B2 JP2013217624A JP2013217624A JP6232249B2 JP 6232249 B2 JP6232249 B2 JP 6232249B2 JP 2013217624 A JP2013217624 A JP 2013217624A JP 2013217624 A JP2013217624 A JP 2013217624A JP 6232249 B2 JP6232249 B2 JP 6232249B2
Authority
JP
Japan
Prior art keywords
layer
insulating
connection terminal
insulating layer
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013217624A
Other languages
English (en)
Other versions
JP2014195041A5 (ja
JP2014195041A (ja
Inventor
純廣 市川
純廣 市川
孝治 山野
孝治 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013217624A priority Critical patent/JP6232249B2/ja
Priority to US14/185,872 priority patent/US9048225B2/en
Priority to KR1020140021110A priority patent/KR20140107129A/ko
Priority to TW103106156A priority patent/TWI645567B/zh
Publication of JP2014195041A publication Critical patent/JP2014195041A/ja
Publication of JP2014195041A5 publication Critical patent/JP2014195041A5/ja
Application granted granted Critical
Publication of JP6232249B2 publication Critical patent/JP6232249B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0245—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0249—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias wherein the through-semiconductor via protrudes from backsides of the chips, wafers or substrates during the manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7422—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
    • H10W72/01233—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01235—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01257—Changing the shapes of bumps by reflowing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01271—Cleaning, e.g. oxide removal or de-smearing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01904—Manufacture or treatment of bond pads using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
    • H10W72/01933—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01935—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07232—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07254—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H10W72/07338—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy hardening the adhesive by curing, e.g. thermosetting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/224—Bumps having multiple side-by-side cores
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/232—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/234—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H10W72/248—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H10W72/9223—Bond pads being integral with underlying chip-level interconnections with redistribution layers [RDL]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/28—Configurations of stacked chips the stacked chips having different sizes, e.g. chip stacks having a pyramidal shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関するものである。
近年、電子機器の小型化及び高機能化の要求に伴い、それに用いられるＩＣやＬＳＩ等の半導体装置（チップ）が高集積化され大容量化されてきている。そして、半導体チップを実装するパッケージについても、小型化（薄型化）、多ピン化、高密度化が要求されている。そこで、このような要求に応えるべく、複数の半導体チップを１つの基板上に実装させたシステム・イン・パッケージ（System in Package：ＳｉＰ）が実用化されている。特に、複数の半導体チップを３次元的に積層する３次元実装技術を用いたＳｉＰ、所謂チップ積層型パッケージは、高集積化が可能になるという利点に加え、配線長の短縮が可能になることから、回路動作の高速化や配線の浮遊容量の低減が可能になるという利点があるため、広く実用化されている。
この種のチップ積層型パッケージを製造するための３次元実装技術としては、基板上に複数の半導体チップを積層し、各半導体チップの電極と基板の電極とをワイヤボンディングされたワイヤにより電気的に接続する技術が知られている。しかしながら、このようなワイヤを用いて半導体チップと基板を電気的に接続する構成では、ワイヤが細線であるためインピーダンスが高くなり、高速の半導体チップに対応することができないという問題やワイヤループを形成する領域をパッケージ内に設ける必要があり、パッケージが大型化するという問題があった。
これに対し、チップ積層型パッケージを製造するための別の３次元実装技術として、貫通電極が形成された複数の半導体チップを基板上に積層し、上記貫通電極によって半導体チップ間を電気的に接続する技術が提案されている（例えば、特許文献１参照）。このような技術では、ワイヤボンディング技術に比べて配線長を短くすることができ、さらにパッケージを小型化することができる。
特開２００６−１７９５６２号公報
ところが、基板上に複数の半導体チップを積層搭載した場合には、半導体チップ間に充填されるアンダーフィル材にボイドが発生しやすくなるという問題がある。とくに、上述のように積層される半導体チップ間を貫通電極によって電気的に接続する場合には、半導体チップ間のギャップが極めて狭くなるため、それら半導体チップ間にアンダーフィル材を均一に流入させることが困難になり、上記ギャップ部分にボイドが発生しやすい。このようなボイドがアンダーフィル材中に発生した場合には、例えばリフロー工程においてパッケージの温度を上昇させたときにボイド内の気体が膨張し、これに起因して半導体チップ間にクラックが発生してしまうため、半導体チップ間の電気的接続信頼性が低下するという問題が生じる。
本発明の一観点によれば、第１主面と第２主面との間を貫通する貫通孔を有する半導体基板と、前記半導体基板の第１主面を覆うように形成され、前記貫通孔と連通するように前記貫通孔と対向する位置に前記貫通孔と同一の開口径で開口部が形成された第１絶縁層と、前記貫通孔及び前記開口部の内壁面を覆うように形成される絶縁膜と、前記絶縁膜の内壁面を覆うように形成された金属バリア層と、前記金属バリア層を覆うように形成された金属膜と、前記金属膜よりも内側の空間に充填された導電層とを含む貫通電極と、前記第１絶縁層から露出された前記絶縁膜上に形成され、前記第１絶縁層から露出された前記貫通電極を被覆し、前記貫通電極よりも大径に形成され、無電解めっき金属層からなる第１接続端子と、前記半導体基板の第２主面上に積層された配線パターン及び第２絶縁層と、前記配線パターンに接続された電極パッドと、を有し、前記絶縁膜の端面と前記金属バリア層の端面と前記金属膜の端面と前記導電層の端面とは、前記第１絶縁層の表面に露出するとともに、前記第１絶縁層の表面と面一になるように形成されており、前記第１接続端子は、前記絶縁膜の端面と、前記金属バリア層の端面と、前記金属膜の端面と、前記導電層の端面と、前記絶縁膜の端面の周囲に位置する前記第１絶縁層の表面とを被覆し、且つ断面視半楕円状に形成されており、前記半導体基板の第２主面側の前記貫通電極の端面が前記配線パターンと接続されている。
本発明の一観点によれば、電気的接続信頼性を向上させることができるという効果を奏する。
第１実施形態の半導体パッケージを示す概略断面図。 第１実施形態の半導体チップを示す拡大断面図。 （ａ）〜（ｄ）は、第１実施形態の半導体チップの製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の半導体チップの製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の半導体チップの製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の半導体チップの製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の半導体チップの製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の半導体チップの製造方法を示す概略断面図。 （ａ）、（ｂ）は、第１実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の半導体チップの製造方法を示す概略断面図。 （ａ）、（ｂ）は、第１実施形態の半導体パッケージの製造方法を示す概略断面図。 第１実施形態の半導体パッケージの製造方法を示す概略断面図。 第２実施形態の半導体パッケージを示す概略断面図。 第２実施形態の半導体パッケージの製造方法を示す概略断面図。 第２実施形態の半導体パッケージの製造方法を示す概略断面図。 第２実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）、（ｂ）は、第３実施形態の半導体パッケージの製造方法を示す概略断面図。 第３実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）、（ｂ）は、第４実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）は、第５実施形態の半導体パッケージを示す概略断面図、（ｂ）は、第５実施形態の半導体チップの一部を拡大した拡大断面図。 （ａ）〜（ｅ）は、第５実施形態の半導体チップの製造方法を示す概略断面図。 変形例の半導体チップの一部を示す拡大断面図。 （ａ）〜（ｃ）は、変形例の半導体チップの製造方法を示す概略断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 （ａ）〜（ｃ）は、変形例の半導体チップの製造方法を示す概略断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 （ａ）は、第６実施形態の半導体パッケージを示す概略断面図、（ｂ）は、第６実施形態の半導体チップの一部を拡大した拡大断面図。 （ａ）〜（ｃ）は、第６実施形態の半導体チップの製造方法を示す概略断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 変形例の半導体チップの一部を示す拡大断面図。 （ａ）、（ｂ）は、変形例の半導体パッケージの製造方法を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の樹脂層のハッチングを省略している。
（第１実施形態）
以下、図１〜図１２に従って第１実施形態を説明する。
図１に示すように、半導体パッケージ１は、配線基板２と、配線基板２上に搭載された半導体チップ３と、その半導体チップ３上に積層された半導体チップ４と、配線基板２上に積層された半導体チップ３，４を封止する封止樹脂５とを有している。この半導体パッケージ１は、配線基板２上に複数の半導体チップ３，４が三次元的に積層された所謂チップ積層型パッケージである。積層される半導体チップ３としては、例えばＣＰＵやＭＰＵ等のロジックデバイス用の半導体チップを用いることができる。また、半導体チップ４としては、例えばＤＲＡＭやＳＤＲＡＭ等のメモリデバイス用の半導体チップを用いることができる。なお、以下の説明では、配線基板２上に積層された２つの半導体チップのうち、１段目に積層された半導体チップ３を下側チップ３とも称し、２段目に積層された半導体チップ４を上側チップ４とも称する。
封止樹脂５は、積層された下側チップ３及び上側チップ４を封止するように配線基板２上に設けられている。なお、この封止樹脂５の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。また、その形態としては、液状の樹脂に限らず、タブレット状の樹脂や粉末状の樹脂でもよい。封止樹脂５を充填する方法としては、トランスファーモールド、コンプレッションモールド、インジェクションモールドやポッティング等の方法を用いて実施することができる。あるいは、印刷法によりペースト状の樹脂を塗布する方法でも可能である。
（配線基板の構造）
次に、配線基板２の構造について説明する。
配線基板２は、基板本体１０と、最上層の配線パターン２０と、ソルダレジスト層２２と、最下層の配線パターン２３と、ソルダレジスト層２５とを有している。
基板本体１０は、コア基板１１と、そのコア基板１１に積層された複数の絶縁層１２，１３と、その複数の絶縁層１２，１３に形成された配線１４，１５及びビア１６，１７等を有している。基板本体１０に設けられた配線１４，１５及びビア１６，１７は、配線パターン２０及び配線パターン２３を電気的に接続している。なお、配線１４，１５及びビア１６，１７の材料としては、例えば銅（Ｃｕ）を用いることができる。また、絶縁層１２，１３の材料としては、例えばエポキシ系樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。
配線パターン２０は、下側チップ３及び上側チップ４が実装される実装面側（図１では、上面側）に設けられている。この配線パターン２０は電極パッド２０Ｐを有している。配線パターン２０の材料としては、例えば銅を用いることができる。
電極パッド２０Ｐ上には、接続端子２１が形成されている。この接続端子２１としては、プレソルダや表面処理層を用いることができる。プレソルダの材料としては、例えば共晶はんだや鉛（Ｐｂ）フリーはんだ（錫（Ｓｎ）−銀（Ａｇ）系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系など）を用いることができる。また、表面処理層の例としては、例えばＳｎ層、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）、Ｐｄ層／Ａｕ層（Ｐｄ層とＡｕ層をこの順番で積層した金属層）を挙げることができる。これらＳｎ層、Ｎｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。ここで、上記Ｓｎ層はＳｎ又はＳｎ合金からなる金属層、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、上記Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。また、電極パッド２０Ｐ上に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して表面処理層（接続端子２１）を形成するようにしてもよい。
ソルダレジスト層２２は、配線パターン２０の一部を覆うように基板本体１０の上面側に設けられている。このソルダレジスト層２２には、配線パターン２０の一部を上記電極パッド２０Ｐとして露出させるための複数の開口部２２Ｘが形成されている。なお、ソルダレジスト層２２の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。
一方、配線パターン２３は、基板本体１０の下面側に設けられている。この配線パターン２３は、当該配線基板２をマザーボード等の実装用基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子２４を配設するための外部接続用パッド２３Ｐを有している。外部接続用パッド２３Ｐは、基板本体１０の下面側に形成されたソルダレジスト層２５の開口部２５Ｘから配線パターン２３の一部が露出されることで形成されている。配線パターン２３の材料としては、例えば銅を用いることができる。また、配線パターン２３は、銅層の表面に所要のめっき（例えば、ニッケルめっきや金めっき等）を施して形成するようにしてもよい。なお、ソルダレジスト層２５の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。
このような構造を有する配線基板２とその配線基板２上に実装される下側チップ３との間には、絶縁層２６が形成されている。この絶縁層２６は、配線基板２の電極パッド２０Ｐと下側チップ３の接続端子４５との接続部分の接続強度を向上させると共に、配線パターン２０の腐食やエレクトロマイグレーションの発生を抑制し、配線パターン２０の信頼性の低下を防ぐ役割を果たす。なお、絶縁層２６の材料としては、例えばエポキシ系樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。具体的には、絶縁層２６の材料としては、例えば粘着性を有するシート状の絶縁性樹脂（例えば、ＮＣＦ（Non Conductive Film））、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））を用いることができる。また、絶縁層２６の材料としては、ビルドアップ樹脂（フィラー入りのエポキシ樹脂）、液晶ポリマー（liquid crystal polymer）等を用いることができる。また、絶縁層２６の材料としては、粘着性を有するシート状の異方性導電樹脂（例えば、ＡＣＦ（Anisotropic Conductive Film））やペースト状の異方性導電樹脂（例えば、ＡＣＰ（Anisotropic Conductive Paste））等を用いることができる。ここで、ＡＣＰ及びＡＣＦは、エポキシ系樹脂又はシアネートエステル系樹脂をベースとする絶縁樹脂にＮｉ／Ａｕに被膜された小径球状の樹脂が分散されたものであり、鉛直方向に対しては導電性を有し、水平方向には絶縁性を有する樹脂である。この絶縁層２６の厚さは、例えば１０〜１００μｍ程度とすることができる。
このように、本実施形態の半導体パッケージ１において、上記配線基板２は、半導体チップ３，４とマザーボード等の実装基板（図示略）とを接続する際のインターポーザとして機能する。なお、このような配線基板２は、少なくとも、最外層の配線パターン２０，２３が基板内部を通じて相互に電気的に接続された構造を有していれば十分であるため、配線パターン２０，２３よりも内層の構造は特に限定されない。例えば基板内部に配線層が形成されていなくてもよい。また、基板本体１０を、コア基板１１を有するコア付きビルドアップ基板に代えて、コア基板１１を含まないコアレス基板としてもよい。
（下側チップの構造）
次に、下側チップ３の構造について説明する。
下側チップ３は、半導体基板３０と、絶縁層３１と、貫通電極３２と、絶縁膜３３と、配線パターン４０と、ビア４１と、絶縁層４２と、電極パッド４３Ｐと、保護膜４４と、接続端子４５とを有している。この下側チップ３は、配線基板２にフリップチップ接合されている。
半導体基板３０は、第１主面３０Ａ（図１では、下面）側に半導体集積回路（図示略）が形成されている。この半導体集積回路は、半導体基板３０に形成された拡散層（図示略）、半導体基板３０上に積層された絶縁層、及び積層された絶縁層に設けられたビア及び配線等を有している。また、半導体基板３０には、所要の箇所に、当該半導体基板３０の第１主面３０Ａと第２主面３０Ｂ（図１では、上面）との間を貫通する貫通孔３０Ｘが形成されている。半導体基板３０の材料としては、例えばシリコン（Ｓｉ）等を用いることができる。半導体基板３０の厚さは、例えば１０〜２００μｍ程度とすることができる。半導体基板３０は、例えば薄板化されたＳｉウェハが個片化されたものである。
絶縁層３１（第１絶縁層）は、半導体基板３０の第２主面３０Ｂ（上側チップ４が積層される側の面）を覆うように形成されている。絶縁層３１には、上記貫通孔３０Ｘと対向する位置に開口部３１Ｘが形成されている。この開口部３１Ｘは、貫通孔３０Ｘと連通しており、その開口径が貫通孔３０Ｘの開口径と略同一となるように形成されている。
なお、絶縁層３１の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。具体的には、絶縁層３１の材料としては、例えば粘着性を有するシート状の絶縁性樹脂（例えば、ＮＣＦ）、ペースト状の絶縁樹脂（例えば、ＮＣＰ）、ビルドアップ樹脂（フィラー入りのエポキシ樹脂）、液晶ポリマー等を用いることができる。また、絶縁層３１の厚さは、例えば０．１〜５０μｍ程度とすることができる。
絶縁膜３３は、半導体基板３０の第１主面３０Ａ、貫通孔３０Ｘの内壁面及び開口部３１Ｘの内壁面を覆うように形成されている。この絶縁膜３３としては、例えば、ＳｉＮ、ＳｉＯ２等の無機絶縁膜を用いることができる。絶縁膜３３の厚さは、例えば０．１〜１．０μｍ程度とすることができる。
貫通電極３２は、絶縁膜３３で覆われた貫通孔３０Ｘ及び開口部３１Ｘ内を充填している。この貫通電極３２は、その下端面が半導体基板３０の第１主面３０Ａ側で絶縁膜３３と略面一となるように形成されている。貫通電極３２の下端面は、配線パターン４０と電気的に接続されている。
また、図２に示すように、貫通電極３２は、その上端面（第１端面）３２Ｂが半導体基板３０の第２主面３０Ｂ側で上記絶縁層３１の第１主面３１Ａ（半導体基板３０と接する面と反対側の面）と略面一となるように形成されている。この貫通電極３２の上端面３２Ｂは、当該下側チップ３に上側チップ４が積層される際のパッドとして機能する。この貫通電極３２は、その平面形状が例えば円形であり、その直径が例えば５〜２０μｍ程度である。貫通電極３２のピッチは、例えば２０〜２００μｍ程度とすることができる。
貫通電極３２の上端面３２Ｂには、接続端子３４が形成されている。この接続端子３４としては、Ｓｎ層、Ｎｉ層／Ｓｎ層、Ａｕ層、Ｎｉ層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｐｄ層／Ａｕ層（Ｐｄ層とＡｕ層をこの順番で積層した金属層）やＮｉ層／Ｐｄ層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）を用いることができる。これらＳｎ層、Ｎｉ層、Ａｕ層、Ｐｄ層としては、例えば無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。なお、接続端子３４がＮｉ層／Ａｕ層である場合の接続端子３４の厚さは、例えばＮｉ層を０．１〜５．０μｍ程度とすることができ、Ａｕ層を０．００１〜１．０μｍ程度とすることができる。また、接続端子３４がＮｉ層／Ｐｄ層／Ａｕ層である場合の接続端子３４の厚さは、例えばＮｉ層を０．１〜５．０μｍ程度とすることができ、Ｐｄ層を０．０１〜０．３μｍ程度とすることができ、Ａｕ層を０．００１〜１．０μｍ程度とすることができる。
ここで、貫通電極３２が形成される貫通孔３０Ｘ及び開口部３１Ｘを含む空間では、貫通孔３０Ｘの内壁面全面及び開口部３１Ｘの内壁面全面を覆うように上記絶縁膜３３が形成されている。このように貫通孔３０Ｘ及び開口部３１Ｘに形成された絶縁膜３３の内壁面全面を覆うようにシード層３５、本実施形態では窒化タンタル（ＴａＮ）からなる金属膜３６と銅（Ｃｕ）からなる金属膜３７とが順に積層されている。また、貫通孔３０Ｘ及び開口部３１Ｘでは、上記シード層３５（金属膜３７）よりも内側の空間に導電層３２Ａが充填されている。そして、これら導電層３２Ａ及びシード層３５（金属膜３６及び金属膜３７）によって貫通電極３２が構成されている。なお、シード層３５の外側の金属膜３６は、内側の金属膜３７（Ｃｕ膜）や導電層３２Ａから絶縁膜３３に銅が拡散することを抑制する金属バリア層として機能する金属層である。金属バリア層として機能する金属層の材料としては、ＴａＮの他に、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）等を用いることができる。また、導電層３２Ａの材料としては、例えば銅やその合金を用いることができる。
配線パターン４０は、半導体基板３０の第１主面３０Ａを覆う絶縁膜３３の下面に形成されている。配線パターン４０は、その第１端部が貫通電極３２の下端面に接続されるとともに、第２端部がビア４１を介して電極パッド４３Ｐに接続されている。すなわち、配線パターン４０及びビア４１は、貫通電極３２と電極パッド４３Ｐとを電気的に接続している。配線パターン４０及びビア４１の材料としては、例えば銅やその合金を用いることができる。
絶縁層４２は、配線パターン４０を覆うように形成されている。絶縁層４２には、所要の箇所に、配線パターン４０の一部を露出する開口部４２Ｘが形成されている。なお、この開口部４２Ｘ内に上記ビア４１が形成されている。絶縁層４２の材料としては、例えば誘電率の低い低誘電体材料（いわゆるＬｏｗ−ｋ材）を用いることができる。低誘電体材料の一例としては、例えばＳｉＯＣを挙げることができる。低誘電体材料の他の例としては、例えばＳｉＯＦや有機ポリマー系の材料等を挙げることができる。絶縁層４２の誘電率は、例えば３．０〜３．５程度とすることができる。絶縁層４２の厚さは、例えば０．５〜２μｍ程度とすることができる。
上記ビア４１の下面には、配線層４３が形成されている。配線層４３は、その平面形状がビア４１の平面形状よりも大きくなるように形成されている。配線層４３の材料としては、例えばアルミニウム（Ａｌ）を用いることができる。また、配線層４３の材料としては、例えばＣｕとＡｌの合金や、ＣｕとＡｌとＳｉの合金を用いることもできる。
保護膜４４は、絶縁層４２の下面に、該絶縁層４２の下面及び配線層４３の一部を覆うように形成されている。この保護膜４４には、配線層４３の一部を上記電極パッド４３Ｐとして露出させるための複数の開口部４４Ｘが形成されている。保護膜４４は、半導体基板３０の第１主面３０Ａ側に形成されている半導体集積回路（図示略）を保護するための膜であり、パッシベーション膜と呼ばれる場合もある。保護膜４４としては、例えばＳｉＮ膜、ＰＳＧ膜等を用いることができる。また、保護膜４４として、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層したものを用いてもよい。
接続端子４５は、電極パッド４３Ｐ上に形成されている。接続端子４５は、上記貫通電極３２と電気的に接続されるとともに、上記半導体集積回路（図示略）と電気的に接続されている。接続端子４５は、電極パッド４３Ｐの下面から下方に延びる柱状に形成された接続用バンプである。接続端子４５は、配線基板２の電極パッド２０Ｐと対応する位置に形成され、図１に示すように配線基板２に下側チップ３が搭載された状態において、上記電極パッド２０Ｐと電気的に接続されている。接続端子４５の高さは、例えば２０〜４０μｍ程度とすることができる。接続端子４５の直径は、例えば１０〜４０μｍ程度とすることができる。接続端子４５の材料としては、例えば銅を用いることができる。
図２に示すように、接続端子４５の下面には、金属層４６が形成されている。この金属層４６としては、Ａｕ層や、Ｎｉ層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｐｄ層／Ａｕ層（Ｐｄ層とＡｕ層をこの順番で積層した金属層）やＮｉ層／Ｐｄ層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）を用いることができる。また、金属層４６としては、例えば鉛フリーはんだ（Ｓｎ−Ａｇ系等）のはんだめっきを用いることもできる。
（上側チップの構造）
次に、図１に従って上側チップ４の構造について説明する。
上側チップ４は、半導体基板５０と、保護膜５１と、電極パッド５２Ｐと、接続端子５３と、絶縁層５４を有している。この上側チップ４は、下側チップ３にフリップチップ接合されている。
半導体基板５０は、第１主面５０Ａ（図１では、下面）側に半導体集積回路（図示略）が形成されている。この半導体集積回路は、半導体基板５０に形成された拡散層、半導体基板５０上に積層された絶縁層、及び積層された絶縁層に設けられたビア及び配線等を有している。半導体基板５０の材料としては、例えばシリコン（Ｓｉ）等を用いることができる。半導体基板５０の厚さは、例えば３０〜２００μｍ程度とすることができる。半導体基板５０は、例えば薄板化されたＳｉウェハが個片化されたものである。
保護膜５１は、半導体基板５０の第１主面５０Ａ側を覆うように形成されている。この保護膜５１には、電極パッド５２Ｐを露出するための複数の開口部５１Ｘが形成されている。保護膜５１は、半導体基板５０の第１主面５０Ａ側に形成されている半導体集積回路（図示略）を保護するための膜であり、パッシベーション膜と呼ばれる場合もある。保護膜５１としては、例えばＳｉＮ膜、ＰＳＧ膜等を用いることができる。また、保護膜５１として、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層したものを用いてもよい。
電極パッド５２Ｐは、上記半導体集積回路（図示略）と電気的に接続されている。電極パッド５２Ｐは、下側チップ３の貫通電極３２と対応する位置に形成され、図１に示すように下側チップ３に上側チップ４が積層された状態において、上記貫通電極３２（接続端子３４）と電気的に接続されている。さらに、電極パッド５２Ｐは、貫通電極３２等を介して配線基板２の電極パッド２０Ｐと電気的に接続されている。この電極パッド５２Ｐは、保護膜５１に形成された開口部５１Ｘから露出されることで形成されている。なお、電極パッド５２Ｐの材料としては、例えばアルミニウム（Ａｌ）を用いることができる。また、電極パッド５２Ｐの材料としては、例えばＣｕとＡｌの合金や、ＣｕとＡｌとＳｉの合金を用いることもできる。
接続端子５３は、電極パッド５２Ｐ上に形成されている。接続端子５３は、電極パッド５２Ｐを介して上記半導体集積回路（図示略）と電気的に接続されている。また、接続端子５３は、図１に示すように下側チップ３に当該上側チップ４が積層された状態において、半導体チップ３の接続端子３４を介して貫通電極３２に電気的に接続されている。このように、下側チップ３及び上側チップ４は、下側チップ３に形成された貫通電極３２を介して電気的に接続されている。
上記接続端子５３としては、例えばＡｌジンケート法や無電解めっき法により形成されたＮｉ層／Ａｕ層／Ｓｎ層（Ｎｉ層とＡｕ層とＳｎ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層／Ｓｎ層（Ｎｉ層とＰｄ層とＡｕ層とＳｎ層をこの順番で積層した金属層）を用いることができる。また、接続端子５３としては、例えばＡｌジンケート法や無電解めっき法により形成されたＮｉ層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｓｎ層（Ｎｉ層とＳｎ層をこの順番で積層した金属層）を用いることができる。また、接続端子５３としては、下側チップ３の接続端子４５及び金属層４６と同様に、柱状の接続用バンプにはんだ層を形成したものや、柱状の接続用バンプにＮｉ層とはんだ層を順に積層したものを用いることもできる。この場合の接続用バンプの材料としては例えばＣｕ層を用いることができ、はんだ層の材料としては例えば鉛フリーはんだ（Ｓｎ−２．５Ａｇ等）を用いることができる。
絶縁層５４は、下側チップ３に上側チップ４が積層された状態において、上側チップ４の接続端子５３、下側チップ３の接続端子３４及び貫通電極３２を覆うように保護膜５１の下面に形成されている。この絶縁層５４は、下側チップ３の接続端子３４と上側チップ４の接続端子５３との接続部分の接続強度を向上させると共に、貫通電極３２等の腐食やエレクトロマイグレーションの発生を抑制し、貫通電極３２等の信頼性の低下を防ぐ役割を果たす。絶縁層５４の材料としては、下側チップ３の最上層に形成された絶縁層３１、つまり下側チップ３に上側チップ４が積層された状態において、絶縁層５４と接する絶縁層３１と同一組成の絶縁性樹脂、又は絶縁層３１と異なる組成の絶縁性樹脂が用いられる。例えば、絶縁層５４と絶縁層３１が同一組成の絶縁性樹脂である場合には、絶縁層５４の材料として、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。具体的には、絶縁層５４の材料としては、例えば粘着性を有するシート状の絶縁性樹脂（例えば、ＮＣＦ）、ペースト状の絶縁樹脂（例えば、ＮＣＰ）、ビルドアップ樹脂（フィラー入りのエポキシ樹脂）、液晶ポリマー等を用いることができる。また、絶縁層５４の材料としては、粘着性を有するシート状の異方性導電樹脂（例えば、ＡＣＦ）やペースト状の異方性導電樹脂（例えば、ＡＣＰ）等を用いることができる。また、絶縁層５４の厚さは、例えば５〜１５μｍ程度とすることができる。
（作用）
下側チップ３では、貫通電極３２の上端面が半導体基板３０の第２主面３０Ｂ側で絶縁層３１の第１主面３１Ａと略面一となるように形成されている。このため、下側チップ３の上面（つまり、積層される下側チップ３と上側チップ４との間のギャップにおける下面）が平坦面となる。ここで、本実施形態では、上側チップ４の絶縁層５４がアンダーフィル材に相当する。そして、この絶縁層５４と接する下側チップ３の絶縁層３１の上面が平坦面であるため、その絶縁層３１に絶縁層５４を接着する際に、相互の界面にボイド等が生じず、両者が良好に接着される。
なお、上側チップ４に絶縁層５４を設けない場合には、下側チップ３に上側チップ４を搭載後、下側チップ３と上側チップ４との間にアンダーフィル材が充填される。このとき、上述のように、下側チップ３の絶縁層３１の上面が平坦面となっているため、下側チップ３と上側チップ４との間に充填されるアンダーフィル材の流動性が向上され、アンダーフィル材の充填性が向上される。
（半導体パッケージの製造方法）
次に、上記半導体パッケージ１の製造方法を説明する。
（下側チップの製造方法）
まず、図３〜図８に従って下側チップ３の製造方法について説明する。以下の説明では、説明の簡略化のために１つのチップを拡大して説明するが、実際にはウェハレベルで製造が行われるため、１枚のウェハに多数の下側チップを一括して作製した後、個々のチップに個片化される。なお、ここでは、半導体集積回路の製造方法についての説明は省略する。
図３（ａ）に示す工程では、先に説明した半導体基板３０の母材となる基板６０を準備する。基板６０としては、半導体基板３０よりも厚さの厚い（例えば、７２５〜７７５μｍ程度）ものを用いる。基板６０としては、例えばシリコン基板を用いることができる。
次に、図３（ｂ）に示す工程では、基板６０の第１主面６０Ａに、開口部６１Ｘを有するレジスト層６１を形成する。開口部６１Ｘは、貫通孔３０Ｘ（図１参照）の形成領域に対応する部分の基板６０の第１主面６０Ａを露出するように形成する。
続いて、レジスト層６１をマスクにして、例えば反応性イオンエッチング（ＤＲＩＥ：Deep Reactive Ion Etch）等の異方性エッチングにより、基板６０に溝部６０Ｘを形成する。この溝部６０Ｘは、基板６０の第１主面６０Ａから厚みの途中まで形成される。この溝部６０Ｘは、後述する図７（ａ）に示す工程において、基板６０が薄化されることにより、貫通孔３０Ｘとなるものである。したがって、溝部６０Ｘは、その深さが貫通孔３０Ｘの深さよりも深くなるように形成される。なお、図３（ｂ）に示す工程で形成された複数の溝部６０Ｘは、深さばらつきが存在する場合がある。次いで、上記溝部６０Ｘを形成後、アッシング等により、図３（ｂ）に示したレジスト層６１を除去する。
次に、図３（ｃ）に示す工程では、基板６０の第１主面６０Ａ及び溝部６０Ｘの内壁面を覆うように、絶縁膜３３を形成する。この絶縁膜３３は、基板６０がシリコン基板である場合には、基板６０を熱酸化することにより形成することができる。また、絶縁膜３３は、例えばＣＶＤ法などによっても形成することができる。
続いて、図３（ｄ）に示す工程では、絶縁膜３３を覆うようにシード層３５を形成する。このシード層３５は、例えばスパッタ法や無電解めっき法により形成することができる。例えば絶縁膜３３を覆うように窒化タンタル（ＴａＮ）をスパッタリングにより堆積させて金属膜３６を形成する。その後、その金属膜３６上に銅をスパッタリングにより堆積させて金属膜３７を形成し、２層構造（ＴａＮ／Ｃｕ）のシード層３５を形成する。金属膜３６の厚さは例えば０．１μｍ程度とすることができ、金属膜３７の厚さは例えば０．２μｍ程度とすることができる。
次いで、図４（ａ）に示す工程では、シード層３５を給電層とする電解銅めっき法により、シード層３５上に導電層３２Ａを形成する。導電層３２Ａは、絶縁膜３３及びシード層３５で覆われた溝部６０Ｘを充填するように形成される。なお、導電層３２Ａは、例えば導電ペースト、溶融金属や金属ワイヤ等を溝部６０Ｘに埋め込むことにより形成することもできる。
次に、図４（ｂ）に示す工程では、例えば化学機械研磨（ＣＭＰ）装置により、余分な導電層３２Ａ及びシード層３５を研磨する。この研磨は、例えば基板６０の第１主面６０Ａに形成された絶縁膜３３が露出するまで行われる。
次に、図４（ｃ）に示す工程では、周知の方法で、図４（ｂ）に示す構造体の上面側に、配線パターン４０、絶縁層４２、ビア４１、配線層４３を積層形成する。
続いて、図４（ｄ）に示す工程では、絶縁層４２及び配線層４３上に、配線層４３の一部に画定される電極パッド４３Ｐの部分のみを露出させる開口部４４Ｘを有する保護膜４４を形成する。この保護膜４４は、例えばＣＶＤ法によって絶縁層４２及び配線層４３を覆う保護膜４４を形成し、その保護膜４４上に開口部４４Ｘを形成する部位を露出させたレジスト層を形成した後、そのレジスト層をマスクとして上記保護膜４４の露出部位をドライエッチング等によって除去することにより形成することができる。
次いで、図５（ａ）に示す工程では、保護膜４４の上面、開口部４４Ｘの内壁面、開口部４４Ｘから露出する電極パッド４３Ｐの上面を覆うようにシード層６４を形成する。このシード層６４は、例えばスパッタ法や無電解めっき法により形成することができる。例えば保護膜４４の上面、開口部４４Ｘの内壁面、電極パッド４３Ｐの上面を覆うようにチタン（Ｔｉ）をスパッタリングにより堆積させてＴｉ膜６５を形成する。その後、そのＴｉ膜６５上に銅をスパッタリングにより堆積させてＣｕ膜６６を形成し、２層構造（Ｔｉ／Ｃｕ）のシード層６４を形成する。Ｔｉ膜６５の厚さは例えば０．１μｍ程度とすることができ、Ｃｕ膜６６の厚さは例えば０．２μｍ程度とすることができる。なお、シード層６４の下層のＴｉ膜６５は、その下層の保護膜４４と上層のＣｕ膜６６との密着性を高めるための金属層である。密着層として機能する金属層の材料としては、Ｔｉの他に、例えばクロム（Ｃｒ）を用いることができる。
次に、図５（ｂ）に示す工程では、シード層６４上に、開口部６７Ｘを有するレジスト層６７を形成する。開口部６７Ｘは、電極パッド４３Ｐ上に形成される接続端子４５及び金属層４６（図２参照）の形成領域に対応する部分のシード層６４の上面を露出するように形成される。レジスト層６７の材料としては、感光性のドライフィルムや液状のフォトレジスト（ノボラック系樹脂、エポキシ系樹脂等の液状レジスト）を用いることができる。例えばドライフィルムを使用する場合には、シード層６４上にドライフィルムを熱圧着によりラミネートし、そのドライフィルムを露光・現像によりパターニングして、接続端子４５の形成領域に対応する所定パターンの開口部６７Ｘを持つレジスト層６７を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層６７を形成することができる。
続いて、図５（ｃ）に示す工程では、上記レジスト層６７をめっきマスクとして、シード層６４上に、そのシード層６４をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層６７の開口部６７Ｘから露出されたシード層６４の上面に電解めっき法を施すことにより、開口部６７Ｘ内に接続端子４５となるＣｕ層６８及び金属層４６となる金属層６９を順に形成する。例えばシード層６４をめっき給電層に利用する電解めっき法により、シード層６４上に柱状のＣｕ層６８を形成する。次いで、例えば金属層６９が鉛フリーはんだ（例えばＳｎ−Ａｇ系）のはんだめっきである場合には、シード層６４をめっき給電層に利用する電解はんだめっき法により、Ｃｕ層６８上にＳｎ−Ａｇのはんだ層を被着する。
次に、図５（ｄ）に示す工程では、アッシング等により、図５（ｃ）に示したレジスト層６７を除去する。続いて、Ｃｕ層６８及びはんだ層６９をマスクにして、不要なシード層（Ｔｉ膜６５及びＣｕ膜６６）をエッチングにより除去する。これにより、残ったシード層（Ｔｉ膜６５及びＣｕ膜６６）及びＣｕ層６８によって構成される接続端子４５が形成される。
次いで、図６（ａ）に示す工程では、図５（ｄ）に示すはんだ層６９上にフラックスを塗布し、例えば２４０〜２６０℃程度の温度でリフローすることにより、はんだ層６９を溶融して、接続端子４５と電気的に接続される金属層４６を形成する。その後、金属層４６の周囲に残ったフラックスを洗浄して除去する。なお、本工程では、フラックスを使用しないフラックスレスリフローにより、上記金属層４６を形成するようにしてもよい。
次に、図６（ｂ）に示す工程では、図６（ａ）に示す構造体を上下反転させたときの下面側、つまり接続端子４５及び金属層４６が形成されている面側に、接着剤７０により支持体７１を貼り付ける。この支持体７１の材料としては、例えばシリコンやガラス等を用いることができる。
続いて、図６（ｃ）に示す工程では、例えば裏面研磨装置を用いて、基板６０の第２主面６０Ｂを研磨して、基板６０を薄型化する。具体的には、本工程では、導電層３２Ａ及び絶縁膜３３が露出されないように、基板６０を第２主面６０Ｂ側から薄型化する。
ところで、本工程において基板６０の第２主面６０Ｂを研磨すると、ウェハの外周端がナイフエッジ状に形成され、それに起因してウェハ割れが生じる場合がある。そこで、ウェハの外周端がナイフエッジ状に形成されることを抑制するために、上記支持体７１を貼り付ける前に、ウェハの外周部（エッジ）をトリミングするようにしてもよい。このようなエッジトリミングは、例えば、周知のダイシング技術により行うことができる。なお、上記支持体７１を貼り付けた後に上記エッジトリミングを行うようにしてもよい。
次いで、図７（ａ）に示す工程では、基板６０を更に薄型化して、絶縁膜３３を露出させる。具体的には、基板６０（シリコン基板）の一部を絶縁膜３３に対して選択的に除去する。この基板６０の薄型化により、基板６０に貫通孔３０Ｘが形成され、その基板６０が半導体基板３０（図１参照）に相当する基板３０Ｃになる。上記基板６０の薄型化は、例えば硝酸（ＨＮＯ３）やフッ化水素（ＨＦ）を含む溶液をエッチング液に用いたウェットエッチングやプラズマエッチング（ドライエッチング）などによって行うことができる。このとき、絶縁膜３３がエッチングされないため、その絶縁膜３３によって覆われている導電層３２Ａの一部も基板３０Ｃから露出される。
次に、図７（ｂ）に示す工程では、基板３０Ｃの第２主面３０Ｂ上に、上記基板３０Ｃから露出した絶縁膜３３及び導電層３２Ａを覆うように、絶縁層３１を形成する。この絶縁層３１の形成方法の一例としては、基板３０Ｃの第２主面３０Ｂ、絶縁膜３３及び導電層３２Ａを覆うようにエポキシ系樹脂等の樹脂フィルムを真空ラミネートした後に、樹脂フィルムをプレス（押圧）し、その後、例えば１５０〜１９０℃程度の温度で熱処理して硬化させることにより絶縁層３１を形成することができる。また、基板３０Ｃの第２主面３０Ｂ、絶縁膜３３及び導電層３２Ａを覆うようにエポキシ系樹脂等の液状の樹脂を塗布した後に、例えば１５０〜１９０℃程度の温度で熱処理して硬化させることによっても絶縁層３１を形成することができる。
次いで、図７（ｃ）に示す工程では、導電層３２Ａ及びシード層３５の上面が絶縁層３１の上面と面一になるように、絶縁層３１、絶縁膜３３、導電層３２Ａ及びシード層３５を平坦化する。これにより、導電層３２Ａ及びシード層３５の上面が基板３０Ｃから露出されるとともに、絶縁層３１に開口部３１Ｘが形成され、絶縁膜３３で覆われた貫通孔３０Ｘ及び開口部３１Ｘ内を充填する貫通電極３２が形成される。このとき、絶縁層３１の開口部３１Ｘの内壁面全面は絶縁膜３３によって覆われるとともに、貫通電極３２は導電層３２Ａと、上記絶縁膜３３と導電層３２Ａの間に形成されたシード層３５（ＴａＮからなる金属膜３６及びＣｕからなる金属膜３７）とによって構成される。上記平坦化の方法としては、例えば研削や研磨を挙げることができる。本実施形態では、タングステン・カーバイトやダイヤモンドのような研削用の刃（工具）を利用して研削を行うバイト研削によって、上記平坦化が行われる。
次に、図８（ａ）に示す工程では、貫通電極３２の上端面３２Ｂに接続端子３４を形成する。例えば接続端子３４がＮｉ層／Ａｕ層である場合には、無電解めっき法により、貫通電極３２の上端面３２ＢにＮｉ層とＡｕ層を順に積層する。これにより、支持体７１の上方に下側チップ３に相当する構造体が形成される。
次に、図８（ｂ）に示す工程では、下側チップ３に相当する構造体の上記接続端子３４が形成された面側を、ダイシング用フレームに支持されたダイシング用テープ７３に接着する。続いて、図８（ｃ）に示す工程では、図８（ｂ）に示す接着剤７０及び支持体７１を除去する。その後、ダイサーのブレードにより、各チップの領域を画定する線に沿ってウェハ（基板３０Ｃ）を切断して、個片化された下側チップ３を得る。このような個片化によって、上記基板３０Ｃが半導体基板３０になる。そして、ダイシング後にダイシング用テープ７３上に保持された下側チップ３をピックアップし、そのピックアップした下側チップ３を次工程に使用する。
次に、図９（ａ）に示す工程では、配線基板２を準備する。この配線基板２は、公知の製造方法により製造することが可能であるが、その概略について、図９（ａ）を参照しながら簡単に説明する。
上記配線基板２を製造する場合には、まず、コア基板１１を準備する。このコア基板１１は、例えば銅張積層板（Copper Clad Laminated：ＣＣＬ）に貫通孔を形成し、貫通孔の側面にめっきを施すことで両面を導通させた後、例えばサブトラクティブ法により配線１４，１５を形成することによって製造される。次に、コア基板１１の両面に絶縁層１２，１３をそれぞれ樹脂フィルムの真空ラミネートにより形成し、加熱して硬化させる。なお、樹脂の塗布と加熱により絶縁層１２，１３を形成してもよい。続いて、絶縁層１２，１３にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えばセミアディティブ法によりビア１６，１７及び配線パターン２０，２３を形成する。次いで、配線パターン２０，２３の一部をそれぞれパッド２０Ｐ，２３Ｐとして露出させるための開口部２２Ｘ，２５Ｘを有するソルダレジスト層２２，２５を形成する。
次に、電極パッド２０Ｐ上に接続端子２１を形成する。例えば接続端子２１がプレソルダの場合には、電極パッド２０Ｐ上にＳｎとＡｇの合金からなるはんだペーストを塗布し、リフローを行うことにより形成することができる。また、例えば接続端子２１がＳｎ層（表面処理層）である場合には、無電解めっき法により、電極パッド２０Ｐ上にＳｎ層を形成することにより形成することができる。以上の工程により、配線基板２を製造することができる。
その後、配線基板２の上面側に、接続端子２１を覆うようにＢ−ステージ状態（半硬化状態）の絶縁層２６Ａを形成する。絶縁層２６Ａの厚さは、例えば下側チップ３の接続端子４５の高さに応じて設定される。すなわち、絶縁層２６Ａの厚さは、配線基板２に下側チップ３を実装した際に、接続端子４５の全面を被覆することが可能な厚みに設定される。絶縁層２６Ａの材料としてシート状の絶縁樹脂を用いた場合には、配線基板２の上面にシート状の絶縁樹脂をラミネートする。但し、この工程では、シート状の絶縁樹脂の熱硬化は行わず、Ｂ−ステージ状態にしておく。なお、絶縁層２６Ａを真空雰囲気中でラミネートすることにより、絶縁層２６Ａ中へのボイドの巻き込みを抑制することができる。一方、絶縁層２６Ａの材料として液状又はペースト状の絶縁樹脂を用いた場合には、配線基板２の上面に液状又はペースト状の絶縁樹脂を例えば印刷法やスピンコート法により塗布する。その後、塗布した液状又はペースト状の絶縁樹脂をプリベークしてＢ−ステージ状態にする。
次いで、図９（ａ）に示す工程では、上面に絶縁層２６Ａが形成された配線基板２の上方に、上記ピックアップした下側チップ３を配置する。具体的には、配線基板２の電極パッド２０Ｐ側の面と、下側チップ３の電極パッド４３Ｐ側の面とを対向させて、接続端子４５及び金属層４６と接続端子２１とが対向するように位置決めされる。
続いて、図９（ｂ）に示す工程では、接続端子２１の形成された電極パッド２０Ｐ上に、下側チップ３の接続端子４５をフリップチップ接合する。具体的には、始めに、熱硬化されていないＢ−ステージ状態の絶縁層２６Ａの接着性を利用して、下側チップ３を絶縁層２６Ａを介して配線基板２に搭載し仮固定する。必要に応じて、下側チップ３を絶縁層２６Ａ（配線基板２）側に押圧してもよい。このとき、下側チップ３の接続端子４５（及びその接続端子４５上に形成された金属層４６）と配線基板２の電極パッド２０Ｐ上の接続端子２１とが対応する位置に配置される。そして、例えば２４０〜２６０℃程度の温度で加熱、及び下側チップ３側から荷重を加えることで、電極パッド２０Ｐと接続端子４５とを電気的に接続する。このとき、接続端子２１と接続端子４５の少なくとも一方にはんだが用いられている場合には、両接続端子２１，４５の接続の際に、上記はんだを溶融・凝固して接続端子２１，４５同士の接続が行われる。また、絶縁層２６Ａは上記加熱処理によって熱硬化される。これにより、電極パッド２０Ｐ，４３Ｐ及び接続端子４５等が熱硬化された絶縁層２６によって被覆される。
次に、配線基板２にフリップチップ接合された下側チップ３上に積層される上側チップ４を準備する。以下に、上側チップ４の製造方法を図１０に従って説明する。以下の説明では、説明の簡略化のために１つのチップを拡大して説明するが、実際にはウェハレベルで製造が行われるため、１枚のウェハに多数の上側チップ４を一括して作製した後、個々のチップに個片化される。なお、ここでは、個片化の工程についての説明は省略する。
図１０（ａ）に示す工程では、周知の方法で、半導体集積回路（図示略）が作り込まれた半導体基板５０を準備する。例えば半導体基板５０に対し所要のデバイスプロセスを行った後、半導体基板５０の半導体集積回路（図示略）が形成される側の第１主面５０Ａ（図１０（ａ）では上面）に保護膜５１を形成し、各デバイス上に所要のパターンで多数形成された配線層の一部分によって画定される電極パッド５２Ｐに対応する部分の保護膜５１を除去する。これにより、保護膜５１に開口部５１Ｘが形成される。なお、開口部５１Ｘの形成は、例えばＹＡＧレーザやエキシマレーザ等のレーザ加工によって行うことができる。
次に、図１０（ｂ）に示す工程では、電極パッド５２Ｐ上に接続端子５３を形成する。この工程では、まず、電極パッド５２Ｐ上に無電解めっきが施されるように電極パッド５２Ｐのアルミ表面に対してジンケート処理が行われる。続いて、例えば接続端子５３がＮｉ層／Ａｕ層／Ｓｎ層である場合には、無電解めっき法により、電極パッド５２Ｐ上にＮｉ層とＡｕ層とＳｎ層を順に積層し、電極パッド５２Ｐ上に接続端子５３を形成する。
次いで、図１０（ｃ）に示す工程では、保護膜５１上に、接続端子５３を覆うようにＢ−ステージ状態（半硬化状態）の絶縁層５４Ａを形成する。絶縁層５４Ａの材料としてシート状の絶縁樹脂を用いた場合には、保護膜５１の上面にシート状の絶縁樹脂をラミネートする。但し、この工程では、シート状の絶縁樹脂の熱硬化は行わず、Ｂ−ステージ状態にしておく。なお、絶縁層５４Ａを真空雰囲気中でラミネートすることにより、絶縁層５４Ａ中へのボイドの巻き込みを抑制することができる。一方、絶縁層５４Ａの材料として液状又はペースト状の絶縁樹脂を用いた場合には、保護膜５１の上面に液状又はペースト状の絶縁樹脂を例えば印刷法やスピンコート法により塗布する。その後、塗布した液状又はペースト状の絶縁樹脂をプリベークしてＢ−ステージ状態にする。
以上の製造工程により、本実施形態の上側チップ４が製造される。
次に、図１１（ａ）に示す工程では、貫通電極３２の上端面３２Ｂに接続端子３４が形成された下側チップ３の上方に、上記製造された上側チップ４を配置する。具体的には、下側チップ３の接続端子３４側の面と、上側チップ４の電極パッド５２Ｐ側の面とを対向させて、下側チップ３の接続端子３４と電極パッド５２Ｐ上に形成された接続端子５３とが対向するように位置決めされる。
続いて、図１１（ｂ）に示す工程では、接続端子３４の形成された貫通電極３２上に、上側チップ４の接続端子５３をフリップチップ接合する。例えば上側チップ４の絶縁層５４Ａの下面を下側チップ３の絶縁層３１の上面に接着するとともに、上側チップ４の接続端子５３が半硬化状態の絶縁層５４Ａを突き破って、下側チップ３の接続端子３４に突き当てられる。これにより、接続端子３４，５３が電気的に接続される。このとき、接続端子３４と接続端子５３の少なくとも一方にはんだが用いられている場合には、両接続端子３４，５３の接続の際に、上記はんだを溶融・凝固して接続端子３４，５３同士の接続が行われる。また、絶縁層５４にＡＣＦやＡＣＰを用いる場合には、接続端子５３と接続端子３４との間に絶縁層５４（ＡＣＦ又はＡＣＰ）を介在させて加圧することにより、絶縁層５４のうち対向する接続端子３４，５３間の部分が強く加圧されて厚さ方向に導電性を示すようになるため、それら接続端子３４，５３間が電気的に接続される。このように接続端子３４，５３が電気的に接続されると、上側チップ４の電極パッド５２Ｐが接続端子５３，３４を介して貫通電極３２に電気的に接続される。ひいては、上側チップ４の電極パッド５２Ｐが貫通電極３２等を介して配線基板２の電極パッド２０Ｐに電気的に接続される。なお、下側チップ３に上側チップ４を積層する方法としては、例えばボンディングツールを用いて下側チップ３及び上側チップ４を加熱・圧着する方法やリフロー技術を用いる方法などが挙げられる。また、Ｂ−ステージ状態の絶縁層５４Ａは、上記積層時における加熱処理又は積層後に実施される加熱処理により、硬化温度以上に所定時間加熱されて熱硬化される。これにより、熱硬化後の絶縁層５４の下面と絶縁層３１の上面とが接着されるとともに、貫通電極３２、接続端子３４，５３及び電極パッド５２Ｐ等が熱硬化された絶縁層５４によって被覆される。このとき、絶縁層５４の材料は、その絶縁層５４の下層に形成される絶縁層３１の材料と同じであるため、絶縁層５４の材料と絶縁層３１の材料の物性（熱膨張率等）の違いにより生じる、絶縁層５４と絶縁層３１の界面の剥離等を抑制することができる。
次に、図１２に示す工程では、配線基板２上に積層搭載された複数の半導体チップ３，４を封止する封止樹脂５を形成する。具体的には、封止樹脂５として熱硬化性を有したモールド樹脂を用いた場合、図１１（ｂ）に示す構造体を金型内に収容し、金型内に圧力（例えば、５〜１０ＭＰａ）を印加したモールド樹脂を導入する。その後、モールド樹脂を加熱（加熱温度は、例えば１８０℃）して硬化させることで、封止樹脂５を形成する。
続いて、図１２に示す工程では、配線基板２の外部接続用パッド２３Ｐに外部接続端子２４を形成する。この外部接続端子２４としては、例えばはんだバンプを用いることができる。以上の製造工程により、本実施形態の半導体パッケージ１が製造される。
なお、本実施形態において、図３〜図８に示す製造工程は第１工程の一例、図９に示す製造工程は第２工程の一例、図１０に示す製造工程は第３工程の一例、図１１に示す製造工程は第４工程の一例である。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）下側チップ３では、貫通電極３２の上端面が半導体基板３０の第２主面３０Ｂ側で絶縁層３１の第１主面３１Ａと略面一となるように形成されている。このため、下側チップ３の上面（つまり、積層される下側チップ３と上側チップ４との間のギャップにおける下面）が平坦面となる。これにより、下側チップ３と上側チップ４との間にアンダーフィル材を充填する場合に、そのアンダーフィル材の充填される面の段差が少なくなるため、アンダーフィル材の流動性を向上させることができ、アンダーフィル材の充填性を向上させることができる。したがって、アンダーフィル材にボイドが発生することを好適に抑制できるため、下側チップ３と上側チップ４間の電気的接続信頼性を向上させることができる。
（２）貫通孔３０Ｘの内壁面全面及び開口部３１Ｘの内壁面全面を覆うように絶縁膜３３が形成されている。さらに、その絶縁膜３３を覆うように、導電層３２Ａから絶縁膜３３や絶縁層３１に銅が拡散することを抑制する金属バリア層である金属膜３６が形成されている。これにより、半導体チップ３における面方向の絶縁信頼性を向上させることができる。
（３）下側チップ３に上側チップ４をフリップチップ接合する際にパッドとなる貫通電極３２の上端面３２Ｂに接続端子３４を形成するようにした。これにより、上側チップ４がフリップチップ接合される際に、接続端子３４が形成されていない場合に発生され得る、はんだ濡れ不足という問題の発生を抑制することができる。したがって、上記はんだ濡れ不足に起因して接続信頼性が低下するといった問題の発生も抑制することができる。
（４）絶縁層３１、絶縁膜３３及び導電層３２Ａを薄化して貫通電極３２を形成する際に、絶縁層３１、絶縁膜３３及び導電層３２Ａをバイト研削するようにした。このバイト研削によれば、材質に関係なく、絶縁層３１、絶縁膜３３及び導電層３２Ａを均等に除去することができるため、貫通電極３２の上端面３２Ｂと絶縁層３１の第１主面３１Ａとを面一に形成することができ、平滑な面を得ることができる。また、このバイト研削は、最も深さの浅い溝部６０Ｘ内に形成された導電層３２Ａの上面が露出されるまで研削が実施されるため、溝部６０Ｘの深さばらつきを解消することができる。
さらに、バイト研削ではＣＭＰのようにスラリー等の薬品を使用しないため、廃液コストの削減、ひいては製造コストの削減を実現することができる。
（５）上側チップ４の下面（下側チップ３と対向する面）側に半硬化状態の絶縁層５４Ａを形成し、その上側チップ４を下側チップ３に積層した後に、絶縁層５４を熱硬化するようにした。そして、このように形成された絶縁層５４がアンダーフィル材と同様の役割を果たす。これにより、上側チップ４を下側チップ３に積層する際に、半硬化状態の絶縁層５４Ａが接続端子３４，５３や電極パッド５２Ｐ等を覆うように変形されるため、アンダーフィル材を充填する際に問題となるボイドの発生を抑制することができる。さらに、アンダーフィル材を充填する工程も省略することができる。
（６）また、上記絶縁層５４の材料を、その絶縁層５４の下層に形成される絶縁層３１と同一組成の絶縁樹脂とした。これにより、絶縁層５４の材料と絶縁層３１の材料の物性（熱膨張率等）の違いにより生じる、絶縁層５４と絶縁層３１の界面の剥離等を抑制することができる。
（７）下側チップ３の接続端子３４を、無電解めっき法により形成するようにした。また、上側チップ４の接続端子５３を、無電解めっき法又は電解めっき法により形成するようにした。このような無電解めっき法や電解めっき法等のウェットプロセスによれば、薄膜の微細端子を容易に形成することができるため、多ピン且つ狭ピッチパッドにも容易に対応することができる。さらに、接続端子３４を無電解めっき法により形成するようにしたため、フォトリソグラフィやマスクなどを利用して接続端子３４を形成する場合に比べて、製造コストを低減することができるとともに、製造工程を短縮することができる。
（第２実施形態）
以下、図１３〜図１６に従って第２実施形態を説明する。先の図１〜図１２に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
上記第１実施形態では、配線基板２上に２つの半導体チップ３，４を積層搭載した半導体パッケージ１について説明した。これに対し、本実施形態では、配線基板２上に３つ以上（例えば、４つ）の半導体チップを積層搭載した半導体パッケージ１Ａについて説明する。
図１３に示すように、半導体パッケージ１Ａは、配線基板２と、配線基板２上に搭載された半導体チップ３と、その半導体チップ３上に積層された半導体チップ６ａ，６ｂ，４と、配線基板２上に積層された半導体チップ３，６ａ，６ｂ，４を封止する封止樹脂７とを有している。半導体チップ３としては、例えばＣＰＵやＭＰＵ等のロジックデバイス用の半導体チップを用いることができる。また、半導体チップ６ａ，６ｂ，４としては、例えばＤＲＡＭやＳＤＲＡＭ等のメモリデバイス用の半導体チップを用いることができる。なお、半導体チップ３は１段目に積層された半導体チップ、半導体チップ６ａは２段目に積層された半導体チップ、半導体チップ６ｂは３段目に積層された半導体チップ、半導体チップ４は４段目に積層された半導体チップである。
封止樹脂７は、積層された半導体チップ３，６ａ，６ｂ，４を封止するように配線基板２上に設けられている。なお、この封止樹脂７の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。また、その形態としては、液状の樹脂に限らず、タブレット状の樹脂や粉末状の樹脂でもよい。封止樹脂７を充填する方法としては、トランスファーモールド、コンプレッションモールド、インジェクションモールドやポッティング等の方法を用いて実施することができる。あるいは、印刷法によりペースト状の樹脂を塗布する方法でも可能である。
次に、半導体チップ６ａの構造について説明する。
半導体チップ６ａは、半導体基板８０と、絶縁層８１と、貫通電極８２と、絶縁膜８３と、配線パターン９０と、ビア９１と、絶縁層９２と、電極パッド９３Ｐと、保護膜９４と、接続端子９５と、絶縁層９６を有している。この半導体チップ６ａは、接続端子９５が半導体チップ３の接続端子３４にフリップチップ接合されている。
半導体基板８０は、第１主面８０Ａ（図１３では、下面）側に半導体集積回路（図示略）が形成されている。この半導体集積回路は、半導体基板８０に形成された拡散層（図示略）、半導体基板８０上に積層された絶縁層、及び積層された絶縁層に設けられたビア及び配線等を有している。また、半導体基板８０には、所要の箇所に、当該半導体基板８０の第１主面８０Ａと第２主面８０Ｂ（図１３では、上面）との間を貫通する貫通孔８０Ｘが形成されている。半導体基板８０の材料としては、例えばシリコン（Ｓｉ）等を用いることができる。半導体基板８０の厚さは、例えば３０〜２００μｍ程度とすることができる。半導体基板８０は、例えば薄板化されたＳｉウェハが個片化されたものである。
絶縁層８１は、半導体基板８０の第２主面８０Ｂ（半導体チップ６ｂが積層される側の面）を覆うように形成されている。絶縁層８１には、上記貫通孔８０Ｘと対向する位置に開口部８１Ｘが形成されている。この開口部８１Ｘは、貫通孔８０Ｘと連通しており、その開口径が貫通孔８０Ｘの開口径と略同一となるように形成されている。
なお、絶縁層８１の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。具体的には、絶縁層８１の材料としては、例えば粘着性を有するシート状の絶縁性樹脂（例えば、ＮＣＦ）、ペースト状の絶縁樹脂（例えば、ＮＣＰ）、ビルドアップ樹脂（フィラー入りのエポキシ樹脂）、液晶ポリマー等を用いることができる。また、絶縁層８１の材料としては、粘着性を有するシート状の異方性導電樹脂（例えば、ＡＣＦ）やペースト状の異方性導電樹脂（例えば、ＡＣＰ）等を用いることができる。また、絶縁層８１の厚さは、例えば０．１〜５０μｍ程度とすることができる。
絶縁膜８３は、半導体基板８０の第１主面８０Ａ、貫通孔８０Ｘの内壁面全面及び開口部８１Ｘの内壁面全面を覆うように形成されている。この絶縁膜８３としては、例えば、ＳｉＮ、ＳｉＯ２等の無機絶縁膜を用いることができる。絶縁膜８３の厚さは、例えば０．１〜１．０μｍ程度とすることができる。
貫通電極８２は、絶縁膜８３で覆われた貫通孔８０Ｘ及び開口部８１Ｘ内を充填している。この貫通電極８２は、その下端面が半導体基板８０の第１主面８０Ａ側で絶縁膜８３と略面一となるように形成されている。貫通電極８２の下端面は、配線パターン９０と電気的に接続されている。
また、貫通電極８２は、その上端面（第１端面）８２Ｂが半導体基板８０の第２主面８０Ｂ側で上記絶縁層８１の第１主面８１Ａ（半導体基板８０と接する面とは反対側の面）と略面一となるように形成されている。この貫通電極８２は、その平面形状が例えば円形であり、その直径が例えば５〜２０μｍ程度である。貫通電極８２のピッチは、例えば２０〜２００μｍ程度とすることができる。
貫通電極８２の上端面８２Ｂには、接続端子８４が形成されている。この接続端子８４としては、Ｓｎ層、Ｎｉ層／Ｓｎ層、Ａｕ層、Ｎｉ層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｐｄ層／Ａｕ層（Ｐｄ層とＡｕ層をこの順番で積層した金属層）やＮｉ層／Ｐｄ層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）を用いることができる。これらＳｎ層、Ｎｉ層、Ａｕ層、Ｐｄ層としては、例えば無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。なお、接続端子８４がＮｉ層／Ａｕ層である場合の接続端子８４の厚さは、例えばＮｉ層を０．１〜５．０μｍ程度とすることができ、Ａｕ層を０．００１〜１．０μｍ程度とすることができる。また、接続端子８４がＮｉ層／Ｐｄ層／Ａｕ層である場合の接続端子８４の厚さは、例えばＮｉ層を０．１〜５．０μｍ程度とすることができ、Ｐｄ層を０．０１〜０．３μｍ程度とすることができ、Ａｕ層を０．００１〜１．０μｍ程度とすることができる。
配線パターン９０は、半導体基板８０の第１主面８０Ａを覆う絶縁膜８３の下面に形成されている。配線パターン９０は、その第１端部が貫通電極８２の下端面に接続されるとともに、第２端部がビア９１を介して電極パッド９３Ｐに接続されている。すなわち、配線パターン９０及びビア９１は、貫通電極８２と電極パッド９３Ｐとを電気的に接続している。配線パターン９０及びビア９１の材料としては、例えば銅を用いることができる。
絶縁層９２は、配線パターン９０を覆うように形成されている。絶縁層９２には、所要の箇所に、配線パターン９０の一部を露出する開口部が形成されている。なお、この開口部内に上記ビア９１が形成されている。絶縁層９２の材料としては、例えば誘電率の低い低誘電体材料（いわゆるＬｏｗ−ｋ材）を用いることができる。低誘電体材料の一例としては、例えばＳｉＯＣを挙げることができる。低誘電体材料の他の例としては、例えばＳｉＯＦや有機ポリマー系の材料等を挙げることができる。絶縁層９２の誘電率は、例えば３．０〜３．５程度とすることができる。また、絶縁層９２の厚さは、例えば０．５〜２μｍ程度とすることができる。
上記ビア９１の下面には、配線層９３が形成されている。配線層９３は、その平面形状がビア９１の平面形状よりも大きくなるように形成されている。配線層９３の材料としては、例えばアルミニウム（Ａｌ）を用いることができる。また、配線層９３の材料としては、例えばＣｕとＡｌの合金や、ＣｕとＡｌとＳｉの合金を用いることもできる。
保護膜９４は、絶縁層９２の下面に、該絶縁層９２の下面及び配線層９３の一部を覆うように形成されている。この保護膜９４には、配線層９３の一部を上記電極パッド９３Ｐとして露出させるための複数の開口部が形成されている。保護膜９４は、半導体基板８０の第１主面８０Ａ側に形成されている半導体集積回路（図示略）を保護するための膜であり、パッシベーション膜と呼ばれる場合もある。保護膜９４としては、例えばＳｉＮ膜、ＰＳＧ膜等を用いることができる。また、保護膜９４として、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層したものを用いてもよい。
接続端子９５は、電極パッド９３Ｐ上に形成されている。接続端子９５は、上記貫通電極８２と電気的に接続されるとともに、上記半導体集積回路（図示略）と電気的に接続されている。また、接続端子９５は、半導体チップ３に当該半導体チップ６ａが積層されたときに、半導体チップ３の接続端子３４を介して貫通電極３２に電気的に接続されている。このため、半導体チップ６ａの貫通電極８２は、配線パターン９０、ビア９１、電極パッド９３Ｐ、接続端子９５及び接続端子３４を介して半導体チップ３の貫通電極３２に電気的に接続されている。すなわち、半導体チップ３，６ａ間は、貫通電極３２，８２によって電気的に接続されている。
上記接続端子９５としては、例えばＡｌジンケート法や無電解めっき法により形成されたＮｉ層／Ａｕ層／Ｓｎ層（Ｎｉ層とＡｕ層とＳｎ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層／Ｓｎ層（Ｎｉ層とＰｄ層とＡｕ層とＳｎ層をこの順番で積層した金属層）を用いることができる。また、接続端子９５としては、例えばＡｌジンケート法や無電解めっき法により形成されたＮｉ層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）を用いることができる。また、接続端子９５としては、図１に示す接続端子４５及び金属層４６と同様に、柱状の接続用バンプにはんだ層を形成したものを用いることもできる。この場合の接続用バンプの材料としては例えばＣｕ層を用いることができ、はんだ層の材料としては例えば鉛フリーはんだを用いることができる。
絶縁層９６は、半導体チップ３に当該半導体チップ６ａが積層された状態において、半導体チップ６ａの接続端子９５、半導体チップ３の接続端子３４及び貫通電極３２を覆うように保護膜９４の下面に形成されている。この絶縁層９６は、半導体チップ３の接続端子３４と半導体チップ６ａの接続端子９５との接続部分の接続強度を向上させると共に、貫通電極３２等の腐食やエレクトロマイグレーションの発生を抑制し、貫通電極３２等の信頼性の低下を防ぐ役割を果たす。絶縁層９６の材料としては、半導体チップ３の最上層に形成された絶縁層３１、つまり半導体チップ３に半導体チップ６ａが積層された状態において、絶縁層９６と接する絶縁層３１と同一組成の絶縁性樹脂が用いられる。すなわち、絶縁層９６の材料としては、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。具体的には、絶縁層９６の材料としては、例えば粘着性を有するシート状の絶縁性樹脂（例えば、ＮＣＦ）、ペースト状の絶縁樹脂（例えば、ＮＣＰ）、ビルドアップ樹脂（フィラー入りのエポキシ樹脂）、液晶ポリマー等を用いることができる。また、絶縁層９６の材料としては、粘着性を有するシート状の異方性導電樹脂（例えば、ＡＣＦ）やペースト状の異方性導電樹脂（例えば、ＡＣＰ）等を用いることができる。また、絶縁層９６の厚さは、例えば５〜１５μｍ程度とすることができる。
次に、半導体チップ６ｂの構造について説明する。なお、半導体チップ６ｂは、上記半導体チップ６ａと略同様の構造を有しているため、同様の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
半導体チップ６ｂは、半導体チップ６ａと同様に、貫通電極８２と、その貫通電極８２の上面に形成された接続端子８４と、貫通電極８２の下面側に形成され該貫通電極８２と電気的に接続される電極パッド９３Ｐと、電極パッド９３Ｐ上に形成された接続端子９５と、接続端子９５を覆うように形成された絶縁層９６とを有している。この半導体チップ６ｂの接続端子９５は、半導体チップ６ａの接続端子８４にフリップチップ接合されている。また、半導体チップ６ａ，６ｂは、双方の半導体チップ６ａ，６ｂに形成された貫通電極８２によって電気的に接続されている。一方、半導体チップ６ｂの接続端子８４には、半導体チップ４の接続端子５３がフリップチップ接合されている。また、半導体チップ４，６ｂは、半導体チップ６ｂに形成された貫通電極８２を介して電気的に接続されている。
（半導体パッケージの製造方法）
次に、図１４〜図１６に従って半導体パッケージ１Ａの製造方法を説明する。
図１４に示す配線基板２に半導体チップ３がフリップチップ接合された構造体は、先の図３〜図９で説明した製造工程により製造することができる。また、半導体チップ６ａは、先の図３〜図１０で説明した製造工程と略同様の工程により製造することができるため、ここでは詳細な説明を省略する。すなわち、図３（ａ）〜図８（ｃ）に示した工程と同様の製造工程により、半導体基板８０、絶縁層８１、貫通電極８２、絶縁膜８３、接続端子８４、配線パターン９０、ビア９１、絶縁層９２、保護膜９４及び接続端子９５を形成することができる。但し、接続端子９５は、図５（ａ）〜図６（ａ）に示した工程の代わりに図１０（ｂ）に示した工程を利用して形成される。そして、保護膜９４の下面に、接続端子９５を覆うようにＢ−ステージ（半硬化状態）の絶縁層９６Ａを形成する。絶縁層９６Ａの材料としてシート状の絶縁樹脂を用いた場合には、保護膜９４の下面にシート状の絶縁樹脂をラミネートする。但し、この工程では、シート状の絶縁樹脂の熱硬化は行わず、Ｂ−ステージ状態にしておく。なお、絶縁層９６Ａを真空雰囲気中でラミネートすることにより、絶縁層９６Ａ中へのボイドの巻き込みを抑制することができる。一方、絶縁層９６Ａの材料として液状又はペースト状の絶縁樹脂を用いた場合には、保護膜９４の上面に液状又はペースト状の絶縁樹脂を例えば印刷法やスピンコート法により塗布する。その後、塗布した液状又はペースト状の絶縁樹脂をプリベークしてＢ−ステージ状態にする。以上の製造工程により、半導体チップ６ａが製造される。
そして、図１４に示す工程では、貫通電極３２の上端面３２Ｂに接続端子３４が形成された半導体チップ３の上方に、上記製造された半導体チップ６ａを配置する。具体的には、半導体チップ３の接続端子３４側の面と、半導体チップ６ａの電極パッド９３Ｐ側の面とを対向させて、半導体チップ３の接続端子３４と半導体チップ６ａの電極パッド９３Ｐ上に形成された接続端子９５とが対向するように位置決めされる。
続いて、図１５に示す工程では、接続端子３４の形成された貫通電極３２上に、半導体チップ６ａの接続端子９５をフリップチップ接合する。これにより、半導体チップ６ａの電極パッド９３Ｐが接続端子９５及び接続端子３４を介して貫通電極３２に電気的に接続される。ひいては、半導体チップ６ａの電極パッド９３Ｐが貫通電極３２等を介して配線基板２の電極パッド２０Ｐに電気的に接続される。なお、半導体チップ３に半導体チップ６ａを積層する方法としては、例えばボンディングツールを用いて半導体チップ３，６ａを加熱・圧着する方法やリフロー技術を用いる方法などが挙げられる。また、Ｂ−ステージ状態の絶縁層９６Ａは、上記積層時における加熱処理又は積層後に実施される加熱処理により、硬化温度以上に所定時間加熱されて熱硬化される。これにより、貫通電極３２、接続端子３４，９５及び電極パッド９３Ｐ等が熱硬化された絶縁層９６によって被覆される。このとき、絶縁層９６の材料は、その絶縁層９６の下層に形成される絶縁層３１の材料と同じであるため、絶縁層９６の材料と絶縁層３１の材料の物性（熱膨張率等）の違いにより生じる、絶縁層９６と絶縁層３１の界面の剥離等を抑制することができる。
その後、図１６に示すように、半導体チップ６ａの貫通電極８２上に、半導体チップ６ｂの接続端子９５をフリップチップ接合する。続いて、半導体チップ６ｂの貫通電極８２上に、半導体チップ４の接続端子５３をフリップチップ接合する。そして、配線基板２上に積層搭載された複数の半導体チップ３，６ａ，６ｂ，４を封止する封止樹脂７を形成する。以上の製造工程により、本実施形態の半導体パッケージ１Ａが製造される。
以上説明した本実施形態によれば、上記第１実施形態と同様の効果を奏する。
（第３実施形態）
以下、図１７及び図１８に従って第３実施形態を説明する。この実施形態では、下側チップと上側チップとの接続形態が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、先の図１〜図１６に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図１７及び図１８は、本実施形態の半導体パッケージ１Ｂの製造過程における状態を示している。具体的には、図１７は、先の図１１に示した工程、つまり配線基板２にフリップチップ接合された下側チップ３Ａ上に上側チップ４Ａを積層する工程における半導体パッケージ１Ｂの状態を示している。
図１７（ａ）に示すように、本実施形態の下側チップ３Ａでは、貫通電極３２の上端面３２Ｂに接続端子３４Ａが形成されている。この接続端子３４Ａとしては、予備はんだ（プレソルダ）を用いることができる。予備はんだの材料としては、例えばＳｎ−３．５Ａｇ、Ｓｎ−２．５Ａｇ、Ｓｎ−３．０Ａｇ−０．５Ｃｕ、Ｓｎ−Ｃｕ等の鉛フリーはんだを用いることができる。この接続端子３４Ａ（予備はんだ）は、例えば超微細（例えば、直径１０μｍ以下）な球状のはんだ粉を貫通電極３２の上端面３２Ｂ上に付着させ、そのはんだ粉を溶融させることにより形成することができる。また、接続端子３４Ａは、貫通電極３２の上端面３２Ｂ上に、はんだペーストを塗布、又は、はんだボールを搭載した後、リフロー処理を行うことにより形成することもできる。
また、本実施形態の上側チップ４Ａでは、保護膜５１の開口部５１Ｘから露出された電極パッド５２Ｐ上に接続端子５５が形成されている。接続端子５５は、電極パッド５２Ｐを介して上記半導体集積回路（図示略）と電気的に接続されている。接続端子５５は、電極パッド５２Ｐの下面から下方に延びる柱状に形成された接続用バンプである。それぞれの接続端子５５は、下側チップ３Ａに形成された接続端子３４Ａの各々に対向するように設けられている。接続端子５５の高さは例えば２０〜４０μｍ程度であり、接続端子５５の直径は例えば１０〜４０μｍ程度である。また、接続端子５５のピッチは３０〜６０μｍ程度である。なお、接続端子５５の材料としては、例えば銅又は銅合金を用いることができる。
接続端子５５の下面には、はんだ層５６が形成されている。このはんだ層５６としては、例えば鉛フリーはんだ（Ｓｎ−２．５Ａｇ等）のはんだめっきを用いることができる。はんだ層５６の高さは、例えば５〜１０μｍ程度である。これら接続端子５５及びはんだ層５６は、例えば上記接続端子４５及び金属層４６と同様の方法により形成することができる（例えば、図５（ａ）〜図６（ａ）参照）。また、これら接続端子５５及びはんだ層５６は、Ｂ−ステージ状態の絶縁層５４Ａによって覆われている。
そして、図１７（ａ）に示す工程では、接続端子３４Ａの形成された下側チップ３Ａの上方に、上側チップ４Ａを配置する。具体的には、下側チップ３Ａの接続端子３４Ａ側の面と、上側チップ４Ａの電極パッド５２Ｐ側の面とを対向させて、下側チップ３Ａの接続端子３４Ａと上側チップ４Ａの接続端子５５とが対向するように位置決めされる。
次に、図１７（ｂ）に示す工程では、接続端子３４Ａの形成された貫通電極３２上に、上側チップ４Ａの接続端子５５をフリップチップ接合する。具体的には、上側チップ４Ａの絶縁層５４Ａの下面が下側チップ３Ａの絶縁層３１の上面に接着されるとともに、上側チップ４Ａの接続端子５５及びはんだ層５６が半硬化状態の絶縁層５４Ａを突き破って接続端子３４Ａと電気的に接続される。接続端子５５と接続端子３４Ａとの接続は、例えばはんだ層５６及び接続端子３４Ａを２３０℃〜２６０℃程度に加熱し、はんだを溶融・凝固させることにより行われる。このとき、はんだ層５６と接続端子３４Ａがはんだから構成されているため、はんだ層５６及び接続端子３４Ａが溶融し合金となり、一つのはんだバンプ３４Ｂが形成される。そして、はんだバンプ３４Ｂを介して貫通電極３２及び接続端子５５が電気的に接続される。すると、上側チップ４Ａの電極パッド５２Ｐが接続端子５５を介して貫通電極３２に電気的に接続される。ひいては、上側チップ４Ａの電極パッド５２Ｐが貫通電極３２等を介して配線基板２の電極パッド２０Ｐに電気的に接続される。なお、Ｂ−ステージ状態の絶縁層５４Ａは、上記積層時における加熱処理又は積層後に実施される加熱処理により、硬化温度以上に所定時間加熱されて熱硬化される。これにより、熱硬化後の絶縁層５４の下面と絶縁層３１の上面とが接着されるとともに、貫通電極３２、はんだバンプ３４Ｂ、接続端子５５及び電極パッド５２Ｐ等が熱硬化された絶縁層５４によって被覆される。
続いて、図１８に示す工程では、配線基板２上に積層搭載された複数の半導体チップ３Ａ，４Ａを封止する封止樹脂５を形成する。その後、配線基板２の外部接続用パッド２３Ｐに外部接続端子２４を形成する。以上の製造工程により、本実施形態の半導体パッケージ１Ｂが製造される。
以上説明した実施形態によれば、第１実施形態の（１）〜（６）の効果に加えて以下の効果を奏する。
（８）下側チップ３Ａの貫通電極３２の上端面３２Ｂに、予備はんだからなる接続端子３４Ａを形成するようにした。また、上側チップ４Ａの電極パッド５２Ｐ上に、柱状の接続端子５５とはんだ層５６とを形成するようにした。これにより、下側チップ３Ａと上側チップ４Ａとの間をはんだ同士で接合することができる。このため、例えば下側チップ３Ａ及び上側チップ４Ａの片側のみにはんだを形成した場合と比べて、濡れ性を向上させることができるとともに、接合はんだ量（はんだ体積）の増大によって接続強度を向上させることができる。したがって、下側チップ３Ａと上側チップ４Ａ間の接続信頼性を向上させることができる。
なお、超微細なはんだ粉を貫通電極３２の上端面３２Ｂ上に付着させ、そのはんだ粉を溶融させて接続端子３４Ａを形成することにより、その接続端子３４Ａを微細に形成することができる。これにより、多ピン且つ狭ピッチパッドにも対応することができる。
（第４実施形態）
以下、図１９に従って第４実施形態を説明する。上記各実施形態において、例えば貫通電極３２，８２の上端面３２Ｂ，８２Ｂに形成される接続端子３４，８４の材料と、電極パッド５２Ｐ，９３Ｐ上に形成される接続端子５３，９５の材料とは適宜組み合わせを変更するようにしてもよい。例えば接続端子３４，８４がＮｉ層／Ａｕ層である場合には、接続端子５３，９５としてはＮｉ層／Ａｕ層／Ｓｎ層又はＮｉ層／Ｐｄ層／Ａｕ層／Ｓｎ層を用いることが好ましい。また、接続端子３４，８４がＳｎ層である場合には、接続端子５３，９５としてはＮｉ層／Ａｕ層又はＮｉ層／Ｐｄ層／Ａｕ層を用いることが好ましい。
また、接続端子３４，８４がＮｉ層／Ａｕ層である場合には、接続端子５３，９５としては柱状の接続用バンプにはんだ層を形成したものを用いることが好ましい。この場合には、例えば図１９（ａ）に示されるように、下側チップ３の貫通電極３２の上端面３２Ｂ上にＮｉ層／Ａｕ層である接続端子３４が形成され、上側チップ４Ａの電極パッド５２Ｐにその下面から下方に延びる柱状の接続端子５５とはんだ層５６が形成される。そして、図１９（ａ）に示す工程では、下側チップ３の接続端子３４と上側チップ４Ａの接続端子５５とが対向するように、下側チップ３の上方に上側チップ４Ａを配置する。続いて、図１９（ｂ）に示すように、接続端子３４の形成された貫通電極３２上に、上側チップ４Ａの接続端子５５をフリップチップ接合する。具体的には、上側チップ４Ａの絶縁層５４Ａの下面が下側チップ３の絶縁層３１の上面に接着されるとともに、上側チップ４Ａの接続端子５５及びはんだ層５６が半硬化状態の絶縁層５４Ａを突き破って接続端子３４と電気的に接続される。このとき、例えばはんだ層５６を２３０℃〜２６０℃程度に加熱し、はんだを溶融・凝固させることにより、接続端子５５と接続端子３４とをはんだ層５６を介して電気的に接続する。これにより、上側チップ４Ａの電極パッド５２Ｐが接続端子５５、はんだ層５６及び接続端子３４を介して貫通電極３２に電気的に接続される。
（第５実施形態）
以下、図２０及び図２１に従って第５実施形態を説明する。この実施形態では、貫通電極３２の上端面３２Ｂ上に形成された接続端子の形状が上記第３及び第４実施形態と異なっている。以下、第３及び第４実施形態との相違点を中心に説明する。なお、先の図１〜図１９に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図２０（ａ）に示すように、半導体パッケージ１Ｃは、配線基板２と、配線基板２上に搭載された半導体チップ（下側チップ）３Ｂと、その半導体チップ３Ｂ上に積層された半導体チップ（上側チップ）４Ａと、配線基板２上に積層された半導体チップ３Ｂ，４Ａを封止する封止樹脂５とを有している。
下側チップ３Ｂは、半導体基板３０と、絶縁層３１と、貫通電極３２と、絶縁膜３３と、配線パターン４０と、ビア４１と、絶縁層４２と、電極パッド４３Ｐと、保護膜４４と、接続端子４５と、接続端子１００とを有している。この下側チップ３は、配線基板２にフリップチップ接合されている。
絶縁層３１の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂などの有機絶縁膜や、ＳｉＮやＳｉＯ２等の無機絶縁膜を用いることができる。
図２０（ｂ）に示すように、絶縁層３１の第１主面３１Ａ上、絶縁膜３３の上面及び貫通電極３２の上端面３２Ｂ上には、接続端子１００が形成されている。この接続端子１００は、貫通電極３２よりも大径に形成されている。すなわち、絶縁層３１の第１主面３１Ａ、絶縁膜３３の上面及び貫通電極３２の上端面３２Ｂには、その貫通電極３２よりも直径の大きい接続端子１００が形成されている。この接続端子１００は、貫通電極３２（導電層３２Ａ、金属膜３５）の上端面３２Ｂ、金属膜３７の側面を被覆する絶縁膜３３の上面、及び絶縁膜３３の側面を被覆する絶縁層３１の第１主面３１Ａの一部を被覆するように形成されている。ここで、貫通電極３２は、その平面形状が例えば円形であり、その直径が例えば５〜２０μｍ程度である。貫通電極３２のピッチは、例えば２０〜２００μｍ程度とすることができる。また、接続端子１００は、その平面形状が例えば円形であり、その直径が例えば５．２〜３０μｍ程度である。接続端子１００の厚さは、例えば０．１〜１０μｍ程度とすることができる。なお、上記接続端子１００の直径は、おおよそ、接続端子１００の厚さを２倍した長さと、貫通電極３２の直径とを足した長さとなる。
接続端子１００としては、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層、Ｎｉ層／Ｓｎ層、Ｓｎ層を用いることができる。これらＮｉ層、Ａｕ層、Ｐｄ層、Ｓｎ層としては、例えば無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。なお、接続端子１００がＮｉ層／Ｐｄ層／Ａｕ層である場合の接続端子１００の厚さは、例えばＮｉ層を０．１〜１０μｍ程度とすることができ、Ｐｄ層及びＡｕ層をそれぞれ０．００１〜１．０μｍ程度とすることができる。また、接続端子１００がＮｉ層／Ａｕ層である場合の接続端子１００の厚さは、例えばＮｉ層を１．０〜５．０μｍ程度とすることができ、Ａｕ層を０．００１〜１．０μｍ程度とすることができる。また、接続端子１００がＮｉ層／Ｓｎ層である場合の接続端子１００の厚さは、例えばＮｉ層を０．１〜１０μｍ程度とすることができ、Ｓｎ層の厚さを０．１〜１０μｍ程度とすることができる。また、接続端子１００がＳｎ層である場合の接続端子１００の厚さは、例えばＳｎ層を１〜１０μｍ程度とすることができる。本実施形態では、絶縁層３１の第１主面３１Ａ及び貫通電極３２の上端面３２Ｂ上に、Ｎｉ層１０１とＡｕ層１０２とがこの順番で積層されて上記接続端子１００が形成されている。Ａｕ層１０２は、Ｎｉ層１０１の表面（上面及び側面）全面を被覆するように形成されている。
図２０（ａ）に示すように、接続端子１００は、当該下側チップ３Ｂに上側チップ４Ａが積層された状態において、はんだ層５６を介して上側チップ４Ａの接続端子５５が接合され、その接続端子５５と上記はんだ層５６を介して電気的に接続されている。
次に、図２１に従って上記半導体パッケージ１Ｃの製造方法（ここでは、接続端子１００の製造方法）について説明する。
まず、図３（ａ）〜図７（ｃ）に示した工程と同様の製造工程により、図２１（ａ）に示した構造体を得る。すなわち、絶縁層３１の第１主面３１Ａと貫通電極３２の上端面３２Ｂとが略面一に形成された構造体を得る。
次いで、図２１（ｂ）〜図２１（ｄ）に示す工程では、無電解めっき法により、貫通電極３２の上端面３２Ｂ及び絶縁層３１の第１主面３１Ａに、貫通電極３２よりも直径の大きいＮｉ層１０１を形成する。詳述すると、図２１（ａ）に示した構造体に無電解Ｎｉめっきを施すと、まず、図２１（ｂ）に示すように、無電解Ｎｉめっき膜１０１Ａが、金属である貫通電極３２の上端面３２Ｂに析出する。その後も無電解Ｎｉめっきを継続すると、図２１（ｃ）及び図２１（ｄ）に示すように、無電解Ｎｉめっき膜１０１Ａが等方向に析出され、貫通電極３２よりも大径のＮｉ層１０１が絶縁膜３３の上面及び絶縁層３１の第１主面３１Ａ上に形成される。このため、Ｎｉ層１０１の直径は、Ｎｉ層１０１の厚さ（例えば、貫通電極３２の上端面３２ＢからＮｉ層１０１の上面までの厚さ）を２倍した長さと、貫通電極３２の直径とを足した長さに略等しくなる。このようなＮｉ層１０１によって、絶縁膜３３の上面及び貫通電極３２（絶縁膜３３）の周囲に形成された絶縁層３１の第１主面３１Ａの一部が被覆される。
続いて、図２１（ｅ）に示す工程では、無電解めっき法により、Ｎｉ層１０１上にＡｕ層１０２を形成する。詳述すると、図２１（ｄ）に示した構造体に無電解Ａｕめっきを施すと、図２１（ｅ）に示すように、金属であるＮｉ層１０１の表面（側面及び上面）に無電解Ａｕめっき膜が析出され、Ｎｉ層１０１の側面及び上面を被覆するＡｕ層１０２が形成される。
以上の製造工程により、Ｎｉ層１０１及びＡｕ層１０２からなる接続端子１００を貫通電極３２、絶縁層３１及び絶縁膜３３上に形成することができる。
以上説明した実施形態によれば、第１実施形態の（１）〜（７）の効果に加えて以下の効果を奏する。
（９）絶縁層３１の第１主面３１Ａ、絶縁膜３３の上面及び貫通電極３２の上端面３２Ｂ上に、貫通電極３２よりも直径の大きい接続端子１００を形成するようにした。これにより、貫通電極３２の上端面３２Ｂ上のみに接続端子が形成される場合に比べて、下側チップ３Ｂの接続端子１００と上側チップ４Ａの接続端子５５との接合面積を増大させることができる。このため、接続端子１００と接続端子５５との接続強度を向上させることができる。したがって、下側チップ３Ｂと上側チップ４Ａとの間の接続信頼性を向上させることができる。
（第５実施形態の変形例）
・図２２に示すように、接続端子１００周辺の構造を変更してもよい。詳述すると、絶縁層３１に、その絶縁層３１の第１主面３１Ａから上方（半導体基板３０側とは反対方向）に突出する突出部３１Ｂを形成し、その突出部３１Ｂの上面３１Ｃと略面一になるように貫通電極３２及び絶縁膜３３を形成するようにしてもよい。すなわち、貫通電極３２及び絶縁膜３３は、その一部が絶縁層３１の第１主面３１Ａよりも上方に突出するように形成されている。そして、絶縁層３１の第１主面３１Ａから突出された貫通電極３２の上端面３２Ｂ、絶縁膜３３の上面及び突出部３１Ｂの上面３１Ｃ上に接続端子１００を形成するようにしてもよい。これにより、接続端子１００が絶縁層３１の第１主面３１Ａよりも上方に突出した位置に形成されることになる。このように絶縁層３１の第１主面３１Ａよりも接続端子１００（パッド）を突出させることにより、例えば上側チップ４Ａの接続端子５５が小径であっても、その接続端子５５との接続を容易に行うことができる。詳述すると、接続端子５５の径が小さくなると、絶縁層３１の第１主面３１Ａに形成された凹凸に起因して接続端子５５と接続端子１００との接続不良が発生するという問題がある。これに対し、本変形例では、接続端子１００を絶縁層３１の第１主面３１Ａよりも上方に突出した位置に形成するようにしたため、絶縁層３１の第１主面３１Ａに凹凸が存在する場合であっても、その凹凸による悪影響を抑制することができ、接続端子５５と接続端子１００とを良好に接続することができる。
なお、絶縁層３１の第１主面３１Ａから接続端子１００の下面までの高さ（厚さ）、つまり突出部３１Ｂの高さは、例えば０．１〜１０μｍ程度とすることができる。
次に、図２３に従って上記突出部３１Ｂ及び接続端子１００等の製造方法について説明する。
まず、図３（ａ）〜図７（ａ）に示した工程と同様の製造工程により、図２３（ａ）に示した構造体を得る。すなわち、絶縁膜３３、導電層３２Ａ及び金属膜３６，３７の一部が基板３０Ｃから露出された構造体を得る。
次に、図２３（ｂ）に示す工程では、基板３０Ｃの第２主面３０Ｂ及びその基板３０Ｃから露出した絶縁膜３３を覆うように、絶縁層３１を形成する。このとき、本工程では、基板３０Ｃの第２主面３０Ｂと、その基板３０Ｃから露出した絶縁膜３３の側面及び上面との形状に沿うように絶縁層３１を形成する。換言すると、図７（ｂ）に示した工程のように絶縁層３１の厚さの中に、基板３０Ｃの第２主面３０Ｂから突出された導電層３２Ａ等が埋没されないように絶縁層３１を形成する。ここで、絶縁層３１の材料がＳｉＮやＳｉＯ２等の無機絶縁膜である場合には、例えば化学気相成長法（ＣＶＤ法）などによって絶縁層３１を形成することができる。また、絶縁層３１の材料がエポキシ系樹脂等の有機絶縁膜である場合には、例えば基板３０Ｃの第２主面３０Ｂに樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１５０〜１９０℃程度の温度で熱処理して硬化させることにより絶縁層３１を形成することができる。
次に、図２３（ｃ）に示す工程では、例えばＣＭＰ装置により、導電層３２Ａ上に形成された絶縁膜３３及び金属膜３６，３７を除去（研磨）する。この除去は、導電層３２Ａの上面（端面）が露出されるまで行うとともに、絶縁層３１の第１主面３１Ａの除去が開始される前に終了する。このため、導電層３２Ａの上面が絶縁層３１の第１主面３１Ａよりも上方に突出された位置に形成される。本工程により、突出部３１Ｂを含む絶縁層３１に開口部３１Ｘが形成され、絶縁膜３３で覆われた貫通孔３０Ｘ及び開口部３１Ｘ内に導電層３２Ａ及びシード層３５からなる貫通電極３２が形成される。このとき、貫通電極３２及び絶縁膜３３の一部が絶縁層３１の第１主面３１Ａよりも上方に突出される。また、絶縁層３１に第１主面３１Ａよりも上方に突出された突出部３１Ｂが形成され、その突出部３１Ｂの上面３１Ｃと貫通電極３２の上端面３２Ｂと絶縁膜３３の上面とが略面一に形成される。
続いて、図２３（ｃ）に示した構造体に対して無電解めっき法を施すことにより、図２２に示すように、貫通電極３２、絶縁膜３３及び突出部３１Ｂの上面にＮｉ層１０１及びＡｕ層１０２からなる接続端子１００を形成する。
その後、下側チップ３Ｂに形成された上記接続端子１００に、上側チップ４Ａに形成された接続端子５５が接合される。例えば、図１１（ｂ）に示した工程と同様の製造工程により、上側チップ４Ａの下面側に半硬化状態の絶縁層が形成され、その半硬化状態の絶縁層が絶縁層３１に接着されるとともに、上側チップ４Ａの接続端子５５及びはんだ層５６が半硬化状態の絶縁層を突き破って上記接続端子１００と電気的に接続される。このとき、接続端子１００が絶縁層３１の第１主面３１Ａよりも上方に突出された位置に形成されている場合には、接続端子１００と接続端子５５との間の絶縁樹脂を排除しやすくなるため、接続端子１００と接続端子５５との接続信頼性を向上させることができる。
・先の図２２に示した接続端子１００では、貫通電極３２の上端面３２Ｂ、絶縁膜３３の上面及び突出部３１Ｂの上面３１Ｃを被覆するように接続端子１００を形成するようにしたが、この接続端子１００の形状を適宜変更してもよい。
・例えば図２４に示すように、絶縁層３１の第１主面３１Ａよりも上方に突出された突出部３１Ｂ、絶縁膜３３及び貫通電極３２の表面全面を被覆するように接続端子１００を形成するようにしてもよい。具体的には、Ｎｉ層１０１は、突出部３１Ｂの上面３１Ｃ、絶縁膜３３の上面及び貫通電極３２の上端面３２Ｂを被覆するとともに、突出部３１Ｂの側面を被覆するように形成されている。さらに、Ｎｉ層１０１は、突出部３１Ｂの周囲に形成された絶縁層３１の第１主面３１Ａの一部を被覆するように形成されている。また、Ａｕ層１０２は、Ｎｉ層１０１の表面（上面及び側面）を被覆するように、Ｎｉ層１０１の形状に沿って形成されている。このような絶縁層３１の第１主面３１Ａの一部まで被覆する接続端子１００は、Ｎｉ層１０１を形成する際の無電解Ｎｉめっきの処理時間を長く設定することにより形成することができる。
上記構造によれば、接続端子１００と接続端子５５とを電気的に接続する際に、はんだ層５６の接合面積を増大させることができるため、接続端子５５と接続端子１００との接合強度をより向上させることができる。
・例えば図２５に示すように、突出部３１Ｂの上面３１Ｃ、絶縁膜３３の上面及び貫通電極３２の上端面３２Ｂを被覆するＮｉ層１０１に、突出部３１Ｂの外側面よりも側方に突出する突出部１０１Ｂを形成し、突出部１０１Ｂの下面を含むＮｉ層１０１の表面全面を被覆するＡｕ層１０２を形成するようにしてもよい。すなわち、Ａｕ層１０２は、Ｎｉ層１０１の上面及び側面を被覆するとともに、突出部１０１Ｂの下面（Ｎｉ層１０１の一部の下面）を被覆するように形成されている。このようなＮｉ層１０１及びＡｕ層１０２からなる接続端子１００は、Ｎｉ層１０１を形成する際の無電解Ｎｉめっきの処理時間を長く設定することにより形成することができる。
・先の図２２〜図２５に示した変形例では、絶縁層３１の一部（突出部３１Ｂ）、絶縁膜３３及び貫通電極３２を絶縁層３１の第１主面３１Ａよりも上方に突出させるように形成した。これに限らず、突出部３１Ｂ、絶縁膜３３及び貫通電極３２のうちの一部のみを絶縁層３１の第１主面３１Ａよりも上方に突出させるように形成してもよい。
例えば図２６に示すように、絶縁層３１の一部（突出部３１Ｂ）、絶縁膜３３及び貫通電極３２のうち貫通電極３２（導電層３２Ａ及びシード層３５）のみを絶縁層３１の第１主面３１Ａよりも上方に突出させるようにしてもよい。すなわち、絶縁層３１から露出され、その絶縁層３１の第１主面３１Ａよりも上方に突出された突出部３２Ｃを有する貫通電極３２を形成するようにしてもよい。さらに、この場合に、突出部３２Ｃの表面（上面及び側面）全面を被覆すると共に、絶縁膜３３の上面と、貫通電極３２の周囲に形成された絶縁層３１の第１主面３１Ａの一部とを被覆するように接続端子１００を形成するようにしてもよい。なお、絶縁層３１の第１主面３１Ａから突出部３２Ｃの上面までの高さ、つまり突出部３２Ｃの高さは、例えば１〜１０μｍ程度とすることができる。以下に、図２６に示した貫通電極３２及び接続端子１００の製造方法について説明する。
まず、図２７（ａ）に示す工程では、図３（ａ）〜図７（ａ）に示した工程を実施した後に、図２３（ｂ）に示した工程を実施する。これにより、基板３０Ｃの第２主面３０Ｂ及びその基板３０Ｃから露出した絶縁膜３３を覆うように絶縁層３１が形成される。
次に、図２７（ｂ）及び図２７（ｃ）に示す工程では、例えばＣＭＰ装置により、導電層３２Ａ上に形成された絶縁膜３３及び金属膜３６，３７を除去（研磨）する。このとき、ＣＭＰでは、スラリーの材質や研磨パッドの硬度等を調整することにより、絶縁層３１、絶縁膜３３、シード層３５及び導電層３２Ａの研磨量をそれぞれ調整することができる。本例では、絶縁層３１及び絶縁膜３３の研磨量が、シード層３５及び導電層３２Ａの研磨量に比べて大きくなるように、スラリーの材質や研磨パッドの硬度等が調整されている。このため、図２７（ｂ）及び図２７（ｃ）に示すように、シード層３５及び導電層３２Ａの一部が絶縁層３１及び絶縁膜３３から露出された状態で研磨されずに残る。そして、上記ＣＭＰによる研磨は、図２７（ｃ）に示すように、絶縁膜３３の上面と第１主面３１Ａよりも上方に形成されていた絶縁層３１の上面とが上記第１主面３１Ａと略面一になるまで行われる。これにより、絶縁層３１の第１主面３１Ａ及び絶縁膜３３の上面よりも上方に突出された突出部３２Ｃを有する貫通電極３２が形成される。なお、本工程により、絶縁層３１に開口部３１Ｘが形成される。
続いて、図２７（ｃ）に示した構造体に対して無電解めっき法を施すことにより、図２６に示すように、貫通電極３２の上面及び側面を被覆すると共に、貫通電極３２の周囲に形成された絶縁膜３３及び絶縁層３１の上面の一部を被覆するＮｉ層１０１を形成する。その後、無電解めっき法により、Ｎｉ層１０１の上面及び側面を被覆するＡｕ層１０２を形成し、それらＮｉ層１０１とＡｕ層１０２とからなる接続端子１００を形成する。
・図２８〜図３０に示すように、接続端子１００周辺の構造を変更してもよい。詳述すると、絶縁層３１に突出部３１Ｂを形成し、絶縁膜３３の上面を突出部３１Ｂの上面と略面一に形成し、それら絶縁膜３３及び突出部３１Ｂの上面３１Ｃよりも上方に突出する突出部３２Ｄを貫通電極３２に形成するようにしてもよい。このような構造は、例えば図２７（ｂ）に示した工程で上記ＣＭＰによる研磨を終了することにより形成することができる。さらに、このような構造体に以下のような構造の接続端子１００を形成するようにしてもよい。
・例えば図２８に示すように、突出部３２Ｄの表面（側面及び上面）全面を被覆すると共に、絶縁膜３３の上面及び突出部３１Ｂの上面３１Ｃを被覆するように、絶縁膜３３及び突出部３１Ｂ上に接続端子１００を形成するようにしてもよい。
・例えば図２９に示すように、突出部３１Ｂの外側面よりも側方に突出する突出部１０１Ｂを有するＮｉ層１０１を形成し、Ｎｉ層１０１の下面を含むＮｉ層１０１の表面全面を被覆するＡｕ層１０２を形成するようにしてもよい。
・例えば図３０に示すように、突出部３２Ｄの表面全面を被覆すると共に、突出部３１Ｂ及び絶縁膜３３の表面（側面及び上面）全面を被覆するように接続端子１００を形成するようにしてもよい。さらに、突出部３１Ｂの周囲に形成された絶縁層３１の第１主面３１Ａの一部を被覆するように接続端子１００を形成するようにしてもよい。
・図３１に示すように、接続端子１００の構造及び接続端子１００周辺の構造を変更してもよい。詳述すると、貫通電極３２の上端面３２Ｂに、その貫通電極３２の内側に向かって（図中の下方に向かって）窪む凹部３２Ｘを形成するようにしてもよい。本変形例では、貫通電極３２の上端面３２Ｂに、絶縁層３１の第１主面３１Ａよりも図中の下方に向かって凹む平面視略半楕円状の凹部３２Ｘが形成されている。すなわち、凹部３２Ｘの底面が第１主面３１Ａよりも下方に向かって湾曲状に凹む曲面に形成されている。さらに、この場合に、上記凹部３２Ｘを充填すると共に、絶縁膜３３の上面と貫通電極３２の周囲に形成された絶縁層３１の第１主面３１Ａの一部を被覆するように接続端子１００（Ｎｉ層１０１）を形成するようにしてもよい。換言すると、絶縁層３１の第１主面３１Ａよりも下方に向かって（貫通電極３２に向かって）突出する突出部を有する接続端子１００を形成するようにしてもよい。
なお、上記凹部３２Ｘは、例えば図２７（ｂ）及び図２７（ｃ）に示した工程において、シード層３５及び導電層３２Ａの研磨量が、絶縁層３１及び絶縁膜３３の研磨量に比べて大きくなるようにスラリーの材質や研磨パッドの硬度等を調整して、上記ＣＭＰを実施することにより形成することができる。
・先の図３１に示した変形例では、凹部３２Ｘの底面を曲面としたが、例えば図３２に示すように、凹部３２Ｘの底面を、絶縁層３１の第１主面３１Ａと略平行な平坦面としてもよい。すなわち、貫通電極３２の上端面３２Ｂに、絶縁層３１の第１主面３１Ａよりも図中の下方に向かって凹む平面視略矩形状の凹部３２Ｘを形成するようにしてもよい。換言すると、貫通電極３２の上端面３２Ｂを、絶縁層３１の第１主面３１Ａよりも低くなるように形成してもよい。
・先の図３１及び図３２に示した変形例において、絶縁膜３３及び貫通電極３２の構造を適宜変更してもよい。
例えば図３３に示すように、絶縁膜３３の一部を絶縁層３１の第１主面３１Ａよりも上方に突出させるようにしてもよい。すなわち、絶縁層３１の第１主面３１Ａよりも上方に突出する突出部３３Ａを有する絶縁膜３３を形成するようにしてもよい。さらに、この場合に、突出部３３Ａの表面（上面及び側面）全面を被覆するように接続端子１００を形成するようにしてもよい。なお、上記突出部３３Ａは、例えば、シード層３５及び導電層３２Ａの研磨量が絶縁層３１及び絶縁膜３３の研磨量に比べて大きく、且つ絶縁膜３３の研磨量が絶縁層３１の研磨量に比べて小さくなるように、スラリーの材質や研磨パッドの硬度等を調整して、先の図２７（ｂ）に示した工程で上記ＣＭＰを実施することにより形成することができる。
・また、例えば図３４に示すように、シード層３５のうち金属膜３６の一部を絶縁層３１の第１主面３１Ａよりも上方に突出させるようにしてもよい。すなわち、絶縁層３１の第１主面３１Ａよりも上方に突出する突出部３６Ａを有する金属膜３６を形成するようにしてもよい。さらに、この場合に、突出部３６Ａの表面（上面及び側面）全面を被覆するように接続端子１００を形成するようにしてもよい。なお、上記突出部３６Ａは、例えば金属膜３７及び導電層３２Ａの研磨量が絶縁層３１及び絶縁膜３３の研磨量に比べて大きく、且つ金属膜３６の研磨量が絶縁層３１及び絶縁膜の研磨量に比べて小さくなるようにスラリーの材質や研磨パッドの硬度等を調整して、先の図２７（ｂ）に示した工程で上記ＣＭＰを実施することにより形成することができる。
・上記第５実施形態及び図２２〜図３４に示した各変形例で示した絶縁層３１、貫通電極３２、絶縁膜３３及び接続端子１００を、第１及び第２実施形態の半導体チップ３や、第２実施形態の半導体チップ６ａ，６ｂに適用してもよい。例えば半導体チップ３に適用する場合には、図１や図１３に示した絶縁層３１、貫通電極３２、絶縁膜３３及び接続端子３４の代わりに、上記第５実施形態及び上記各変形例で示した絶縁層３１、貫通電極３２、絶縁膜３３及び接続端子１００を形成する。また、例えば半導体チップ６ａ，６ｂに適用する場合には、絶縁層８１、貫通電極８２、絶縁膜８３及び接続端子８４の代わりに、上記第５実施形態及び上記各変形例で示した絶縁層３１、貫通電極３２、絶縁膜３３及び接続端子１００を形成する。
・上記第５実施形態及び図２２〜図３４に示した各変形例における接続端子１００の各端部を、丸みを帯びた形状に形成するようにしてもよい。
（第６実施形態）
以下、図３５及び図３６に従って第６実施形態を説明する。この実施形態では、絶縁層３１の第１主面３１Ａ上に形成された接続端子の形状が上記第５実施形態及び図２２〜図３４に示した各変形例と異なっている。以下、第５実施形態との相違点を中心に説明する。なお、先の図１〜図３４に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図３５（ａ）に示すように、半導体パッケージ１Ｄは、配線基板２と、配線基板２上に搭載された半導体チップ（下側チップ）３Ｃと、その半導体チップ３Ｃ上に積層された半導体チップ（上側チップ）４Ａと、配線基板２上に積層された半導体チップ３Ｃ，４Ａを封止する封止樹脂５とを有している。
下側チップ３Ｃは、半導体基板３０と、絶縁層３１と、貫通電極３２と、絶縁膜３３と、配線パターン４０と、ビア４１と、絶縁層４２と、電極パッド４３Ｐと、保護膜４４と、接続端子４５と、接続端子１１０とを有している。この下側チップ３は、配線基板２にフリップチップ接合されている。
絶縁層３１の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂などの有機絶縁膜や、ＳｉＮやＳｉＯ２等の無機絶縁膜を用いることができる。
図３５（ｂ）に示すように、貫通電極３２は、導電層３２Ａとシード層３５とを有している。導電層３２Ａは、絶縁層３１の第１主面３１Ａ及び絶縁膜３３の上面よりも上方に突出した突出部３２Ｅを有している。この突出部３２Ｅの断面形状は、例えば略半円状又は略かまぼこ状に形成されている。すなわち、突出部３２Ｅは、その上面が第１主面３１Ａよりも上方に向かって湾曲状に膨らむように曲面に形成されている。本例の突出部３２Ｅは、断面視略矩形状の第１部と、その第１部上に形成された断面視略半円状の第２部とが一体に形成された構造を有している。なお、シード層３５の上面は、絶縁膜３３の上面及び絶縁層３１の第１主面３１Ａと略面一になるように形成されている。
接続端子１１０は、絶縁層３１の第１主面３１Ａ及び絶縁膜３３の上面に形成されている。この接続端子１１０の直径は、貫通電極３２の直径よりも大きく形成されている。接続端子１１０は、突出部３２Ｅの表面（上面及び側面）全面を被覆すると共に、シード層３５の上面を被覆するように形成されている。さらに、接続端子１１０は、絶縁膜３３の上面及び絶縁膜３３の周囲に形成された絶縁層３１の第１主面３１Ａの一部を被覆するように形成されている。この接続端子１１０は、突出部３２Ｅに沿った形状に形成されている。このため、接続端子１１０の断面形状は、突出部３２Ｅと同様に、略半円状又は略かまぼこ状に形成されている。すなわち、接続端子１１０は、その上面が第１主面３１Ａよりも上方に向かって湾曲状に膨らむように曲面に形成されている。本例の接続端子１１０は、断面視略矩形状の第１部と、その第１部上に形成された断面視略半円状の第２部とが一体に形成された構造を有している。ここで、貫通電極３２は、その平面形状が例えば円形であり、その直径が例えば５〜２０μｍ程度である。また、接続端子１１０は、その平面形状が例えば円形であり、その直径が例えば５．２〜３０μｍ程度である。接続端子１１０の厚さ（突出部３２Ｅの側面から接続端子１１０の側面までの厚さ）は、例えば１〜５μｍ程度とすることができる。
接続端子１１０としては、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層、Ｎｉ層／Ｓｎ層、Ｓｎ層を用いることができる。これらＮｉ層、Ａｕ層、Ｐｄ層、Ｓｎ層としては、例えば無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。なお、接続端子１１０がＮｉ層／Ｐｄ層／Ａｕ層である場合の接続端子１１０の厚さは、例えばＮｉ層を１．０〜５．０μｍ程度とすることができ、Ｐｄ層及びＡｕ層をそれぞれ０．００１〜１．０μｍ程度とすることができる。また、接続端子１１０がＮｉ層／Ａｕ層である場合の接続端子１１０の厚さは、例えばＮｉ層を１．０〜５．０μｍ程度とすることができ、Ａｕ層を０．００１〜１．０μｍ程度とすることができる。また、接続端子１１０がＮｉ層／Ｓｎ層である場合の接続端子１１０の厚さは、例えばＮｉ層を３．０μｍ程度とすることができ、Ｓｎ層の厚さを２．０μｍ程度とすることができる。また、接続端子１１０がＳｎ層である場合の接続端子１１０の厚さは、例えばＳｎ層を２．０μｍ程度とすることができる。本実施形態の接続端子１１０は、突出部３２Ｅの表面（上面及び側面）全面を被覆すると共に、シード層３５の上面、絶縁膜３３の上面及び絶縁膜３３の周囲に形成された絶縁層３１の第１主面３１Ａの一部を被覆するＮｉ層１１１と、Ｎｉ層１１１の表面全面を被覆するＡｕ層１１２とを有している。
図３５（ａ）に示すように、接続端子１１０は、当該下側チップ３Ｃに上側チップ４Ａが積層された状態において、はんだ層５６を介して上側チップ４Ａの接続端子５５が接合され、その接続端子５５と上記はんだ層５６を介して電気的に接続されている。
次に、図３６に従って上記半導体パッケージ１Ｄの製造方法（ここでは、貫通電極３２の突出部３２Ｅの製造方法）について説明する。
まず、図３６（ａ）に示す工程では、図３（ａ）〜図７（ａ）に示した工程を実施した後に、図２３（ｂ）に示した工程を実施する。これにより、基板３０Ｃの第２主面３０Ｂ及びその基板３０Ｃから露出した絶縁膜３３を覆うように絶縁層３１が形成される。
次に、図３６（ｂ）及び図３６（ｃ）に示す工程では、例えばＣＭＰ装置により、導電層３２Ａ上に形成された絶縁膜３３及び金属膜３６，３７を除去（研磨）する。このとき、絶縁層３１、絶縁膜３３及びシード層３５の研磨量が導電層３２Ａの研磨量に比べて大きくなるように、スラリーの材質や研磨パッドの硬度等が調整されている。このため、図３６（ｂ）及び図３６（ｃ）に示すように、導電層３２Ａの一部が絶縁層３１、絶縁膜３３及びシード層３５から露出された状態で研磨されずに残る。さらに、上記ＣＭＰでは、導電層３２Ａを少し研磨することにより、図３６（ｂ）及び図３６（ｃ）に示すように導電層３２Ａの上面を丸みを帯びた形状に形成する。換言すると、上記ＣＭＰでは、導電層３２Ａの上面が曲面に形成されるように、スラリーの材質や研磨パッドの硬度等が調整されている。そして、上記ＣＭＰによる研磨は、図３６（ｃ）に示すように、第１主面３１Ａよりも上方に形成されていた絶縁層３１の上面と絶縁膜３３の上面とシード層３５の上面とが上記第１主面３１Ａと略面一になるまで行われる。本工程により、絶縁層３１に開口部３１Ｘが形成されるとともに、突出部３２Ｅを有する導電層３２Ａとシード層３５とからなる貫通電極３２が形成される。
続いて、図３６（ｃ）に示した構造体に対して無電解Ｎｉめっき法を施すことにより、図３５（ｂ）に示したように、突出部３２Ｅの上面及び側面を被覆すると共に、シード層３５の上面、絶縁膜３３の上面及び絶縁膜３３の周囲に形成された絶縁層３１の第１主面３１Ａの一部を被覆するＮｉ層１１１を形成する。このとき、突出部３２Ｅの表面上に無電解Ｎｉめっき膜が等方向に析出されて上記Ｎｉ層１１１が形成される。このため、Ｎｉ層１１１は、突出部３２Ｅに沿った形状に形成される。次いで、無電解Ａｕめっき法により、Ｎｉ層１１１の上面及び側面を被覆するＡｕ層１１２を形成し、Ｎｉ層１１１とＡｕ層１１２とからなる接続端子１１０を形成する。
その後、下側チップ３Ｃに形成された上記接続端子１１０に、上側チップ４Ａに形成された接続端子５５が接合される。例えば、図１１（ｂ）に示した工程と同様の製造工程により、上側チップ４Ａの下面側に半硬化状態の絶縁層が形成され、その半硬化状態の絶縁層が絶縁層３１に接着されるとともに、上側チップ４Ａの接続端子５５及びはんだ層５６が半硬化状態の絶縁層を突き破って上記接続端子１１０と電気的に接続される。このとき、接続端子１１０の上面（接続端子５５に対向する面）が曲面になっているため、その接続端子１１０と接続端子５５との間における上記半硬化状態の絶縁層の排出が良好に行われる。このため、接続端子１１０と接続端子５５との間に上記半硬化状態の絶縁層が介在されることが抑制される。したがって、接続端子１１０と接続端子５５との接続信頼性を向上させることができる。
（第６実施形態の変形例）
・上記第６実施形態における接続端子１１０周辺の構造を適宜変更してもよい。
例えば図３７〜図３９に示すように、絶縁層３１に突出部３１Ｂを形成し、絶縁膜３３の上面及びシード層３５の上面を突出部３１Ｂの上面３１Ｃと略面一に形成し、突出部３１Ｂの上面３１Ｃよりも上方に突出する突出部３２Ｅを導電層３２Ａに形成するようにしてもよい。このような構造は、例えば図３６（ｂ）に示した工程で上記ＣＭＰによる研磨を終了することにより形成することができる。さらに、このような構造体に以下のような構造の接続端子１１０を形成するようにしてもよい。
・例えば図３７に示すように、突出部３２Ｅの表面全面を被覆すると共に、シード層３５の上面、絶縁膜３３の上面及び突出部３１Ｂの上面３１Ｃを被覆するように、絶縁膜３３及び突出部３１Ｂ上に接続端子１１０を形成するようにしてもよい。
・例えば図３８に示すように、突出部３１Ｂの外側面よりも側方に突出する突出部１１１Ａを有するＮｉ層１１１を形成し、突出部１１１Ａの下面を含むＮｉ層１１１の表面全面を被覆するＡｕ層１１２を形成するようにしてもよい。
・例えば図３９に示すように、突出部３２Ｅの表面全面を被覆すると共に、絶縁膜３３の上面及びシード層３５の上面を被覆し、突出部３１Ｂの表面全面を被覆するように接続端子１１０を形成するようにしてもよい。さらに、突出部３１Ｂの周囲に形成された絶縁層３１の第１主面３１Ａの一部を被覆するように接続端子１１０を形成するようにしてもよい。
・上記第６実施形態及び図３７〜図３９に示した変形例では、導電層３２Ａの突出部３２Ｅの断面形状を略半円状に形成するようにした。これに限らず、例えば図４０に示すように、突出部３２Ｅの断面形状を略台形状に形成するようにしてもよい。この場合には、接続端子１１０の断面形状も突出部３２Ｅと同様に、略台形状に形成される。
・図４０に示した接続端子１１０周辺の構造を適宜変更してもよい。
例えば図４１〜図４３に示すように、絶縁層３１に突出部３１Ｂを形成し、絶縁膜３３の上面及びシード層３５の上面を突出部３１Ｂの上面３１Ｃと略面一に形成し、突出部３１Ｂの上面３１Ｃよりも上方に突出する断面視略台形状の突出部３２Ｅを導電層３２Ａに形成するようにしてもよい。さらに、このような構造体に以下のような構造の接続端子１１０を形成するようにしてもよい。
・例えば図４１に示すように、断面視略台形状の突出部３２Ｅの表面全面を被覆すると共に、シード層３５の上面、絶縁膜３３の上面及び突出部３１Ｂの上面３１Ｃを被覆するように、絶縁膜３３及び突出部３１Ｂ上に接続端子１１０を形成するようにしてもよい。この場合の接続端子１１０は、突出部３２Ｅと同様に、断面視略台形状に形成される。
・例えば図４２に示すように、突出部３１Ｂの外側面よりも側方に突出する突出部１１１Ａを有するＮｉ層１１１を形成し、突出部１１１Ａの下面を含むＮｉ層１１１の表面全面を被覆するＡｕ層１１２を形成するようにしてもよい。この場合の接続端子１１０は、突出部３２Ｅと同様に、断面視略台形状に形成される。
・例えば図４３に示すように、断面視略台形状の突出部３２Ｅの表面全面を被覆すると共に、絶縁膜３３の上面及びシード層３５の上面を被覆し、突出部３１Ｂの表面全面を被覆するように接続端子１１０を形成するようにしてもよい。さらに、突出部３１Ｂの周囲に形成された絶縁層３１の第１主面３１Ａの一部を被覆するように接続端子１１０を形成するようにしてもよい。この場合の接続端子１１０は、突出部３２Ｅと同様に、断面視略台形状に形成される。
・図４４に示すように、導電層３２Ａの突出部３２Ｅを山なりに形成するようにしてもよい。すなわち、本例の突出部３２Ｅは、導電層３２Ａの外周側から導電層３２Ａの中心に向かうに連れて上方に盛り上がるように形成されている。この場合には、接続端子１１０も突出部３２Ｅと同様に、絶縁層３１の第１主面３１Ａ及び絶縁膜３３の上面に、突出部３２Ｅの表面全面を被覆するように山なりに形成される。すなわち、本例の接続端子１１０は、貫通電極３２の外側から貫通電極３２の中心に向かうに連れて上方に盛り上がるように形成されている。
・また、導電層３２Ａの突出部３２Ｅを、その表面が略釣鐘状になるように形成するようにしてもよい。すなわち、この場合の突出部３２Ｅは、導電層３２Ａの外周側ではなだらかに盛り上がり、導電層３２Ａの中心付近では上記外周側よりも急峻に盛り上がるように形成される。さらに、この場合には、接続端子１１０も突出部３２Ｅと同様に、その表面が略釣鐘状になるように形成される。
・図４４に示した接続端子１１０周辺の構造を適宜変更してもよい。
例えば図４５〜図４７に示すように、絶縁層３１に突出部３１Ｂを形成し、絶縁膜３３の上面及びシード層３５の上面を突出部３１Ｂの上面３１Ｃと略面一に形成し、それら絶縁膜３３、シード層３５及び突出部３１Ｂの上面よりも上方に山なりに盛り上がる突出部３２Ｅを導電層３２Ａに形成するようにしてもよい。さらに、このような構造体に以下のような構造の接続端子１１０を形成するようにしてもよい。
・例えば図４５に示すように、山なりに形成された突出部３２Ｅの表面全面を被覆すると共に、シード層３５の上面、絶縁膜３３の上面及び突出部３１Ｂの上面を被覆するように、絶縁膜３３及び突出部３１Ｂ上に接続端子１１０を形成するようにしてもよい。この場合の接続端子１１０は、突出部３２Ｅと同様に、山なりに形成される。
・例えば図４６に示すように、突出部３１Ｂの外側面よりも側方に突出する突出部１１１Ａを有するＮｉ層１１１を形成し、突出部１１１Ａの下面を含むＮｉ層１１１の表面全面を被覆するＡｕ層１１２を形成するようにしてもよい。この場合の接続端子１１０は、突出部３２Ｅと同様に、山なりに形成される。
・例えば図４７に示すように、山なりに形成された突出部３２Ｅの表面全面を被覆すると共に、絶縁膜３３の上面及びシード層３５の上面を被覆し、突出部３１Ｂの表面全面を被覆するように接続端子１１０を形成するようにしてもよい。さらに、突出部３１Ｂの周囲に形成された絶縁層３１の第１主面３１Ａの一部を被覆するように接続端子１１０を形成するようにしてもよい。この場合の接続端子１１０は、突出部３２Ｅと同様に、山なりに形成される。
・上記第６実施形態及び図３７〜図４７に示した各変形例で示した絶縁層３１、貫通電極３２、絶縁膜３３及び接続端子１１０を、第１及び第２実施形態の半導体チップ３や、第２実施形態の半導体チップ６ａ，６ｂに適用してもよい。例えば半導体チップ３に適用する場合には、図１や図１３に示した絶縁層３１、貫通電極３２、絶縁膜３３及び接続端子３４の代わりに、上記第６実施形態及び上記各変形例で示した絶縁層３１、貫通電極３２、絶縁膜３３及び接続端子１１０を形成する。また、例えば半導体チップ６ａ，６ｂに適用する場合には、絶縁層８１、貫通電極８２、絶縁膜８３及び接続端子８４の代わりに、上記第６実施形態及び上記各変形例で示した絶縁層３１、貫通電極３２、絶縁膜３３及び接続端子１１０を形成する。
・図４０〜図４３に示した各変形例における接続端子１１０の各端部を、丸みを帯びた形状に形成するようにしてもよい。
（他の実施形態）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第１〜第４実施形態における絶縁層３１，８１として、例えば、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ等の無機絶縁膜、又はそれら無機絶縁膜が複数積層された積層膜（例えば、ＳｉＮ膜とＳｉＯ２膜とが順に積層されたＳｉＮ膜／ＳｉＯ２膜）を用いるようにしてもよい。
この場合には、図４８に示すように、例えば、絶縁層３１に、その絶縁層３１の第１主面３１Ａから上方に突出する突出部３１Ｂが形成される。また、突出部３１Ｂの上面３１Ｃと略面一になるように貫通電極３２及び絶縁膜３３が形成される。そして、絶縁層３１の第１主面３１Ａから突出され、絶縁層３１及び絶縁膜３３から露出される貫通電極３２の上端面３２Ｂ上に接続端子３４が形成される。このような絶縁層３１は、例えば、図２３（ａ）〜図２３（ｃ）に示した工程と同様の製造工程により形成することができる。
なお、図４８では、絶縁層３１の変形例を示したが、絶縁層８１についても同様に変形することができる。
・上記各実施形態及び上記各変形例における接続端子３４，８４，１００、及び図４０〜図４３に示した接続端子１１０を、角部を有する断面視略矩形状とした。これに限らず、例えば、接続端子３４，８４，１００，１１０の断面形状を、曲面を有する形状としてもよい。
例えば、図４９に示すように、接続端子１００を、断面視略半楕円状に形成するようにしてもよい。この場合には、例えば、Ｎｉ層１０１が断面視略半楕円状に形成され、そのＮｉ層１０１の表面全面を被覆するようにＡｕ層１０２が形成される。なお、図４９では、図２０に示した接続端子１００の変形例を示したが、その他の図２２、図２４〜図３４に示した接続端子１００についても同様に変形することができ、その他の接続端子３４，８４，１１０についても同様に変形することができる。
・上記各実施形態における配線基板２上に積層される半導体チップの種類及び数は特に限定されない。例えば配線基板２上に積層される複数の半導体チップの全てを、メモリデバイス用の半導体チップとしてもよい。
・上記各実施形態では、上下の半導体チップを積層する際に、例えば上側チップ４の下面側に絶縁層５４Ａを形成し、その上側チップ４を下側チップ３に積層した後に、絶縁層５４を熱硬化するようにした。そして、このように形成される絶縁層５４にアンダーフィル材と同様の役割を持たせるようにした。
これに限らず、例えば、図５０（ａ）に示すように、上下の半導体チップを積層する際に、下側チップ３の上面側に絶縁層５４Ａを形成するようにしてもよい。このとき、絶縁層５４Ａは、例えば、貫通電極３２の上端面３２Ｂ上に形成された接続端子３４の表面全面を被覆するように形成される。ここで、絶縁層５４Ａの材料としてシート状の絶縁樹脂を用いた場合には、絶縁層３１の上面にシート状の絶縁樹脂をラミネートする。但し、図５０（ａ）に示した工程では、シート状の絶縁樹脂の熱硬化は行わず、Ｂ−ステージ状態にしておく。また、絶縁層５４Ａの材料として液状又はペースト状の絶縁樹脂（例えば、ＮＣＰ）を用いた場合には、絶縁層３１の上面に液状又はペースト状の絶縁樹脂を例えば印刷法やスピンコート法により塗布する。なお、必要に応じて、塗布した液状又はペースト状の絶縁樹脂をプリベークしてＢ−ステージ状態にするようにしてもよい。
続いて、図５０（ｂ）に示す工程では、下側チップ３と上側チップ４とを位置合わせした後に、接続端子３４の形成された貫通電極３２上に、上側チップ４の接続端子５３をフリップチップ接合する。例えば、絶縁層５４Ａが半硬化状態である場合には、上側チップ４の保護膜５１の下面を下側チップ３の絶縁層５４Ａの上面に接着するとともに、上側チップ４の接続端子５３が半硬化状態の絶縁層５４Ａを突き破って、下側チップ３の接続端子３４に突き当てられる。これにより、接続端子３４，５３が電気的に接続される。なお、半硬化状態の絶縁層５４Ａは、硬化温度以上に所定時間加熱されて熱硬化される。また、例えば、絶縁層５４Ａが液状のまま、上側チップ４を下側チップ３にフリップチップボンディングし、接続端子３４，５３の接続と同時に絶縁層５４Ａを熱硬化させるようにしてもよい。このような絶縁層５４Ａは、アンダーフィル材と同様の役割を持っている。
・あるいは、上側チップ４を下側チップ３に積層した後に、それら下側チップ３と上側チップ４との間にアンダーフィル材を充填するようにしてもよい。
・上記第１〜第３実施形態では、絶縁層３１、絶縁膜３３及び導電層３２Ａを薄化して貫通電極３２を形成する際に（図７（ｃ）参照）、絶縁層３１、絶縁膜３３及び導電層３２Ａをバイト研削するようにした。これに限らず、例えばＣＭＰ装置を用いて絶縁層３１、絶縁膜３３及び導電層３２Ａを薄化して貫通電極３２を形成するようにしてもよい。
１，１Ａ，１Ｂ，１Ｃ，１Ｄ 半導体パッケージ
２ 配線基板
３，３Ａ 半導体チップ
３Ｂ，３Ｃ 半導体チップ（半導体装置）
４，４Ａ 半導体チップ
６ａ，６ｂ 半導体チップ
３０，８０ 半導体基板
３０Ｘ，８０Ｘ 貫通孔
３１，８１ 絶縁層（第１絶縁層）
３１Ｂ 突出部（第１突出部）
３１Ｘ，８１Ｘ 開口部
３２，８２ 貫通電極
３２Ａ 導電層
３２Ｃ〜３２Ｅ 突出部（第２突出部）
３３，８３ 絶縁膜
３４，８４ 接続端子
３４Ａ 接続端子
３６ 金属膜（金属バリア層）
４０，９０ 配線パターン
４２，９２ 絶縁層（第２絶縁層）
４３Ｐ，９３Ｐ 電極パッド
４５ 接続端子
５０ 半導体基板
５２Ｐ 電極パッド
５３ 接続端子
５４，９６ 絶縁層
５４Ａ，９６Ａ 絶縁層（第３絶縁層）
５５ 接続端子
５６ はんだ層
６０ 基板
６０Ｘ 溝部
９５ 接続端子（第２接続端子）
１００，１１０ 接続端子（第１接続端子）

Claims (8)

  1. 第１主面と第２主面との間を貫通する貫通孔を有する半導体基板と、
    前記半導体基板の第１主面を覆うように形成され、前記貫通孔と連通するように前記貫通孔と対向する位置に前記貫通孔と同一の開口径で開口部が形成された第１絶縁層と、
    前記貫通孔及び前記開口部の内壁面を覆うように形成される絶縁膜と、
    前記絶縁膜の内壁面を覆うように形成された金属バリア層と、前記金属バリア層を覆うように形成された金属膜と、前記金属膜よりも内側の空間に充填された導電層とを含む貫通電極と、
    前記第１絶縁層から露出された前記絶縁膜上に形成され、前記第１絶縁層から露出された前記貫通電極を被覆し、前記貫通電極よりも大径に形成され、無電解めっき金属層からなる第１接続端子と、
    前記半導体基板の第２主面上に積層された配線パターン及び第２絶縁層と、
    前記配線パターンに接続された電極パッドと、を有し、
    前記絶縁膜の端面と前記金属バリア層の端面と前記金属膜の端面と前記導電層の端面とは、前記第１絶縁層の表面に露出するとともに、前記第１絶縁層の表面と面一になるように形成されており、
    前記第１接続端子は、前記絶縁膜の端面と、前記金属バリア層の端面と、前記金属膜の端面と、前記導電層の端面と、前記絶縁膜の端面の周囲に位置する前記第１絶縁層の表面とを被覆し、且つ断面視半楕円状に形成されており、
    前記半導体基板の第２主面側の前記貫通電極の端面が前記配線パターンと接続されていることを特徴とする半導体装置。
  2. 前記第１接続端子は、前記絶縁膜の端面と、前記金属バリア層の端面と、前記金属膜の端面と、前記導電層の端面と、前記絶縁膜の端面の周囲に位置する前記第１絶縁層の表面とを被覆し、且つ断面視半楕円状に形成されたニッケル層と、前記ニッケル層の表面を被覆する無電解めっき層とを有し、
    前記無電解めっき層は、前記ニッケル層の表面から順にパラジウム層と金層とを積層した金属層、又は金層、又は錫層であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１絶縁層の表面は、第１突出部を有し、
    前記第１接続端子は、前記第１突出部上に形成されており、
    前記絶縁膜の端面と前記金属バリア層の端面と前記金属膜の端面と前記導電層の端面とは、前記第１突出部の表面に露出するとともに、前記第１突出部の表面と面一になるように形成されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第１接続端子は、前記第１突出部の全面を被覆するとともに、前記第１突出部の周囲の前記第１絶縁層の表面を被覆することを特徴とする請求項３に記載の半導体装置。
  5. 半導体基板の第１主面と第２主面との間を貫通する貫通孔に形成される貫通電極を備える半導体装置の製造方法であって、
    前記半導体基板の母材となる基板の第２主面側に溝部を形成する工程と、
    前記溝部の内壁面全面に絶縁膜を形成する工程と、
    前記絶縁膜の内壁面全面を覆うように金属バリア層を形成する工程と、
    前記金属バリア層を覆うように金属膜を形成する工程と、
    前記金属膜よりも内側の空間に導電層を形成する工程と、
    前記第２主面上に、前記導電層と接続する配線パターン及び第２絶縁層を積層する工程と、
    前記基板を前記第１主面側から薄化して前記半導体基板を形成し、前記溝部を前記貫通
    孔とするとともに、前記半導体基板から前記絶縁膜で覆われた導電層、金属膜及び金属バリア層の一部を露出させる工程と、
    前記露出された絶縁膜、導電層、金属膜及び金属バリア層を被覆するように第１絶縁層を形成する工程と、
    前記第１絶縁層、前記絶縁膜、前記導電層、前記金属膜及び前記金属バリア層を研削又は研磨することにより、前記絶縁膜の端面と前記導電層の端面と前記金属膜の端面と前記金属バリア層の端面とを前記第１絶縁層の表面から露出させるとともに、前記第１絶縁層に、前記貫通孔と連通し、且つ前記貫通孔と同一開口径の開口部を形成するとともに、前記貫通孔及び前記開口部内の前記導電層、前記金属膜及び前記金属バリア層を前記貫通電極とする工程と、
    無電解めっき法により、前記絶縁膜上に、前記第１絶縁層から露出された前記貫通電極の表面全面を被覆するとともに、前記貫通電極よりも大径の無電解めっき金属層からなる第１接続端子を形成する工程と、
    を有し、
    前記貫通電極を形成する工程では、前記第１絶縁層の表面と前記絶縁膜の端面と前記導電層の端面と前記金属膜の端面と前記金属バリア層の端面とが面一になるように形成され、
    前記第１接続端子を形成する工程では、前記第１接続端子が、前記絶縁膜の端面と、前記金属バリア層の端面と、前記金属膜の端面と、前記導電層の端面と、前記絶縁膜の端面の周囲に位置する前記第１絶縁層の表面とを被覆し、且つ断面視半楕円状に形成されることを特徴とする半導体装置の製造方法。
  6. 前記第１接続端子を形成する工程は、
    無電解めっき法により、前記絶縁膜の端面と、前記金属バリア層の端面と、前記金属膜の端面と、前記導電層の端面と、前記絶縁膜の端面の周囲に位置する前記第１絶縁層の表面とを被覆する断面視半楕円状のニッケル層を形成する工程と、
    無電解めっき法により、前記ニッケル層の表面を被覆する無電解めっき層を形成する工程とを有し、
    前記無電解めっき層は、前記ニッケル層の表面から順にパラジウム層と金層とを積層した金属層、又は金層、又は錫層であることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記導電層の端面を露出させる工程では、スラリーの材質及び研磨パッドの硬度を調整することにより、前記第１絶縁層、前記絶縁膜、前記金属バリア層、前記金属膜及び前記導電層に対する研磨量をそれぞれ調整することを特徴とする請求項５又は６に記載の半導体装置の製造方法。
  8. 前記配線パターンと接続された電極パッド上に第２接続端子を形成する工程と、
    前記第２接続端子を覆うように半硬化状態の第３絶縁層を形成する工程と、
    を有することを特徴とする請求項５〜７のいずれか一項に記載の半導体装置の製造方法。
JP2013217624A 2013-02-27 2013-10-18 半導体装置及び半導体装置の製造方法 Active JP6232249B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013217624A JP6232249B2 (ja) 2013-02-27 2013-10-18 半導体装置及び半導体装置の製造方法
US14/185,872 US9048225B2 (en) 2013-02-27 2014-02-20 Semiconductor device and method for manufacturing semiconductor device
KR1020140021110A KR20140107129A (ko) 2013-02-27 2014-02-24 반도체 장치 및 반도체 장치의 제조 방법
TW103106156A TWI645567B (zh) 2013-02-27 2014-02-25 半導體裝置及其製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013037899 2013-02-27
JP2013037899 2013-02-27
JP2013217624A JP6232249B2 (ja) 2013-02-27 2013-10-18 半導体装置及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2014195041A JP2014195041A (ja) 2014-10-09
JP2014195041A5 JP2014195041A5 (ja) 2016-09-08
JP6232249B2 true JP6232249B2 (ja) 2017-11-15

Family

ID=51387324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013217624A Active JP6232249B2 (ja) 2013-02-27 2013-10-18 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9048225B2 (ja)
JP (1) JP6232249B2 (ja)
KR (1) KR20140107129A (ja)
TW (1) TWI645567B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589913B1 (en) * 2013-03-29 2017-03-07 Rockwell Collins, Inc. Flip chip stacking utilizing interposer
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
TWI566305B (zh) * 2014-10-29 2017-01-11 巨擘科技股份有限公司 製造三維積體電路的方法
TWI575785B (zh) 2014-10-30 2017-03-21 新世紀光電股份有限公司 發光裝置
JP6437805B2 (ja) * 2014-12-03 2018-12-12 東京応化工業株式会社 積層体の製造方法、封止基板積層体の製造方法及び積層体
JP6780933B2 (ja) * 2015-12-18 2020-11-04 新光電気工業株式会社 端子構造、端子構造の製造方法、及び配線基板
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
EP3451804B1 (en) * 2017-08-28 2020-04-01 Goodrich Actuation Systems Limited Potting method
KR101942745B1 (ko) * 2017-11-07 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
CN111315918B (zh) * 2017-11-16 2022-07-08 Ｊｘ金属株式会社 半导体基板及其制造方法
KR20190083054A (ko) * 2018-01-03 2019-07-11 삼성전자주식회사 반도체 패키지
CN110032285A (zh) * 2018-01-11 2019-07-19 南昌欧菲显示科技有限公司 触控模组及其制造方法
KR20190137458A (ko) * 2018-06-01 2019-12-11 삼성전자주식회사 Led를 이용한 디스플레이 모듈 제조방법
US10643943B2 (en) * 2018-06-25 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure, package-on-package structure and manufacturing method thereof
KR102530754B1 (ko) * 2018-08-24 2023-05-10 삼성전자주식회사 재배선층을 갖는 반도체 패키지 제조 방법
TWI674599B (zh) * 2018-09-12 2019-10-11 鈺冠科技股份有限公司 堆疊型電容器組件結構
TWI676194B (zh) * 2018-09-21 2019-11-01 鈺冠科技股份有限公司 不需要使用碳膠層的堆疊型電容器及其製作方法、以及銀膠層
TWI688017B (zh) * 2019-03-15 2020-03-11 南茂科技股份有限公司 晶片封裝結構及其製造方法
KR102629832B1 (ko) * 2019-03-28 2024-01-26 삼성전자주식회사 반도체 패키지 기판 및 이를 이용한 반도체 패키지 제조 방법
US11069605B2 (en) * 2019-04-30 2021-07-20 Advanced Semiconductor Engineering, Inc. Wiring structure having low and high density stacked structures
US20210090981A1 (en) * 2019-09-23 2021-03-25 Intel Corporation Surface finish surrounding a pad
GB2590689B (en) * 2019-12-24 2023-01-11 Rockley Photonics Ltd Packaging of three-dimensional integrated circuit by encapsulation with copper posts and double sided redistribution layer
JP2022047357A (ja) * 2020-09-11 2022-03-24 キオクシア株式会社 半導体装置およびその製造方法
EP3998628A4 (en) * 2020-09-17 2022-08-03 Changxin Memory Technologies, Inc. SOLDER PAD STRUCTURE, SEMICONDUCTOR STRUCTURE, SEMICONDUCTOR PACKAGING STRUCTURE AND METHOD OF MANUFACTURE THEREOF
US11908831B2 (en) * 2020-10-21 2024-02-20 Stmicroelectronics Pte Ltd Method for manufacturing a wafer level chip scale package (WLCSP)
US20230238345A1 (en) * 2022-01-27 2023-07-27 nD-HI Technologies Lab, Inc. High-yielding and ultrafine pitch packages for large-scale ic or advanced ic
US12374647B2 (en) * 2022-05-12 2025-07-29 Renesas Electronics Corporation Semiconductor device including chip-to-chip bonding
WO2025187363A1 (ja) * 2024-03-07 2025-09-12 パナソニックＩｐマネジメント株式会社 インターポーザ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3972846B2 (ja) * 2003-03-25 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
JP4016984B2 (ja) 2004-12-21 2007-12-05 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
JP5222459B2 (ja) * 2005-10-18 2013-06-26 新光電気工業株式会社 半導体チップの製造方法、マルチチップパッケージ
JP2010067916A (ja) * 2008-09-12 2010-03-25 Panasonic Corp 集積回路装置
US8399987B2 (en) * 2009-12-04 2013-03-19 Samsung Electronics Co., Ltd. Microelectronic devices including conductive vias, conductive caps and variable thickness insulating layers
JP5357241B2 (ja) * 2011-08-10 2013-12-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
KR101845529B1 (ko) * 2012-02-02 2018-04-05 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
TW201438245A (zh) 2014-10-01
JP2014195041A (ja) 2014-10-09
US20140239508A1 (en) 2014-08-28
US9048225B2 (en) 2015-06-02
TWI645567B (zh) 2018-12-21
KR20140107129A (ko) 2014-09-04

Similar Documents

Publication Publication Date Title
JP6232249B2 (ja) 半導体装置及び半導体装置の製造方法
JP5357241B2 (ja) 半導体装置及び半導体装置の製造方法
JP5878362B2 (ja) 半導体装置、半導体パッケージ及び半導体装置の製造方法
KR102127796B1 (ko) 반도체 패키지 및 방법
US11443993B2 (en) Chip package structure with cavity in interposer
TWI708291B (zh) 半導體封裝及其製造方法
US9368474B2 (en) Manufacturing method for semiconductor device
US11948890B2 (en) Semiconductor package and method
CN110970312B (zh) 封装件及其形成方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
US20190115294A1 (en) Semiconductor package device and method of manufacturing the same
US20190333847A1 (en) Wiring substrate
KR100609334B1 (ko) 감광성 폴리머가 갭필된 적층 회로부재 및 그의 제조 방법
US12125755B2 (en) Chip package structure with cavity in interposer
CN112670195A (zh) 封装结构及其形成方法
JP5385471B2 (ja) 半導体装置の製造方法
US20240250036A1 (en) Semiconductor package and method
US12476160B2 (en) Semiconductor package and method of fabricating the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171023

R150 Certificate of patent or registration of utility model

Ref document number: 6232249

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150