JP5222459B2 - 半導体チップの製造方法、マルチチップパッケージ - Google Patents

半導体チップの製造方法、マルチチップパッケージ Download PDF

Info

Publication number
JP5222459B2
JP5222459B2 JP2005303443A JP2005303443A JP5222459B2 JP 5222459 B2 JP5222459 B2 JP 5222459B2 JP 2005303443 A JP2005303443 A JP 2005303443A JP 2005303443 A JP2005303443 A JP 2005303443A JP 5222459 B2 JP5222459 B2 JP 5222459B2
Authority
JP
Japan
Prior art keywords
hole
semiconductor chip
main surface
electrode pad
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005303443A
Other languages
English (en)
Other versions
JP2007115776A (ja
Inventor
昌宏 春原
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005303443A priority Critical patent/JP5222459B2/ja
Priority to US11/545,233 priority patent/US7592700B2/en
Priority to EP06255217A priority patent/EP1777742A3/en
Priority to KR1020060100861A priority patent/KR20070042475A/ko
Publication of JP2007115776A publication Critical patent/JP2007115776A/ja
Priority to US12/028,924 priority patent/US7576004B2/en
Application granted granted Critical
Publication of JP5222459B2 publication Critical patent/JP5222459B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0238—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes through pads or through electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0261—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the filling method or the material of the conductive fill
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7436—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to support a device or a wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07232—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07232—Compression bonding, e.g. thermocompression bonding
    • H10W72/07233—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H10W72/248—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体チップの製造方法、並びに前記半導体チップを積み重ねたマルチチップパッケージに関する。
近年の電子機器の高性能化や小型化に伴って、複数の半導体チップを積み重ねたマルチチップパーケージの開発が行なわれている。マルチチップパーケージに適用される半導体チップは、上下方向に配置される他の半導体チップと電気的に接続される貫通ビアを有する。このような貫通ビアには、半導体基板と電極パッドとを貫通するように形成されたものがある（図１参照）。
図１は、従来の半導体チップの断面図である。
図１に示すように、半導体チップ１００は、半導体基板１０１と、半導体素子（図示せず）が形成された半導体素子形成層１０２と、電極パッド１０３と、導電金属部材１０４と、絶縁膜１０６と、金属層１０８と、貫通ビア１１１とを有する。
半導体基板１０１には、半導体素子形成層１０２、電極パッド１０３、及び導電金属部材１０４を貫通する貫通孔１１２が形成されている。電極パッド１０３は、導電金属部材１０４及び半導体素子（図示せず）と電気的に接続されている。導電金属部材１０４は、レーザ加工法により、絶縁膜１０６に開口部１０６Ａを形成するときに、電極パッド１０３が損傷しないように保護するための部材である。
絶縁膜１０６は、半導体基板１０１の裏面１０１Ａ、導電金属部材１０４、及び貫通孔１１２を覆うように設けられている。絶縁膜１０６は、導電金属部材１０４の上面１０４Ａを露出する開口部１０６Ａを有する。
金属層１０８は、絶縁膜１０６が形成された貫通孔１１２の側壁を覆うと共に、開口部１０６Ａを充填するように設けられている。
貫通ビア１１１は、絶縁膜１０６及び金属層１０８が形成された貫通孔１１２に設けられている。貫通ビア１１１は、金属層１０８及び導電金属部材１０４を介して、電極パッド１０３と電気的に接続されている。貫通ビア１１１は、金属層１０８を給電層とする電解めっき法により形成される。
このような構成とされた半導体チップ１００は、貫通ビア１１１の端部にはんだを設けることで他の半導体チップと電気的に接続される（例えば、特許文献１参照。）。
特開２００２−３７３８９５号公報
しかしながら、従来の半導体チップ１００では、導電金属部材１０４や金属層１０８を設けることで、電極パッド１０３と貫通ビア１１１とを電気的に接続していたため、半導体チップ１００のコストが増加してしまうという問題があった。
また、導電金属部材１０４や金属層１０８を設けることにより、半導体チップ１００の製造工程が複雑となり、半導体チップ１００の製造コストが増加してしまうという問題があった。
さらに、導電金属部材１０４を設けることで、貫通孔１１２の深さが深くなり、貫通ビア１１１を形成する際の電解めっきの処理時間が長くなるため、半導体チップ１００の製造コストが増加してしまうという問題があった。
また、貫通ビア１１１は、貫通孔１１２の側壁の絶縁膜１０６に設けられた金属層１０８に導電金属を析出成長させて形成するため、貫通ビア１１１の中心付近にボイドが発生してしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、貫通ビアにおけるボイドの発生を防止すると共に、製造コストを低減することのできる半導体チップの製造方法、及び前記半導体チップを積み重ねたマルチチップパッケージを提供することを目的とする。
本発明の一観点によれば、半導体チップ、及び前記半導体チップと同一構造であり前記半導体チップ上に積層された他の半導体チップ、を有し、前記半導体チップ及び前記他の半導体チップは各々、第１の主面、及び前記第１の主面とは反対側に位置する第２の主面、を備えた半導体基板と、前記第１の主面に設けられ、半導体素子と電気的に接続された電極パッドと、前記半導体基板及び前記電極パッドを貫通する貫通孔と、前記貫通孔内に設けられた貫通部、及び前記貫通部の前記第２の主面側に設けられ前記第２の主面から突出し表面が拡散防止膜で覆われた突出部、を備えた貫通ビアと、前記電極パッド及び前記貫通ビア上に設けられ、前記電極パッド及び前記貫通ビアと電気的に接続されるＡｕバンプと、を有し、前記Ａｕバンプは、前記貫通孔内に突出し前記貫通孔内において前記貫通部の前記第１の主面側の端部と電気的に接続された球状部、及び前記球状部の前記貫通部と接続された側とは反対側に設けられた線状部、を備え、前記突出部は、前記貫通部よりも幅広形状とされており、前記半導体チップの前記線状部は、前記拡散防止膜を介して、前記他の半導体チップの前記突出部と電気的に接続されているマルチチップパッケージが提供される。
本発明の他の観点によれば、第１の主面、及び前記第１の主面とは反対側に位置する第２の主面、を備えた半導体基板の前記第１の主面に、半導体素子と電気的に接続された電極パッドを形成する電極パッド形成工程と、前記半導体基板及び前記電極パッドを貫通する貫通孔を形成する貫通孔形成工程と、前記貫通孔形成工程の後に、前記電極パッドの上面を覆うようにテープを貼り付けるテープ貼付工程と、前記テープ貼付工程の後に、前記貫通孔の側壁、及び前記貫通孔内に露出された前記テープに絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜形成工程の後に、前記テープを剥がして、前記テープに形成された前記絶縁膜を除去する絶縁膜除去工程と、前記絶縁膜除去工程後に、前記第１の主面側に位置する前記貫通孔及び前記電極パッド上に、前記貫通孔内に突出する球状部、及び前記球状部に設けられた線状部、を備えたＡｕバンプを形成するＡｕバンプ形成工程と、前記Ａｕバンプを給電層とする電解めっき法により、前記貫通孔内に設けられた貫通部、及び前記貫通部の前記第２の主面側に設けられ前記第２の主面から突出する突出部、を備えた貫通ビアを形成し、前記貫通孔内において前記貫通部の前記第１の主面側の端部を前記球状部と電気的に接続する貫通ビア形成工程と、を有し、前記貫通ビア形成工程では、前記突出部を前記貫通部よりも幅広形状に形成する半導体チップの製造方法が提供される。
本発明によれば、貫通ビアにおけるボイドの発生を防止すると共に、半導体チップの製造コスト、及び前記半導体チップを積み重ねたマルチチップパッケージのコストを低減することができる。
次に、図面に基づいて本発明の実施の形態について説明する。
図２は、本発明の実施の形態に係る半導体チップの断面図である。図２において、Ａは半導体基板１１の第２の主面１１Ｂに設けられた絶縁膜１５を基準としたときの突出部２６の突出量（以下、「突出量Ａ」とする）、Ｄ１は貫通孔１７の深さ（以下、「深さＤ１」とする）、Ｈ１は電極パッド１４の上面１４Ａを基準としたときのＡｕバンプ１８の高さ（以下、「高さＨ１」とする）をそれぞれ示している。
図２を参照するに、半導体チップ１０は、半導体基板１１と、半導体素子形成層１２と、絶縁膜１３，１５と、電極パッド１４と、保護膜１６と、Ａｕバンプ１８と、貫通ビア２０と、拡散防止膜２１とを有する。
半導体基板１１は、薄板化されており、貫通孔１７が形成されている。貫通孔１７は、半導体基板１１、絶縁膜１３、及び電極パッド１４を貫通するように形成されている。半導体基板１１の材料としては、例えば、シリコンや、ＧａＡｓ等の化合物半導体を用いることができる。薄板化された半導体基板１１の厚さＭ１は、例えば、３００μｍとすることができる。また、貫通孔１７の直径Ｒ１は、例えば、３０μｍとすることができる。
半導体素子形成層１２は、半導体基板１１の第１の主面１１Ａ側に設けられている。半導体素子形成層１２は、貫通孔１７の形成位置に対応する半導体基板１１部分には設けられていない。半導体素子形成層１２には、トランジスタ等の半導体素子（図示せず）が形成されている。半導体素子は、図示していない配線パターンを介して電極パッド１４と電気的に接続されている。
絶縁膜１３は、半導体基板１１の第１の主面１１Ａ及び半導体素子形成層１２上に設けられている。絶縁膜１３は、例えば、ＣＶＤ法により形成できる。絶縁膜１３としては、例えば、ＳｉＯ2膜やＳｉＮ膜を用いることができる。絶縁膜１３の厚さは、例えば、０．１〜１．０μｍとすることができる。
電極パッド１４は、絶縁膜１３上に設けられている。電極パッド１４は、図示していない配線パターンにより半導体素子（図示せず）と電気的に接続されている。電極パッド１４の材料としては、例えば、Ａｌを用いることができる。また、電極パッド１４は、例えば、スパッタ法により絶縁膜１３上にＡｌ膜を成膜し、このＡｌ膜をドライエッチング法によりパターニングすることで形成できる。
絶縁膜１５は、半導体基板１１の第２の主面１１Ｂと、貫通孔１７の側壁とを覆うように設けられている。絶縁膜１５は、半導体基板１１と貫通ビア２０との間を絶縁するための膜である。絶縁膜１５は、例えば、ＣＶＤ法により形成することができる。絶縁膜１５としては、例えば、ＳｉＯ2膜やＳｉＮ膜等を用いることができる。また、絶縁膜１５の厚さは、例えば、１μｍとすることができる。
保護膜１６は、絶縁膜１３上に設けられており、電極パッド１４を露出する開口部１６Ａを有する。開口部１６Ａの直径Ｒ２は、例えば、８０μｍとすることができる。保護膜１６としては、例えば、ＣＶＤ法により形成したＳｉＮ膜や、スピンコート法により形成したポリイミド膜を用いることができる。
Ａｕバンプ１８は、電極パッド１４及び貫通ビア２０上に設けられている。Ａｕバンプ１８は、電極パッド１４及び貫通ビア２０と電気的に接続されている。Ａｕバンプ１８は、外部接続端子の機能を奏するものである。Ａｕバンプ１８の高さＨ１は、例えば、７０μｍ〜８０μｍとすることができる。
このように、電極パッド１４及び貫通ビア２０上に、電極パッド１４及び貫通ビア２０と電気的に接続されるＡｕバンプ１８を設けることにより、従来の貫通孔１１２よりも貫通孔１７の深さＤ１を浅くすることが可能となる。これにより、貫通孔１７に形成される貫通ビア２０の長さが短くなるため、半導体チップ１０のコストを低減することができる。
Ａｕバンプ１８は、球状部２２と、線状部２３とを有する。球状部２２は、貫通孔１７内に突出するように電極パッド１４及び貫通ビア２０上に設けられている。貫通孔１７内に位置する球状部２２の端部２２Ａは、貫通ビア２０の端面２０Ａと接触している。
このように、貫通孔１７内に突出するようにＡｕバンプ１８の球状部２２を設けることにより、球状部２２の端部２２Ａと電極パッド１４の上面１４Ａとを面一とした場合と比較して、貫通孔１７の深さをさらに浅くすることが可能となる。これにより、貫通ビア２０の長さをさらに短くして、半導体チップ１０のコストを低減することができる。
線状部２３は、球状部２２の貫通ビア２０と接続された側とは反対側に設けられている。半導体チップ１０を他の半導体チップ或いはマザーボード等の基板と接続する際、線状部２３は、他の半導体チップの電極パッド或いはマザーボード等の基板のパッドに対して熱圧着または超音波接続される。これにより、半導体チップ１０は、他の半導体チップやマザーボード等の基板と電気的に接続される。なお、熱圧着する場合は、Ａｕバンプ１８を３００℃程度の熱で加熱して、線状部２３を溶融させて接続を行なう。線状部２３の直径Ｒ３は、例えば、２０μｍとすることができる。
貫通ビア２０は、貫通部２５と、突出部２６とを有する。貫通部２５は、絶縁膜１５が形成された貫通孔１７に設けられている。貫通部２５の上端部（貫通ビア２０の端面２０Ａ）は、Ａｕバンプ１８と電気的に接続されている。
突出部２６は、貫通部２５の下端側に配置されており、貫通部２５と一体的に構成されている。突出部２６は、半導体基板１１の第２の主面１１Ｂに設けられた絶縁膜１５から突出しており、貫通部２５よりも幅広形状とされている。突出部２６は、外部接続端子の機能を奏するものである。半導体チップ１０を他の半導体チップ或いはマザーボード等の基板と接続する際、突出部２６は、他の半導体チップの電極パッド或いはマザーボード等の基板のパッドに対して電気的に接続される。突出部２６の突出量Ａは、例えば、２０μｍ〜６０μｍとすることができる。貫通ビア２０は、例えば、電解めっき法により形成することができる。
拡散防止膜２１は、Ｎｉ層２８と、Ａｕ層２９とを有した構成とされている。Ｎｉ層２８は、突出部２６を覆うように設けられている。Ａｕ層２９は、Ｎｉ層２８を覆うように設けられている。
本実施の形態の半導体チップによれば、電極パッド１４及び貫通ビア２０上に、電極パッド１４及び貫通ビア２０と電気的に接続されるＡｕバンプ１８を設けることにより、従来よりも貫通孔１７の深さＤ１を浅くすることが可能となる。これにより、貫通孔１７に形成される貫通ビア２０の長さが短くなるため、半導体チップ１０のコストを低減することができる
また、貫通孔１７内に突出するようにＡｕバンプ１８の球状部２２を設けることで、貫通ビア２０の長さをさらに短くして、半導体チップ１０のコストをさらに低減することができる。
図３は、本実施の形態の半導体チップを積み重ねたマルチチップパッケージの一例を示した図である。図３では、先に説明した半導体チップ１０を３つ積み重ねたマルチチップパッケージ３５を例に挙げて図示している。図３では、説明の便宜上、一番下に配置された半導体チップ１０−１の構成要素の符号には−１を付し、半導体チップ１０−１と接続された半導体チップ１０−２の構成要素の符号には−２を付し、半導体チップ１０−２と接続された半導体チップ１０−３の構成要素の符号には−３を付す。
図３を参照するに、マルチチップパッケージ３５は、半導体チップ１０−１上に半導体チップ１０−２と、半導体チップ１０−３とが順次積み重ねられた構成とされている。半導体チップ１０−１のＡｕバンプ１８−１は、拡散防止膜２１−２を介して、半導体チップ１０−２の貫通ビア２０−２と電気的に接続されており、半導体チップ１０−２のＡｕバンプ１８−２は、拡散防止膜２１−３を介して、半導体チップ１０−３の貫通ビア２０−３と電気的に接続されている。
このように、本実施の形態の半導体チップ１０は、例えば、上記構成とされたマルチチップパッケージ３５に適用可能である。
なお、図３では、３つの半導体チップ１０を積み重ねたマルチチップパッケージ３５を例に挙げて説明したが、半導体チップ１０を積み重ねる数はこれに限定されない。また、半導体チップ１０と他の半導体チップとを積み重ねてマルチチップパッケージを構成してもよい。
図４〜図２０は、本実施の形態に係る半導体チップの製造工程を示す図である。図４〜図２０において、本実施の形態の半導体チップ１０と同一構成部分には同一符号を付す。また、図４〜図２０では、説明の便宜上、図２に示した領域Ｂに対応する半導体チップ１０の製造工程を図示する。
図４〜図２０を参照して、本実施の形態に係る半導体チップ１０の製造方法について説明する。始めに、図４に示すように、薄板化される前の半導体基板１１（厚さＭ２）の第１の主面１１Ａ側に、公知の技術により半導体素子形成層１２を形成し、次いで、半導体素子形成層１２が形成された半導体基板１１上に絶縁膜１３と、電極パッド１４と、開口部１６Ａを有する保護膜１６とを順次形成する。
具体的には、例えば、ＣＶＤ法により絶縁膜１３としてＳｉＯ2膜（厚さ０．１μｍ）を半導体基板１１の第１の主面１１Ａ上と半導体素子形成層１２上とを覆うように形成する。次いで、絶縁膜１３上に、例えば、スパッタ法によりＡｌ膜を成膜し、続いて、Ａｌ膜上に電極パッド１４の形状に対応するようにパターニングされたレジスト膜を形成する。その後、レジスト膜をマスクとして、ドライエッチング法によりＡｌ膜をエッチングして、電極パッド１４を形成する。次いで、電極パッド１４が形成された絶縁膜１３上に、例えば、ＣＶＤ法により保護膜１６としてＳｉＮ膜を成膜する。続いて、ＳｉＮ膜上に開口部１６Ａの形状及び形成位置に対応する開口部を有したレジスト膜を形成し、このレジスト膜をマスクとして、ドライエッチング法によりＳｉＮ膜をエッチングして、電極パッド１４の上面１４Ａを露出する開口部１６Ａを形成する。開口部１６Ａの直径Ｒ２は、例えば、８０μｍとすることができる。
なお、絶縁膜１３としては、ＳｉＯ2膜の代わりに、ＣＶＤ法により形成されたＳｉＮ膜（例えば、厚さ０．１μｍ）を用いてもよい。また、半導体基板１１としては、例えば、薄板化される前の厚さＭ２が６２５μｍのシリコンウエハを用いることができる。
次いで、図５に示すように、図４に示した構造体上に開口部４１Ａを有したレジスト膜４１を形成する。開口部４１Ａは、電極パッド１４の上面１４Ａを露出する開口部である。開口部３２の直径Ｒ４は、貫通孔１７の直径Ｒ１と略等しく、開口部１６Ａの直径Ｒ２よりも小さくなるように設定されている。開口部３２の直径Ｒ４は、開口部１６Ａの直径Ｒ２の１／２程度の大きさが好ましい。具体的には、開口部１６Ａの直径Ｒ２が８０μｍの場合、開口部３２の直径Ｒ４は、例えば、３０μｍとすることができる。
次いで、図６に示すように、レジスト膜４１をマスクとして、電極パッド１４と絶縁膜１３とを順次エッチングして、半導体基板１１の第１の主面１１Ａを露出させる。電極パッド１４及び絶縁膜１３のエッチングは、ドライエッチング法またはウエットエッチング法を用いることができる。
次いで、図７に示すように、第２の主面１１Ｂ側から半導体基板１１を薄板化する（基板薄板化工程）。半導体基板１１の薄板化には、例えば、研削法やエッチング法を用いることができる。具体的には、例えば、グラインダーにより半導体基板の厚さＭ１が３００μｍになるまで薄板化する。
このように、貫通孔１７を形成する前に半導体基板１１を薄板化することで、貫通孔１７のアスペクト比が小さくなるため、貫通孔１７を容易に形成することができる。
次いで、図８に示すように、薄板化された半導体基板１１の第２の主面１１Ｂに保護テープ４２を貼り付ける。保護テープ４２は、ドライエッチング法により半導体基板１１を貫通する貫通孔１７を形成する際、半導体基板１１が配置されたエッチング装置のステージが損傷することを防止するためのものである。
保護テープ４２としては、例えば、ペット基材にアクリル系の粘着剤を塗布したものを用いることができる。また、保護テープ４２の厚さは、例えば、１００μｍ〜２００μｍとすることができる。
次いで、図９に示すように、レジスト膜４１をマスクとするドライエッチング法により、半導体基板１１が貫通するまでエッチングを行って、半導体基板１１、絶縁膜１３、及び電極パッド１４を貫通する直径Ｒ１の貫通孔１７を形成する（貫通孔形成工程）。貫通孔１７の直径Ｒ１は、開口部４１Ａの直径Ｒ４と略等しい。貫通孔１７の直径Ｒ１は、例えば、３０μｍとすることができる。
次いで、図１０に示すように、保護フィルム４２を剥がして、その後、レジスト膜４１を除去する。次いで、図１１に示すように、図１０に示した構造体の上面に絶縁膜除去用テープ４４を貼り付ける。このとき、絶縁膜除去用テープ４４は、電極パッド１４の上面１４Ａを覆う（保護膜１６の開口部１６Ａを充填する）ように設ける。絶縁膜除去用テープ４４としては、例えば、ペット基材にアクリル系の粘着剤を塗布したものを用いることができる。また、絶縁膜除去用テープ４４の厚さは、例えば、１００μｍ〜２００μｍとすることができる。
次いで、図１２に示すように、半導体基板１１の第２の主面１１Ｂ側から半導体基板１１の第２の主面１１Ｂと貫通孔１７の側壁とを覆うように絶縁膜１５を形成する（絶縁膜形成工程）。このとき、貫通孔１７に露出された絶縁膜除去用テープ４４にも絶縁膜１５が形成される。具体的には、例えば、ＣＶＤ法により絶縁膜１５としてＳｉＯ2膜（厚さ１μｍ）を形成する。
次いで、図１３に示すように、絶縁膜１５が形成された絶縁膜除去用テープ４４を剥がして、不要な絶縁膜１５（絶縁膜除去用テープ４４に形成された絶縁膜１５）を除去する。
次いで、図１４に示すように、半導体基板１１の第１の主面１１Ａ側に位置する貫通孔１７及び電極パッド１４上に、球状部２２と線状部２３とを有するＡｕバンプ１８を形成する（Ａｕバンプ形成工程）。このとき、Ａｕバンプ１８は、半導体基板１１の第１の主面１１Ａ側に位置する貫通孔１７の開放端を塞ぐように配置する。
このように、第１の主面１１Ａ側に位置する貫通孔１７及び電極パッド１４上にＡｕバンプ１８を形成することで、従来の半導体チップ１００よりも簡単な構成で電極パッド１４と貫通ビア２０との間を電気的に接続することが可能となる。これにより、半導体チップ１０の製造工程が簡略化されて、半導体チップ１０の製造コストを低減することができる。
また、Ａｕバンプ１８は、球状部２２が貫通孔１７内に突出する（球状部２２の端部２２Ａが貫通孔１７内に位置する）ように形成するとよい。
このように、球状部２２が貫通孔１７内に突出するようにＡｕバンプ１８を形成することにより、貫通ビア２０の長さが短くなる。これにより、貫通ビア２０を形成する際の電解めっきの処理時間を短縮して、半導体チップ１０の製造コストを低減することができる。Ａｕバンプ１８の高さＨ１は、例えば、７０μｍ〜８０μｍとすることができる。また、線状部２３の直径Ｒ３は、例えば、２０μｍとすることができる。
次いで、図１５に示すように、図１４に示した構造体上を覆うように金属層４５を形成する。金属層４５は、複数のＡｕバンプ１８間を電気的に接続している。金属層４５は、電解めっき法により貫通ビア２０を形成する際、複数のＡｕバンプ１８に一括して電圧を印加するためのものである。金属層４５は、例えば、スパッタ法や蒸着法等により形成することができる。金属層４５としては、例えば、Ｃｕ層を用いることができ、金属層４５の厚さは、例えば、０．５μｍとすることができる。
次いで、図１６に示すように、図１５に示した構造体上に保護テープ４７を貼り付ける。保護テープ４７は、電解めっき法により貫通ビア２０を形成する際、金属層４５上に導電金属が形成されることを防止するためのものである。保護テープ４７としては、例えば、ペット基材にアクリル系の粘着剤を塗布したものを用いることができる。また、保護テープ４７の厚さは、例えば、１００μｍ〜２００μｍとすることができる。
次いで、図１７に示すように、金属層４５に電圧を印加して、Ａｕバンプ１８を給電層とする電解めっき法により、Ａｕバンプ１８の球状部２２の端部２２Ａに導電金属を析出させ、導電金属を球状部２２の端部２２Ａから貫通孔１７の深さ方向（図１７の下方）に向かうように成長させて、貫通部２５と突出部２６とを有する貫通ビア２０を形成する（貫通ビア形成工程）。
このように、Ａｕバンプ１８を給電層とする電解めっき法を用いて、球状部２２の端部２２Ａから貫通孔１７の深さ方向に向かうように導電金属を析出成長させて貫通ビア２０を形成することにより、貫通ビア２０にボイドが発生することを防止できる。
また、外部接続端子としての機能を有する突出部２６と貫通部２５とを一括して形成することにより、別途、貫通部２５の端部にパッドを設けた場合と比較して、工程数が少なくなるため、半導体チップ１０の製造コストを低減することができる。
次いで、図１８に示すように、金属層４５に電圧を印加して、電解めっき法により、突出部２６を覆うＮｉ層２８と、Ｎｉ層２８を覆うＡｕ層２９とを順次形成する。これにより、Ｎｉ層２８とＡｕ層２９とからなる拡散防止膜２１が形成される。
次いで、図１９に示すように、保護テープ４７を剥がす。次いで、図２０に示すように、金属層４５を除去する。これにより、半導体チップ１０が製造される。
本実施の形態の半導体チップの製造方法によれば、絶縁膜形成工程後に第１の主面側１１Ａに位置する貫通孔１７及び電極パッド１４上にＡｕバンプ１８を形成することで、従来の半導体チップ１００よりも簡単な構成で電極パッド１４と貫通ビア２０との間を電気的に接続することが可能となる。これにより、半導体チップ１０の製造工程が簡略化されて、半導体チップ１０の製造コストを低減することができる。
また、Ａｕバンプ１８を給電層とする電解めっき法により、貫通ビア２０を形成することで、Ａｕバンプ１８から析出された導電金属が貫通孔１７の深さ方向に成長するため、貫通ビア２０にボイドが発生することを防止できる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、貫通ビアにおけるボイドの発生を防止すると共に、コスト（製造コストも含む）を低減することのできる半導体チップ及びその製造方法に適用できる。
従来の半導体チップの断面図である。 本発明の実施の形態に係る半導体チップの断面図である。 本実施の形態の半導体チップを積み重ねたマルチチップパッケージの一例を示した図である。 本実施の形態に係る半導体チップの製造工程を示す図（その１）である。 本実施の形態に係る半導体チップの製造工程を示す図（その２）である。 本実施の形態に係る半導体チップの製造工程を示す図（その３）である。 本実施の形態に係る半導体チップの製造工程を示す図（その４）である。 本実施の形態に係る半導体チップの製造工程を示す図（その５）である。 本実施の形態に係る半導体チップの製造工程を示す図（その６）である。 本実施の形態に係る半導体チップの製造工程を示す図（その７）である。 本実施の形態に係る半導体チップの製造工程を示す図（その８）である。 本実施の形態に係る半導体チップの製造工程を示す図（その９）である。 本実施の形態に係る半導体チップの製造工程を示す図（その１０）である。 本実施の形態に係る半導体チップの製造工程を示す図（その１１）である。 本実施の形態に係る半導体チップの製造工程を示す図（その１２）である。 本実施の形態に係る半導体チップの製造工程を示す図（その１３）である。 本実施の形態に係る半導体チップの製造工程を示す図（その１４）である。 本実施の形態に係る半導体チップの製造工程を示す図（その１５）である。 本実施の形態に係る半導体チップの製造工程を示す図（その１６）である。 本実施の形態に係る半導体チップの製造工程を示す図（その１７）である。
符号の説明
１０，１０−１，１０−２，１０−３ 半導体チップ
１１ 半導体基板
１１Ａ 第１の主面
１１Ｂ 第２の主面
１２ 半導体素子形成層
１３，１５ 絶縁膜
１４ 電極パッド
１４Ａ 上面
１６ 保護膜
１６Ａ，４１Ａ 開口部
１８，１８−１，１８−２，１８−３ Ａｕバンプ
２０，２０−１，２０−２，２０−３ 貫通ビア
２０Ａ 端面
２１，２１−１，２１−２，２１−３ 拡散防止膜
２２ 球状部
２２Ａ 端部
２３ 線状部
２５ 貫通部
２６ 突出部
２８ Ｎｉ層
２９ Ａｕ層
３５ マルチチップパッケージ
４１ レジスト層
４２，４７ 保護テープ
４４ 絶縁膜除去用テープ
４５ 金属層
Ａ 突出量
Ｂ 領域
Ｄ１ 深さ
Ｈ１ 高さ
Ｒ１〜Ｒ４ 直径
Ｍ１，Ｍ２ 厚さ

Claims (2)

  1. 半導体チップ、及び前記半導体チップと同一構造であり前記半導体チップ上に積層された他の半導体チップ、を有し、
    前記半導体チップ及び前記他の半導体チップは各々、第１の主面、及び前記第１の主面とは反対側に位置する第２の主面、を備えた半導体基板と、
    前記第１の主面に設けられ、半導体素子と電気的に接続された電極パッドと、
    前記半導体基板及び前記電極パッドを貫通する貫通孔と、
    前記貫通孔内に設けられた貫通部、及び前記貫通部の前記第２の主面側に設けられ前記第２の主面から突出し表面が拡散防止膜で覆われた突出部、を備えた貫通ビアと、
    前記電極パッド及び前記貫通ビア上に設けられ、前記電極パッド及び前記貫通ビアと電気的に接続されるＡｕバンプと、を有し、
    前記Ａｕバンプは、前記貫通孔内に突出し前記貫通孔内において前記貫通部の前記第１の主面側の端部と電気的に接続された球状部、及び前記球状部の前記貫通部と接続された側とは反対側に設けられた線状部、を備え、
    前記突出部は、前記貫通部よりも幅広形状とされており、
    前記半導体チップの前記線状部は、前記拡散防止膜を介して、前記他の半導体チップの前記突出部と電気的に接続されているマルチチップパッケージ。
  2. 第１の主面、及び前記第１の主面とは反対側に位置する第２の主面、を備えた半導体基板の前記第１の主面に、半導体素子と電気的に接続された電極パッドを形成する電極パッド形成工程と、
    前記半導体基板及び前記電極パッドを貫通する貫通孔を形成する貫通孔形成工程と、
    前記貫通孔形成工程の後に、前記電極パッドの上面を覆うようにテープを貼り付けるテープ貼付工程と、
    前記テープ貼付工程の後に、前記貫通孔の側壁、及び前記貫通孔内に露出された前記テープに絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜形成工程の後に、前記テープを剥がして、前記テープに形成された前記絶縁膜を除去する絶縁膜除去工程と、
    前記絶縁膜除去工程後に、前記第１の主面側に位置する前記貫通孔及び前記電極パッド上に、前記貫通孔内に突出する球状部、及び前記球状部に設けられた線状部、を備えたＡｕバンプを形成するＡｕバンプ形成工程と、
    前記Ａｕバンプを給電層とする電解めっき法により、前記貫通孔内に設けられた貫通部、及び前記貫通部の前記第２の主面側に設けられ前記第２の主面から突出する突出部、を備えた貫通ビアを形成し、前記貫通孔内において前記貫通部の前記第１の主面側の端部を前記球状部と電気的に接続する貫通ビア形成工程と、を有し、
    前記貫通ビア形成工程では、前記突出部を前記貫通部よりも幅広形状に形成する半導体チップの製造方法。
JP2005303443A 2005-10-18 2005-10-18 半導体チップの製造方法、マルチチップパッケージ Expired - Fee Related JP5222459B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005303443A JP5222459B2 (ja) 2005-10-18 2005-10-18 半導体チップの製造方法、マルチチップパッケージ
US11/545,233 US7592700B2 (en) 2005-10-18 2006-10-10 Semiconductor chip and method of manufacturing semiconductor chip
EP06255217A EP1777742A3 (en) 2005-10-18 2006-10-11 Semiconductor chip with through via and method of manufacturing the semiconductor chip
KR1020060100861A KR20070042475A (ko) 2005-10-18 2006-10-17 반도체 칩 및 반도체 칩의 제조 방법
US12/028,924 US7576004B2 (en) 2005-10-18 2008-02-11 Semiconductor chip and method of manufacturing semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005303443A JP5222459B2 (ja) 2005-10-18 2005-10-18 半導体チップの製造方法、マルチチップパッケージ

Publications (2)

Publication Number Publication Date
JP2007115776A JP2007115776A (ja) 2007-05-10
JP5222459B2 true JP5222459B2 (ja) 2013-06-26

Family

ID=37591628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005303443A Expired - Fee Related JP5222459B2 (ja) 2005-10-18 2005-10-18 半導体チップの製造方法、マルチチップパッケージ

Country Status (4)

Country Link
US (2) US7592700B2 (ja)
EP (1) EP1777742A3 (ja)
JP (1) JP5222459B2 (ja)
KR (1) KR20070042475A (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5289830B2 (ja) 2008-06-06 2013-09-11 ルネサスエレクトロニクス株式会社 半導体装置
US7872332B2 (en) * 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
JPWO2010035379A1 (ja) * 2008-09-26 2012-02-16 パナソニック株式会社 半導体装置及びその製造方法
US8030780B2 (en) 2008-10-16 2011-10-04 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
US8168458B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming bond wires and stud bumps in recessed region of peripheral area around the device for electrical interconnection to other devices
US7910473B2 (en) * 2008-12-31 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with air gap
US8399354B2 (en) 2009-01-13 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with low-K dielectric liner
JP4853530B2 (ja) * 2009-02-27 2012-01-11 株式会社豊田中央研究所 可動部を有するマイクロデバイス
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
US8039385B1 (en) * 2010-09-13 2011-10-18 Texas Instruments Incorporated IC devices having TSVS including protruding tips having IMC blocking tip ends
US8421245B2 (en) * 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
US8525344B2 (en) 2011-02-24 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming bond wires between semiconductor die contact pads and conductive TOV in peripheral area around semiconductor die
US9472427B2 (en) * 2011-03-22 2016-10-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming leadframe with notched fingers for stacking semiconductor die
US9082832B2 (en) * 2011-09-21 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US9484259B2 (en) 2011-09-21 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
KR20130044050A (ko) * 2011-10-21 2013-05-02 에스케이하이닉스 주식회사 반도체 패키지 및 적층 반도체 패키지
JP5878362B2 (ja) * 2011-12-22 2016-03-08 新光電気工業株式会社 半導体装置、半導体パッケージ及び半導体装置の製造方法
JP2013143434A (ja) * 2012-01-10 2013-07-22 Hitachi Ltd 半導体装置及びそのための半導体チップ、並びに、その製造方法
US20140110833A1 (en) * 2012-10-24 2014-04-24 Samsung Electro-Mechanics Co., Ltd. Power module package
JP6232249B2 (ja) * 2013-02-27 2017-11-15 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
TWI544593B (zh) 2013-09-09 2016-08-01 矽品精密工業股份有限公司 半導體裝置及其製法
JP2016122759A (ja) * 2014-12-25 2016-07-07 キヤノン株式会社 貫通配線を有する電子デバイスの作製方法
CN104900640A (zh) * 2015-05-06 2015-09-09 嘉兴斯达微电子有限公司 一种带卡环结构外壳的功率半导体模块
JP2017054979A (ja) * 2015-09-10 2017-03-16 セイコーインスツル株式会社 電子部品
JP2017054978A (ja) * 2015-09-10 2017-03-16 セイコーインスツル株式会社 電子部品の製造方法
WO2017179104A1 (ja) * 2016-04-11 2017-10-19 オリンパス株式会社 半導体素子接合構造、撮像モジュールおよび内視鏡装置
CN110246801B (zh) * 2018-03-07 2021-07-16 长鑫存储技术有限公司 连接结构及其制造方法、半导体器件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3482840B2 (ja) * 1997-10-03 2004-01-06 三菱電機株式会社 半導体装置の製造方法
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
US6232666B1 (en) 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
JP2000195861A (ja) * 1998-12-25 2000-07-14 Texas Instr Japan Ltd 半導体装置およびその製造方法
JP2000216198A (ja) * 1999-01-26 2000-08-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3687435B2 (ja) * 1999-08-27 2005-08-24 セイコーエプソン株式会社 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器
JP2001135785A (ja) * 1999-11-08 2001-05-18 Seiko Epson Corp 半導体チップ、マルチチップパッケージ、半導体装置、および電子機器、並びにこれらの製造方法
JP3951091B2 (ja) 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
US6551905B1 (en) 2000-10-20 2003-04-22 Trw Inc. Wafer adhesive for semiconductor dry etch applications
JP2002305282A (ja) 2001-04-06 2002-10-18 Shinko Electric Ind Co Ltd 半導体素子とその接続構造及び半導体素子を積層した半導体装置
JP2002373957A (ja) 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4053257B2 (ja) * 2001-06-14 2008-02-27 新光電気工業株式会社 半導体装置の製造方法
JP2004031825A (ja) * 2002-06-27 2004-01-29 Umc Japan 半導体装置及びその製造方法
JP4145301B2 (ja) * 2003-01-15 2008-09-03 富士通株式会社 半導体装置及び三次元実装半導体装置
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
JP4098673B2 (ja) 2003-06-19 2008-06-11 新光電気工業株式会社 半導体パッケージの製造方法
US8084866B2 (en) * 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers

Also Published As

Publication number Publication date
EP1777742A3 (en) 2008-08-20
US20080153286A1 (en) 2008-06-26
EP1777742A2 (en) 2007-04-25
US7592700B2 (en) 2009-09-22
JP2007115776A (ja) 2007-05-10
US20070085189A1 (en) 2007-04-19
US7576004B2 (en) 2009-08-18
KR20070042475A (ko) 2007-04-23

Similar Documents

Publication Publication Date Title
JP5222459B2 (ja) 半導体チップの製造方法、マルチチップパッケージ
US6703310B2 (en) Semiconductor device and method of production of same
JP4250154B2 (ja) 半導体チップ及びその製造方法
US20020190375A1 (en) Semiconductor device and method of production of same
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
TWI890695B (zh) 半導體裝置以及其製造方法
KR20090013417A (ko) 반도체 패키지, 이를 이용한 웨이퍼 스택 패키지 및 이의제조방법
JP2013247139A (ja) 半導体装置及びその製造方法
KR102900025B1 (ko) 반도체 패키지
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
JP2019149507A (ja) 半導体装置及びその製造方法
JP2006237594A (ja) 半導体装置及びその製造方法
JP3402086B2 (ja) 半導体装置およびその製造方法
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
TWI662662B (zh) 晶片封裝結構及其製造方法
CN100563000C (zh) 半导体器件及其制造方法
JP2006339232A (ja) 回路基板およびその製造方法、半導体装置およびその製造方法
US20250372495A1 (en) Electronic package and manufacturing method thereof and interposer
US7193297B2 (en) Semiconductor device, method for manufacturing the same, circuit substrate and electronic device
KR20230172666A (ko) 반도체 패키지 및 그 제조 방법
JP4536629B2 (ja) 半導体チップの製造方法
JP2006287094A (ja) 半導体装置及びその製造方法
KR20110108779A (ko) 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법
KR20080030011A (ko) 반도체 장치 및 그 제조 방법
CN221783197U (zh) 封装结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5222459

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees