CN110246801B - 连接结构及其制造方法、半导体器件 - Google Patents

连接结构及其制造方法、半导体器件 Download PDF

Info

Publication number
CN110246801B
CN110246801B CN201810188331.0A CN201810188331A CN110246801B CN 110246801 B CN110246801 B CN 110246801B CN 201810188331 A CN201810188331 A CN 201810188331A CN 110246801 B CN110246801 B CN 110246801B
Authority
CN
China
Prior art keywords
layer
connection structure
sub
metal bump
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810188331.0A
Other languages
English (en)
Other versions
CN110246801A (zh
Inventor
谢明灯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201810188331.0A priority Critical patent/CN110246801B/zh
Publication of CN110246801A publication Critical patent/CN110246801A/zh
Application granted granted Critical
Publication of CN110246801B publication Critical patent/CN110246801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/822—Applying energy for connecting
    • H01L2224/82201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/82895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/82896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种连接结构及其制造方法、半导体器件，在连接结构的制造方法中，首先形成包含金属凸块、第一介质层和导电层的子连接结构，金属凸块的底面和部分侧面外露于子连接结构的一贴合表面，并且可以将多个子连接结构进行连接形成连接结构，可以根据需要的连接结构的深度来设置子连接结构的数量，与现有技术中的接触孔或连接结构相比，本发明所提供的连接结构不受深宽比的影响，能够形成任意的深度，并且制作方法简单，便于实施。

Description

连接结构及其制造方法、半导体器件
技术领域
本发明涉及半导体技术领域，特别涉及一种连接结构及其制造方法、半导体器件。
背景技术
随着超大规模集成电路的飞速发展，集成电路制造工艺变得越来越复杂和精细。为了提高集成度，降低制造成本，元件的关键尺寸不断变小，芯片单位面积内的元件数量不断增加，平面布线已难以满足元件高密度分布的要求，只能采用多层布线技术，利用芯片的垂直空间，进一步提高器件的集成密度。在各层布线之间需要在接触孔中沉积金属材料进行电连接。
随着元件的关键尺寸变小，接触孔的关键尺寸也变的越来越小，同时，接触孔的深度却变的越来越大(接触孔的深宽比增加)，为了形成更高深宽比的接触孔，需要增加介质层的厚度，并且需要增加刻蚀介质层的时间，然而，随着介质层厚度的增加，也同时需要增加作为硬掩膜层的光刻胶的厚度，而厚的光刻胶层使光刻胶设备难以定义较小的关键尺寸。并且，随着接触孔深宽比的增加，在接触孔内均匀填充金属也变得越来越困难。
因此，针对上述技术问题，有必要提供一种连接结构及其制造方法，来完成芯片垂直方向的连接。
发明内容
本发明的主要目的在于提供一种连接结构及其制造方法、半导体器件，其制作方法简单，且能够在不受深宽比限制的情况下形成任意深度的连接结构。
为实现上述目的，本发明提供一种连接结构的制造方法，包括：
提供一基底，所述基底上形成有多个规则排列的金属凸块；
形成一第一牺牲层在所述基底上，所述第一牺牲层围绕所述金属凸块的外围，并使所述第一牺牲层的上表面低于所述金属凸块的上表面；
形成一第一介质层在所述基底的所述第一牺牲层及所述金属凸块上，并且在所述第一介质层中形成有多个开口，所述开口暴露出所述金属凸块；
填充一导电层在所述开口内，所述导电层与所述金属凸块连接；以及，
去除所述基底与所述第一牺牲层，并利用所述金属凸块、所述第一介质层和所述导电层构成子连接结构，所述金属凸块的底面和部分侧面外露于所述子连接结构的一贴合表面。
可选的，形成所述子连接结构之后，所述连接结构的制造方法还包括：形成多个依次堆叠的所述子连接结构，下层的子连接结构中的导电层与位于其上方的相邻子连接结构中的金属凸块相连接。
可选的，在形成所述金属凸块之前，在所述基底上形成一第二牺牲层；在形成所述金属凸块的过程中，所述金属凸块的底面贴附于所述第二牺牲层。
可选的，采用纳米印刷的方法形成多个规则排列的金属凸块在所述第二牺牲层上。
可选的，在形成所述第一牺牲层之后，且在形成所述第一介质层之前，所述连接结构的制造方法还包括：形成一第二介质层在所述第一牺牲层上，所述第二介质层围绕所述金属凸块的外围，所述金属凸块位于包含所述第一牺牲层和所述第二介质层的迭层结构中，所述第二介质层的下表面用于定义所述子连接结构的所述贴合表面。
进一步的，所述第二介质层的上表面与所述金属凸块的上表面位于同一高度位置。
可选的，所述第一牺牲层与所述第二牺牲层的材质包括氧化硅，所述第一介质层与所述第二介质的材质包括氮化硅。
可选的，去除所述基底与所述第一牺牲层的步骤包括：
采用化学机械研磨的方法去除所述基底；以及，
采用湿法刻蚀去除所述第一牺牲层与所述第二牺牲层。
可选的，所述湿法刻蚀中的刻蚀液包含氢氟酸。
可选的，当形成所述开口，所述第一介质层中的所述开口暴露出所述金属凸块的顶面并延伸暴露出所述第二介质层围绕所述金属凸块外围的部分。
可选的，形成多个依次堆叠的所述子连接结构的步骤包括：
重复所述子连接结构的形成步骤，以形成N个子连接结构，并且保留其中一个子连接结构中的基底与第一牺牲层，其中N为大于1的正整数；
将N-1个子连接结构中的每一个子连接结构依次堆叠至保留有基底的所述子连接结构上；以及
去除保留有基底的所述子连接结构中的所述基底与所述第一牺牲层。
可选的，通过压合的方法将所述N-1个子连接结构中的每一个子连接结构依次堆叠至保留有基底的所述子连接结构上。
可选的，在形成所述开口之后，在填充所述导电层之前，所述连接结构的制造方法还包括：
形成一内衬绝缘层在所述开口内，所述绝缘层覆盖所述开口的底部、侧壁；以及
刻蚀所述内衬绝缘层中覆盖所述开口底部的部分，以暴露出所述金属凸块。
可选的，所述内衬绝缘层还覆盖所述第一介质层的顶部。
可选的，填充所述导电层在所述开口内的步骤包括：
形成一导电阻挡层在所述开口内，所述导电阻挡层覆盖所述开口的底部、侧壁及所述第一介质层的顶部的所述内衬绝缘层，所述导电阻挡层连接所述金属凸块的顶面；以及
填充一金属层在所述开口内。
相应的，本发明还提供一种连接结构，包括：包括N个彼此连接的子连接结构，N为大于1的正整数，所述子连接结构包括：
多个规则排列的金属凸块；
第一介质层，所述金属凸块位于所述第一介质层内，所述金属凸块突出于所述第一介质层，并且所述第一介质层内形成有多个开口，所述金属凸块的顶面暴露在所述开口中；以及，
导电层，填充于所述开口内；
其中，所述子连接结构的所述金属凸块的底面和部分侧面外露于所述子连接结构的一贴合表面，用于连接位于下层的所述子连接结构的导电层。
可选的，所述子连接结构在与所述开口高度相垂直的表面上，所述开口的底部尺寸大于所述金属凸块的顶面尺寸。
可选的，所述连接结构还包括：第二介质层，位于所述第一介质层的下表面下，所述金属凸块位于至少包含所述第二介质层的迭层结构中，所述第二介质层的下表面用于定义所述子连接结构的所述贴合表面；以及，
内衬绝缘层，位于所述开口的侧壁，所述内衬绝缘层还位于所述开口的底部，且所述内衬绝缘层暴露出所述金属凸块。
进一步的，所述金属凸块的上表面与所述第二介质层的上表面位于同一高度位置，所述金属凸块的下表面低于所述第二介质层的下表面。
进一步的，所述内衬绝缘层还位于所述第一介质层的顶部。
可选的，所述第一介质层与所述第二介质的材质包括氮化硅，所述内衬绝缘层的材质包括氧化硅。
相应的，本发明还提供一种半导体器件，包括：
一基底，具有位于基底上的第一半导体结构；
如上所述的连接结构，位于所述第一半导体结构上；以及
位于所述连接结构上的第二半导体结构，其中，所述连接结构连接所述第一半导体结构与所述第二半导体结构。
与现有技术相比，本发明具有以下有益效果：
1、首先在基底上形成多个规则排列的金属凸块，然后在基底上形成第一牺牲层，所述第一牺牲层围绕所述金属凸块的外围，并使所述第一牺牲层的上表面低于所述金属凸块的上表面，接着在第一牺牲层与金属凸块上形成第一介质层，且在第一介质层内形成开口，所述开口暴露出所述金属凸块，之后在所述开口内填充导电层，最后去除所述基底与所述第一牺牲层，形成一个子连接结构，所述金属凸块的底面和部分侧面外露于所述子连接结构的一贴合表面，该制造方法简单，便于实施。
2、按照同样的方法，形成多个依次堆叠的所述子连接结构，下层的连接结构中的导电层与位于其上方的相邻子连接结构中的金属凸块相连接，形成连接结构，可以根据需要的连接结构的深度来设置子连接结构的数量，与现有技术中的接触孔或连接结构相比，本发明所提供的连接结构不受深宽比的影响，能够形成任意的深度，并且能够应用于任意需要连接结构的器件内，应用范围广。
附图说明
图1为本发明一实施例所提供的连接结构的制造方法的流程示意图；
图2～图12为本发明一实施例所提供的连接结构的制造方法的各步骤结构示意图。
图13为本发明一实施例所提供的半导体器件的结构示意图。
图14为本发明一实施例所提供的半导体器件的结构示意图。
图15为本发明另一实施例所提供的半导体器件的结构示意图。
其中，附图标记如下：
1-基底；
2-第二牺牲层；
3-金属凸块；
4-第一牺牲层；
5-第二介质层；
6-第一介质层；61-开口；
7-内衬绝缘层；
8-导电层；81-导电阻挡层；82-金属层；
10-子连接结构；
100-连接结构；
110-基底；120-第一半导体器件；130-第二半导体器件；
200-基底；210-连接线；220-隔离结构；230-电容；
300-基底；310-连接线。
具体实施方式
本发明提供一种连接结构的制造方法，如图1所示，包括：
步骤S100：提供一基底，所述基底上形成有多个规则排列的金属凸块；
步骤S200：依次形成一第一牺牲层在所述基底上，所述第一牺牲层围绕所述金属凸块的外围，并使所述第一牺牲层的上表面低于所述金属凸块的上表面；
步骤S300：形成一第一介质层在所述基底的所述第一牺牲层及所述金属凸块上，并且在所述第一介质层中形成有多个开口，所述开口暴露出所述金属凸块；
步骤S400：填充一导电层在所述开口内，所述导电层与所述金属凸块连接；
步骤S500：去除所述基底与所述第一牺牲层，并利用所述金属凸块、所述第一介质层和所述导电层构成子连接结构，所述金属凸块的底面和部分侧面外露于所述子连接结构的一贴合表面。
进一步的，形成所述子连接结构之后，所述连接结构的制造方法还包括：形成多个依次堆叠的所述子连接结构，下层的子连接结构中的导电层与位于其上方的相邻子连接结构中的金属凸块相连接。
本发明所提供的连接结构的制造方法中，首先在基底上形成多个规则排列的金属凸块，然后在基底上形成第一牺牲层，所述第一牺牲层围绕所述金属凸块的外围，并使所述第一牺牲层的上表面低于所述金属凸块的上表面，接着在第一牺牲层与金属凸块上形成第一介质层，且在第一介质层内形成开口，所述开口暴露出所述金属凸块，之后在所述开口内填充导电层，最后去除所述基底与所述第一牺牲层，形成一个子连接结构，所述金属凸块的底面和部分侧面外露于所述子连接结构的一贴合表面，该制造方法简单，便于实施。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
图2～图12为本发明一实施例所提供的连接结构的制造方法的各步骤结构示意图。下面请参考图2～图12，并结合图1所示，详细说明本发明提出所述连接结构的制造方法。
在步骤S100，提供一基底1，所述基底1上形成有多个规则排列的金属凸块3，如图3所示。
优选的，在形成金属凸块3之前，首先在所述基底上1形成一第二牺牲层2，在形成所述金属凸块3的过程中，所述金属凸块3的底面贴附于所述第二牺牲层2，即在所述第二牺牲层2上形成多个规则排列的金属凸块3，最终形成如图3所示的结构。
具体的，首先，提供一基底1，如图2所示，所述基底1的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI)等，也可以为砷化镓或氮化镓等化合物，或者本领域技术人员已知的其他材料。在本实施例中，优选的，所述基底1为单晶硅。
其次，在所述基底1上形成一第二牺牲层2，如图2所示，所述第二牺牲层2的材质优选为氧化层。可以通过化学气相沉积(Chemical Vapor Deposition，CVD)法在所述基底1上形成所述第二牺牲层2，例如采用常压化学气相沉积(Atmospheric Pressure CVD，APCVD)、超高真空化学气相沉积(Ultrahigh vacuum CVD，UHVCVD)、低压化学气相沉积(Low-pressure CVD，LPCVD)或等离子化学气相沉积(Plasma Enhanced CVD，PECVD)等方法。或者，也可以采用热氧化法在所述基底1上形成所述第二牺牲层2。
接着，在所述第二牺牲层2上形成多个规则排列的金属凸块3，如图3所示。本实施例中，优选的，采用纳米印刷的方法形成所述金属凸块3。例如：提供一具有纳米凸凹图像的模具作为印版，将涂有金属层的基底1(形成有第二牺牲层2的基底1)作为被印物，通过精确压印与定型后，把模具与基底1分离开来，存在于模具表面的纳米凹凸图像便准确无误地被转印到基底1表面的第二牺牲层2上。被转印的图像与模具表面的凹凸图像大小相等，深浅一致，但是形状正好相反，即前者的凸起恰好是后者凹下去的地方，反之亦然。也就是说，通过制作与金属凸块3在第二牺牲层2上的图像完全相反的图像在模具上，然后在第二牺牲层2上形成金属层，然后将模具与基底1进行压印与定型后，把模具与基底1分离开来，则在第二牺牲层2上形成金属凸块3。
采用纳米印刷的方法形成的金属凸块3的尺寸在纳米级别，例如几纳米或几十纳米。当然，可以采用其他的方法形成所述金属凸块3，所述金属凸块3也可以具有其他的尺寸。所述金属凸块3的形状优选为正方体、长方体或球体，或本领域技术人员已知的其他形状。所述金属凸块3在所述第二牺牲层2上规则排布，由于所述金属凸块3在后续形成的连接结构中起连接的作用，所以金属凸块3的数量及排列方式可以由具体的对所述连接结构的需求来确定。本发明对金属凸块3的尺寸、形状、数量及排列方式均不做限定。
所述金属凸块3的材料包含但不限于金、银、铜、锡、铅、钨中的一种或多种，也可以为本领域技术人员已知的其他材料。
在步骤S200，形成一第一牺牲层4在所述基底1上，所述第一牺牲层4围绕所述金属凸块3的外围，并使所述第一牺牲层4的上表面低于所述金属凸块3的上表面，如图3所示。
优选的，在本实施例中，在形成所述第一牺牲层4之后，在所述第一牺牲层4上形成一第二介质层5，所述第二介质层5围绕所述金属凸块3的外围，所述金属凸块3位于包含所述第一牺牲层4和所述第二介质层5的迭层结构中，所述第二介质层5的下表面用于定义所述子连接结构的所述贴合表面。更优选的，所述第二介质层5的上表面与所述金属凸块3的上表面位于同一高度位置。
在所述基底1上形成所述第一牺牲层4与所述第二介质层5，所述第一牺牲层4覆盖所述第二牺牲层2与金属凸块3，并且所述第一牺牲层4的厚度小于所述金属凸块3的高度，所述第二介质层5覆盖所述第一牺牲层4，然后对所述第二介质层5与第一牺牲层4进行平坦化，使所述第二介质层5的上表面与所述金属凸块3的上表面位于同一高度位置，即所述第一牺牲层4与第二介质层5填充满所述金属凸块3之间的间隙。
本实施例中，优选的，所述第一牺牲层4的材质包含氧化硅，所述第二介质层5的材质包含氮化硅，当然，所述第一牺牲层4与第二介质层5也可以是本领域技术人员已知的其他材料，也可以是单层或多层。可以采用化学气相沉积的方法，或本领域技术人员已知的其他方法形成。
在步骤S300中，形成一第一介质层6在所述第二介质层5与所述金属凸块3上，并在所述第一介质层6中形成多个开口61，所述开口61暴露出所述金凸块3，如图4与图5所示。
在所述基底1上形成一第一介质层6，所述第一介质层6覆盖所述第二介质层5与所述金属凸块3。所述第一介质层6的材质优选为氮化硅，可以采用化学气相沉积、物理气相沉积或原子层沉积的方法形成，或者本领域技术人员已知的其他方法形成。如图4所示。
接着，在所述第一介质层6内形成多个开口61。例如，在所述第一介质层6上形成光刻胶层，对所述光刻胶层进行曝光与显影，形成图形化的光刻胶层，暴露出所述第一介质层6上预定形成开口的区域，然后以所述图形化的光刻胶层为掩膜，对所述第一介质层6进行刻蚀，直至暴露出所述金属凸块3，形成开口61。所述第一介质层6中的所述开口61暴露出所述金属凸块3的顶面并延伸暴露出所述第二介质层5围绕所述金属凸块3外围的部分，即在与所述开口51高度相垂直的表面上，所述开口61的底部尺寸大于所述金属凸块3的顶面尺寸，即所述开口61不仅暴露出所述金属凸块3，还暴露出围绕所述金属凸块3的部分所述第二介质层5，形成如图5所示的结构。
在步骤S400中，填充一导电层8在所述开口61内，所述导电层8与所述金属凸块3连接，如图6至图9所示。
具体的，首先在上述结构上沉积内衬绝缘层7，所述内衬绝缘层7覆盖所述开口6的底部、侧壁，优选的，所述内衬绝缘层7还覆盖所述第一介质层6的顶部，如图6所示；然后对所述内衬绝缘层7覆盖所述开口61底部的部分进行刻蚀，暴露出所述金属凸块3，形成如图7所示的结构。所述内衬绝缘层7的材质优选为氧化层，所述内衬绝缘层7的形成工艺可以为化学气相沉积、物理气相沉积或原子层沉积等工艺。
接着，在所述内衬绝缘层7上沉积导电阻挡层81，所述导电阻挡层81覆盖所述开口61的底部、侧壁及所述第一介质层6的顶部的所述内衬绝缘层7，所述导电阻挡层81连接所述金属凸块3的顶面，形成如图8所示的结构。
所述导电阻挡层81的材质优选为Ti(钛)、Ta(钽)、W(钨)、TiN(氮化钛)、TiSiN(氮化钛硅)或TaSiN(氮化钽硅)中的一种或多种，本实施例中，所述导电阻挡层81优选为TiN。所述导电阻挡层81可以为单层结构，也可以为多层结构。所述导电阻挡层81的形成工艺可以为化学气相沉积、物理气相沉积或原子层沉积等工艺。所述导电阻挡层81可以防止后续形成的金属层82向基底1、第二介质层5或第一介质层6中扩散造成的污染，提高连接结构的性能。
最后，在所述开口61内填充金属层82，如图9所示。所述金属层82的材质包含但不限于金、银、铜、锡、铅、钨中的一种或多种，本实施例中，所述金属层82的材质优选为铜，所述金属层82的形成工艺为物理气相沉积或电镀法。本实施例中，可以采用物理气相沉积法形成金属层，然后采用化学机械研磨的工艺，研磨所述金属层82至暴露出所述导电阻挡层81的顶部。所述金属层82与所述导电阻挡层81共同组成导电层8。
在步骤S500中，去除所述基底1与所述第一牺牲层4，形成一个子连接结构10，所述金属凸块3的底面和部分侧面外露于所述子连接结构10的一贴合表面，如图10所示。
在本实施例中，首先可以采用化学机械研磨的方法去除所述基底1，然后采用湿法刻蚀去除所述第二牺牲层2与第一牺牲层4，所述刻蚀液包含但不限于氢氟酸(HF)。去除所述第一牺牲层4之后，暴露出所述金属凸块3的底部，所述金属凸块3的底面和部分侧面外露于所述子连接结构10的一贴合表面，形成一个子连接结构10。
进一步的，所述连接结构的制造方法还包括：形成多个依次堆叠的子连接结构，下层的子连接结构中的导电层8与位于其上方的相邻子连接结构中的金属凸块3相连接，如图11与图12所示。需要说明的是，在图11与图12中，每个子连接结构均具有相同的结构，因此，每个子连接结构中的相同的部件采用相同的标号，并且在图11与图12中仅标示出了一个子连接结构的各部件。
具体的，重复上述步骤直至形成N个子连接结构，并且保留其中一个子连接结构中的基底1、第二牺牲层2与第一牺牲层4，其中N为大于1的正整数，例如可以定义保留所述基底1、第二牺牲层2与第一牺牲层4的所述子连接结构为第一子连接结构，然后将第二子连接结构中的金属凸块3连接至所述第一子连接结构中的导电层8，将第三子连接结构中的金属凸块3连接至所述第二子连接结构中的导电层8，以此类推，直至将第N个子连接结构的金属凸块3与第N-1个子连接结构的导电层8相连接，完成所有子连接结构的连接。如图11所示。
在本实施例中，仅示出了三个子连接结构，第一子连接结构10、第二子连接结构20与第三子连接结构30，其中第三子连接结构30保留有所述第一基底1、第二牺牲层2与第一牺牲层4。将所述第二子连接结构20的金属凸块3连接至所述第三子连接结构3的导电层8，将所述第一子连接结构10的金属凸块3连接至所述第二子连接结构的导电层8。
在本实施例中，优选的，可以采用压合的方法将两个子连接结构相连接，在其他实施例中，可以采用其他的方法连接所述子连接结构。可以理解的是，在本实施例中，保留其中一个子连接结构的基底与牺牲层，将其余的子连接结构依次连接于该连接结构之上，在其他实施例中，也可以去除所有的子连接结构中的基底与牺牲层，然后才将子连接结构相连接，本发明对此不做限定。需要说明的是，在其他实施例中，可以根据需求确定子连接结构的数量，本发明对此不作限定。
接着，去除剩余的一个所述子连接结构(第三子连接结构30)中的所述基底1、所述第二牺牲层2与所述第一牺牲层4，形成如图12所示的结构。
可以采样与上述相同的方法，例如采用化学机械研磨的方法去除所述基底1，然后采用湿法刻蚀去除所述第二牺牲层2与第一牺牲层4，所述刻蚀液包含但不限于氢氟酸(HF)。去除所述第一牺牲层4之后，暴露出最底层的子连接结构中的所述金属凸块3的底部，所述金属凸块3的底面和部分侧面外露于所述子连接结构10的一贴合表面，形成连接结构100。
本发明所提供的连接结构的制造方法中，首先在基底1上形成第二牺牲层2，在第二牺牲层2上形成多个规则排列的金属凸块3，然后在基底1上形成第一牺牲层4与第二介质层5，所述第一牺牲层4与第二介质层5位于所述金属凸块3的外围，所述金属凸块3位于包含所述第一牺牲层4和所述第二介质层5的迭层结构中，所述第二介质层5的下表面用于定义所述子连接结构10的所述贴合表面，接着在所述第二介质层5上形成第一介质层6，且在所述第一介质层6内形成开口61，暴露出所述金属凸块3，之后在所述开口61内填充导电层8，最后去除所述基底1、所述第二牺牲层2与所述第一牺牲层4，形成一个子连接结构10，然后形成多个相互连接的子连接结构，下层的子连接结构中的导电层8与位于其上方的相邻子连接结构中的金属凸块3相连接，形成连接结构100，可以根据需要的连接结构的深度来设置子连接结构的数量，与现有技术中的接触孔或连接结构相比，本发明所提供的连接结构不受深宽比的影响，能够形成任意的深度，并且制作方法简单，便于实施，且应用范围广泛。
本发明还提供一种连接结构，采用如上所述的方法制造而成，请参考图12所示，所述连接结构100包括：
包括N个彼此连接的子连接结构，N为大于1的正整数，所述子连接结构包括：
多个规则排列的金属凸块3；
第一介质层6，所述金属凸块3位于所述第一介质层6内，所述金属凸块3突出于所述第一介质层6，并且所述第一介质层6内形成有多个开口61，所述金属凸块3的顶面暴露在所述开口61中；
以及，导电层8，填充于所述开口61内；
其中，所述子连接结构的所述金属凸块3的底面和部分侧面外露于所述子连接结构的一贴合表面，用于连接位于下层的所述子连接结构的导电层8。
在本实施例中，所述连接结构100包含三个子连接结构，第一子连接结构10、第二子连接结构20以及第三子连接结构30，所述第一子连接结构10的金属凸块3连接至第二子连接结构20的导电层8，所述第二子连接结构20的金属凸块3连接至第三子连接结构的导电层8。
进一步的，所述子连接结构在与所述开口61高度相垂直的表面上，所述开口61的底部尺寸大于所述金属凸块3的顶面尺寸。
进一步的，所述连接结构100还包括：第二介质层5，位于所述第一介质层6的下表面下，所述金属凸3块位于至少包含所述第二介质层5的迭层结构中，所述第二介质层5的下表面用于定义所述子连接结构的所述贴合表面；以及
内衬绝缘层7，位于所述开口61的侧壁，所述内衬绝缘层7还位于所述开口61的底部，且所述内衬绝缘层7暴露出所述金属凸块3。
进一步的，所述金属凸块3的上表面与所述第二介质层5的上表面位于同一高度位置，所述金属凸块3的下表面低于所述第二介质层5的下表面。
进一步的，所述第二介质层5与所述第二介质6的材质为氮化硅，所述内衬绝缘层7的材质为氧化硅。
本发明还提供一种半导体器件，如图13所示，所述半导体器件包括：
一基底110，具有位于基底110上的第一半导体结构120；
如上所述的连接结构100，位于所述第一半导体结构120上；以及
位于所述连接结构100上的第二半导体结构130，其中，所述连接结构100连接所述第一半导体结构120与第二半导体结构130。
由于在所述连接结构100内，形成有多个金属凸块，以及与每个所述金属凸块相对应的导电层，即每一个金属凸块与每一个导电层组成一个连接通道，所述连接结构100包含有多个连接通道，每个连接通道可以连接第一半导体结构120与第二半导体结构130内的不同的结构。
具体的，以下通过两个实施例进行介绍：
图14为本发明一实施例所提供的半导体器件的结构示意图。请参考图14所示，所述半导体器件包括：一基底200，位于所述基底200内的多个连接线210，用于隔离各连接线210的隔离结构220，以及位于所述基底200上的两个电容230，所述连接结构100位于两个所述电容230之间，且所述连接结构中的金属凸块与各连接线210分别连接。在所述基底100内形成连接线210与隔离结构220，在所述基底100上形成电容230之后，可以直接将所述连接结构100压接至所述基底200上，使得金属凸块与所述连接线210连接，所述连接结构100用于将各连接线210连接至位于所述连接结构之上的半导体器件上。
图15为本发明另一实施例所提供的半导体器件的结构示意图。请参考图15所示，所述半导体器件包括：一基底300，形成于所述基底300内的多个连接线310，以及位于所述基底300之上的连接结构100，所述连接结构100的金属凸块与所述连接线310相连接。在所述基底300内形成连接线310之后，将所述连接结构100直接压接至所述基底300上，所述连接结构100用于将各连接线310连接至位于所述连接结构之上的半导体器件上。
综上所述，本发明提供的连接结构及其制造方法、半导体器件中，首先在基底上形成多个规则排列的金属凸块，然后在基底上形成第一牺牲层，所述第一牺牲层围绕所述金属凸块的外围，并使所述第一牺牲层的上表面低于所述金属凸块的上表面，接着在第一牺牲层与金属凸块上形成第一介质层，且在第一介质层内形成开口，所述开口暴露出所述金属凸块，之后在所述开口内填充导电层，最后去除所述基底与所述第一牺牲层，形成一个子连接结构，所述金属凸块的底面和部分侧面外露于所述子连接结构的一贴合表面，该制造方法简单，便于实施。
按照同样的方法，然后形成多个依次堆叠的所述子连接结构，下层的连接结构中的导电层与位于其上方的相邻子连接结构中的金属凸块相连接，形成连接结构，可以根据需要的连接结构的深度来设置子连接结构的数量，与现有技术中的接触孔或连接结构相比，本发明所提供的连接结构不受深宽比的影响，能够形成任意的深度，并且能够应用于任意需要连接结构的器件内，应用范围广。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (21)

1.一种连接结构的制造方法，其特征在于，包括：
提供一基底，所述基底上形成有多个规则排列的金属凸块；
形成一第一牺牲层在所述基底上，所述第一牺牲层围绕所述金属凸块的外围，并使所述第一牺牲层的上表面低于所述金属凸块的上表面；
形成一第一介质层在所述基底的所述第一牺牲层及所述金属凸块上，并且在所述第一介质层中形成有多个开口，所述开口暴露出所述金属凸块；
填充一导电层在所述开口内，所述导电层与所述金属凸块连接；
去除所述基底与所述第一牺牲层，并利用所述金属凸块、所述第一介质层和所述导电层构成子连接结构，所述金属凸块的底面和部分侧面外露于所述子连接结构的一贴合表面；以及
形成多个依次堆叠的所述子连接结构，下层的子连接结构中的导电层与位于其上方的相邻子连接结构中的金属凸块相连接。
2.如权利要求1所述的连接结构的制造方法，其特征在于，在形成所述金属凸块之前，在所述基底上形成一第二牺牲层；在形成所述金属凸块的过程中，所述金属凸块的底面贴附于所述第二牺牲层。
3.如权利要求2所述的连接结构的制造方法，其特征在于，采用纳米印刷的方法形成多个规则排列的金属凸块在所述第二牺牲层上。
4.如权利要求3所述的连接结构的制造方法，其特征在于，在形成所述第一牺牲层之后，且在形成所述第一介质层之前，所述连接结构的制造方法还包括：形成一第二介质层在所述第一牺牲层上，所述第二介质层围绕所述金属凸块的外围，所述金属凸块位于包含所述第一牺牲层和所述第二介质层的迭层结构中，所述第二介质层的下表面用于定义所述子连接结构的所述贴合表面。
5.如权利要求4所述的连接结构的制造方法，其特征在于，所述第二介质层的上表面与所述金属凸块的上表面位于同一高度位置。
6.如权利要求5所述的连接结构的制造方法，其特征在于，所述第一牺牲层与所述第二牺牲层的材质包括氧化硅，所述第一介质层与所述第二介质层的材质包括氮化硅。
7.如权利要求5所述的连接结构的制造方法，其特征在于，去除所述基底与所述第一牺牲层的步骤包括：
采用化学机械研磨的方法去除所述基底；以及，
采用湿法刻蚀去除所述第一牺牲层与所述第二牺牲层。
8.如权利要求7所述的连接结构的制造方法，其特征在于，所述湿法刻蚀中的刻蚀液包含氢氟酸。
9.如权利要求4所述的连接结构的制造方法，其特征在于，当形成所述开口，所述第一介质层中的所述开口暴露出所述金属凸块的顶面并延伸暴露出所述第二介质层围绕所述金属凸块外围的部分。
10.如权利要求1所述的连接结构的制造方法，其特征在于，形成多个依次堆叠的所述子连接结构的步骤包括：
重复所述子连接结构的形成步骤，以形成N个子连接结构，并且保留其中一个子连接结构中的基底与第一牺牲层，其中N为大于1的正整数；
将N-1个子连接结构中的每一个子连接结构依次堆叠至保留有基底的所述子连接结构上；以及
去除保留有基底的所述子连接结构中的所述基底与所述第一牺牲层。
11.如权利要求10所述的连接结构的制造方法，其特征在于，通过压合的方法将所述N-1个子连接结构中的每一个子连接结构依次堆叠至保留有基底的所述子连接结构上。
12.如权利要求1至11中任一项所述的连接结构的制造方法，其特征在于，在形成所述开口之后，在填充所述导电层之前，所述连接结构的制造方法还包括：
形成一内衬绝缘层在所述开口内，所述内衬绝缘层覆盖所述开口的底部、侧壁；以及
刻蚀所述内衬绝缘层中覆盖所述开口底部的部分，以暴露出所述金属凸块。
13.如权利要求12所述的连接结构的制造方法，其特征在于，所述内衬绝缘层还覆盖所述第一介质层的顶部。
14.如权利要求12所述的连接结构的制造方法，其特征在于，填充所述导电层在所述开口内的步骤包括：
形成一导电阻挡层在所述开口内，所述导电阻挡层覆盖所述开口的底部、侧壁及所述第一介质层的顶部的所述内衬绝缘层，所述导电阻挡层连接所述金属凸块的顶面；以及
填充一金属层在所述开口内。
15.一种连接结构，其特征在于，采用如权利要求12至14任意一项所述的连接结构的制作方法得到，所述连接结构包括N个彼此连接的子连接结构，N为大于1的正整数，所述子连接结构包括：
多个规则排列的金属凸块；
第一介质层，所述金属凸块位于所述第一介质层内，所述金属凸块突出于所述第一介质层，并且所述第一介质层形成有多个开口，所述金属凸块的顶面暴露在所述开口中；
内衬绝缘层，位于所述开口的侧壁，所述内衬绝缘层还位于所述开口的底部，且所述内衬绝缘层暴露出所述金属凸块；以及
导电层，填充于所述开口内；
其中，所述子连接结构的所述金属凸块的底面和部分侧面外露于所述子连接结构的一贴合表面，用于连接位于下层的所述子连接结构的导电层；N个所述子连接结构依次堆叠，下层的子连接结构中的导电层与位于其上方的相邻子连接结构中的金属凸块相连接。
16.如权利要求15所述的连接结构，其特征在于，所述子连接结构在与所述开口高度相垂直的表面上，所述开口的底部尺寸大于所述金属凸块的顶面尺寸。
17.如权利要求15所述的连接结构，其特征在于，所述连接结构还包括：第二介质层，位于所述第一介质层的下表面下，所述金属凸块位于至少包含所述第二介质层的迭层结构中，所述第二介质层的下表面用于定义所述子连接结构的所述贴合表面。
18.如权利要求17所述的连接结构，其特征在于，所述金属凸块的上表面与所述第二介质层的上表面位于同一高度位置，所述金属凸块的底面浮凸于所述第二介质层的下表面。
19.如权利要求17所述的连接结构，其特征在于，所述内衬绝缘层还位于所述第一介质层的顶部。
20.如权利要求17所述的连接结构，其特征在于，所述第一介质层与所述第二介质层的材质包括氮化硅，所述内衬绝缘层的材质包括氧化硅。
21.一种半导体器件，其特征在于，包括：
一基底，具有位于所述基底上的第一半导体结构；
如权利要求15～20中任一项所述的连接结构，位于所述第一半导体结构上；以及
位于所述连接结构上的第二半导体结构，其中，所述连接结构连接所述第一半导体结构与所述第二半导体结构。
CN201810188331.0A 2018-03-07 2018-03-07 连接结构及其制造方法、半导体器件 Active CN110246801B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810188331.0A CN110246801B (zh) 2018-03-07 2018-03-07 连接结构及其制造方法、半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810188331.0A CN110246801B (zh) 2018-03-07 2018-03-07 连接结构及其制造方法、半导体器件

Publications (2)

Publication Number Publication Date
CN110246801A CN110246801A (zh) 2019-09-17
CN110246801B true CN110246801B (zh) 2021-07-16

Family

ID=67882126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810188331.0A Active CN110246801B (zh) 2018-03-07 2018-03-07 连接结构及其制造方法、半导体器件

Country Status (1)

Country Link
CN (1) CN110246801B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1338775A (zh) * 2000-08-04 2002-03-06 精工爱普生株式会社 半导体装置及其制造方法、电路基板以及电子装置
EP0792462B1 (en) * 1994-11-15 2004-08-04 Formfactor, Inc. Probe card assembly and method of using the same
EP1777742A2 (en) * 2005-10-18 2007-04-25 Shinko Electric Industries Co., Ltd. Semiconductor chip with through via and method of manufacturing the semiconductor chip
CN101120622A (zh) * 2004-09-06 2008-02-06 德塞拉互连材料股份有限公司 用于将配线膜互连的部件及其制造方法
CN101312619A (zh) * 2007-05-21 2008-11-26 无锡江南计算技术研究所 多层式高密度互连印刷线路板的制作方法
CN101681886A (zh) * 2007-06-15 2010-03-24 美光科技公司 半导体组合件、堆叠式半导体装置及制造半导体组合件及堆叠式半导体装置的方法
JP4663470B2 (ja) * 2005-09-30 2011-04-06 イビデン株式会社 半導体素子内蔵型多層回路基板
TW201145493A (en) * 2010-06-01 2011-12-16 Chipmos Technologies Inc Silicon wafer structure and multi-chip stack structure
CN106952893A (zh) * 2016-01-06 2017-07-14 艾马克科技公司 具有互锁的金属至金属接合的半导体产物及制造其的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4979320B2 (ja) * 2006-09-28 2012-07-18 ルネサスエレクトロニクス株式会社 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法
US9281242B2 (en) * 2012-10-25 2016-03-08 Nanya Technology Corp. Through silicon via stacked structure and a method of manufacturing the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0792462B1 (en) * 1994-11-15 2004-08-04 Formfactor, Inc. Probe card assembly and method of using the same
CN1338775A (zh) * 2000-08-04 2002-03-06 精工爱普生株式会社 半导体装置及其制造方法、电路基板以及电子装置
CN101120622A (zh) * 2004-09-06 2008-02-06 德塞拉互连材料股份有限公司 用于将配线膜互连的部件及其制造方法
JP4663470B2 (ja) * 2005-09-30 2011-04-06 イビデン株式会社 半導体素子内蔵型多層回路基板
EP1777742A2 (en) * 2005-10-18 2007-04-25 Shinko Electric Industries Co., Ltd. Semiconductor chip with through via and method of manufacturing the semiconductor chip
CN101312619A (zh) * 2007-05-21 2008-11-26 无锡江南计算技术研究所 多层式高密度互连印刷线路板的制作方法
CN101681886A (zh) * 2007-06-15 2010-03-24 美光科技公司 半导体组合件、堆叠式半导体装置及制造半导体组合件及堆叠式半导体装置的方法
TW201145493A (en) * 2010-06-01 2011-12-16 Chipmos Technologies Inc Silicon wafer structure and multi-chip stack structure
CN106952893A (zh) * 2016-01-06 2017-07-14 艾马克科技公司 具有互锁的金属至金属接合的半导体产物及制造其的方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
45nm半导体器件接触孔连接工艺的研究与改进;刘敬华;《中国优秀硕士学位论文全文数据库》;中国学术期刊（光盘版）电子杂志社;20160315(第3期);I135-532 *
Laminated-high-aspect-ratio microstructures in a conventional CMOS process;G.K.Fedder;S.Santhanam;M.L.Reed;S.C.Eagle;D.F.Guillou;M.S.-C.Lu;《Ninth International Workshop on Micro Electromechanical Systems》;20080806;13-18 *
双面凸点转接板垂直互连技术研究;吴伟伟;《中国优秀硕士学位论文全文数据库》;中国学术期刊（光盘版）电子杂志社;20140315(第3期);B022-406 *

Also Published As

Publication number Publication date
CN110246801A (zh) 2019-09-17

Similar Documents

Publication Publication Date Title
CN102420210B (zh) 具有硅通孔(tsv)的器件及其形成方法
TWI405321B (zh) 三維多層堆疊半導體結構及其製造方法
TWI447850B (zh) 直通基材穿孔結構及其製造方法
CN109473486B (zh) 一种电容器结构及其制作方法
US6518671B1 (en) Bit line landing pad and borderless contact on bit line stud with localized etch stop layer and manufacturing method thereof
US11222946B2 (en) Semiconductor device including a high density MIM capacitor and method
CN112582376B (zh) 带侧壁互连结构的半导体装置及其制造方法及电子设备
JP2006100571A (ja) 半導体装置およびその製造方法
CN100585856C (zh) 半导体电容器及其制备方法
CN110246801B (zh) 连接结构及其制造方法、半导体器件
CN112397445A (zh) Tsv导电结构、半导体结构及制备方法
TWI815426B (zh) 電容器結構及其製造方法
CN110246799B (zh) 连接结构及其制造方法、半导体器件
WO2023137835A1 (zh) 半导体结构的制作方法及半导体结构
JP2003243524A (ja) 局部相互接続部を伴う指状ｍｉｍキャパシタ
CN212570982U (zh) 半导体结构
US7956398B2 (en) Capacitor of semiconductor device and method of fabricating the same
CN110246800B (zh) 存储器及其制造方法、半导体器件
CN114141698A (zh) 半导体结构及其制备方法
US20230141031A1 (en) Semiconductor device with mim capacitor and method for manufacturing same
CN115312448B (zh) 半导体结构及其制备方法
CN116828846A (zh) 半导体结构及其制备方法
KR100599091B1 (ko) 캐패시터 제조 방법
KR20090064805A (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법
JPH11121612A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant