TWI815426B - 電容器結構及其製造方法 - Google Patents
電容器結構及其製造方法 Download PDFInfo
- Publication number
- TWI815426B TWI815426B TW111116692A TW111116692A TWI815426B TW I815426 B TWI815426 B TW I815426B TW 111116692 A TW111116692 A TW 111116692A TW 111116692 A TW111116692 A TW 111116692A TW I815426 B TWI815426 B TW I815426B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal electrode
- metal
- substrate
- electrode layers
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 164
- 238000000034 method Methods 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims abstract description 128
- 229910052751 metal Inorganic materials 0.000 claims description 372
- 239000002184 metal Substances 0.000 claims description 371
- 238000000151 deposition Methods 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 2
- 239000000463 material Substances 0.000 description 38
- 150000004767 nitrides Chemical class 0.000 description 27
- 239000004065 semiconductor Substances 0.000 description 23
- 230000008569 process Effects 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 238000000429 assembly Methods 0.000 description 8
- 230000000712 assembly Effects 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 239000001995 intermetallic alloy Substances 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- VKJLWXGJGDEGSO-UHFFFAOYSA-N barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Ba+2] VKJLWXGJGDEGSO-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000008570 general process Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 230000000153 supplemental effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910000858 La alloy Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- OBZUDFAHIZFVHI-UHFFFAOYSA-N [La].[Si]=O Chemical compound [La].[Si]=O OBZUDFAHIZFVHI-UHFFFAOYSA-N 0.000 description 1
- DBOSVWZVMLOAEU-UHFFFAOYSA-N [O-2].[Hf+4].[La+3] Chemical compound [O-2].[Hf+4].[La+3] DBOSVWZVMLOAEU-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- VQANKOFXSBIWDC-UHFFFAOYSA-N [Si]=O.[Ta] Chemical compound [Si]=O.[Ta] VQANKOFXSBIWDC-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- -1 aluminum silicon oxide Chemical compound 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- ZQXQADNTSSMHJI-UHFFFAOYSA-N hafnium(4+) oxygen(2-) tantalum(5+) Chemical compound [O-2].[Ta+5].[Hf+4] ZQXQADNTSSMHJI-UHFFFAOYSA-N 0.000 description 1
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- KUVFGOLWQIXGBP-UHFFFAOYSA-N hafnium(4+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Hf+4] KUVFGOLWQIXGBP-UHFFFAOYSA-N 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000000607 poisoning effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000013404 process transfer Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- CZXRMHUWVGPWRM-UHFFFAOYSA-N strontium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Sr+2].[Ba+2] CZXRMHUWVGPWRM-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
- H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
形成第一層電容器組合件，第一層電容器組合件包括堆疊嵌入第一基板內且包括與至少一個第一節點介電層交錯的至少兩個第一金屬電極層的第一交替式層堆疊以及位於第一前表面上的第一金屬接合墊。形成第二層電容器組合件，第二層電容器組合件包括嵌入第二基板內且包括與至少一個第二節點介電層交錯的至少兩個第二金屬電極層的第二交替式層堆疊以及位於第二背側表面上的第二金屬接合墊。將第二金屬接合墊接合至第一金屬接合墊，使得至少兩個第一金屬電極層中的每一者接觸至少兩個第二金屬電極層中的一相應者。提供具有增大電容的電容器。
Description
本揭露有關於電容器結構及其製造方法。
電容器在用於諸如電力供應穩定化的許多應用的半導體晶片中使用。然而，相當大量的裝置區域經常被用於製造此類電容器。因此，期望具有小裝置佔據面積的可提供高電容的電容器。
根據本揭露內容的各種實施例，提供一種電容器結構，該電容器結構包含：第一層電容器組合件，該第一層電容器組合件包含：第一基板，該第一基板具有彼此平行的第一前表面及第一背側表面；第一交替式層堆疊，該第一交替式層堆疊嵌入第一基板內且包括與至少一個第一節點介電層交錯的至少兩個第一金屬電極層；及位於第一前
表面上的第一金屬接合墊；及第二層電容器組合件，該第二層電容器組合件包含：第二基板，該第二基板具有彼此平行的第二前表面及第二背側表面；第二交替式層堆疊，該第二交替式層堆疊嵌入第二基板內且包括與至少一個第二節點介電層交錯的至少兩個第二金屬電極層；及第二金屬接合墊，該些第二金屬接合墊位於第二背側表面上且接合至第一金屬接合墊；其中至少兩個第一金屬電極層中的每一者接觸至少兩個第二金屬電極層中的相應第二金屬電極層。
根據本揭露內容的各種實施例，提供一種電容器結構，該電容器結構包含：第一層電容器組合件，該第一層電容器組合件包含：第一基板，該第一基板具有彼此平行的第一前表面及第一背側表面；及第一交替式層堆疊，該第一交替式層堆疊嵌入第一基板內且包括與至少一個第一節點介電層交錯的至少兩個第一金屬電極層，其中至少兩個第一金屬電極層中的一者包含平行於第一前表面延伸的一凸耳部分；第二層電容器組合件，該第二層電容器組合件包含：第二基板，該第二基板具有彼此平行的第二前表面及第二背側表面；及第二交替式層堆疊，該第二交替式層堆疊嵌入第二基板內且包括與至少一個第二節點介電層交錯的至少兩個第二金屬電極層；及接觸通孔結構，該接觸通孔結構垂直地延伸穿過第二基板且接觸至少兩個第一金屬電極層中的該一者的凸耳部分的頂表面。
根據本揭露內容的各種實施例，製造電容結構的方
法包括：形成第一層電容器組合件，該第一層電容器組合件包含：第一基板，該第一基板具有彼此平行的第一前表面及第一背側表面；第一交替式層堆疊，該第一交替式層堆疊嵌入第一基板內且包括與至少一個第一節點介電層交錯的至少兩個第一金屬電極層；及位於第一前表面上的第一金屬接合墊。形成第二層電容器組合件，該第二層電容器組合件包含：第二基板，該第二基板具有彼此平行的第二前表面及第二背側表面；第二交替式層堆疊，該第二交替式層堆疊嵌入第二基板內且包括與至少一個第二節點介電層交錯的至少兩個第二金屬電極層；及位於第二背側表面上的第二金屬接合墊。第二金屬接合墊接合至第一金屬接合墊。至少兩個第一金屬電極層中的每一者接觸至少兩個第二金屬電極層中的相應第二金屬電極層。
6,32,106,132,206,232,332:介電性襯裡
8:基板
9:深溝槽
9T:凸耳凹陷區域
10A,10B,20A,20B:金屬電極層
15:節點介電層
30:第一交替式層堆疊
32L:介電性襯裡層
32:介電性襯裡
33L:金屬填充材料層/金屬氮化物層
33:金屬接合墊/金屬氮化物襯裡
34L:金屬填充材料層/金屬層
34:金屬接合墊/金屬部分
36,136,236,336:電隔離的接合墊組合件
62:蝕刻終止介電層
70:互連級介電層
80A,80B:金屬互連結構/接觸通孔結構
90A,90B:金屬互連結構/金屬接合墊
82:圓柱形介電間隔物
100:第一層電容器組合件
101:前表面
102:背側表面
108:基板
110A,110B,120A,120B:金屬電極層
115:節點介電層
130:第二交替式層堆疊
133:金屬接合墊/金屬氮化物襯裡
134:金屬接合墊/金屬部分
200:第二層電容器組合件
201:前表面
202:背側表面
208:基板
210A,210B,220A,220B:金屬電極層
215:節點介電層
230:第三交替式層堆疊
233:金屬接合墊/金屬氮化物襯裡
234:金屬接合墊/金屬部分
300:第三層電容器組合件
301:前表面
302:背側表面
333:金屬接合墊/金屬氮化物襯裡
334:金屬接合墊/金屬部分
1000:晶粒
1500,2500:焊球
1710,1720,1730:步驟
2000:晶粒
3000:整合式扇出堆疊封裝(InFO PoP)晶粒
B-B':水平平面
本揭露的態樣將在結合附圖閱讀時自以下詳細描述最佳地瞭解。請注意，根據產業中的標準方法，各種特徵未按比例繪製。實際上，為了論述清楚起見，各種特徵的尺寸可任意地增大或減小。
第1圖為根據本揭露內容的一實施例在深溝槽在第一基板中形成後第一例示性結構的一區域的垂直橫截面圖。
第2圖為根據本揭露內容的一實施例在交替式層堆疊形成之後的第一例示性結構的一區域的垂直橫截面圖，該交替式層堆疊包括與至少一個第一節點介電層交錯的至少兩個
第一金屬電極層。
第3圖為根據本揭露內容的一實施例在多個墊空腔、一介電性襯裡層及至少一個金屬填充材料層形成之後的第一例示性結構的一區域的垂直橫截面圖。
第4圖為根據本揭露內容的一實施例在形成一第一層電容器組合件及多個第一前側金屬接合墊的平坦化製程之後的第一例示性結構的一區域的垂直橫截面圖。
第5圖為根據本揭露內容的一實施例的一第二層電容器組合件及多個第二背側金屬接合墊的區域的垂直橫截面圖。根據本揭露內容的一實施例。
第6圖為在將第二基板接合至第一基板之後的第一例示性結構的一區域的垂直橫截面圖。
第7圖為根據本揭露內容的一實施例在將第二基板薄化之後的第一例示性結構的一區域的垂直橫截面圖。
第8A圖為根據本揭露內容的一實施例在一互連級介電層及多個接觸通孔結構形成之後的第一例示性結構的一區域的垂直橫截面圖。
第8B圖為沿著第8A圖的水平平面B-B’的第一例示性結構的一區域的水平橫截面圖。
第9圖為根據本揭露內容的一替代實施例在多個第二前側金屬接合墊形成之後的第一例示性結構的替代組態的一區域的垂直橫截面圖。
第10圖為根據本揭露內容的一替代實施例在一互連級介電層及多個接觸通孔結構形成之後的第一例示性結構的替
代組態的一區域的垂直橫截面圖。
第11A圖為根據本揭露內容的一實施例在多個深溝槽及至少一個凸耳凹陷區域形成之後的第二例示性結構的一區域的垂直橫截面圖。
第11B圖為沿著第11A圖的水平平面B-B’的第二例示性結構的一區域的水平橫截面圖。
第12圖為根據本揭露內容的一實施例在交替式層堆疊形成之後的第二例示性結構的垂直橫截面圖，該交替式層堆疊包括與至少一個第一節點介電層交錯的至少兩個第一金屬電極層及多個第一前側金屬接合墊。
第13圖為根據本揭露內容的一實施例在包含第二基板的第二層電容器組合件形成之後的第二例示性結構的垂直橫截面圖。
第14圖為根據本揭露內容的一替代實施例在包含第三基板的第三層電容器組合件形成之後的第二例示性結構的垂直橫截面圖。
第15圖為根據本揭露內容的一替代實施例在一互連級介電層及多個接觸通孔結構形成之後的第二例示性結構的垂直橫截面圖。
第16圖為根據本揭露內容的一實施例的例示性晶片組合件的垂直橫截面圖，該例示性晶片組合件併有含有深溝槽電容器的半導體晶粒。
第17圖為說明本揭露內容的方法的一般處理步驟的流程圖。
以下揭示內容提供用於實施提供的標同特徵的許多不同實施例或實例。組件及配置的特定實例將在下文描述以簡化本揭露。當然，此等各者僅為實例且不欲為限制性的。舉例而言，在隨後的描述中的第一特徵形成於第二特徵上方或上可包括第一特徵及第二特徵係直接接觸地形成的實施例，且亦可包括額外特徵可形成於第一特徵與第二特徵之間，使得第一特徵及第二特徵不可直接接觸的實施例。另外，本揭露可在各種實例中重複參考數字及/或字母。此重複係出於簡單及清楚的目的且本身並不規定論述的各種實施例及/或組態之間的關係。
此外，為了方便用於描述如諸圖中圖示的一個元件或特徵與另一元件或特徵的關係的描述，在本文中可使用空間相關術語，諸如「在......下面」、「在......下」、「下部」、「在......之上」、「上部」及類似術語。空間相關術語意欲涵蓋除了諸圖中所描繪的定向以外的元件在使用或操作時的不同定向。設備可另外定向(旋轉90度或處於其他定向)，且本文中所使用的空間相關描述符可類似地加以相應解釋。
本揭露內容係針對半導體裝置，且確切地說，係針對多層深溝槽電容器及其形成方法。大電容電容器係半導體晶粒的電力供應電路中所要的。包括深溝槽電容器的電容器晶粒可附接至半導體晶粒以提供大電容電容器，該大
電容電容器將併入至半導體晶粒的電力供應電路中。典型地，電容器晶粒的橫向尺寸小於半導體晶粒的橫向尺寸，且因此，電容器晶粒中的深溝槽電容器的電容係有限的。本揭露內容提供一種多層深溝槽結構，其中多個電容器組合件可彼此堆疊以提供具有大電容的電容器結構。現在參考本揭露內容的各種圖式描述本揭露內容的各種態樣。
參考第1圖，圖示根據本揭露內容的一實施例的第一例示性結構，該第一例示性結構包含具有平坦頂表面的第一基板8。第一基板8可為包括半導體材料的半導體基板，且可具有至少10微米的厚度。第一基板8可具有一前表面及一背側表面。第一基板8的前表面在本文中被稱為第一前表面101，且第一基板8的背側表面在本文中被稱為第一背側表面102。第一前表面101可垂直於第一背側表面102。在一個實施例中，第一基板8可包括可購得的半導體晶圓，該半導體晶圓可在第一深溝槽形成之後分割成半導體晶粒。舉例而言，第一基板8可包括半導體基板，該半導體基板包括單晶矽且具有在500微米至1,500微米的範圍內的厚度。
垂直地延伸至第一基板8中的第一深溝槽9可藉由在第一基板8的前側表面上形成一圖案化的蝕刻遮罩層來形成。該圖案化的蝕刻遮罩層中的圖案可轉印至第一基板8的上部部分中。在該圖案化的蝕刻遮罩層形成之前，諸如氧化矽墊層的一可選墊介電層(未示出)可在第一基板8的前側表面(即，頂表面)上形成。在一例示性實施例中，
該墊介電層可包括厚度在20nm至100nm的範圍內的氧化矽層，儘管可使用更薄或更厚的墊介電層。
該圖案化的蝕刻遮罩層可包括厚度在200nm至600nm的範圍內的氮化矽層或硼矽酸鹽玻璃(borosilicate glass，BSG)層，儘管不同材料及/或更小或更大的厚度亦可用於該可選墊介電層及該圖案化的蝕刻遮罩層。該圖案化的蝕刻遮罩層可藉由沉積一毯覆蝕刻遮罩層、在該毯覆蝕刻遮罩層上方形成一微影圖案化的光阻層以及使用諸如反應離子蝕刻製程的各向異性蝕刻製程在該毯覆蝕刻遮罩層中轉印該微影圖案化的光阻層中的圖案。
可執行各向異性蝕刻製程以在第一基板8的上部部分中轉印該圖案化的蝕刻遮罩層中的圖案以形成第一深溝槽9。舉例而言，使用包括HBr、NF3、O2及SF6的氣體的組合的反應離子蝕刻製程可用於形成第一深溝槽9。第一深溝槽9的深度可在2微米至20微米(諸如3微米至10微米)的範圍內。每一第一深溝槽9的水平橫截面形狀可具有以下形狀：圓形、橢圓形、矩形、圓角矩形、具有各種形狀的內周邊及外周邊的環狀或界定封閉體積的任何二維形狀。一般地，自第一基板8的頂表面向下延伸的至少一個第一深溝槽9可在第一基板8中形成。至少一個第一深溝槽9可包含深度大於2微米的複數個第一深溝槽9。
一般地，可形成自第一前表面101朝著第一背側
表面102垂直地延伸的至少一個第一深溝槽9。在一個實施例中，至少一個第一深溝槽9可為複數個深溝槽9。深溝槽9的總數可例如在1至1,000,000(諸如1,000至10,000)的範圍內，儘管亦可採用更小或更大的數目。
在一個實施例中，第一深溝槽9中的每一者可以均勻的寬度橫向地伸長。每一第一深溝槽9的主導部分(諸如大於50%的整個區域)可具有足以容納隨後將形成的所有金屬電極層及至少一個第一節點介電層的垂直延伸部分的寬度。舉例而言，每一第一深溝槽9的主導部分可具有足以容納至少兩個第一金屬電極層及至少一個第一節點介電層的垂直延伸部分的寬度。在一說明性實例中，每一第一深溝槽9的主導部分可具有在40nm至4,000nm(諸如200nm至800nm)的範圍內的寬度，儘管亦可使用更小及更大的寬度。
光阻層可在形成第一深溝槽9的各向異性蝕刻製程之前移除，或可在形成第一深溝槽9的各向異性蝕刻製程期間消耗。該圖案化的蝕刻遮罩層及該可選介電性墊層可隨後例如藉由諸如濕式蝕刻製程的相應各向同性蝕刻製程移除。
參考第2圖，介電性襯裡6可在包括第一基板8的頂表面的第一基板8的實體暴露表面及第一深溝槽9的側壁上形成。介電性襯裡6可包括一介電材料，該介電材料提供隨後將形成的第一深溝槽電容器與第一基板8之間的電隔離。舉例而言，介電性襯裡6可包括氧化矽、氮化
矽、氮氧化矽及/或一介電金屬氧化物。亦可使用在揭露內容的預期範疇內的其他合適材料。在一說明性實例中，介電性襯裡6可包括藉由包括矽的第一基板8的多個表面部分的熱氧化形成的氧化矽層。介電性襯裡6的厚度可在4nm至100nm的範圍內，儘管亦可使用更小及更大的厚度。
第一金屬電極層(10A、20A、10B、20B)與節點介電層15的第一交替式層堆疊30可藉由相應的保形沉積製程形成。第一交替式層堆疊30包括至少兩個第一金屬電極層(10A、20A、10B、20B)，該至少兩個第一金屬電極層(10A、20A、10B、20B)與至少一個第一節點介電層15交錯且在第一基板8的頂表面上方連續地延伸且進入至少一個第一深溝槽9中的每一者中。第一交替式層堆疊30連續地延伸至每一第一深溝槽9中，且一空腔存在於每一第一深溝槽9的未填充體積中。一般地，至少兩個第一金屬電極層(10A、20A、10B、20B)及至少一個第一節點介電層15可藉由相應的保形沉積製程沉積。
第一金屬電極層(10A、20A、10B、20B)中的每一者可包括一金屬材料，該金屬材料可包含導電性金屬氮化物、元素金屬或金屬間合金，及/或基本上由導電性金屬氮化物、元素金屬或金屬間合金組成。在一個實施例中，每一第一金屬電極層(10A、20A、10B、20B)包含導電性金屬氮化物材料，及/或基本上由導電性金屬氮化物材料組成，該導電性金屬氮化物材料可為金屬擴散障壁材料。
舉例而言，每一第一金屬電極層(10A、20A、10B、20B)可包括諸如TiN、TaN或WN的導電性金屬氮化物材料及/或可基本上由該導電性金屬氮化物材料組成。亦可使用在揭露內容的預期範疇內的其他合適材料。
將金屬擴散障壁材料用於第一金屬電極層(10A、20A、10B、20B)可為有利的，此係因為金屬元素擴散通過節點介電層15及/或通過介電性襯裡6可導致深溝槽電容器的中毒效應。每一第一金屬電極層(10A、20A、10B、20B)可藉由諸如化學氣相沉積(chemical vapor deposition，CVD)或原子層沉積(atomic layer deposition，ALD)的保形沉積製程形成。每一第一金屬電極層(10A、20A、10B、20B)的厚度可在5nm至1,000nm(諸如20nm至300nm)的範圍內，儘管亦可使用更小及更大的厚度。在一個實施例中，每一第一金屬電極層(10A、20A、10B、20B)可具有相同的材料組合物及相同的厚度。在另一實施例中，每一第一金屬電極層(10A、20A、10B、20B)可具有相同的材料組合物，但具有變化的厚度。在又一實施例中，每一第一金屬電極層(10A、20A、10B、20B)可具有不同的材料組合物及相同的厚度。在又一實施例中，每一第一金屬電極層(10A、20A、10B、20B)可具有不同的材料組合物及不同的厚度。
節點介電層15中的每一者可包括一節點介電材料，該節點介電材料可為介電常數大於7.9(此為氮化矽的介電常數)的介電性金屬氧化物材料，即，「高k」介電性金
屬氧化物材料，或可包括氮化矽。舉例而言，節點介電層15可包括介電性金屬氧化物材料，諸如氧化鋁、鋁矽氧化物、氧化鉿、鉿矽氧化物、氧化鋯、鋯矽氧化物、鉿鋯氧化物、鉿鉭氧化物、鉿鈦氧化物、氧化鈦、氧化鉭、鉭矽氧化物、氧化鑭、鑭矽氧化物、鍶鈦氧化物(strontium titanium oxide，STO)、鋇鈦氧化物(barium titanium oxide，BTO)、鋇鍶鈦氧化物(barium strontium titanium oxide，BSTO)、鋇鋯氧化物、鉿鑭氧化物、前述各者的合金或矽酸鹽及/或前述各者的層堆疊。在一個實施例中，節點介電層15可包括非晶形氧化鋁層，該非晶質氧化鋁層可在接觸通孔結構形成之後隨後退火成多晶形氧化鋁材料。亦可使用在揭露內容的預期範疇內的其他合適材料。
每一節點介電層15可藉由諸如化學氣相沉積(chemical vapor deposition，CVD)或原子層沉積(atomic layer deposition，ALD)的保形沉積製程形成。每一節點介電層15的厚度可在1nm至30nm(諸如3nm至15nm)的範圍內，儘管亦可使用更小及更大的厚度。在一個實施例中，每一節點介電層15可具有相同的材料組合物及相同的厚度。在另一實施例中，每一節點介電層15可具有相同的材料組合物，但具有變化的厚度。在又一實施例中，每一節點介電層15可具有不同的材料組合物及相同的厚度。在又一實施例中，每一節點介電層15可具有不同的材料組合物及不同的厚度。舉例而言，在一
實施例中，一第一節點介電層15可比一第二節點介電層15薄。第一金屬電極層(10A、20A、10B、20B)的厚度與第一節點介電層15的厚度的比率可在3至100(諸如6至50及/或10至30)的範圍內，儘管亦可採用更小及更大的比率。
每一第一金屬電極層(10A、20A、10B、20B)的厚度的下限由第一金屬電極層(10A、20A、10B、20B)的電阻判定。舉例而言，在第一金屬電極層(10A、20A、10B、20B)包括氮化鈦的實施例中，節點介電層15的厚度的下限可為約3.8nm。節點介電層15的不同介電材料可提供節點介電層15的厚度的不同下限。每一節點介電層15的厚度的上限由深溝槽電容器中的電容減小判定。一般地，深溝槽電容器的電容與節點介電層15的厚度成反比。因此，在過量漏電流不存在的情況下，通常希望提供節點介電層15的較小厚度。在節點介電層15包括氮化矽的情況下，希望將節點介電層15的厚度限制為小於12nm(諸如小於9nm及/或小於6nm)的厚度。
每一節點介電層15的厚度的下限由區域漏電流密度判定。舉例而言，在節點介電層15包括熱氮化矽的情況下，第一金屬電極層(10A、20A、10B、20B)的厚度的下限可為約24nm。第一金屬電極層(10A、20A、10B、20B)的不同導電材料可提供第一金屬電極層(10A、20A、10B、20B)的厚度的不同下限。每一第一金屬電極層(10A、20A、10B、20B)的厚度的上限由深溝槽電容器中的橫向
尺寸判定。一般地，每一第一金屬電極層(10A、20A、10B、20B)的厚度愈大，每一深溝槽電容器的橫向尺寸愈大，且因此，單位面積的總電容愈小。因此，在深溝槽電容器中沒有電阻率限制效能問題的情況下，通常希望提供第一金屬電極層(10A、20A、10B、20B)的較低厚度。在第一金屬電極層(10A、20A、10B、20B)包括氮化鈦的實施例中，希望將第一金屬電極層(10A、20A、10B、20B)的厚度限制為小於400nm(諸如小於200nm及/或小於100nm及/或小於50nm)的厚度。
在一說明性實例中，節點介電層15可具有在4nm至8nm的範圍內的厚度，且第一金屬電極層(10A、20A、10B、20B)可具有在48nm至200nm的範圍內的厚度。在此等實施例中，第一金屬電極層(10A、20A、10B、20B)的厚度與第一節點介電層15的厚度的比率可在6至50的範圍內，儘管亦可採用更小及更大的比率。
在一個實施例中，至少兩個第一金屬電極層(10A、10B、20A、20B)包含至少三個第一金屬電極層(10A、10B、20A、20B)，且至少一個第一節點介電層15包含至少兩個第一節點介電層15。第一金屬電極層(10A、20A、10B、20B)的總數可在3至16(諸如4至8)的範圍內。節點介電層15的總數可比第一金屬電極層(10A、20A、10B、20B)的總數少一個。
儘管使用第一金屬電極層(10A、20A、10B、20B)及節點介電層15的第一交替式層堆疊30包括四個第一金
屬電極層(10A、20A、10B、20B)及三個節點介電層15的一實施例來描述本揭露內容，但是本文中明確地考慮不同數目個第一金屬電極層(10A、20A、10B、20B)及不同數目個節點介電層15可在第一交替式層堆疊30內使用的實施例。一般地，第一交替式層堆疊30可包括與至少一個第一節點介電層15交錯的至少兩個第一金屬電極層(10A、20A、10B、20B)，該些層可在形成於第一基板8中的至少一個第一深溝槽9中及上方形成。
第一金屬電極層(10A、20A、10B、20B)可按沉積次序順序地編號。舉例而言，第一金屬電極層(10A、10B、20A、20B)可包括第一主要金屬電極層10A、第一次要金屬電極層20A、第二主要金屬電極層10B、第二次要金屬電極層20B等。每一主要金屬電極層(10A、10B)的圖案化部分可隨後用於形成充當深溝槽電容器的主要節點(即，第一節點)的主要電極組合件，且每一次要金屬電極層(20A、20B)的圖案化部分可隨後用於形成充當深溝槽電容器的補充節點(即，第二節點)的補充電極組合件。第一金屬電極層(10A、20A、10B、20B)的總數、第一金屬電極層(10A、20A、10B、20B)的厚度及第一深溝槽9的寬度可經選擇，使得每一第一深溝槽9的整個體積的主導部分(即，大於50%)或全部可用第一交替式層堆疊30填充，而非完全填充第一深溝槽9。在第一深溝槽9中存在任何空隙的實施例中，介電性填充材料層(未示出)可沉積以填充或部分地填充第一深溝槽9的剩餘空隙。
參考第3圖，一光阻層(未示出)可塗覆在第一例示性結構上方，且可經微影圖案化以在不上覆於第一深溝槽9的區域中形成開口。每一開口可具有墊的形狀，且可具有在500nm至100微米(諸如1微米至30微米)的範圍內的橫向尺寸，儘管亦可採用更小及更大的橫向尺寸。
可執行各向異性蝕刻製程以將該光阻層中的該些開口的圖案轉印至第一交替式層堆疊30的水平延伸部分中及第一基板8的上部部分中。可形成延伸至第一基板8的上部部分中的墊空腔。隨後，可例如藉由灰化將該光阻層移除。該些墊空腔可具有矩形、圓形或圓角矩形的水平橫截面形狀。
介電性襯裡層32L可保形地沉積在該些墊空腔中及第一交替式層堆疊30的水平延伸部分上方。介電性襯裡層32L包括諸如氧化矽的介電材料，且可具有在20nm至600nm的範圍內的厚度，儘管亦可採用更小及更大的厚度。
至少一個金屬填充材料層(33L、34L)可沉積在介電性襯裡層32L上方。至少一個金屬填充材料層(33L、34L)可包括金屬氮化物層33L及金屬層34L。金屬氮化物層33L可包括諸如TiN、TaN及/或WN的導電性金屬氮化物材料，且可具有在5nm至100nm的範圍內的厚度，儘管不同材料及/或更小或更大的厚度亦可用於該金屬氮化物層。金屬層34L可包括低電阻率金屬材料，該金屬材料可為元素金屬(諸如Cu)或可經由金屬至金屬接合而
接合至另一金屬材料的金屬間合金材料。
參考第4圖，可執行平坦化製程以自在包括第一前表面101的水平平面之上移除材料部分。至少一個金屬填充材料層(33L、34L)、介電性襯裡層32L及第一交替式層堆疊30的部分將自第一基板8的第一前表面101之上移除。至少一個金屬填充材料層(33L、34L)、介電性襯裡層32L及第一交替式層堆疊30的剩餘部分嵌入第一基板8內，且位於第一前表面101與第一背側表面102之間。第一交替式層堆疊30的該些剩餘部分包含至少一個第一深溝槽電容器。介電性襯裡層32L的該些剩餘部分包含介電性襯裡32。金屬氮化物層33L的該些剩餘部分包含金屬氮化物襯裡33。金屬層34L的該些剩餘部分包含金屬部分34。每一金屬部分34的厚度可在200nm至5,000nm的範圍內，儘管亦可採用更小及更大的厚度。介電性襯裡32、金屬氮化物襯裡33及金屬部分34的每一連續組合構成電隔離的接合墊組合件36。因此，每一電隔離的接合墊組合件36包括相應的第一金屬接合墊(33、34)及相應的介電性襯裡32。金屬氮化物襯裡33及金屬部分34的每一連續組合構成金屬接合墊(33、34)。每一金屬接合墊(33、34)的長度寬度比率可在1/4至4(諸如1/2至2及/或0.9至1.1(例如，1.0))的範圍內，儘管亦可採用更小及更大的比率。每一金屬接合墊(33、34)的長度高度比率可在1/2h至30(諸如1至10及/或2至4)的範圍內，儘管亦可採用更小及更大的比率。
一般地，每一金屬接合墊(33、34)的長度及寬度由電隔離的深溝槽的密度來限制。可採用兩組金屬接合墊(33、34)以提供至每一深溝槽電容器的電連接。在一說明性實例中，金屬接合墊(33、34)可具備正方形或圓角正方形(即，藉由將四個角磨圓而自正方形修改的形狀)的水平橫截面形狀，且每一對面對的側壁的壁至壁距離(在正方形水平橫截面形狀的情況下，該距離與側壁的長度相同)可在1微米至20微米的範圍內。在一個實施例中，每一金屬接合墊(33、34)可具有在1微米至2微米的範圍內的厚度。因此，每一金屬接合墊(33、34)的長度高度比率可在1至10的範圍內，儘管亦可採用更小及更大的比率。
一般地，每一第一深溝槽電容器包括與至少一個第一節點介電層15交錯的至少兩個第一金屬電極層(10A、10B、20A、20B)。第一金屬接合墊(33、34)可位於第一前表面101上及下方。位於第一前表面101與第一背側表面102之間的材料部分的組合構成第一層電容器組合件100。在一個實施例中，第一交替式層堆疊30內的每一層橫向地圍繞第一交替式層堆疊30內的任何其他層，或由第一交替式層堆疊30內的任何其他層橫向地圍繞。
參考第5圖，第二層電容器組合件200可藉由執行與用於形成第一層電容器組合件100的處理步驟集合相同的處理步驟集合而提供。在一個實施例中，第二層電容器組合件200可為第一層電容器組合件的複製品。第二層電容器組合件200包括至少一個第二深溝槽電容器及多個
金屬接合墊，該些金屬接合墊隨後接合至該些第一金屬接合墊且在本文中被稱為第二金屬接合墊(133、134)。每一第二金屬接合墊(133、134)可包括金屬氮化物襯裡133及金屬部分134。
一般地，每一第二深溝槽電容器包括介電性襯裡106，該介電性襯裡106可包括提供隨後將形成的第一深溝槽電容器與第二基板108之間的電隔離的介電材料。舉例而言，介電性襯裡106可包括氧化矽、氮化矽、氮氧化矽及/或一介電金屬氧化物。亦可使用在揭露內容的預期範疇內的其他合適材料。在一說明性實例中，介電性襯裡106可包括藉由包括矽的第二基板108的多個表面部分的熱氧化形成的氧化矽層。介電性襯裡106的厚度可在4nm至100nm的範圍內，儘管亦可使用更小及更大的厚度。
第二深溝槽電容器包括第二交替式層堆疊130，該第二交替式層堆疊130具有介電性襯裡106及與至少一個第二節點介電層115交錯的至少兩個第二金屬電極層(110A、110B、120A、120B)。舉例而言，第二金屬電極層(110A、110B、120A、120B)可包括第一主要金屬電極層110A、第一次要金屬電極層120A、第二主要金屬電極層110B、第二次要金屬電極層120B等。第二金屬接合墊(133、134)可位於第二基板108的頂表面上及下方。每一電隔離的接合墊組合件136可包括相應的第二金屬接合墊(133、134)及相應的介電性襯裡132。
參考第6圖，第二層電容器組合件200可隨後以
顛倒位置接合至第一層電容器組合件100。因此，第二層電容器組合件200的水平頂表面在本文中被稱為第二背側表面，且第二層電容器組合件200的水平底表面在本文中被稱為第二前表面。該第二前表面及該第二背側表面彼此平行。一般地，包括與至少一個第二節點介電層115交錯的至少兩個第二金屬電極層(110A、110B、120A、120B)的至少一個第二交替式層堆疊130可在第二基板108內形成。第二金屬接合墊(133、134)位於該第二背側表面上及下方。第二金屬接合墊(133、134)的圖案可為第一金屬接合墊(33、34)的圖案的鏡像圖案。第二深溝槽電容器的圖案可為第一深溝槽電容器的圖案的鏡像圖案。每一第二金屬電極層(110A、110B、120A、120B)接觸第一金屬電極層(10A、10B、20A、20B)中的相應第一金屬電極層。
參考第7圖，第二層電容器組合件200的背側(即，如第7圖中圖示的頂側)可例如藉由研磨、拋光、各向異性蝕刻製程、各向同性蝕刻製程或其組合來移除。舉例而言，可採用研磨製程以移除上覆於第二交替式層堆疊130的最上表面的第二基板108的主導部分，且可執行化學機械平坦化(chemical mechanical planarization，CMP)製程以同時移除第二基板108及第二交替式層堆疊130的二維部分。第二交替式層堆疊130內的每一層可在CMP製程之後實體地暴露。一般地，第二基板108可經薄化，使得第二交替式層堆疊130內的每一層在第二基板108的薄化側上實體地暴露，該薄化側可為如第7圖中圖示的第
二基板108的頂側，或可顛倒地定位。在一個實施例中，第二基板108的經拋光表面可包括第二前表面201。接觸第一基板8的第一前表面101的第二基板108的表面包含第二背側表面202。一般地，藉由薄化第二基板108提供的第二基板108的平坦化表面可包含第二前表面201及第二背側表面202中的一者。
第一例示性結構包含第一層電容器組合件100及第二層電容器組合件200。第一層電容器組合件100包含：第一基板8，該第一基板8具有彼此平行的第一前表面101及第一背側表面102；第一交替式層堆疊30，該第一交替式層堆疊30嵌入第一基板8內且包括與至少一個第一節點介電層15交錯的至少兩個第一金屬電極層(10A、10B、20A、20B)；及位於第一前表面101上的第一金屬接合墊(33、34)。第二層電容器組合件200包含：第二基板108，該第二基板108具有彼此平行的第二前表面201及第二背側表面202；第二交替式層堆疊130，該第二交替式層堆疊130嵌入該第二基板201內且包括與至少一個第二節點介電層115交錯的至少兩個第二金屬電極層(110A、110B、120A、120B)；及第二金屬接合墊(133、134)，該些第二金屬接合墊(133、134)位於第二背側表面202上且接合至第一金屬接合墊(33、34)。
至少兩個第一金屬電極層(10A、10B、20A、20B)及至少一個第一節點介電層15中的每一者包含自第一前表面101朝著第一背側表面102延伸的一相應垂直延伸部
分。至少兩個第二金屬電極層(110A、110B、120A、120B)及至少一個第二節點介電層115中的每一者包含自第二前表面201延伸至第二背側表面202的一相應垂直延伸部分。
根據本揭露內容的一實施例，第8A圖為在一互連級介電層及多個接觸通孔結構形成之後的第一例示性結構的一區域的垂直橫截面圖。第8B圖為沿著第8A圖的水平平面B-B'的第一例示性結構的一區域的水平橫截面圖。不位於水平平面B-B'內的結構的位置以虛線圖示。
參考第8A圖及第8B圖，蝕刻終止介電層62可沉積在第二前表面201上，且至少一個互連級介電層70可沉積在蝕刻終止介電層62上方。金屬互連結構(80A、80B、90A、90B)可在至少一個互連級介電層70中形成。金屬互連結構(80A、80B、90A、90B)可包括接觸第二金屬電極層(110A、110B、120A、120B)的第一子集的第一接觸通孔結構80A，及接觸第二金屬電極層(110A、110B、120A、120B)的第二子集的第二接觸通孔結構80B。接觸通孔結構(80A、80B)中的每一者可電連接至至少兩個第一金屬電極層(10A、10B、20A、20B)中的相應第一金屬電極層與至少兩個第二金屬電極層(110A、110B、120A、120B)中的相應第二金屬電極層的集合。金屬互連結構(80A、80B、90A、90B)可包括金屬接合墊(90A、90B)，該些金屬接合墊(90A、90B)可包括可電連接至第一接觸通孔結構80A的第一金屬接合墊90A，
及可電連接至第二接觸通孔結構80B的第二金屬接合墊90B。
參考第9圖，第一例示性結構的一替代組態可藉由在第二層電容器組合件200的前側上形成額外金屬接合墊而自第7圖的第一例示性結構產生。舉例而言，一光阻層可塗覆在第二層電容器組合件200的第二前表面201上方，且可經微影圖案化以在處於第二交替式層堆疊130的區域外的區域中形成開口。一介電性襯裡層及至少一種金屬材料層可沉積在墊空腔中，且可隨後經平坦化以在第二層電容器組合件200的第二前表面201上及下方形成電隔離的接合墊組合件236。每一電隔離的接合墊組合件可包括相應的第三金屬接合墊(233、234)及相應的介電性襯裡232。每一第三金屬接合墊(233、234)可包括金屬氮化物襯裡233及金屬部分234。
參考第10圖，第三層電容器組合件300可藉由執行與用於形成如第8A圖、第8B圖所示的第二層電容器組合件200的處理步驟集合相同的處理步驟集合來提供，修改之處為將第三層電容器組合件300附接至第9圖的第二層電容器組合件200。在一個實施例中，第三層電容器組合件300可為第二層電容器組合件200的複製品。第三層電容器組合件300包括至少一個第三深溝槽電容器及多個金屬接合墊，該些金屬接合墊可接合至第三金屬接合墊(233、234)且在本文中被稱為第四金屬接合墊(333、334)。每一第四金屬接合墊(333、334)可包括金屬氮化
物襯裡333及金屬部分334。
一般地，每一第三深溝槽電容器包括介電性襯裡206，該介電性襯裡206可包括提供隨後將形成的第一深溝槽電容器與第三基板208之間的電隔離的介電材料。舉例而言，介電性襯裡206可包括氧化矽、氮化矽、氮氧化矽及/或一介電金屬氧化物。亦可使用在揭露內容的預期範疇內的其他合適材料。在一說明性實例中，介電性襯裡206可包括藉由包括矽的第三基板208的多個表面部分的熱氧化形成的氧化矽層。介電性襯裡206的厚度可在4nm至100nm的範圍內，儘管亦可使用更小及更大的厚度。
第三深溝槽電容器包括第三交替式層堆疊230，該第三交替式層堆疊230具有與至少一個第三節點介電層215交錯的至少兩個第三金屬電極層(210A、210B、220A、220B)。舉例而言，第三金屬電極層(210A、210B、220A、220B)可包括第一主要金屬電極層210A、第一次要金屬電極層220A、第二主要金屬電極層210B、第二次要金屬電極層220B等。第四金屬接合墊(333、334)可位於第三基板208的底表面上及之上。每一電隔離的接合墊組合件336可包括相應的第四金屬接合墊(333、334)及相應的介電性襯裡332。
第三層電容器組合件300可隨後接合至第二層電容器組合件200。第三層電容器組合件300的水平頂表面由於接合至第二層電容器組合件200而在本文中被稱為第三前表面301，且第三層電容器組合件300的水平底表面
由於接合至第二層電容器組合件200而在本文中被稱為第三背側表面302。第三前表面301及第三背側表面302可彼此平行。一般地，包括與至少一個第三節點介電層215交錯的至少兩個第三金屬電極層(210A、210B、220A、220B)的至少一個第三交替式層堆疊230可在第三基板208內形成。
隨後，第8A圖及第8B圖的處理步驟可在做必要修改後執行以形成蝕刻終止介電層62、至少一個互連級介電層70及金屬互連結構(80A、80B、90A、90B)。金屬互連結構(80A、80B、90A、90B)可包括接觸第三金屬電極層(210A、210B、220A、220B)的第一子集的第一接觸通孔結構80A，及接觸第三金屬電極層(210A、210B、220A、220B)的第二子集的第二接觸通孔結構80B。接觸通孔結構(80A、80B)中的每一者電連接至至少兩個第一金屬電極層(10A、10B、20A、20B)中的相應第一金屬電極層、至少兩個第二金屬電極層(110A、110B、120A、120B)中的相應第二金屬電極層及至少兩個第三金屬電極層(210A、210B、220A、220B)中的相應第三金屬電極層的集合。金屬互連結構(80A、80B、90A、90B)可包括金屬接合墊(90A、90B)，該些金屬接合墊(90A、90B)可包括電連接至第一接觸通孔結構80A的第一金屬接合墊90A，及電連接至第二接觸通孔結構80B的第二金屬接合墊90B。
根據本揭露內容的一實施例，第11A圖為在多個
深溝槽及至少一個凸耳凹陷區域形成之後的第二例示性結構的一區域的垂直橫截面圖。第11B圖為沿著第11A圖的水平平面B-B’的第二例示性結構的一區域的水平橫截面圖。參考第11A圖及第11B圖，根據本揭露內容的一實施例的第二例示性結構可藉由形成至少一個凸耳凹陷區域9T而自第1圖的第一例示性結構產生。每一凸耳凹陷區域9T聯接至第一深溝槽9的上端，且具有小於隨後將形成的第一交替式層堆疊(金屬電極層10A、10B、20A、20B)的總厚度的厚度。在一個實施例中，每一凸耳凹陷區域9T的深度可經選擇，使得第一節點介電層15的水平延伸部分可在包括第一前表面101的水平平面內形成。一般地，每一凸耳凹陷區域9T具有小於隨後將形成的第一交替式層堆疊內的所有層的厚度的總和的深度，且聯接至至少一個第一深溝槽9中的相應第一深溝槽的上部部分。舉例而言，每一凸耳凹陷區域9T的深度可在10nm至400nm(諸如20nm至200nm)的範圍內，儘管亦可採用更小及更大的深度。每一凸耳凹陷區域9T的橫向範圍可與隨後將形成的第一交替式層堆疊(金屬電極層10A、10B、20A、20B)的總厚度相似。
參考第12圖，可隨後執行第2圖至第4圖的處理步驟以形成第一層電容器組合件100，該第一層電容器組合件100嵌有至少一個第一深溝槽電容器。一般地，每一第一深溝槽電容器包括與至少一個第一節點介電層15交錯的至少兩個第一金屬電極層(10A、10B、20A、20B)。
第一金屬接合墊(33、34)可位於第一前表面101上及下方。在一個實施例中，第一交替式層堆疊30內的每一層橫向地圍繞第一交替式層堆疊30內的任何其他層，或由第一交替式層堆疊30內的任何其他層橫向地圍繞。
由於第一深溝槽9中的至少一個凸耳凹陷區域及第一交替式層堆疊30的橫向延伸部分的存在，第11圖中圖示的第一層電容器組合件100可與第4圖的第一層電容器組合件100實質上相同。在一個實施例中，第一金屬電極層(10A、10B、20A、20B)中的至少一者及/或每一者包含形成於凸耳凹陷區域9T中的相應橫向延伸部分。第一金屬電極層(10A、10B、20A、20B)的每一橫向延伸部分在本文中被稱為凸耳部分。
在一個實施例中，第一深溝槽9的凸耳凹陷區域9T的高度可經選擇，使得第一節點介電層15的水平延伸部分的水平表面可位於包括第一前表面101的水平平面內。在一個實施例中，第一主要金屬電極層10A的凸耳部分可接觸水平延伸部分的底表面，第一節點介電層15具有實體地暴露的水平表面。在一個實施例中，第二主要金屬電極層10B的凸耳部分可接觸水平延伸部分的底表面，第一節點介電層15具有實體地暴露的水平表面。在一個實施例中，第一次要金屬電極層20A的凸耳部分可接觸水平延伸部分的底表面，第一節點介電層15具有實體地暴露的水平表面。在一個實施例中，第二次要金屬電極層20B的凸耳部分可接觸水平延伸部分的底表面，第一節點介電層15具有實體
地暴露的水平表面。一般地，第一金屬電極層(10A、10B、20A、20B)中的每一者可具有一凸耳部分，該凸耳部分水平地橫向延伸，且下伏於且接觸具有實體地暴露的表面的第一節點介電層15的水平延伸部分。
參考第13圖，第二層電容器組合件200可藉由執行與用於形成第12圖的第一層電容器組合件100的處理步驟集合相同的處理步驟集合而形成，修改之處為凸耳凹陷區域9T的圖案。第二層電容器組合件200包括至少一個第二深溝槽電容器。第二層電容器組合件200中的第二深溝槽電容器的圖案可與第一層電容器組合件100中的第一深溝槽電容器的圖案相同。每一第二深溝槽電容器包括第二交替式層堆疊130，該第二交替式層堆疊130具有與至少一個第二節點介電層115交錯的至少兩個第二金屬電極層(110A、110B、120A、120B)。舉例而言，第二金屬電極層(110A、110B、120A、120B)可包括第一主要金屬電極層110A、第一次要金屬電極層120A、第二主要金屬電極層110B、第二次要金屬電極層120B等。第二金屬接合墊(133、134)可位於第二基板108的頂表面上及下方。每一電隔離的接合墊組合件136可包括相應的第二金屬接合墊(133、134)及相應的介電性襯裡132。在一個實施例中，第二金屬電極層(110A、110B、120A、120B)中的至少一者及/或每一者包含形成於凸耳凹陷區域中的相應橫向延伸部分。第二金屬電極層(110A、110B、120A、120B)的每一橫向延伸部分在本文中被稱為凸耳部
分。第二金屬電極層(110A、110B、120A、120B)的凸耳部分的區域可與第一金屬電極層(10A、10B、20A、20B)的凸耳部分的區域橫向地偏移，即，不重疊。
電隔離的接合墊組合件236可在第二層電容器組合件200的第二前表面201上及下方形成。每一電隔離的接合墊組合件可包括相應的第三金屬接合墊(233、234)及相應的介電性襯裡232。每一第三金屬接合墊(233、234)可包括金屬氮化物襯裡233及金屬部分234。
參考第14圖，第10圖的處理步驟可在做必要修改後執行以形成第三層電容器組合件300。在一個實施例中，第三金屬電極層(210A、210B、220A、220B)中的至少一者及/或每一者包含形成於凸耳凹陷區域中的相應橫向延伸部分。第三金屬電極層(210A、210B、220A、220B)的每一橫向延伸部分在本文中被稱為凸耳部分。
參考第15圖，蝕刻終止介電層62可沉積在第三前表面301上，且至少一個互連級介電層70可沉積在蝕刻終止介電層62上方。金屬互連結構(80A、80B、90A、90B)可在至少一個互連級介電層70中形成。金屬互連結構(80A、80B、90A、90B)可包括接觸第三金屬電極層(210A、210B、220A、220B)的第一子集的第一接觸通孔結構80A，及接觸第三金屬電極層(210A、210B、220A、220B)的第二子集的第二接觸通孔結構80B。接觸通孔結構(80A、80B)中的每一者電連接至至少兩個第一金屬電極層(10A、10B、20A、20B)中的相應第一金屬電極層、
至少兩個第二金屬電極層(110A、110B、120A、120B)中的相應第二金屬電極層及至少兩個第三金屬電極層(210A、210B、220A、220B)中的相應第三金屬電極層的集合。金屬互連結構(80A、80B、90A、90B)可包括金屬接合墊(90A、90B)，該些金屬接合墊(90A、90B)可包括電連接至第一接觸通孔結構80A的第一金屬接合墊90A，及電連接至第二接觸通孔結構80B的第二金屬接合墊90B。
在一個實施例中，第一通孔空腔可穿過至少一個互連級介電層70、第三基板208及第二基板108且至相應的第一金屬電極層(10A、10B、20A、20B)的凸耳部分的頂表面上而形成。在一個實施例中，第二通孔空腔可穿過至少一個互連級介電層70及第三基板208且至相應的第二金屬電極層(110A、110B、120A、120B)的凸耳部分的頂表面上而形成。在一個實施例中，第三通孔空腔可穿過至少一個互連級介電層70及至相應的第三金屬電極層(210A、210B、220A、220B)的凸耳部分的頂表面上而形成。該些第一通孔空腔、該些第二通孔空腔及該些第三通孔空腔可順序地或同時地形成。金屬電極層在形成各種通孔空腔期間可用作蝕刻終止層。一保形介電材料層可沉積在該些通孔空腔中且可經各向異性蝕刻以形成圓柱形介電間隔物82。接觸通孔結構(80A、80B)可在金屬電極層的相應金屬電極層上的通孔空腔的剩餘體積中形成。
參考第16圖，圖示來源於第一例示性結構的半導
體晶粒的非限制性例示性應用。第一半導體晶粒1000可藉由執行第1圖至第8B圖、第1圖至第7圖、第9圖及第10圖或第11A圖至第14圖的處理步驟來提供。第一半導體晶粒1000可附接至第二半導體晶粒2000的底部側。舉例而言，第二半導體晶粒2000可為晶片上系統(system-on-a-chip，SoC)晶粒2000，該SoC晶粒2000可經由焊球2500的一陣列接合至整合式扇出堆疊封裝(integrated fan-out package on package，InFO PoP)晶粒3000。第二半導體晶粒2000可經由焊球1500的另一陣列接合至另一模組，諸如印刷電路板(printed circuit board，PCB)。半導體晶粒1000中的深溝槽電容器可用於使第二半導體晶粒2000中的電力供應系統穩定。
參考所有圖式且根據本揭露內容的各種實施例，提供一種電容器結構，該電容器結構包含：第一層電容器組合件100，該第一層電容器組合件100包含：第一基板8，該第一基板8具有彼此平行的第一前表面101及第一背側表面102；第一交替式層堆疊30，該第一交替式層堆疊30嵌入第一基板8內且包括與至少一個第一節點介電層15交錯的至少兩個第一金屬電極層(10A、10B、20A、20B)；及位於第一前表面101上的第一金屬接合墊(33、34)；及第二層電容器組合件200，該第二層電容器組合件200包含：第二基板108，該第二基板108具有彼此平行的第二前表面201及第二背側表面202；第二交替式層
堆疊130，該第二交替式層堆疊130嵌入第二基板108內且包括與至少一個第二節點介電層115交錯的至少兩個第二金屬電極層(110A、110B、120A、120B)；及第二金屬接合墊(133、134)，該些第二金屬接合墊(133、134)位於第二背側表面202上且接合至第一金屬接合墊(33、34)；其中至少兩個第一金屬電極層(10A、10B、20A、20B)中的每一者接觸至少兩個第二金屬電極層(110A、110B、120A、120B)中的相應第二金屬電極層。
在一個實施例中，第一前表面101在一水平平面內接觸第二背側表面202，在該水平平面中，至少兩個第二金屬電極層(110A、110B、120A、120B)接觸至少兩個第一金屬電極層(10A、10B、20A、20B)。
在一個實施例中，第二交替式層堆疊130內的每一層自第二前表面201連續地延伸至第二背側表面202。在一個實施例中，第一交替式層堆疊30自第一前表面101延伸至第一基板8中且具有小於第一前表面101與第一背側表面102之間的垂直距離的第一垂直範圍。在一個實施例中，該第一垂直範圍在2微米至20微米的範圍內；且第二前表面201與第二背側表面202之間的垂直距離在2微米至20微米的範圍內。
在一個實施例中，至少兩個第一金屬電極層(10A、10B、20A、20B)及至少一個第一節點介電層15中的每一者包含自第一前表面101朝著第一背側表面102延伸的一相應垂直延伸部分；且至少兩個第二金屬電極層(110A、
110B、120A、120B)及至少一個第二節點介電層115中的每一者包含自第二前表面201延伸至第二背側表面202的一相應垂直延伸部分。
在一個實施例中，該電容器結構包含：互連級介電層70，該互連級介電層70上覆於第二基板108；及接觸通孔結構(80A、80B)，該些接觸通孔結構(80A、80B)垂直地延伸穿過互連級介電層70且電連接至至少兩個第一金屬電極層(10A、10B、20A、20B)中的相應第一金屬電極層及至少兩個第二金屬電極層(110A、110B、120A、120B)中的相應第二金屬電極層。
在一個實施例中，至少兩個第一金屬電極層(10A、10B、20A、20B)及至少兩個第二金屬電極層(110A、110B、120A、120B)包含導電性金屬氮化物、元素金屬或金屬間合金；至少一個第一節點介電層15及至少一個第二節點介電層115包含介電性金屬氧化物或氮化矽；且第一基板8及第二基板108包含半導體基板。
在一個實施例中，第一交替式層堆疊30內的每一層橫向地圍繞第一交替式層堆疊30內的任何其他層，或由第一交替式層堆疊30內的任何其他層橫向地圍繞；且第二交替式層堆疊130內的每一層橫向地圍繞第二交替式層堆疊130內的任何其他層，或由第二交替式層堆疊130內的任何其他層橫向地圍繞。
在一個實施例中，至少兩個第一金屬電極層(10A、10B、20A、20B)包含至少三個第一金屬電極層(10A、
10B、20A、20B)；至少兩個第二金屬電極層(110A、110B、120A、120B)包含至少三個第二金屬電極層(110A、110B、120A、120B)；至少一個第一節點介電層15包含至少兩個第一節點介電層15；且至少一個第二節點介電層115包含至少兩個第二節點介電層115。
根據本揭露內容的另一態樣，提供一種電容器結構，該電容器結構包含：第一層電容器組合件100，該第一層電容器組合件100包含：第一基板8，該第一基板8具有彼此平行的第一前表面101及第一背側表面102；及第一交替式層堆疊30，該第一交替式層堆疊30嵌入第一基板8內且包括與至少一個第一節點介電層15交錯的至少兩個第一金屬電極層(10A、10B、20A、20B)，其中至少兩個第一金屬電極層(10A、10B、20A、20B)中的一者包含平行於第一前表面101延伸的一凸耳部分；第二層電容器組合件200，該第二層電容器組合件200包含：第二基板108，該第二基板108具有彼此平行的第二前表面201及第二背側表面202；及第二交替式層堆疊130，該第二交替式層堆疊130嵌入第二基板108內且包括與至少一個第二節點介電層115交錯的至少兩個第二金屬電極層(110A、110B、120A、120B)；及接觸通孔結構(80A、80B)，該接觸通孔結構(80A、80B)垂直地延伸穿過第二基板108且接觸至少兩個第一金屬電極層(10A、10B、20A、20B)中的該一者的凸耳部分的頂表面。
在一個實施例中，至少兩個第一金屬電極層(10A、
10B、20A、20B)中的每一者在第一前表面101接觸第二背側表面202的界面處接觸至少兩個第二金屬電極層(110A、110B、120A、120B)中的相應第二金屬電極層。
在一個實施例中，該電容器結構包含：第一金屬接合墊(33、34)，該些第一金屬接合墊(33、34)嵌入第一基板8中；及第二金屬接合墊(133、134)，該些第二金屬接合墊(133、134)嵌入第二基板108中且在一水平平面內接合至第一金屬接合墊(33、34)中的相應第一金屬接合墊，第一前表面101接觸第二背側表面202位於該水平平面中。
第17圖為說明用於製造半導體結構的方法的一般處理步驟的流程圖。參考步驟1710及第1圖至第4圖、第9圖及第11A圖至第12圖，形成第一層電容器組合件100，該第一層電容器組合件100包含：第一基板8，該第一基板8具有彼此平行的第一前表面101及第一背側表面102；第一交替式層堆疊30，該第一交替式層堆疊30嵌入第一基板8內且包括與至少一個第一節點介電層15交錯的至少兩個第一金屬電極層(10A、10B、20A、20B)；及位於第一前表面101上的第一金屬接合墊(33、34)。參考步驟1720及第5圖、第9圖及第13圖，可形成第二層電容器組合件200，該第二層電容器組合件200包含：第二基板108，該第二基板108具有彼此平行的第二前表面201及第二背側表面202；第二交替式層堆疊130，該第二交替式層堆疊130嵌入第二基板108內且包括與至少
一個第二節點介電層115交錯的至少兩個第二金屬電極層(110A、110B、120A、120B)；及位於第二背側表面202上的第二金屬接合墊(133、134)。參考步驟1730及第6圖、第7圖、第9圖及第13圖，第二金屬接合墊(133、134)可接合至第一金屬接合墊(33、34)。至少兩個第一金屬電極層(10A、10B、20A、20B)中的每一者接觸至少兩個第二金屬電極層(110A、110B、120A、120B)中的相應第二金屬電極層。在一個實施例中，形成該第一層電容器組合件包含：形成至少一個第一深溝槽，該至少一個第一深溝槽自該第一前表面朝著該第一背側表面垂直地延伸；將該第一交替式層堆疊沉積至該至少第一深溝槽中及該第一前表面上方；以及自包括該第一前表面的一水平平面之上移除該第一交替式層堆疊的多個部分。在一個實施例中，形成該第一層電容器組合件包含：形成穿過該第一交替式層堆疊的多個水平延伸部分且進入該第一基板的一上部部分中的多個墊空腔；將至少一種金屬材料沉積至該些墊空腔中；以及在自包括該第一前表面的該水平平面之上移除該第一交替式層堆疊的該些部分的同時，自包括該第一前表面的該水平平面之上移除該至少一種金屬材料的多個部分，其中該至少一種金屬材料的多個剩餘部分包含該些第一金屬接合墊。在一個實施例中，形成該第二層電容器組合件包含：形成至少一個第二深溝槽至該第二基板中，該至少一個第二深溝槽具有小於該第二基板的一厚度的一深度；將該第二交替式層堆疊沉積至該至少
一個第二深溝槽中；以及自該至少一個第二深溝槽外移除該第二交替式層堆疊的多個水平延伸部分。在一個實施例中，其中形成該第二層電容器組合件包含薄化該第二基板，使得該第二交替式層堆疊內的每一層在該第二基板的一薄化側上實體地暴露；以及藉由薄化該第二基板提供的該第二基板的一平坦化表面包含該第二前表面及該第二背側表面中的一者。在一個實施例中，方法進一步包含：在該至少一個第一深溝槽中的一者中形成一凸耳凹陷區域，其中該凸耳凹陷區域具有小於該第一交替式層堆疊內的所有層的厚度的一總和的一深度且聯接至該至少一個第一深溝槽中的該一者的一上部部分，且該第一交替式層堆疊沉積在該凸耳凹陷區域中；在將該些第二金屬接合墊接合至該些第一金屬接合墊之後，形成穿過該第二基板且在該凸耳凹陷區域內的該至少兩個第一金屬電極層中的一者的一部分上的一接觸通孔結構。在一個實施例中，方法進一步包含：在該第二層電容器組合件上方形成一互連級介電層；以及穿過該互連級介電層形成多個接觸通孔結構，其中該些接觸通孔結構中的每一者電連接至該至少兩個第一金屬電極層中的一相應第一金屬電極層及該至少兩個第二金屬電極層中的一相應第二金屬電極層的一集合。
可採用本揭露內容的各種實施例以提供一種多層深溝槽結構，其中多個電容器組合件(100、200、300)係垂直地堆疊。儘管採用兩個電容器組合件(100、200)或三個電容器組合件(100、200、300)係垂直地堆疊的實
施例來描述本揭露內容，但本文中明確地考慮四個或更多個電容器組合件係垂直地堆疊的實施例。堆疊多個電容器組合件可增大包括多個電容器組合件(100、200、300)的堆疊的半導體晶粒內的電容器結構的總電容，且可用於在有限面積內提供具有高電容的電容器晶粒。
前述內容概述幾個實施例的特徵，使得熟習此項技術者可更好地理解本揭露的態樣。熟習此項技術者應瞭解，該些技術者可容易將本揭露用作為設計或修改用於實現與本文中介紹的實施例的相同目的及/或達成與本文中介紹的實施例的相同優點的其他製程及結構的基礎。熟習此項技術者亦應認識到，此等等效構造不背離本揭露的精神及範疇，且該些技術者可在不背離本揭露的精神及範疇的情況下作出本文中的各種改變、取代及改動。
6,32,106,132:介電性襯裡
8:基板
10A,10B,20A,20B:金屬電極層
15:節點介電層
30:第一交替式層堆疊
33:金屬接合墊/金屬氮化物襯裡
34:金屬接合墊/金屬部分
36,136:電隔離的接合墊組合件
62:蝕刻終止介電層
70:互連級介電層
80A,80B,90A,90B:金屬互連結構
100:第一層電容器組合件
101:前表面
102:背側表面
108:基板
110A,110B,120A,120B:金屬電極層
115:節點介電層
130:第二交替式層堆疊
133:金屬接合墊/金屬氮化物襯裡
134:金屬接合墊/金屬部分
200:第二層電容器組合件
201:前表面
202:背側表面
B-B':水平平面
Claims (10)
- 一種電容器結構，包含：一第一層電容器組合件，包含：一第一基板，具有彼此平行的一第一前表面及一第一背側表面；多個第一金屬接合墊，堆疊嵌入該第一基板內且包括與至少一個第一節點介電層交錯的至少兩個第一金屬電極層的一第一交替式層堆疊；以及多個第一金屬接合墊，位於該第一前表面上的；以及一第二層電容器組合件，包含：一第二基板，具有彼此平行的一第二前表面及一第二背側表面；一第二交替式層堆疊，堆疊嵌入該第二基板內且包括與至少一個第二節點介電層交錯的至少兩個第二金屬電極層；以及多個第二金屬接合墊，位於該第二背側表面上且接合至該些第一金屬接合墊，其中該至少兩個第一金屬電極層中的每一者接觸該至少兩個第二金屬電極層中的一相應第二金屬電極層。
- 如請求項1所述之電容器結構，其中該第一前表面在一水平平面內接觸該第二背側表面，在該水平平面中，該至少兩個第二金屬電極層接觸該至少兩個第一金屬電極層。
- 如請求項1所述之電容器結構，其中：該至少兩個第一金屬電極層及該至少一個第一節點介電層中的每一者包含自該第一前表面朝著該第一背側表面延伸的一相應垂直延伸部分；以及該至少兩個第二金屬電極層及該至少一個第二節點介電層中的每一者包含自該第二前表面延伸至該第二背側表面的一相應垂直延伸部分。
- 如請求項1所述之電容器結構，進一步包含：一互連級介電層，上覆於該第二基板；以及多個接觸通孔結構，垂直地延伸穿過該互連級介電層且電連接至該至少兩個第一金屬電極層中的一相應第一金屬電極層及該至少兩個第二金屬電極層中的一相應第二金屬電極層。
- 一種電容器結構，包含：一第一層電容器組合件，包含：一第一基板，具有彼此平行的一第一前表面及一第一背側表面；以及一第一交替式層堆疊，堆疊嵌入該第一基板內且包括與至少一個第一節點介電層交錯的至少兩個第一金屬電極層其中該至少兩個第一金屬電極層中的一者包含平行於該第一前表面延伸的一凸耳部分； 一第二層電容器組合件，包含：一第二基板，具有彼此平行的一第二前表面及一第二背側表面；以及一第二交替式層堆疊，堆疊嵌入該第二基板內且包括與至少一個第二節點介電層交錯的至少兩個第二金屬電極層；以及一接觸通孔結構，垂直地延伸穿過該第二基板且接觸該至少兩個第一金屬電極層中的該第一金屬電極層的該凸耳部分的一頂表面。
- 如請求項5所述之電容器結構，其中該至少兩個第一金屬電極層中的每一者在該第一前表面接觸該第二背側表面的一界面處接觸該至少兩個第二金屬電極層中的一相應第二金屬電極層。
- 如請求項5所述之電容器結構，進一步包含：多個第一金屬接合墊，嵌入該第一基板中；以及多個第二金屬接合墊，嵌入該第二基板中且在該第一前表面接觸該第二背側表面所在的一水平平面內接合至該些第一金屬接合墊中的一相應第一金屬接合墊。
- 一種製造電容器結構的方法，包含：形成一第一層電容器組合件，該第一層電容器組合件包含具有彼此平行的一第一前表面及一第一背側表面的一第 一基板、堆疊嵌入該第一基板內且包括與至少一個第一節點介電層交錯的至少兩個第一金屬電極層的一第一交替式層堆疊以及位於該第一前表面上的多個第一金屬接合墊；形成一第二層電容器組合件，該第二層電容器組合件包含具有彼此平行的一第二前表面及一第二背側表面的一第二基板、堆疊嵌入該第二基板內且包括與至少一個第二節點介電層交錯的至少兩個第二金屬電極層的一第二交替式層堆疊以及位於該第二背側表面上的多個第二金屬接合墊；以及將該些第二金屬接合墊接合至該些第一金屬接合墊，其中該至少兩個第一金屬電極層中的每一者接觸該至少兩個第二金屬電極層中的一相應第二金屬電極層。
- 如請求項8所述的方法，其中形成該第一層電容器組合件包含：形成至少一個第一深溝槽，該至少一個第一深溝槽自該第一前表面朝著該第一背側表面垂直地延伸；將該第一交替式層堆疊沉積至該至少第一深溝槽中及該第一前表面上方；以及自包括該第一前表面的一水平平面之上移除該第一交替式層堆疊的多個部分。
- 如請求項9所述的方法，進一步包含：在該至少一個第一深溝槽中的一者中形成一凸耳凹陷區 域，其中該凸耳凹陷區域具有小於該第一交替式層堆疊內的所有層的厚度的一總和的一深度且聯接至該至少一個第一深溝槽中的該一者的一上部部分，且該第一交替式層堆疊沉積在該凸耳凹陷區域中；以及在將該些第二金屬接合墊接合至該些第一金屬接合墊之後，形成穿過該第二基板且在該凸耳凹陷區域內的該至少兩個第一金屬電極層中的一者的一部分上的一接觸通孔結構。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/458,961 | 2021-08-27 | ||
| US17/458,961 US20230066352A1 (en) | 2021-08-27 | 2021-08-27 | Multi-tier deep trench capacitor and methods of forming the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202310432A TW202310432A (zh) | 2023-03-01 |
| TWI815426B true TWI815426B (zh) | 2023-09-11 |
Family
ID=84500787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111116692A TWI815426B (zh) | 2021-08-27 | 2022-05-03 | 電容器結構及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230066352A1 (zh) |
| CN (1) | CN115513372A (zh) |
| TW (1) | TWI815426B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116544283A (zh) * | 2023-04-28 | 2023-08-04 | 上海朗矽科技有限公司 | 嵌入式电容器及嵌入式电容器的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100052099A1 (en) * | 2008-08-29 | 2010-03-04 | Industrial Technology Research Institute | Capacitor device and method for manufacturing the same |
| US20120080772A1 (en) * | 2010-10-04 | 2012-04-05 | Denso Corporation | Semiconductor device and method of manufacturing the same |
| US20170053979A1 (en) * | 2014-03-25 | 2017-02-23 | Ipdia | Capacitor structure |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8492818B2 (en) * | 2010-09-14 | 2013-07-23 | International Business Machines Corporation | High capacitance trench capacitor |
| US9978829B2 (en) * | 2012-11-26 | 2018-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low impedance high density deep trench capacitor |
| US9767962B2 (en) * | 2016-01-22 | 2017-09-19 | Micron Technology, Inc. | Apparatuses, multi-chip modules and capacitive chips |
| US10868107B2 (en) * | 2017-06-20 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench capacitor and method of forming the same |
| US10276651B2 (en) * | 2017-09-01 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low warpage high density trench capacitor |
| US10796990B2 (en) * | 2018-09-19 | 2020-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure, package structure, and manufacturing method thereof |
| US11088239B2 (en) * | 2018-11-30 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cap structure for trench capacitors |
| US11380614B2 (en) * | 2018-12-26 | 2022-07-05 | AP Memory Technology Corp. | Circuit assembly |
| US11417628B2 (en) * | 2018-12-26 | 2022-08-16 | Ap Memory Technology Corporation | Method for manufacturing semiconductor structure |
| WO2020237543A1 (zh) * | 2019-05-29 | 2020-12-03 | 深圳市汇顶科技股份有限公司 | 电容器及其制备方法 |
| US11211362B2 (en) * | 2020-03-20 | 2021-12-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D trench capacitor for integrated passive devices |
| US11935760B2 (en) * | 2021-08-30 | 2024-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure having thermal dissipation structure therein and manufacturing method thereof |
-
2021
- 2021-08-27 US US17/458,961 patent/US20230066352A1/en active Pending
-
2022
- 2022-04-06 CN CN202210357643.6A patent/CN115513372A/zh active Pending
- 2022-05-03 TW TW111116692A patent/TWI815426B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100052099A1 (en) * | 2008-08-29 | 2010-03-04 | Industrial Technology Research Institute | Capacitor device and method for manufacturing the same |
| US20120080772A1 (en) * | 2010-10-04 | 2012-04-05 | Denso Corporation | Semiconductor device and method of manufacturing the same |
| US20170053979A1 (en) * | 2014-03-25 | 2017-02-23 | Ipdia | Capacitor structure |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230066352A1 (en) | 2023-03-02 |
| CN115513372A (zh) | 2022-12-23 |
| TW202310432A (zh) | 2023-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI754962B (zh) | 半導體元件及其製造方法 | |
| US8421238B2 (en) | Stacked semiconductor device with through via | |
| US8970011B2 (en) | Method and structure of forming backside through silicon via connections | |
| US9472690B2 (en) | Deep trench capacitor manufactured by streamlined process | |
| CN113053855A (zh) | 半导体结构和集成电路以及用于形成三维沟槽电容器的方法 | |
| TWI763365B (zh) | 深溝槽電容器、半導體結構及其形成方法 | |
| CN102420210A (zh) | 具有硅通孔(tsv)的器件及其形成方法 | |
| US9153492B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20220010852A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| KR20060076400A (ko) | 커패시터 구조 및 그 제조방법 | |
| KR100572828B1 (ko) | 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법 | |
| TWI815426B (zh) | 電容器結構及其製造方法 | |
| TW202213512A (zh) | 半導體裝置及其形成方法 | |
| US10439021B2 (en) | Capacitor structure | |
| TWI571988B (zh) | 具有矽貫穿電極的晶片以及其形成方法 | |
| US20100019390A1 (en) | Semiconductor device, semiconductor chip, manufacturing methods thereof, and stack package | |
| US20230069774A1 (en) | Deep trench capacitor including a compact contact region and methods of forming the same | |
| TWI834217B (zh) | 半導體結構及其形成方法 | |
| US20230377968A1 (en) | Redistribution layer metallic structure and method | |
| US20230369388A1 (en) | Deep trench capacitor including stress-relief voids and methods of forming the same | |
| TW202312506A (zh) | 半導體結構及其形成方法 | |
| CN114678345A (zh) | 半导体结构及其制备方法 | |
| TW202308034A (zh) | 半導體結構 | |
| CN113363226A (zh) | 半导体结构及其形成方法 | |
| KR20090069368A (ko) | 반도체 소자의 커패시터 및 그 제조 방법 |