CN114678345A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN114678345A
CN114678345A CN202011554953.4A CN202011554953A CN114678345A CN 114678345 A CN114678345 A CN 114678345A CN 202011554953 A CN202011554953 A CN 202011554953A CN 114678345 A CN114678345 A CN 114678345A
Authority
CN
China
Prior art keywords
plug
metal
layer
layers
interconnection line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011554953.4A
Other languages
English (en)
Inventor
申靖浩
李俊杰
周娜
李琳
王佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202011554953.4A priority Critical patent/CN114678345A/zh
Publication of CN114678345A publication Critical patent/CN114678345A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及半导体技术领域，具体涉及半导体结构及其制备方法，包括：半导体衬底；N层间隔设置的金属互连线,N为≥3的正整数；至少一个贯通插塞；所述N层金属互连线至少有三层互连线在高度方向上具有相互重叠部分，所述贯通插塞贯穿位于中间的互连线，并且至少三层互连线通过所述贯通插塞相互电连接。通过贯通插塞贯通连接多层金属互连线，使得工艺简单化，此外，还减少了不必要的金属互连线形成区域以及不必要过孔的占用空间，改善了工艺不良以及提高了器件的集成度，大大降低了器件的尺寸。

Description

半导体结构及其制备方法
技术领域
本申请涉及半导体技术领域，具体涉及一种半导体结构及其制备方法。
背景技术
在半导体制造中,图案化是很重要的任务,为了形成微细化的图案,需要进行光刻与刻蚀做出基本的图案,在工艺过程中需要进行多层膜质沉积与去除,图案化也是形成多层金属互连用通孔的主要工艺，目前多层金属互连线11'的互连多使用通孔12'互连，如图1所示，这样以来，直接导致通孔的图案化工艺比较复杂，且形成的多层金属互连结构比较复杂，结构集成度低，无法满足半导体元件的特征尺寸不断减小的要求。
发明内容
本申请至少在一定程度上解决相关技术中的上述技术问题。为此，本申请提出一种半导体结构及其制备方法，以解决器件集成度低的问题。
为了实现上述目的，本申请第一方面提供了一种半导体结构，包括：
半导体衬底；
N层间隔设置的金属互连线,N为≥3的正整数；
至少一个贯通插塞；
所述N层金属互连线至少有三层互连线在高度方向上具有相互重叠部分，所述贯通插塞贯穿位于中间的互连线，并且至少三层互连线通过所述贯通插塞相互电连接。
本申请第二方面提供了一种半导体结构的制备方法，包括以下步骤：
提供半导体衬底；
在所述半导体衬底自下而上至少形成包括第一互连线、第一层间介质层、第二互连线和第二层间介质层的堆叠结构；
刻蚀所述堆叠结构，并形成贯穿第二介质层、第二互连线，第一介质层并暴露第一互连线的顶面的贯通孔；
对所述贯通孔填充金属形成贯通插塞；
形成与所述贯通插塞顶端接触的第三互连线。
与现有技术相比，本发明通过贯通插塞贯通连接多层金属互连线，使得工艺简单化，此外，还减少了不必要的金属互连线形成区域以及不必要过孔的占用空间，改善了工艺不良以及提高了器件的集成度，大大降低了器件的尺寸。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了现有技术中多层金属互连线的结构示意图；
图2示出了本申请一个实施例中多层金属互连线的结构示意图；
图3示出了本申请另一个实施例中多层金属互连线的结构示意图；
图4示出了本申请一个实施例中沉积3层金属互连线的结构示意图；
图5示出了本申请一个实施例中刻蚀3层金属互连线的结构示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
请参照图2，本申请的第一方面提供了一种半导体结构100，该半导体结构100包括：半导体衬底(图内未示)、自下而上层叠形成在半导体衬底上的4层金属层间电介质(IMD)层、4层金属互连线10以及1个贯通插塞11。
需要说明的是，本实施例以N为4进行说明，4层金属层间电介质(IMD)层包括第一IMD层、第二IMD层、第三IMD层以及第四IMD层，4层金属互连线10包括第一互连线101、第二互连线102、第三互连线103以及第四互连线104，其中，第一互连线101、第二互连线102、第三互连线103以及第四互连线104在高度方向上具有相互重叠的部分。
半导体衬底可包括例如硅、锗、硅-锗等的半导体材料，或者例如GaP、GaAs、GaSb等的III-V半导体化合物。在一些实施例中，半导体衬底可为绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。
此外，虽然未示出，但是半导体衬底可以包括导电图案。导电图案可以是金属线路、接触件、导电焊盘等，并且可以是晶体管的栅电极、晶体管的源极/漏极、或二极管，但是实施例不限于此。
需要注意的是，IMD层可包括介电常数低于氧化硅(SiO2)的介电常数的低k材料。例如，氧化硅可具有约3.9至约4.5的介电常数。IMD层可具有3.5或更小的介电常数。例如，IMD层可具有约2.0至约3.5的介电常数。在示例实施例中，IMD层可包括含碳和氢的硅氧化物(SiCOH)。例如，IMD层可包括约10％至约50％的碳。在一些示例实施例中，IMD层可包括掺有氟的氧化硅(F-SiO2)、多孔氧化硅等。
4层金属互连线10分别对应设置在4层IMD层内，4层金属互连线10彼此间隔设置，且4层金属互连线10之间具有重叠区域，具体地，IMD层上开设有金属互连线沟槽，金属互连线10填充于金属互连线沟槽内，且金属互连线10的顶面与IMD层的顶面位于同一水平面上。
贯通插塞11贯穿第二互连线102、第三互连线103，且贯通插塞11的顶端与第四互连线104的底面接触，贯通插塞11的底端与第一互连线101的顶面接触，并将第一互连线101、第二互连线102、第三互连线103、第四互连线104进行电连接。
具体地，贯通插塞11包括金属插塞110以及于金属插塞110的底壁和侧壁形成的金属阻挡层111，贯通插塞贯通插塞金属插塞110可包括钨(W)或铜，并且金属阻挡层111可包括氮化钨、Ti/TiNy、W、Ta/TaN等。
贯通插塞
值得一提的是，第一互连线101、第二互连线102、第三互连线103以及第四互连线104的材料可以相同，均可以包括填充层以及形成在填充层的侧面和底面的阻挡层。具体地，填充层可包括具有第一电阻的第一金属，第二阻挡层可包括例如钛、氮化钛、钽和氮化钽等。第一金属可包括铝、铜中的一种。在示例实施例中，第一金属可包括铜。
需要说明的是，在本发明的其他实施例中，可能存在如图3所示的情况：半导体结构100可以包括4层金属互连线10，其中，第一互连线101与第二互连线102已经通过传统的镶嵌工艺进行互连，只有第二互连线102、第三互连线103、第四互连线104需要进行金属互连，在这种情况下，贯通插塞11需要贯穿第三互连线103将第二互连线102、第三互连线103、第四互连线104进行电连接。
值得一提的是，本实施例仅对上述两种情况下N的取值进行举例说明，但是本申请不应以此为限，本领域技术人员可以根据需要灵活选择N的取值，以将顶层金属互连线与下部金属互连线通过贯通插塞进行连接。
以下对本申请实施例中的半导体结构100的制备方法进行描述。
本申请的提供了一种半导体结构100的制备方法，包括以下步骤：
提供一半导体衬底，将半导体衬底放置于反应室内，在本实施例中，可包括例如硅、锗、硅-锗等的半导体材料，或者例如GaP、GaAs、GaSb等的III-V半导体化合物。在一些实施例中，半导体衬底可为绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。
当半导体衬底是硅基半导体衬底时，半导体衬底可以包括例如与氧离子不接合的悬挂键合硅原子。晶体管的工作特性可以通过氢退火工艺来稳定，通过氢退火工艺，氢原子与半导体衬底的悬挂键合硅原子接合。在这种情况下，氢原子可以容易地与硅原子分离，但是硼可以增加硅原子和氢原子之间的结合能。因此，可以改善电容器的可变保持时间或电荷保持时间。
接着，如图4所示，可通过沉积介电常数低于氧化硅(SiO2)的介电常数的低k材料来形成第一IMD层。在示例实施例中，第一IMD层可为包括碳和氢的硅氧化物(SiCOH)。例如，第一IMD层可包括约10％至约50％的碳。在一些示例实施例中，第一IMD层可包括掺氟的氧化硅(F-SiO2)或多孔氧化硅。
接着，使用第一蚀刻掩模板(未示出)蚀刻第一IMD层，以在第一IMD层内形成金属互连线沟槽。在示例实施例中，使用现有的镶嵌工艺在金属布线沟槽内形成第一互连线101；
接着，在第一IMD层以及第一互连线101上形成第一刻蚀停止层(图内未示意)，其中，第一刻蚀停止层可以是在选择性刻蚀中具有高选择比的材料，此外，由于第一刻蚀停止层直接接触第一IMD层，因此第一刻蚀停止层可包括可容易接触第一IMD层的材料。第一刻蚀停止层可包括SiCN或SiN及其它能够作为刻蚀停止层的材料。接着，在第一刻蚀停止层上形成第二IMD层，第二IMD层可包括介电常数低于氧化硅(SiO2)的介电常数的低k材料。在示例实施例中，第二IMD层可包括与第一IMD层的材料相同的材料；
接着，使用上述相同的工艺在第二IMD层内形成金属布线沟槽，然后填充第二互连线102；
接着，使用上述相同的工艺在第二IMD层以及第二互连线102上形成第二刻蚀停止层，第二刻蚀停止层与第二刻蚀停止层材料相同；
继续参照图4，再次重复上述工艺，直至形成第三IMD层、第三互连线103以及第三刻蚀停止层；
值得一提的是，在形成各层互连线的同时，可以通过传统的大马士革镶嵌工艺在相邻的互连线之间形成通孔互连结构(图内未示意)，本实施例在此不做赘述。
接着，如图5所示，对第三互连线103、第二互连线102以及第一互连线101的重叠区域进行图案化，具体地，图案化刻蚀去除重叠区域的互连线，以形成贯通孔14；具体地，根据需要连接的金属互连线，调整合适的刻蚀深度，在本实施例中，使用第二蚀刻掩模板(未示出)蚀刻第三互连线103、第二互连线102以及第一互连线101；
接着，继续参照图2，在贯通孔14内形成金属阻挡层111，值得一提的是，金属阻挡层可以通过沉积形成。
接着，在贯通孔14中填充金属形成贯通插塞110。
接着，继续参照图2，在贯通插塞11的上方沉积形成第四IMD层，然后通过修补工艺对贯通孔14进行修补，改善接触不良导致的产品缺陷，在第四IMD层上形成与贯通孔14对应的贯通孔，然后在贯通孔内填充贯通插塞11，第一互连线101、第二互连线102、第三互连线103、第四互连线104通过贯通插塞11相互电连接。
需要注意的是，也可以形成贯通孔14后暂时先不对贯通孔14进行填充，而是在贯通孔14的上方形成第四IMD层，然后在第四IMD层形成与贯通孔14连通的金属布线沟槽，接着通过传统的大马士革镶嵌工艺一次性在贯通孔14和金属布线沟槽内同时形成贯通插塞11和第四互连线104，本申请对上述工艺不做限定，只要能够实现金属互连线的间隔互连即可。
需要说明的是，本实施例仅对第一金属互连线和第四互连线104的连接方法进行了说明，当然上述方法也同样适用于一些其他情况，比如第一互连线101、第二互连线102已经通过传统的单镶嵌工艺进行了连接，可以使用本方法对第二互连线102和第四互连线104进行连接。此外，本实施例的方法也同样适用于其他多层金属布线的互连，本实施例在此不做限定。
值得注意的是，本实施例通过形成1个过孔贯通多层金属互连线，即可将下部互连线连接，避免形成不必要的过孔以及金属布线，使得工艺简单化，此外，还减少了不必要的金属互连线形成区域以及不必要过孔的占用空间，改善了工艺不良以及提高了器件的集成度，大大降低了器件的尺寸。
本实施例中的半导体结构可为诸如DRAM装置、SRAM装置的易失性存储器装置或者诸如闪速存储器装置、PRAM装置、MRAM装置、RRAM装置的非易失性存储器装置等。
进一步地，本实施例中的半导体结构可以使用在各种芯片中。
更进一步地，具有上述半导体结构的芯片可以用于各种电子设备中，具体地，该电子设备可以是智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源等。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (10)

1.一种半导体结构，其特征在于，包括：
半导体衬底；
N层间隔设置的金属互连线,N为≥3的正整数；
至少一个贯通插塞；
所述N层金属互连线至少有三层互连线在高度方向上具有相互重叠部分，所述贯通插塞贯穿位于中间的互连线，并且至少三层互连线通过所述贯通插塞相互电连接。
2.根据权利要求1所述的半导体结构，其特征在于，所述贯通插塞包括金属插塞以及于所述金属插塞的底壁和侧壁形成的金属阻挡层。
3.贯通插塞根据权利要求2所述的半导体结构，其特征在于，所述金属插塞的材质为W或Cu。
4.根据权利要求2所述的半导体结构，其特征在于，所述金属阻挡层的材质为Ti、W或Ta。
5.根据权利要求1所述的半导体结构，其特征在于，所述N等于4,所述贯穿插塞贯穿中间的两层互连线，所述四层互连线通过所述贯通插塞相互电连接。
6.根据权利要求1所述的半导体结构，其特征在于，所述N等于4，其中贯通插塞贯穿中间的一层互连线，并且三层互连线通过所述贯通插塞相互电连接；另外一层互连线通过过孔与相邻层的互连线电连接。
7.一种半导体结构的制备方法，其特征在于，包括以下步骤：
提供半导体衬底；
在所述半导体衬底自下而上至少形成包括第一互连线、第一层间介质层、第二互连线和第二层间介质层的堆叠结构；
刻蚀所述堆叠结构，并形成贯穿第二介质层、第二互连线，第一介质层并暴露第一互连线的顶面的贯通孔；
对所述贯通孔填充金属形成贯通插塞；
形成与所述贯通插塞顶端接触的第三互连线。
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，填充金属形成贯通插塞步骤包括：
在所述贯通孔内形成金属阻挡层；
在所述贯通孔内填充金属插塞。
9.根据权利要求7所述的半导体结构的制备方法，其特征在于，在刻蚀所述堆叠结构之前还包括以下步骤：
在每层互连线的表面沉积形成刻蚀停止层。
10.根据权利要求7所述的半导体结构的制备方法，其特征在于，使用掩模板刻蚀所述堆叠结构。
CN202011554953.4A 2020-12-24 2020-12-24 半导体结构及其制备方法 Pending CN114678345A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011554953.4A CN114678345A (zh) 2020-12-24 2020-12-24 半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011554953.4A CN114678345A (zh) 2020-12-24 2020-12-24 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN114678345A true CN114678345A (zh) 2022-06-28

Family

ID=82071018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011554953.4A Pending CN114678345A (zh) 2020-12-24 2020-12-24 半导体结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114678345A (zh)

Similar Documents

Publication Publication Date Title
CN111684596B (zh) 具有电介质支撑柱的多层三维存储器装置及其制造方法
US10074655B2 (en) Memory device with manufacturable cylindrical storage node
US9379042B2 (en) Integrated circuit devices having through silicon via structures and methods of manufacturing the same
US20200051945A1 (en) Bonding contacts having capping layer and method for forming the same
US7786520B2 (en) Embedded semiconductor device including planarization resistance patterns and method of manufacturing the same
US11569165B2 (en) Memory cell array, semiconductor device including the same, and manufacturing method thereof
KR100796499B1 (ko) 커패시터를 갖는 반도체 소자 및 이의 제조방법
CN102420210A (zh) 具有硅通孔(tsv)的器件及其形成方法
KR20130132621A (ko) 동일한 유전체층에 통합된 커패시터와 금속 배선을 갖는 반도체 구조물
KR20120067525A (ko) 반도체 소자 및 이의 제조 방법
US11574871B2 (en) Semiconductor device
CN101789390A (zh) 硅导通孔的制造方法与硅导通孔结构
KR20080005494A (ko) 도전성 피처들에 접촉을 행할 때 유전체 과잉 에칭을감소시키는 방법
KR100672673B1 (ko) 커패시터 구조 및 그 제조방법
KR20150057787A (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
KR20210062824A (ko) 반도체 소자 및 그의 제조 방법
US8598677B2 (en) Semiconductor device including metal lines
CN114678345A (zh) 半导体结构及其制备方法
CN114334899A (zh) 半导体结构及其制备方法
KR20180006740A (ko) 반도체 소자 및 그 제조 방법
CN113948493A (zh) 半导体存储器件及其制造方法
CN114334802A (zh) 半导体结构的制备方法
US9048134B2 (en) Memory device and method for manufacturing the same
US20230238323A1 (en) Interconnect structure including vertically stacked power and ground lines
CN113496994A (zh) 集成组合件、其制作方法、半导体存储器及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination