KR100672673B1 - 커패시터 구조 및 그 제조방법 - Google Patents

커패시터 구조 및 그 제조방법 Download PDF

Info

Publication number
KR100672673B1
KR100672673B1 KR1020040114797A KR20040114797A KR100672673B1 KR 100672673 B1 KR100672673 B1 KR 100672673B1 KR 1020040114797 A KR1020040114797 A KR 1020040114797A KR 20040114797 A KR20040114797 A KR 20040114797A KR 100672673 B1 KR100672673 B1 KR 100672673B1
Authority
KR
South Korea
Prior art keywords
electrode wall
metal layer
substrate
layer
forming
Prior art date
Application number
KR1020040114797A
Other languages
English (en)
Other versions
KR20060076400A (ko
Inventor
최치홍
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114797A priority Critical patent/KR100672673B1/ko
Priority to US11/318,477 priority patent/US7385241B2/en
Publication of KR20060076400A publication Critical patent/KR20060076400A/ko
Application granted granted Critical
Publication of KR100672673B1 publication Critical patent/KR100672673B1/ko
Priority to US12/149,795 priority patent/US7662695B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 커패시터 구조 및 그 제조방법에 관한 것으로, 커패시터의 제1전극과 제2전극을 복수의 금속층 및 콘택이 동일한 형태로 수직하게 적층되어 일정하게 이격되는 제1전극벽과 제2전극벽으로 형성하고, 그 제1전극벽과 제2전극벽이 이격되는 영역에 절연막이 채워져 유전막으로 기능함에 따라 단위 셀에서 커패시터가 차지하는 면적을 최소화할 수 있고, 상기 제1전극벽과 제2전극벽의 이격간격을 조절하는 매우 간단한 방법을 통해 원하는 용량의 커패시터를 정확하게 구현할 수 있으며, 상기 제1전극벽과 제2전극벽을 구성하는 복수의 금속층 및 콘택은 반도체 소자의 다층 금속배선을 형성하기 위해 통상적으로 형성되기 때문에 별도의 공정을 추가하지 않고도 반도체 소자의 다층 금속배선을 형성하면서 커패시터를 형성할 수 있게 된다.
MIM, 커패시터, 듀얼 다마신, 구리배선, 트렌치, 고집적

Description

커패시터 구조 및 그 제조방법{Structure for Capacitor and Fabricating Method Thereof}
도 1은 종래의 금속-유전막-금속(Metal-Insulator-Metal : MIM) 커패시터 구조를 보인 예시도
도 2는 본 발명의 일 실시예에 따른 커패시터의 3차원 구성을 보인 예시도.
도 3은 도 2에 있어서, 커패시터의 평면구성을 보인 예시도.
***도면의 주요부분에 대한 부호의 설명***
21:제1금속층 22:제1콘택
23:제2금속층 24:제2콘택
25:제3금속층 26:제3콘택
27:제4금속층
CTM:제1전극벽
CBM:제2전극벽
본 발명은 커패시터 구조 및 그 제조방법에 관한 것으로, 보다 상세하게는 용량을 감소시키지 않으면서 유효 표면적을 증대시키기에 적당하도록 한 커패시터의 구조 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 소자의 단위 셀은 하나의 트랜지스터(Transistor)와 커패시터로 구성되며, 커패시터는 일정량의 전하를 저장하여 정보를 기억하는 기능을 한다.
최근 들어, 반도체 소자의 집적도가 증가함에 따라 단위 셀의 면적이 점차 감소되고 있으며, 따라서 커패시터의 용량을 감소시키지 않으면서 단위 셀에서 차지하는 면적을 최소화하기 위한 연구가 활발히 수행되고 있다.
상기 커패시터의 용량을 감소시키지 않으면서 면적을 최소화하기 위해서는 커패시터의 유효 표면적을 증가시키거나, 전극 사이의 유전막을 초박막화하거나 또는 유전막을 유전상수가 큰 물질로 대체하는 방법이 강구되고 있다.
그러나, 상기 전극 사이의 유전막을 초박막화하는 경우에는 소자의 신뢰성을 저하시키는 문제가 있어 개발에 한계를 갖게 되고, 또한 상기 유전막을 유전상수가 큰 물질로 대체하는 경우에는 새로운 물질을 적용함에 따른 새로운 공정을 개발하여야 하는 부담이 있다.
따라서, 커패시터의 유효 표면적을 증가시키기 위한 노력이 가장 활발하게 진행되고 있다.
도 1은 종래의 금속-유전막-금속(Metal-Insulator-Metal : MIM) 커패시터 구조를 보인 예시도로서, 이를 참조하여 종래 커패시터의 제조방법을 상세히 설명하 면 다음과 같다.
먼저, 반도체 기판(10) 상에는 트랜지스터와 같은 반도체 소자의 제조과정에서 하부 금속층(11)과 하부 절연막(12)이 적층되어 형성된다.
종래에는 상기 하부 절연막(12)의 상부에 하부 전극층(13)과 유전막(14)을 패터닝하고, 상기 유전막(14)의 상부에 상부 전극층(15)을 패터닝하여 하부 전극층(13)-유전막(14)-상부 전극층(15)으로 구성되는 MIM 커패시터를 제조하였다.
그러나, 상기한 바와같은 종래 MIM 커패시터는 하부 전극층(13)과 유전막(14)의 패터닝 및 상부 전극층(15)의 패터닝과 같은 추가 공정을 필요로 함에 따라 수율이 저하되고, 제조 단가가 상승하게 되는 문제점이 있었다.
또한, 종래 MIM 커패시터는 평판 형태의 평면 구조로 형성됨에 따라 단위 셀에서 차지하는 면적이 크고, 이로 인해 반도체 소자의 고집적화에 제약이 따르는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위해 창안한 것으로, 본 발명의 목적은 별도의 공정을 추가하지 않고도 커패시터를 형성할 수 있는 커패시터 구조 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 단위 셀에서 커패시터가 차지하는 면적을 최소화할 수 있는 커패시터 구조 및 그 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 단위 셀의 제한된 면적 내에서 높은 용량을 갖는 커패시터를 구현할 수 있는 커패시터 구조 및 그 제조방법을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 커패시터 구조는 기판 상에 동일한 형태로 교번하여 적층된 비아콘택 및 금속층으로 구성되는 제1전극벽과; 상기 제1전극벽과 일정하게 이격되고, 상기 제1전극벽과 동일하게 구성되는 제2전극벽과; 상기 제1전극벽과 제2전극벽의 이격된 공간에 형성된 적어도 하나의 절연막을 구비하여 구성되는 것을 특징으로 한다.
상기 본 발명의 목적을 달성하기 위한 커패시터 제조방법은 기판 상에 제1절연막을 형성하고, 일부를 식각하여 일정하게 이격되는 트렌치를 형성하는 공정과; 상기 트렌치에 각각 도전물질을 채워 일정하게 이격되는 제1금속층을 형성하는 공정과; 상기 기판의 상부에 제2절연막을 형성한 다음 일부를 식각하여 상기 제1금속층이 각각 노출되도록 콘택홀과 트렌치를 형성하는 공정과; 상기 콘택홀과 트렌치에 도전물질을 채워 콘택과 제2금속층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 커패시터 구조 및 그 제조방법을 첨부한 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 따른 커패시터의 3차원 구성을 보인 예시도이고, 도 3은 그 평면구성을 보인 예시도이다.
도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 커패시터 구조 및 그 제조방법을 살펴보면, 먼저 기판(미도시) 상에 제1절연막(미도시)을 형성한 다음 제1절연막의 일부를 식각하여 일정하게 이격되는 트렌치(Trench)를 형성하고, 상부 전면에 도전물질로 예를 들어 구리(Cu)를 증착한 다음 화학기계적 연마(Chemical Mechanical Polishing : CMP)를 통해 평탄화하여 일정하게 이격되는 제1금속층(21)을 형성한다.
상기 기판에는 다양한 소자들이 형성되며, 그 다양한 소자들을 전기적으로 격리시키기 위해 에스티아이(Shallow Trench Isolation : STI) 등과 같은 격리영역이 형성된다.
본 발명에서는 상기 일정하게 이격되는 제1금속층(21)을 상기 기판의 격리영역 상에 형성함으로써, 커패시터가 기판의 격리영역 상에 제조되도록 하여 기판에 형성된 반도체 소자들과의 기생 커패시턴스를 최소화할 수 있다.
한편, 상기 제1절연막의 일부를 식각하여 일정하게 이격되는 트렌치를 형성하고, 상부전면에 도전물질로 구리를 증착한 다음 평탄화하여 일정하게 이격되는 제1금속층(21)을 형성하는 공정을 듀얼 다마신 공정(Dual Damascene Process)이라 지칭하며, 이와 같은 듀얼 다마신 공정을 보다 상세히 설명하면 다음과 같다.
통상 알루미늄은 낮은 콘택저항 및 단순한 공정 특성 등의 장점으로 인하여 반도체 칩의 배선으로 주로 사용되어 왔으나, 최근 반도체 칩이 고집적화되면서 알루미늄 배선의 접합 스파이크 불량, 전자이동(Electro Migration) 현상 등이 발생함에 따라 고집적 반도체 칩의 배선으로는 적용하기 어렵고, 또한 반도체 칩의 응답속도를 고속화하기 위해 알루미늄보다 낮은 저항을 갖는 배선물질이 요구되고 있다.
따라서, 최근에는 저저항을 가지면서도 전자이동 현상이 발생되지 않는 구리 재질과 저유전 절연막을 적용한 배선 형성방법이 상용화 되고 있다.
그러나, 구리재질은 실리콘이나 대부분의 금속층에서 빠르게 확산되기 때문에 사직식각 공정을 적용할 수 없게 되어 다마신 공정을 적용한다.
상기 다마신 공정은 사진식각공정을 통해 절연막의 일부를 식각하여 트렌치 영역을 형성한 다음 구리를 증착하고, 화학기계적 연마를 통해 평탄화하여 트렌치 영역에 구리를 채워 넣어 구리 배선을 형성하는 공정이다.
상기한 바와같은 다마신 공정을 적용하여 구리 배선을 형성하는 경우에는 구리 배선만을 형성하는 싱글 다마신 공정에 비해 배선과 콘택을 동시에 형성하는 듀얼 다마신 공정이 정렬마진이나 비용 측면에 유리하다.
상기 듀얼 다마신 공정은 절연막에 콘택홀과 트렌치가 형성되어 콘택과 배선을 동시에 형성할 수 있게 된다.
계속해서, 상기 제1금속층(21)이 형성된 기판의 상부전면에 제2절연막을 형성하고, 일부를 식각하여 제1금속층(21)이 노출되도록 콘택홀과 트렌치를 형성한다. 이때, 콘택홀과 트렌치를 제1금속층(21)과 동일한 사이즈로 형성하면, 후술하는 제1콘택(22) 및 제2금속층(23)이 상기 제1금속층(21)과 동일한 형태로 형성되어 적층된다.
그리고, 상기 기판의 상부전면에 배리어 금속(Barrier Metal, 미도시)을 증착하고, 도전물질로 예를 들어 구리를 증착하고 화학기계적 연마를 통해 평탄화하여 제1금속층(21)과 동일한 형태로 적층되는 제1콘택(22)과 제2금속층(23)의 적층구조를 형성한다.
그리고, 상기 기판의 상부전면에 제3절연막을 형성하고, 일부를 식각하여 제2금속층(23)이 노출되도록 콘택홀과 트렌치를 형성한다. 이때, 콘택홀과 트렌치를 제2금속층(23)과 동일한 사이즈로 형성하면, 후술하는 제2콘택(24) 및 제3금속층(25)이 상기 제1금속층(21), 제1콘택(22) 및 제2금속층(23)과 동일한 형태로 형성되어 적층된다.
그리고, 상기 기판의 상부전면에 배리어 금속(Barrier Metal, 미도시)을 증착하고, 도전물질로 예를 들어 구리를 증착하고 화학기계적 연마를 통해 평탄화하여 상기 제1금속층(21), 제1콘택(22) 및 제2금속층(23)과 동일한 형태로 적층되는 제2콘택(24)과 제3금속층(25)의 적층구조를 형성한다.
그리고, 상기 기판의 상부전면에 제4절연막을 형성하고, 일부를 식각하여 제3금속층(25)이 노출되도록 콘택홀과 트렌치를 형성한다. 이때, 콘택홀과 트렌치를 제3금속층(25)과 동일한 사이즈로 형성하면, 후술하는 제3콘택(26) 및 제4금속층(27)이 상기 제1금속층(21), 제1콘택(22), 제2금속층(23), 제2콘택(24) 및 제3금속층(25)과 동일한 형태로 형성되어 적층된다.
그리고, 상기 기판의 상부전면에 배리어 금속(Barrier Metal, 미도시)을 증착하고, 도전물질로 예를 들어 구리를 증착하고 화학기계적 연마를 통해 평탄화하여 상기 제1금속층(21), 제1콘택(22), 제2금속층(23), 제2콘택(24) 및 제3금속층(25)과 동일한 형태로 적층되는 제3콘택(26)과 제4금속층(27)의 적층구조를 형성한다.
상기한 바와같은 본 발명에 의한 커패시터 구조 및 그 제조방법은 커패시터 의 제1전극과 제2전극이 제1금속층(21), 제1콘택(22), 제2금속층(23), 제2콘택(24), 제3금속층(25), 제3콘택(26) 및 제4금속층(27)이 동일한 형태로 각각 적층되어 일정하게 이격되는 제1전극벽(CTM)과 제2전극벽(CBM)으로 형성되고, 그 제1전극벽(CTM)과 제2전극벽(CBM)이 이격되는 영역에는 절연막이 채워져 유전막으로 기능함에 따라 단위 셀에서 커패시터가 차지하는 면적을 최소화할 수 있게 되며, 또한 원하는 용량을 제1전극벽(CTM)과 제2전극벽(CBM)의 이격간격을 조절하는 매우 간단한 방법을 통해 정확하게 구현할 수 있게 된다.
또한, 상기 기판 상에 제1금속층(21), 제1콘택(22), 제2금속층(23), 제2콘택(24), 제3금속층(25), 제3콘택(26) 및 제4금속층(27)을 형성하는 공정은 반도체 소자의 다층 금속배선을 형성하기 위해 통상적으로 형성되기 때문에 별도의 공정을 추가하지 않고도 반도체 소자의 다층 금속배선을 형성하면서 커패시터를 형성할 수 있게 된다.
그리고, 도2 및 도3에 도시된 바와같이 커패시터의 제1전극벽(CTM)과 제2전극벽(CBM)을 2개씩 격자 형태로 서로 마주보도록 형성함으로써, 커패시터의 유효 표면적을 증대시킬 수 있어 커패시터의 용량을 증대시킬 수 있다.
한편, 상기 도2에서는 4층의 금속층을 동일한 형태로 적층시켜 커패시터의 제1전극벽과 제2전극벽을 구성하고 있으나, 이에 한정되는 것은 아니며, 반도체 소자의 설계 사정이나 원하는 용량에 따라 3층 이하의 금속층이나 5층 이상의 금속층을 연결하여 구현할 수 있다.
또한, 도2 및 도3에서는 커패시터의 제1전극벽(CTM)과 제2전극벽(CBM)을 2개 씩 형성하여 커패시터를 구현하였으나, 이에 한정되는 것은 아니며, 반도체 소자의 설계 사정이나 원하는 용량을 얻기 위하여 제1전극벽(CTM)과 제2전극벽(CBM)은 1개씩만 형성할 수 있으며, 또는 3개 이상으로 형성하여 대용량의 커패시터를 간단하게 구현할 수도 있다.
그리고, 전술한 본 발명에 의한 커패시터 구조 및 그 제조방법은 다층의 금속배선을 듀얼 다마신 방식으로 형성하는 경우에 대하여 설명하였으나, 본 발명이 속하는 기술분야에 종사하는 당업자라면 기판 상에 알루미늄이나 텅스텐과 같은 도전물질을 증착하고 패터닝하는 일반적인 사진식각 공정을 통해 다층의 금속배선을 형성하는 경우에도 본 발명의 기술적 사상을 매우 용이하게 적용할 수 있을 것이다.
상술한 바와같이 본 발명에 의한 커패시터 구조 및 그 제조방법은 커패시터의 제1전극과 제2전극을 복수의 금속층 및 콘택이 동일한 형태로 수직하게 적층되어 일정하게 이격되는 제1전극벽과 제2전극벽으로 형성하고, 그 제1전극벽과 제2전극벽이 이격되는 영역에 절연막이 채워져 유전막으로 기능함에 따라 단위 셀에서 커패시터가 차지하는 면적을 최소화할 수 있게 되어 반도체 소자의 집적화를 극대화할 수 있는 효과가 있다.
또한, 상기 제1전극벽과 제2전극벽의 이격간격을 조절하는 매우 간단한 방법을 통해 원하는 용량의 커패시터를 정확하게 구현할 수 있는 효과가 있다.
그리고, 상기 제1전극벽과 제2전극벽을 구성하는 복수의 금속층 및 콘택은 반도체 소자의 다층 금속배선을 형성하기 위해 통상적으로 형성되기 때문에 별도의 공정을 추가하지 않고도 반도체 소자의 다층 금속배선을 형성하면서 커패시터를 형성할 수 있게 되어 수율을 향상시키고, 제조 단가를 절감할 수 있는 효과가 있다.
그리고, 상기 제1전극벽과 제2전극벽을 복수개 형성하여 격자형태로 서로 마주보도록 형성함으로써, 고 용량의 커패시터를 간단하게 구현할 수 있는 효과가 있다.

Claims (11)

  1. 기판 상에 동일한 형태로 교번하여 적층된 콘택 및 금속층으로 구성되는 제1전극벽과;
    상기 제1전극벽과 일정하게 이격되고, 상기 제1전극벽과 동일하게 구성되는 제2전극벽과;
    상기 제1전극벽과 제2전극벽의 이격된 공간에 적층된 적어도 하나의 절연막을 구비하여 구성되는 것을 특징으로 하는 커패시터 구조.
  2. 제 1 항에 있어서,
    상기 금속층은 구리층, 알루미늄층 및 텅스텐층 중에 선택된 하나인 것을 특징으로 하는 커패시터 구조.
  3. 제 1 항에 있어서,
    상기 콘택에는 구리, 알루미늄 및 텅스텐 중에 선택된 하나가 채워진 것을 특징으로 하는 커패시터 구조.
  4. 제 1 항에 있어서,
    상기 제1전극벽, 제2전극벽 및 절연막은 기판의 격리영역 상부에 형성된 것을 특징으로 하는 커패시터 구조.
  5. 기판 상에 제1절연막을 형성하고, 일부를 식각하여 일정하게 이격되는 트렌치를 형성하는 공정과;
    상기 트렌치에 각각 도전물질을 채워 일정하게 이격되는 제1금속층을 형성하는 공정과;
    상기 기판의 상부에 제2절연막을 형성한 다음 일부를 식각하여 상기 제1금속층이 각각 노출되도록 콘택홀과 트렌치를 형성하는 공정과;
    상기 콘택홀과 트렌치에 도전물질을 채워 콘택과 제2금속층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 커패시터 제조방법.
  6. 제 5 항에 있어서,
    상기 제2금속층을 형성한 다음,
    기판의 상부에 절연막을 형성하고, 일부를 식각하여 하부 금속층이 노출되도록 콘택홀과 트렌치를 형성하는 공정과;
    상기 콘택홀과 트렌치에 도전물질을 채워 금속층을 형성하는 공정을 적어도 1회 반복 수행하는 것을 특징으로 하는 커패시터 제조방법.
  7. 제 5 항에 있어서,
    상기 제1금속층, 제2금속층 및 콘택을 형성하는 공정은,
    상기 트렌치 및/또는 콘택홀이 형성된 기판 상에 구리 금속층을 증착한 다음 화학기계적 연마를 통해 평탄화하는 것을 특징으로 하는 커패시터 제조방법.
  8. 제 5 항에 있어서,
    상기 제1금속층과 제2금속층을 형성하기 전에,
    상기 트렌치 및/또는 콘택홀이 형성된 기판 상에 배리어 금속을 증착하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 커패시터 제조방법.
  9. 기판 상에 수직하게 세워진 제1전극벽과;
    상기 제1전극벽과 일정하게 이격되어 기판 상에 수직하게 세워진 제2전극벽과;
    상기 제1전극벽과 제2전극벽의 이격된 공간에 채워진 절연막을 구비하여 구성되고,
    상기 제1전극벽과 제2전극벽은 기판 상에 형성되는 다층 금속배선이 적층된 것을 특징으로 하는 커패시터 구조.
  10. 삭제
  11. 제 9 항에 있어서, 상기 다층 금속배선은 알루미늄층 및/또는 텅스텐층인 것을 특징으로 하는 커패시터 구조.
KR1020040114797A 2004-12-29 2004-12-29 커패시터 구조 및 그 제조방법 KR100672673B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040114797A KR100672673B1 (ko) 2004-12-29 2004-12-29 커패시터 구조 및 그 제조방법
US11/318,477 US7385241B2 (en) 2004-12-29 2005-12-28 Vertical-type capacitor structure
US12/149,795 US7662695B2 (en) 2004-12-29 2008-05-08 Capacitor structure and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114797A KR100672673B1 (ko) 2004-12-29 2004-12-29 커패시터 구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060076400A KR20060076400A (ko) 2006-07-04
KR100672673B1 true KR100672673B1 (ko) 2007-01-24

Family

ID=36610427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114797A KR100672673B1 (ko) 2004-12-29 2004-12-29 커패시터 구조 및 그 제조방법

Country Status (2)

Country Link
US (2) US7385241B2 (ko)
KR (1) KR100672673B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101494980B1 (ko) 2010-08-04 2015-02-23 해리스 코포레이션 반도체 기판 상에 형성된 수직 커패시터
KR20180093581A (ko) * 2017-02-14 2018-08-22 주식회사 엘지화학 수평방향의 상보적인 패턴을 가지는 전극들을 포함하는 캐패시터

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005045056B4 (de) * 2005-09-21 2007-06-21 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Kondensator
US20070181973A1 (en) * 2006-02-06 2007-08-09 Cheng-Chou Hung Capacitor structure
US7696604B2 (en) * 2007-10-23 2010-04-13 International Business Machines Corporation Silicon germanium heterostructure barrier varactor
US8138539B2 (en) 2007-11-29 2012-03-20 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20090160019A1 (en) * 2007-12-20 2009-06-25 Mediatek Inc. Semiconductor capacitor
US8482048B2 (en) * 2009-07-31 2013-07-09 Alpha & Omega Semiconductor, Inc. Metal oxide semiconductor field effect transistor integrating a capacitor
US8810002B2 (en) * 2009-11-10 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
US9343237B2 (en) 2009-11-10 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
US9941195B2 (en) 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US10283443B2 (en) 2009-11-10 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
CN102201408A (zh) * 2010-03-24 2011-09-28 北京中星微电子有限公司 一种电容
US9508788B2 (en) 2013-03-13 2016-11-29 Infineon Technologies Ag Capacitors in integrated circuits and methods of fabrication thereof
US9559158B2 (en) 2015-01-12 2017-01-31 The Hong Kong University Of Science And Technology Method and apparatus for an integrated capacitor
KR102629208B1 (ko) 2016-09-22 2024-01-29 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11276684B2 (en) 2019-05-31 2022-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed composite capacitor
KR102253971B1 (ko) * 2019-05-31 2021-05-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 리세스된 복합 커패시터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020055888A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 금속 배선 및 커패시터 제조 방법
KR20020055889A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 금속 배선 및 커패시터 제조 방법
KR20020055887A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 금속 배선 및 커패시터 제조 방법
KR20030043258A (ko) * 2001-11-27 2003-06-02 주식회사 하이닉스반도체 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자
KR20030077284A (ko) * 2002-03-26 2003-10-01 삼성전자주식회사 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528837B2 (en) * 1997-10-06 2003-03-04 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
EP0940652B1 (en) * 1998-03-05 2004-12-22 Nippon Telegraph and Telephone Corporation Surface shape recognition sensor and method of fabricating the same
US5977579A (en) * 1998-12-03 1999-11-02 Micron Technology, Inc. Trench dram cell with vertical device and buried word lines
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6822312B2 (en) * 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
US6570210B1 (en) * 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US6635916B2 (en) * 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US6980414B1 (en) * 2004-06-16 2005-12-27 Marvell International, Ltd. Capacitor structure in a semiconductor device
ITRM20010517A1 (it) * 2001-08-29 2003-02-28 Micron Technology Inc Struttura di condensatore integrato di polisilicio.
FR2833783B1 (fr) * 2001-12-13 2004-03-12 St Microelectronics Sa Composant d'un circuit integre, pae exemple une cellule de memorisation, protege contre les aleas logiques, et procede de realisation associe
JP2003249559A (ja) * 2002-02-22 2003-09-05 Handotai Rikougaku Kenkyu Center:Kk 多層配線装置および配線方法並びに配線特性解析・予測方法
US6731493B2 (en) * 2002-03-28 2004-05-04 Intel Corporation Low impedance inter-digital capacitor and method of using
TW548779B (en) * 2002-08-09 2003-08-21 Acer Labs Inc Integrated capacitor and method of making same
KR100902503B1 (ko) * 2002-08-12 2009-06-15 삼성전자주식회사 다층 수직 구조를 갖는 고용량 커패시터
US6765778B1 (en) * 2003-04-04 2004-07-20 Freescale Semiconductor, Inc. Integrated vertical stack capacitor
US7013436B1 (en) * 2003-05-25 2006-03-14 Barcelona Design, Inc. Analog circuit power distribution circuits and design methodologies for producing same
US7006342B2 (en) * 2003-06-09 2006-02-28 Agilent Technologies, Inc. Variable capacitor having a rigidity-increasing feature
JP2005093531A (ja) * 2003-09-12 2005-04-07 Oki Electric Ind Co Ltd 半導体素子の構造とその製造方法
US6909591B2 (en) * 2003-10-22 2005-06-21 Lsi Logic Corporation Complimentary metal oxide semiconductor capacitor and method for making same
US7166902B1 (en) * 2003-11-18 2007-01-23 Cypress Semiconductor Corporation Trench-based capacitor for integrated circuits
JP2005174977A (ja) * 2003-12-08 2005-06-30 Toshiba Corp 強誘電体記憶装置及びその製造方法
US7114397B2 (en) * 2004-03-12 2006-10-03 General Electric Company Microelectromechanical system pressure sensor and method for making and using
US7180160B2 (en) * 2004-07-30 2007-02-20 Infineon Technologies Ag MRAM storage device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020055888A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 금속 배선 및 커패시터 제조 방법
KR20020055889A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 금속 배선 및 커패시터 제조 방법
KR20020055887A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 금속 배선 및 커패시터 제조 방법
KR20030043258A (ko) * 2001-11-27 2003-06-02 주식회사 하이닉스반도체 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자
KR20030077284A (ko) * 2002-03-26 2003-10-01 삼성전자주식회사 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101494980B1 (ko) 2010-08-04 2015-02-23 해리스 코포레이션 반도체 기판 상에 형성된 수직 커패시터
KR20180093581A (ko) * 2017-02-14 2018-08-22 주식회사 엘지화학 수평방향의 상보적인 패턴을 가지는 전극들을 포함하는 캐패시터
KR102125531B1 (ko) 2017-02-14 2020-06-30 주식회사 엘지화학 수평방향의 상보적인 패턴을 가지는 전극들을 포함하는 캐패시터

Also Published As

Publication number Publication date
US7662695B2 (en) 2010-02-16
KR20060076400A (ko) 2006-07-04
US7385241B2 (en) 2008-06-10
US20060138517A1 (en) 2006-06-29
US20080213958A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
KR100672673B1 (ko) 커패시터 구조 및 그 제조방법
JP5568494B2 (ja) 集積回路キャパシタ構造
US6646323B2 (en) Zero mask high density metal/insulator/metal capacitor
CN101414606B (zh) 半导体器件中的叠层电容器及其制造方法
KR100796499B1 (ko) 커패시터를 갖는 반도체 소자 및 이의 제조방법
US6391707B1 (en) Method of manufacturing a zero mask high density metal/insulator/metal capacitor
KR100791339B1 (ko) 평탄화 저항 패턴을 포함하는 복합칩 반도체 소자 및 그제조 방법
TW201913892A (zh) 記憶單元
US6791135B2 (en) Semiconductor device with improved capacitive element and method of forming the same
CN111244065A (zh) 集成电路电容器阵列结构、半导体存储器及制备方法
JP2006512787A (ja) キャパシタおよびその製造方法
EP3627576B1 (en) Capacitor and manufacturing method for same
CN112908936A (zh) 半导体结构及其形成方法
US20200020711A1 (en) Memory device and method of fabricating the same
US8460995B2 (en) Method of forming a MIM capacitor
US20230009279A1 (en) Semiconductor device with capacitor and method for forming the same
CN110729305A (zh) 存储元件及其制造方法
CN111987075A (zh) 三维电容器结构及其制作方法
KR20070052484A (ko) 엠아이엠 캐패시터 및 그 형성방법
JP3987703B2 (ja) 容量素子及びその製造方法
CN113517273B (zh) 电容器阵列结构及其制备方法和半导体存储器件
EP4391047A1 (en) A mimcap assembly and method of producing thereof
US20220344347A1 (en) Semiconductor device including gate structure and method for manufacturing the same
KR100571634B1 (ko) 반도체 소자의 제조방법
CN111863770A (zh) 三维电容器结构及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee