CN111987075A - 三维电容器结构及其制作方法 - Google Patents

三维电容器结构及其制作方法 Download PDF

Info

Publication number
CN111987075A
CN111987075A CN201910450214.1A CN201910450214A CN111987075A CN 111987075 A CN111987075 A CN 111987075A CN 201910450214 A CN201910450214 A CN 201910450214A CN 111987075 A CN111987075 A CN 111987075A
Authority
CN
China
Prior art keywords
conductive
layer
dimensional capacitor
capacitor structure
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910450214.1A
Other languages
English (en)
Inventor
尹晓明
肖德元
马强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiEn Qingdao Integrated Circuits Co Ltd
Original Assignee
SiEn Qingdao Integrated Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiEn Qingdao Integrated Circuits Co Ltd filed Critical SiEn Qingdao Integrated Circuits Co Ltd
Priority to CN201910450214.1A priority Critical patent/CN111987075A/zh
Publication of CN111987075A publication Critical patent/CN111987075A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种三维电容器结构及其制作方法，结构包括：导电基底；叠层结构，包括交替层叠的导电层及空腔层，叠层结构内具有沟槽，沟槽将叠层结构隔离成多个鳍形叠层单元，导电层表面形成有粗糙导电结构；导电支撑柱，穿过鳍形叠层单元，连接导电层及导电基底；电容介质层，形成于导电层表面、导电支撑柱表面及沟槽底部；导电材料，填充于空腔层及沟槽中。本发明在三维堆叠的导电层表面形成电容介质层，并在电容介质层上形成导电材料作为电极，从而构成三维电容器，该三维电容器通过控制导电层的堆叠的层数，可以实现非常高的电容密度。粗糙导电结构可以有效提高电容器的电学性能及机械性能。

Description

三维电容器结构及其制作方法
技术领域
本发明属于半导体集成电路制造领域，特别是涉及一种具有高电容低成本的三维电容器结构及其制作方法。
背景技术
目前，三维硅基电容器的电容密度可达到1.5uf/mm2左右，与传统的片式多层陶瓷电容器MLCC相当。现有的三维硅基电容器的发展方向是通过增加鳍形电容的高宽比来增加电容的有效面积。
现有的一种三维硅基电容器的制作方法如图1～图6所示，所述制作方法包括如下步骤：
步骤1)，提供一高导电率的硅衬底101，在所述硅衬底中刻蚀出高深宽比的电容孔102，所述高导电率的硅衬底作为电容器的下极板，如图1所示。
步骤2)，在所述硅衬底101及所述电容孔102的表面形成电容介质层103，如图2所示。
步骤3)，在所述电容孔102中填充导电材料104，作为电容器的上极板，如图3所示。
步骤4)，刻蚀去除多余的导电材料104，如图4所示。
步骤5)，沉积隔离层105，如图5所示。
步骤6)，在所述隔离层105中刻蚀出引出孔106，如图6所示。
上述的制作方法具有以下缺点：
第一，作为电容器下极板的硅衬底必须要具有非常高的导电性能，会大大提高工艺难度及成本。
第二，为了提高电容器的电容，电容孔102需要具有非常高的深宽比，如现有的电容孔的深宽比高达20，会大大提高刻蚀工艺的要求及难度，同时也会对后续填充导电材料104造成较大的困难，大大增加工艺成本，而且容易降低良率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维电容器结构及其制作方法，用于解决现有技术中高密度电容器的制作方法对工艺要求过高的问题。
为实现上述目的及其他相关目的，本发明提供一种三维电容器结构的制作方法，所述制作方法包括步骤：1)提供一导电基底，于所述导电基底上形成堆叠结构，所述堆叠结构包括交替层叠的导电层及牺牲层；2)于所述导电基底及堆叠结构中形成导电支撑柱，所述导电支撑柱连接所述导电层及所述导电基底；3)于所述堆叠结构刻蚀沟槽，所述沟槽将所述堆叠结构隔离成多个鳍形堆叠单元，每个所述鳍形堆叠单元至少包含一根所述导电支撑柱；4)选择性刻蚀去除所述鳍形堆叠单元中的牺牲层以形成空腔层，所述空腔层显露所述鳍形堆叠单元中的导电层表面，且所述导电层由所述导电支撑柱支撑；5)采用半球状颗粒化工艺对所述鳍形堆叠单元中的导电层表面进行处理，以在所述导电层表面形成粗糙导电结构；6)于所述导电层表面及所述沟槽底部形成电容介质层；7)于所述空腔层及所述沟槽中填充导电材料，以形成三维电容器结构的第一电极，所述导电层由所述导电支撑柱电性引出至所述导电基底，以形成三维电容器的第二电极。
可选地，所述牺牲层和所述导电层的厚度比介于0.5～2之间。
可选地，所述牺牲层的材料包括SiOx、SiNx、SiON及非晶碳中的一种。
可选地，所述导电层的电阻率小于10ohm*m，所述导电层包括掺杂的多晶硅、W、Ti、TiN、Ta、TaN及Al中的一种。
可选地，所述鳍形堆叠单元呈周期性阵列排布。
可选地，步骤4)采用各向同性选择性蚀刻去除所述牺牲层。
可选地，所述各向同性选择性刻蚀对所述牺牲层及所述导电层的刻蚀速率比不小于20:1。
可选地，步骤6)采用原子层沉积工艺于所述导电层表面形成电容介质层。
可选地，所述电容介质层包括SiOx、HfOx、TaOx、SiNx及AlOx中的一种或两种以上组成的叠层。
可选地，步骤4)去除所述导电层后，所述导电支撑柱的表面裸露于所述空腔层，步骤6)所述电容介质层同时形成于所述导电支撑柱的表面。
可选地，所述堆叠结构还包括周边区域，所述周边区域中形成有贯穿所述堆叠结构的导电柱，以将所述导电基底电性引出至所述堆叠结构的上表面，其中，所述导电柱与所述堆叠结构之间具有绝缘层。
可选地，还包括步骤：于所述导电材料表面制作第一焊盘，于所述周边区域的堆叠结构上形成第二焊盘，所述第二焊盘与所述导电柱连接。
本发明还提供一种三维电容器结构，包括：导电基底；叠层结构，形成于所述导电基底上，所述叠层结构包括交替层叠的导电层及空腔层，所述叠层结构内具有沟槽，所述沟槽将所述叠层结构隔离成多个鳍形叠层单元，所述导电层表面形成有粗糙导电结构；导电支撑柱，穿过所述鳍形叠层单元，所述导电支撑柱连接所述导电层及所述导电基底；电容介质层，形成于所述导电层表面、导电支撑柱表面及所述沟槽底部；导电材料，填充于所述空腔层及所述沟槽中，以形成三维电容器结构的第一电极，所述导电层由所述导电支撑柱电性引出至所述导电基底，以形成三维电容器的第二电极。
可选地，所述空腔层和所述导电层的厚度比介于0.5～2之间。
可选地，所述导电层的电阻率小于10ohm*m，所述导电层包括掺杂的多晶硅、W、Ti、TiN、Ta、TaN及Al中的一种。
可选地，所述鳍形叠层单元呈周期性阵列排布。
可选地，所述电容介质层包括SiOx、HfOx、TaOx、SiNx及AlOx中的一种或两种以上组成的叠层。
可选地，所述导电支撑柱的材料包括钨。
可选地，还包括位于所述层叠结构外围的周边区域，所述周边区域中具有贯穿所述周边区域的导电柱，以将所述导电基底电性引出至所述周边区域的上表面，其中，所述导电柱与所述周边区域之间具有绝缘层。
可选地，所述导电材料表面具有第一焊盘，所述周边区域上具有第二焊盘，所述第二焊盘与所述导电柱连接。
如上所述，本发明的三维电容器结构及其制作方法，具有以下有益效果：
本发明在三维堆叠的导电层表面形成电容介质层，并在电容介质层上形成导电材料作为电极，从而构成三维电容器，该三维电容器通过控制导电层的堆叠的层数，可以实现非常高的电容密度。
本发明的三维电容器的衬底不作为主要的电容电极板，可有效降低衬底的高导电率要求。
本发明在导电层表面形成粗糙导电结构，一方面可以有效提高所述导电层表面的导电率并提高导电层的表面积，从而提高电容器的电容值，另一方面可以增加电容介质层与导电层之间的结合强度，提高电容器的机械性能。
附图说明
图1～图6显示为现有技术中的三维硅基电容器的制作方法各步骤所呈现的结构示意图。
图7～图15显示为本发明实施例中的三维电容器结构的制作方法各步骤所呈现的结构示意图。
元件标号说明
201 导电基底
30 堆叠结构
301 导电层
302 牺牲层
303 导电支撑柱
304 沟槽
31 鳍形堆叠单元
305 空腔层
306 电容介质层
307 导电材料
401 第一焊盘
402 第二焊盘
403 隔离层
501 导电柱
502 绝缘层
601 粗糙导电结构
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图7～图13所示，本实施例提供一种三维电容器结构的制作方法，所述制作方法包括以下步骤：
如图7所示，首先进行步骤1)，提供一导电基底201，于所述导电基底201上形成堆叠结构30，所述堆叠结构30包括交替层叠的导电层301及牺牲层302。
所述导电基底201可以为掺杂的半导体材料，如掺杂的多晶硅等。可以采用如化学气相沉积工艺等于所述导电基底201上形成堆叠结构30，所述牺牲层302和所述导电层301的厚度比介于0.5～2之间，例如，所述牺牲层302和所述导电层301的厚度比可以为1:1等。
所述牺牲层302的材料包括SiOx、SiNx、SiON及非晶碳中的一种。所述导电层301的电阻率小于10ohm*m，所述导电层301包括掺杂的多晶硅、W、Ti、TiN、Ta、TaN及Al中的一种。所述牺牲层302和所述导电层301在同一刻蚀工艺中具有较高的刻蚀选择比，如大于10:1，具体可以为20:1等。
如图8所示，然后进行步骤2)，于所述导电基底201及堆叠结构30中形成导电支撑柱303，所述导电支撑柱303连接所述导电层301及所述导电基底201。
具体地，可以先采用光刻工艺及刻蚀工艺于所述堆叠结构30中形成通孔，所述通孔连接至所述导电衬底，然后通过沉积工艺于所述通孔内填充金属材料，最后采用化学机械研磨工艺去除表面的金属材料，形成所述导电支撑柱303，所述导电支撑柱303连接所述导电层301及所述导电基底201，所述导电支撑柱303的作用一方面为在后续去除所述牺牲层302后，用于支撑所述导电层301，以避免所述导电层301的坍塌；另一方面为用于所述导电层301与导电基底201之间的电性连接。所述金属材料可以优选为钨(W)。
如图9及图10所示，接着进行步骤3)，于所述堆叠结构30刻蚀沟槽304，所述沟槽304将所述堆叠结构30隔离成多个鳍形堆叠单元31，每个所述鳍形堆叠单元31至少包含一根所述导电支撑柱303。
例如，可以采用光刻工艺及刻蚀工艺于所述堆叠结构30刻蚀沟槽304，所述沟槽304将所述堆叠结构30隔离成多个鳍形堆叠单元31，每个所述鳍形堆叠单元31至少包含一根所述导电支撑柱303，以便于后续对各鳍形堆叠单元31导电层301的支撑，当然，每个所述鳍形堆叠单元31也可以包多根所述导电支撑柱303，可依据所述鳍形堆叠单元31的大小、所需的电性需求等进行选择。所述鳍形堆叠单元31呈周期性阵列排布，如六方阵列排布等，如图10所示，所述鳍形堆叠单元31的俯视形状可以为圆形、多边形等。
如图11所示，接着进行步骤4)，选择性刻蚀去除所述鳍形堆叠单元31中的牺牲层302以形成空腔层305，所述空腔层305显露所述鳍形堆叠单元31中的导电层301表面，且所述导电层301由所述导电支撑柱303支撑。
例如，可以采用各向同性选择性蚀刻去除所述牺牲层302。在本实施例中，所述各向同性选择性刻蚀对所述牺牲层302及所述导电层301的刻蚀速率比不小于20:1，以保证在完全去除所述牺牲层302时，保留较完整的导电层301。
在本实施例中，去除所述导电层301后，所述导电支撑柱303的表面裸露于所述空腔层305。
如图12及图13所示，其中，图13显示为粗糙导电结构的扫描电镜图，接着进行步骤5)，采用半球状颗粒化工艺对所述鳍形堆叠单元中的导电层表面进行处理，以在所述导电层表面形成粗糙导电结构601。
所述粗糙导电结构601一方面可以有效提高所述导电层表面的导电率并提高导电层的表面积，从而提高电容器的电容值，另一方面可以增加电容介质层与导电层之间的结合强度，提高电容器的机械性能。
如图14所示，接着进行步骤6)，于所述导电层301表面及所述沟槽304底部形成电容介质层306，同时，所述电容介质层306同时形成于所述导电支撑柱303的表面，位于所述导电层301表面、所述沟槽304底部及所述支撑柱表面的电容介质层306为连续的。
例如，可以采用原子层沉积工艺于所述导电层301、所述沟槽304底部及所述导电支撑柱303表面形成电容介质层306。所述电容介质层306包括SiOx、HfOx、TaOx、SiNx及AlOx中的一种或两种以上组成的叠层。
如图15所示，最后进行步骤7)，于所述空腔层305及所述沟槽304中填充导电材料307，以形成三维电容器结构的第一电极，所述导电层301由所述导电支撑柱303电性引出至所述导电基底201，以形成三维电容器的第二电极，最后于所述导电材料307表面形成隔离层403并形成焊盘窗口，于所述导电材料307表面的焊盘窗口内制作第一焊盘401，于所述周边区域的堆叠结构30上的焊盘窗口内形成第二焊盘402，所述第二焊盘402与所述导电柱501连接。
如图15所示，所述堆叠结构30还包括周边区域，所述周边区域中形成有贯穿所述堆叠结构30的导电柱501，以将所述导电基底201电性引出至所述堆叠结构30的上表面，可以有利于三维电容器结构与其他器件或电路之间的配合连接，其中，所述导电柱501与所述堆叠结构30之间具有绝缘层502，以保证所述第一电极与第二电极之间实质绝缘。
如图15所示，本实施例还提供一种三维电容器结构，包括：导电基底201；叠层结构，形成于所述导电基底201上，所述叠层结构包括交替层叠的导电层301及空腔层305，所述叠层结构内具有沟槽304，所述沟槽304将所述叠层结构隔离成多个鳍形叠层单元，所述导电层表面形成有粗糙导电结构601；导电支撑柱303，穿过所述鳍形叠层单元，所述导电支撑柱303连接所述导电层301及所述导电基底201；电容介质层306，形成于所述导电层301表面、导电支撑柱303表面及所述沟槽304底部；导电材料307，填充于所述空腔层305及所述沟槽304中，以形成三维电容器结构的第一电极，所述导电层301由所述导电支撑柱303电性引出至所述导电基底201，以形成三维电容器的第二电极。
所述导电基底201可以为掺杂的半导体材料，如掺杂的多晶硅等。所述空腔层305和所述导电层301的厚度比介于0.5～2之间。例如，所述空腔层305和所述导电层301的厚度比可以为1:1等。
所述导电层301的电阻率小于10ohm*m，所述导电层301包括掺杂的多晶硅、W、Ti、TiN、Ta、TaN及Al中的一种。所述导电层301表面的粗糙导电结构601一方面可以有效提高所述导电层表面的导电率并提高导电层的表面积，从而提高电容器的电容值，另一方面可以增加电容介质层与导电层之间的结合强度，提高电容器的机械性能。所述电容介质层306包括SiOx、HfOx、TaOx、SiNx及AlOx中的一种或两种以上组成的叠层。
每个所述鳍形堆叠单元31也可以包一根或多根所述导电支撑柱303，可依据所述鳍形堆叠单元31的大小、所需的电性需求等进行选择。所述鳍形堆叠单元31呈周期性阵列排布，如六方阵列排布等，如图10所示，所述鳍形堆叠单元31的俯视形状可以为圆形、多边形等。
所述导电支撑柱303的材料包括钨。
如图15所示，所述三维电容器结构还包括位于所述层叠结构外围的周边区域，所述周边区域中具有贯穿所述周边区域的导电柱501，以将所述导电基底201电性引出至所述周边区域的上表面，所述导电材料307表面具有第一焊盘401，所述周边区域上具有第二焊盘402，所述第二焊盘402与所述导电柱501连接，可以有利于三维电容器结构与其他器件或电路之间的配合连接，其中，所述导电柱501与所述堆叠结构30之间具有绝缘层502，以保证所述第一电极与第二电极之间实质绝缘。
如上所述，本发明的三维电容器结构及其制作方法，具有以下有益效果：
本发明在三维堆叠的导电层表面形成电容介质层，并在电容介质层上形成导电材料作为电极，从而构成三维电容器，该三维电容器通过控制导电层的堆叠的层数，可以实现非常高的电容密度。
本发明的三维电容器的衬底不作为主要的电容电极板，可有效降低衬底的高导电率要求。
本发明在导电层表面形成粗糙导电结构，一方面可以有效提高所述导电层表面的导电率并提高导电层的表面积，从而提高电容器的电容值，另一方面可以增加电容介质层与导电层之间的结合强度，提高电容器的机械性能。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (20)

1.一种三维电容器结构的制作方法，其特征在于，所述制作方法包括步骤：
1)提供一导电基底，于所述导电基底上形成堆叠结构，所述堆叠结构包括交替层叠的导电层及牺牲层；
2)于所述导电基底及堆叠结构中形成导电支撑柱，所述导电支撑柱连接所述导电层及所述导电基底；
3)于所述堆叠结构刻蚀沟槽，所述沟槽将所述堆叠结构隔离成多个鳍形堆叠单元，每个所述鳍形堆叠单元至少包含一根所述导电支撑柱；
4)选择性刻蚀去除所述鳍形堆叠单元中的牺牲层以形成空腔层，所述空腔层显露所述鳍形堆叠单元中的导电层表面，且所述导电层由所述导电支撑柱支撑；
5)采用半球状颗粒化工艺对所述鳍形堆叠单元中的导电层表面进行处理，以在所述导电层表面形成粗糙导电结构；
6)于所述导电层表面及所述沟槽底部形成电容介质层；
7)于所述空腔层及所述沟槽中填充导电材料，以形成三维电容器结构的第一电极，所述导电层由所述导电支撑柱电性引出至所述导电基底，以形成三维电容器的第二电极。
2.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：所述牺牲层和所述导电层的厚度比介于0.5～2之间。
3.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：所述牺牲层的材料包括SiOx、SiNx、SiON及非晶碳中的一种。
4.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：所述导电层的电阻率小于10ohm*m，所述导电层包括掺杂的多晶硅、W、Ti、TiN、Ta、TaN及Al中的一种。
5.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：所述鳍形堆叠单元呈周期性阵列排布。
6.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：步骤4)采用各向同性选择性蚀刻去除所述牺牲层。
7.根据权利要求6所述的三维电容器结构的制作方法，其特征在于：所述各向同性选择性刻蚀对所述牺牲层及所述导电层的刻蚀速率比不小于20:1。
8.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：步骤6)采用原子层沉积工艺于所述导电层表面形成电容介质层。
9.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：所述电容介质层包括SiOx、HfOx、TaOx、SiNx及AlOx中的一种或两种以上组成的叠层。
10.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：步骤4)去除所述导电层后，所述导电支撑柱的表面裸露于所述空腔层，步骤6)所述电容介质层同时形成于所述导电支撑柱的表面。
11.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：所述堆叠结构还包括周边区域，所述周边区域中形成有贯穿所述堆叠结构的导电柱，以将所述导电基底电性引出至所述堆叠结构的上表面，其中，所述导电柱与所述堆叠结构之间具有绝缘层。
12.根据权利要求11所述的三维电容器结构的制作方法，其特征在于：还包括步骤：于所述导电材料表面制作第一焊盘，于所述周边区域的堆叠结构上形成第二焊盘，所述第二焊盘与所述导电柱连接。
13.一种三维电容器结构，其特征在于，包括：
导电基底；
叠层结构，形成于所述导电基底上，所述叠层结构包括交替层叠的导电层及空腔层，所述叠层结构内具有沟槽，所述沟槽将所述叠层结构隔离成多个鳍形叠层单元，所述导电层表面形成有粗糙导电结构；
导电支撑柱，穿过所述鳍形叠层单元，所述导电支撑柱连接所述导电层及所述导电基底；
电容介质层，形成于所述导电层表面、导电支撑柱表面及所述沟槽底部；
导电材料，填充于所述空腔层及所述沟槽中，以形成三维电容器结构的第一电极，所述导电层由所述导电支撑柱电性引出至所述导电基底，以形成三维电容器的第二电极。
14.根据权利要求13所述的三维电容器结构，其特征在于：所述空腔层和所述导电层的厚度比介于0.5～2之间。
15.根据权利要求13所述的三维电容器结构，其特征在于：所述导电层的电阻率小于10ohm*m，所述导电层包括掺杂的多晶硅、W、Ti、TiN、Ta、TaN及Al中的一种。
16.根据权利要求13所述的三维电容器结构，其特征在于：所述鳍形叠层单元呈周期性阵列排布。
17.根据权利要求13所述的三维电容器结构，其特征在于：所述电容介质层包括SiOx、HfOx、TaOx、SiNx及AlOx中的一种或两种以上组成的叠层。
18.根据权利要求13所述的三维电容器结构，其特征在于：所述导电支撑柱的材料包括钨。
19.根据权利要求13所述的三维电容器结构，其特征在于：还包括位于所述层叠结构外围的周边区域，所述周边区域中具有贯穿所述周边区域的导电柱，以将所述导电基底电性引出至所述周边区域的上表面，其中，所述导电柱与所述周边区域之间具有绝缘层。
20.根据权利要求19所述的三维电容器结构，其特征在于：所述导电材料表面具有第一焊盘，所述周边区域上具有第二焊盘，所述第二焊盘与所述导电柱连接。
CN201910450214.1A 2019-05-23 2019-05-23 三维电容器结构及其制作方法 Pending CN111987075A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910450214.1A CN111987075A (zh) 2019-05-23 2019-05-23 三维电容器结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910450214.1A CN111987075A (zh) 2019-05-23 2019-05-23 三维电容器结构及其制作方法

Publications (1)

Publication Number Publication Date
CN111987075A true CN111987075A (zh) 2020-11-24

Family

ID=73437279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910450214.1A Pending CN111987075A (zh) 2019-05-23 2019-05-23 三维电容器结构及其制作方法

Country Status (1)

Country Link
CN (1) CN111987075A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117374055A (zh) * 2023-11-21 2024-01-09 宜确半导体（苏州）有限公司 一种三维半导体结构、三维电容器及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117374055A (zh) * 2023-11-21 2024-01-09 宜确半导体（苏州）有限公司 一种三维半导体结构、三维电容器及其制备方法

Similar Documents

Publication Publication Date Title
US9608130B2 (en) Semiconductor device having trench capacitor structure integrated therein
KR101760999B1 (ko) 금속-절연체-금속(ｍｉｍ) 커패시터 및 형성 방법
KR20200135869A (ko) 3차원 메모리 소자에서의 계단 형성
TW201806134A (zh) 形成包括可程式化電荷儲存電晶體之記憶體單元之高度延伸串陣列之方法和包括可程式化電荷儲存電晶體之記憶體單元之高度延伸串陣列
TWI440140B (zh) 記憶體電容結構與其製作方法
KR100672673B1 (ko) 커패시터 구조 및 그 제조방법
TW201010003A (en) Triangle two dimensional complementary patterning of pillars
KR101748949B1 (ko) 반도체 메모리 소자 및 이의 제조 방법
CN117979691A (zh) 包含电容器的设备以及电子系统
US8802561B1 (en) Method of inhibiting wire collapse
KR100652298B1 (ko) 반도체 소자의 ｍｉｍ 캐패시터 제조 방법
EP3786991B1 (en) Capacitor and preparation method therefor
TW201631706A (zh) 記憶元件及其製造方法
US9343237B2 (en) Vertical metal insulator metal capacitor
CN111987075A (zh) 三维电容器结构及其制作方法
CN202905470U (zh) 多层硅基电容器电极连接结构
CN103700645A (zh) Mom电容及其制作方法
CN111863449A (zh) 三维电容器结构及其制作方法
US20200020711A1 (en) Memory device and method of fabricating the same
CN111863770A (zh) 三维电容器结构及其制作方法
CN214956872U (zh) 一种硅基电容半导体结构
CN110729305A (zh) 存储元件及其制造方法
TW201248787A (en) Stack capacitor structure and forming method
CN1699624A (zh) 低温沉积金属的方法
TW201606943A (zh) 記憶元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination