CN214956872U - 一种硅基电容半导体结构 - Google Patents

Abstract

本实用新型涉及一种硅基电容半导体结构，其解决了半导体结构布局不合理、电容密度低的的技术问题，其包括：半导体衬底；深沟槽，位于所述半导体衬底内，用于形成电容器；电容器，分别位于所述深沟槽中，所述电容器包括电极层以及隔离相邻电极层的绝缘层；每n个所述深沟槽等间距组成基本单元，n等于所述深沟槽长度除以深沟槽宽度与深沟槽间距之和的整数倍，每两个临近的所述基本单元互相呈90°分布。本实用新型可广泛应于半导体技术领域。

Description

一种硅基电容半导体结构

技术领域

本实用新型涉及半导体技术领域，特别是涉及一种硅基电容半导体结构。

背景技术

电容器是在超大规模集成电路中常用的无源元件，主要包括多晶硅-绝缘体-多晶硅(PIP，Polysilicon-Insulator-Polysilicon)、金属-绝缘体-硅(MIS，Metal-Insulator-Silicon)和金属-绝缘体-金属(MIM，Metal-Insulator-Metal)等。其中，由于MIM电容器对晶体管造成的干扰最小，且可以提供较好的线性度(Linearity)和对称度(Symmetry)，因此得到了更加广泛的应用。

具有沟槽结构的MIM电容器具有更高的容量，低漏电，高可靠性。为了进一步增加容量，通常还会堆叠多层MIM结构。MIM电容器一般包括多层MIM结构以及电连通每层金属层的接触结构。现有的半导体结构，形成表面层为不同电极层的多个填充结构，再形成接触结构直接连接不同电极层，需要使用复杂的刻蚀工艺来定义不同的电极层，工艺复杂，不易实现，其结构布局不合理，电容密度较低。

发明内容

本实用新型为了解决现有半导体结构布局不合理、电容密度低的技术问题，提供一种结构布局合理、电容密度高的硅基电容半导体结构。

本实用新型提供一种硅基电容半导体结构，包括：半导体衬底；深沟槽，位于所述半导体衬底内，用于形成电容器；电容器，分别位于所述深沟槽中，所述电容器包括电极层以及隔离相邻电极层的绝缘层；每n个所述深沟槽等间距组成基本单元，n等于所述深沟槽长度除以深沟槽宽度与深沟槽间距之和的整数倍，每两个临近的所述基本单元互相呈90°分布。

优选地，深沟槽宽度100nm～20um,所述深沟槽深宽比(10～40):1；每个所述基本单元间隔0.2um～1um的距离排列，构成一定面积的电容结构，每个所述基本单元间隔设有引出电极，所述引出电极上端设有第一层金属层。

优选地，电极层包括第一电极层、第二电极层、第三电极层…第N个电极层，所述绝缘层包括第一绝缘层、第二绝缘层、第三绝缘层…第N个绝缘层；第一层电极排布形状与所在深沟槽方向一致；第二层电极排布形状为长方形，覆盖两个所述基本单元；第三层电极排布覆盖四个所述基本单元；所有引出电极引出接触孔的形状以所述4个基本单元组成正方形的中心和四个角为中心呈十字形分布；在第一层金属层接触孔上方位置，所有奇数层电极连接在一起作为一个电极，所有偶数层电极连接在一起作为另外一个电极。

优选地，深沟槽长度是所述深沟槽宽度的18～24倍。

优选地，深沟槽内设有填充结构，所述填充结构包括：依次位于所述深沟槽表面的第一绝缘层，第一电极层，第二绝缘层，第二电极层，第三绝缘层，第三电极层…第N个绝缘层，第N个电极层；所述第一绝缘层，第一电极层，第二绝缘层，第二电极层，第三绝缘层，第三电极层…第N个绝缘层，第N个电极层填满所述深沟槽。

优选地，深沟槽的深宽比为(25～35)：1。

优选地，半导体结构还包括：位于所述半导体衬底上的层间介电层，贯穿所述层间介电层并且分别电连接至所述填充结构的表面层的多个接触结构。

本实用新型的有益效果是：利用深沟槽工艺，可以让硅表面面积增大30倍，再经过多层三明治结构，可以让硅表面面积增大100倍；可以形成较高的电容密度；实现电容小型化需求，为物联网或者穿戴式设备提供较好的电容选项，优化外形；电容由很多个较小的基本单元组成，有利于工艺的加工，较好的提高电容的良率，也增强电容的可靠性。

附图说明

图1是本实用新型的深沟槽内电容器结构示意图；

图2是本实用新型的深沟槽基本单元排布示意图；

图3是本实用新型的深沟槽基本结构排布示意图；

图4是本实用新型的深沟槽基本结构A向剖面示意图；

图5是本实用新型的第一层电极结构排布示意图；

图6是本实用新型的第二层电极结构排布示意图；

图7是本实用新型的第三层电极结构排布示意图；

图8是本实用新型的引出电极及金属层结构排布示意图；

图9是本实用新型的电极结构B向剖面示意图。

附图符号说明：

10.深沟槽；20.半导体衬底；21.第一绝缘层；22.第一电极层；23.第二绝缘层；24.第二电极层；25.第三绝缘层；26.第三电极层；27.第四绝缘层；28.第四电极层；30.引出电极；40.金属层。

具体实施方式

下面结合附图和实施例对可本实用新型做进一步说明，以使本实用新型所属技术领域的技术人员能够容易实施本实用新型。

下面结合附图和实施例对可本实用新型做进一步说明，以使本实用新型所属技术领域的技术人员能够容易实施本实用新型。

实施例1：如图1所示，一种半导体结构，首先提供半导体衬底20，半导体衬底20的材料可以为硅(Si)、锗(Ge)、绝缘体上硅(SOI)或绝缘体上锗(GOI)等。半导体衬底20可以是单晶硅、多晶硅、非晶硅中的一种，半导体衬底20还可以是生长有外延层的结构。刻蚀半导体衬底20形成多个深沟槽10，深沟槽10位于半导体衬底20内，用于形成电容器；位于深沟槽10中的电容器包括多个电极层以及隔离相邻电极层的绝缘层；多个电极层包括第一电极层22，第二电极层24和第三电极层26等等直到第N个电极；多个绝缘层包括第一绝缘层21、第二绝缘层23、第三绝缘层25等等直到第N个绝缘层。

深沟槽10内设有填充结构，填充结构包括：依次位于深沟槽10表面的第一绝缘层21，第一电极层22，第二绝缘层23，第二电极层24，第三绝缘层25，第三电极层26…第N个绝缘层，第N个电极层；第一绝缘层21，第一电极层22，第二绝缘层23，第二电极层24，第三绝缘层25，第三电极层26…第N个绝缘层，第N个电极层填满深沟槽10。

如图2-4所示，每7个深沟槽10等距离组成一个基本单元，每个基本单元与其它基本单元间隔0.2～1um的距离，每两个临近的基本单元之间呈90°分布，例如当一个基本单元里面长方形方向是垂直方向时，周围相邻的上、下、左、右四个基本单元里面长方形的方向则为水平方向；如果当一个基本单元里面长方形方向是水平方向时，周围相邻的上、下、左、右四个基本单元里面长方形的方向则为垂直方向。每个基本单元间隔用来引出电极30，如此重复，最后得到一定面积的电容结构。

深沟槽10宽度根据不同的耐压和容值的要求从100nm变化到20um，深沟槽10深宽比根据不同的耐压和容值的要求从10:1变化到40:1；深沟槽10长度大约是宽度的18～24倍。

多个深沟槽10用于形成多个填充结构，电容器深沟槽10表面形状如图3所示；第一层电极层22形状如5所示，排布形状与所在深沟槽10方向一致；第二层电极层24形状如6所示，排布形状为长方形，覆盖两个基本单元；第三层电极层26排布在4个基本单元之外；所有引出电极30引出来接触孔的形状如7所示，以4个基本单元组成正方形的中心和四个角为中心呈十字形分布；在第一层金属层40位于接触孔上方位置，把所有奇数层电极连接在一起作为一个电极，把所有偶数层电极连接在一起作为另外一个电极。堆叠的电极层的数量越多，电容器的电容越大，但沉积多层材料层的工艺受限于半导体沉积工艺以及半导体尺寸，实际工艺中，可以根据需要选择合适的堆叠层数。

形成深沟槽10的方法包括湿法刻蚀或等离子体干法刻蚀。刻蚀半导体衬底20形成深沟槽10的方法包括：在半导体衬底20表面形成图案化的光刻胶层，图案化的光刻胶层定义深沟槽10的位置；以图案化的光刻胶层为掩膜刻蚀半导体衬底20形成深沟槽10。

多个深沟槽10的深宽比为(10～40)：1，例如25：1，30：1或35：1等。深沟槽10高深宽比可以增加电容器的电容容量。深沟槽10的尺寸可以相同，因此可以同时形成。

电极层的材料包括金属或多晶硅，金属例如为铝或铜。

绝缘层的材料包括氧化硅、氮化硅、氧化铝或氧化铪。

去除位于半导体衬底20表面的电极层和绝缘层的方法为化学机械研磨工艺。

半导体结构还包括：位于半导体衬底20上的层间介电层，贯穿层间介电层并且分别电连接至填充结构的表面层的多个接触结构。层间介电层的材料包括氧化硅。接触结构的数量与电极层的数量相同。接触结构的数量为多个，每个接触结构分别电连接第一电极层22，第二电极层24，第三电极层26…第N电极层。形成层间介电层的方法包括化学气相沉积法或物理气相沉积法。

所有电极的接触孔一次形成；所有奇数层电极均由第一层金属层连接；偶数层电极均由第一层金属层连接。

以上所述仅对本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡是在本实用新型的权利要求限定范围内，所做的任何修改、等同替换、改进等，均应在本实用新型的保护范围之内。

Claims (7)

1.一种硅基电容半导体结构，其特征是，包括：

半导体衬底；

深沟槽，位于所述半导体衬底内，用于形成电容器；

电容器，分别位于所述深沟槽中，所述电容器包括电极层以及隔离相邻电极层的绝缘层；

每n个所述深沟槽等间距组成基本单元，n等于所述深沟槽长度除以深沟槽宽度与深沟槽间距之和的整数倍，每两个临近的所述基本单元互相呈90°分布。

2.根据权利要求1所述硅基电容半导体结构，其特征在于，所述深沟槽宽度100nm～20um,所述深沟槽深宽比(10～40):1；每个所述基本单元间隔0.2um～1um的距离排列，构成一定面积的电容结构，每个所述基本单元间隔设有引出电极，所述引出电极上端设有第一层金属层。

3.根据权利要求2所述硅基电容半导体结构，其特征在于，所述电极层包括第一电极层、第二电极层、第三电极层…第N个电极层，所述绝缘层包括第一绝缘层、第二绝缘层、第三绝缘层…第N个绝缘层；第一层电极排布形状与所在深沟槽方向一致；第二层电极排布形状为长方形，覆盖两个所述基本单元；第三层电极排布覆盖四个所述基本单元；所有引出电极引出接触孔的形状以所述4个基本单元组成正方形的中心和四个角为中心呈十字形分布；在第一层金属层接触孔上方位置，所有奇数层电极连接在一起作为一个电极，所有偶数层电极连接在一起作为另外一个电极。

4.根据权利要求3所述硅基电容半导体结构，其特征在于，所述深沟槽长度是所述深沟槽宽度的18～24倍。

5.根据权利要求3所述硅基电容半导体结构，其特征在于，所述深沟槽内设有填充结构，所述填充结构包括：依次位于所述深沟槽表面的第一绝缘层，第一电极层，第二绝缘层，第二电极层，第三绝缘层，第三电极层…第N个绝缘层，第N个电极层；所述第一绝缘层，第一电极层，第二绝缘层，第二电极层，第三绝缘层，第三电极层…第N个绝缘层，第N个电极层填满所述深沟槽。

6.根据权利要求1所述硅基电容半导体结构，其特征在于，所述深沟槽的深宽比为(25～35)：1。

7.根据权利要求5所述硅基电容半导体结构，其特征在于，所述半导体结构还包括：位于所述半导体衬底上的层间介电层，贯穿所述层间介电层并且分别电连接至所述填充结构的表面层的多个接触结构。

Images