CN106847748A - 一种堆叠电容器的制作方法 - Google Patents
一种堆叠电容器的制作方法 Download PDFInfo
- Publication number
- CN106847748A CN106847748A CN201510887802.3A CN201510887802A CN106847748A CN 106847748 A CN106847748 A CN 106847748A CN 201510887802 A CN201510887802 A CN 201510887802A CN 106847748 A CN106847748 A CN 106847748A
- Authority
- CN
- China
- Prior art keywords
- layer
- articulamentum
- preparation
- grid
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 63
- 238000002360 preparation method Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims abstract description 11
- 238000002955 isolation Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims 33
- 239000013078 crystal Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000001259 photo etching Methods 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 12
- 238000005457 optimization Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种堆叠电容器的制作方法，包括：首先提供一MOS管，所述MOS管至少包括：形成在衬底中的阱区；形成于所述阱区之中和/或表面的第一介质层；形成在所述第一介质层表面的栅极层、第二介质层；覆盖在所述第二介质层及衬底表面的连接层；然后去除部分所述连接层和第二介质层，暴露出栅极层，同时去除衬底表面的部分连接层暴露出所述衬底；暴露的栅极层电连至第一金属层，所述第二介质层表面的连接层和衬底表面的连接层通过第二金属层电连。所述阱区、第一介质层以及栅极层构成第一电容器，所述栅极层、第二介质层以及连接层构成第二电容器。通过本发明的制作方法，便于在MTE平台的器件中制作堆叠电容器结构，工艺简单，适用于工业化生产。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种堆叠电容器的制作方法。
背景技术
电容器是在超大规模集成电路中常用的无源元件，其主要包括多晶硅-绝缘体-多晶硅(PIP，Polysilicon-Insulator-Polysilicon)、金属-绝缘体-硅(MIS，Metal-Insulator-Silicon)和金属-绝缘体-金属(MIM，Metal-Insulator-Metal)等。
在MTE(Mature technology economy)技术中，MOS晶体管引进了中间连接层，结构如图1所示，所述MOS晶体管包括：衬底；阱区1，形成于所述衬底中；第一介质层2，形成于所述阱区1之中和/或表面；栅极层3形成在所述第一介质层2表面；连接层4，覆盖在衬底表面并跨过栅极层3。为了防止栅极层3与连接层5之间发生短路，一般会在栅极层3表面制作以第二介质层4。
但是这种基于MTE技术的MOS管结构中，所述栅极层3、第二介质层4以及连接层5之间会形成寄生电容。另外，在这种结构中，若要制作堆叠电容器(stack capacitor)，还需要额外的掩膜层来实现，工艺复杂，增加成本。
因此，提供一种基于MTE技术的堆叠电容器的制作方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种堆叠电容器的制作方法，用于解决现有MTE技术中制作堆叠电容器需要额外掩膜层，导致工艺复杂、成本高的问题。
为实现上述目的及其他相关目的，本发明提供一种堆叠电容器的制作方法，所述制作方法至少包括：
1)提供一MOS管，所述MOS管至少包括：
衬底；
阱区，形成于所述衬底中；
第一介质层，形成于所述阱区之中和/或表面；
栅极层、第二介质层，自下而上依次形成在所述第一介质层表面；
连接层，覆盖在所述第二介质层及衬底表面；
2)去除部分所述连接层和第二介质层，暴露出栅极层，同时去除衬底表面的部分连接层暴露出所述衬底；
暴露的栅极层电连至第一金属层，所述第二介质层表面的连接层和衬底表面的连接层通过第二金属层电连在一起。
作为本发明堆叠电容器的制作方法的一种优化的方案，所述阱区、第一介质层以及栅极层构成第一电容器，所述栅极层、第二介质层以及位于所述第二介质层上的连接层构成第二电容器。
作为本发明堆叠电容器的制作方法的一种优化的方案，所述第一电容器和第二电容器并联连接。
作为本发明堆叠电容器的制作方法的一种优化的方案，在所述第一介质层、栅极层以及第二介质层的两侧形成有侧墙，所述连接层覆盖在所述第二介质层、侧墙及衬底中的阱区表面。
作为本发明堆叠电容器的制作方法的一种优化的方案，所述步骤2)中采用光刻刻蚀工艺去除部分所述连接层和第二介质层，暴露出栅极层，同时采用光刻刻蚀工艺去除阱区表面的部分连接层以及侧墙表面的连接层，以暴露出所述阱区。
作为本发明堆叠电容器的制作方法的一种优化的方案，所述步骤2)中在暴露的栅极层表面制作第一通孔，在所述第二介质层表面的连接层上制作第二通孔，在所述阱区表面的连接层上制作第三通孔，通过所述第一通孔将所述栅极层电连至第一金属层，通过第二通孔和第三通孔将所述第二介质层表面的连接层以及阱区表面的连接层电连至第二金属层。
作为本发明堆叠电容器的制作方法的一种优化的方案，所述第一金属层和第二金属层位于同一层。
作为本发明堆叠电容器的制作方法的一种优化的方案，所述第一介质层为栅氧层和/或者浅沟槽隔离结构。
作为本发明堆叠电容器的制作方法的一种优化的方案，所述栅极层和连接层均为多晶硅。
如上所述，本发明的堆叠电容器的制作方法，包括：首先提供一MOS管，所述MOS管至少包括：衬底；阱区，形成于所述衬底中；第一介质层，形成于所述阱区之中和/或表面；栅极层、第二介质层，自下而上依次形成在所述第一介质层表面；连接层，覆盖在所述第二介质层及衬底表面；然后去除部分所述连接层和第二介质层，暴露出栅极层，同时去除衬底表面的部分连接层暴露出所述衬底；暴露的栅极层电连至第一金属层，所述第二介质层表面的连接层和衬底表面的连接层通过第二金属层电连在一起。所述阱区、第一介质层以及栅极层构成第一电容器，所述栅极层、第二介质层以及位于所述第二介质层上的连接层构成第二电容器，所述第一电容器和第二电容器形并联连接。基于现有的MTE技术，通过本发明的制作方法，可以在器件中方便制作堆叠电容器结构，工艺简单，适用于工业化生产。
附图说明
图1为现有技术中基于MTE技术的MOS管结构示意图。
图2为本发明制备方法制备获得的堆叠电容器一种结构示意图。
图3为本发明制备方法制备获得的堆叠电容器另一种结构示意图。
图4为本发明制备方法制备获得的堆叠电容器再一种结构示意图。
图5为本发明的堆叠电容器结构的电路示意图。
元件标号说明
1 阱区
2 第一介质层
3 栅极层
4 第二介质层
5 连接层
6 第一金属层
7 第二金属层
8 第一通孔
9 第二通孔
10 第三通孔
11 第一电容器
12 第二电容器
13 侧墙
14 浅沟槽
15 P+区
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种堆叠电容器的制作方法，所述制作方法包括以下步骤：
首先执行步骤1)，提供一MOS管，如图1所示为现有的基于MTE技术的MOS结构，也是本步骤中提供的MOS结构。
所述MOS管至少包括如下结构：衬底、阱区1、第一介质层2、栅极层3、第二介质层4、连接层(inter-connect layer)5。所述阱区1通过离子注入工艺形成于所述衬底中。所述阱区1可以包括形成于衬底中的深N阱(Deep N Well，DNW)、以及形成于所述深N阱中的P阱(PW)。
所述第一介质层2形成于所述阱区1之中和/或表面。如图2所示，所述第一介质层2可以为栅氧层，所述栅氧层形成于所述阱区1表面，可以作为后续制作的第一电容器11中的绝缘层。如图3所示，所述第一介质层2也可以为浅沟槽隔离结构(STI)，所述浅沟槽隔离结构形成在所述阱区1当中，也可以作为后续制作的第一电容器11的绝缘层，此时，所述浅沟槽隔离结构的表面宽度大于或等于栅极层的宽度。如图4所示，所述第一介质层2还可以为栅氧层和浅沟槽隔离结构的组合，此时，所述浅沟槽隔离结构的表面宽度可以根据器件本身的结构任意选择。
所述栅极层3形成于所述第一介质层2表面。所述栅极层3可以是多晶硅，也可以是其他合适的导电材料，在此不限。
所述第二介质层4形成在所述栅极层3的表面。所述第一介质层2和第二介质层4可以是二氧化硅等常规绝缘材料，可以是同种材料，也可以是不同材料。
所述连接层5覆盖在所述第二介质层4及衬底表面。如图1所示为现有的基于MTE技术的MOS结构，也是本步骤中提供的MOS结构，可以看到所述连接层5的一部分覆盖在第二介质层4上，另一部分覆盖在衬底上。具体地，另一部分是覆盖在阱区1表面。所述连接层5可以是多晶硅，也可以是其他合适的导电材料，在此不限。
在所述第一介质层2、栅极层3以及第二介质层4的两侧还形成有侧墙13，所述连接层5除了覆盖在所述第二介质层4、衬底中的阱区1表面，还覆盖在侧墙表13面。
另外，在所述阱区1中还可以形成有P+区15和浅沟槽14区域(和前述浅沟槽隔离结构的形成方法和结构相似，但功能不同)，这些结构对于形成堆叠电容器没有实际的用途，但是在原有器件结构存在。
然后执行步骤2)，如图2～图4所示，去除部分所述连接层5和部分第二介质层4，暴露出栅极层3，同时去除衬底表面的部分连接层5暴露出所述衬底；暴露的栅极层3电连至第一金属层6，所述第二介质层4表面的连接层5和衬底表面的连接层5通过第二金属层7电连在一起。
可以采用光刻刻蚀工艺去除部分所述连接层5和第二介质层4，暴露出栅极层3，同时采用光刻刻蚀工艺去除阱区1表面的部分连接层5以及侧墙13表面的连接层5，以暴露出所述阱区1。
如图4所示，在器件的某些结构中，采用光刻刻蚀工艺去除阱区1表面的部分连接层5后，暴露的是阱区1中的浅沟槽14区域，所述阱区1表面的连接层5下方则是P+区域15。
具体地，在暴露的栅极层3表面制作第一通孔8，在所述第二介质层4表面的连接层5上制作第二通孔9，在所述阱区1表面的连接层5上制作第三通孔10，通过所述第一通孔8将所述栅极层3电连至第一金属层6，通过第二通孔9和第三通孔10将所述第二介质层4表面的连接层5以及阱区1表面的连接层5电连至第二金属层7。其中，所述第一通孔8、第二通孔9以及第三通孔10制作在绝缘介质(未予以图示)中，制作工艺为常规工艺，不再赘述。所述第一金属层6和第二金属层7位于同一层，可以通过沉积工艺同时形成。
最后制作形成的堆叠电容器中，所述阱区1、第一介质层2以及栅极层3构成第一电容器11，所述栅极层3、第二介质层4以及位于所述第二介质层4上的连接层5构成第二电容器12，所述第一电容器11和第二电容器12并联连接，如图5所示。
综上所述，本发明提供一种堆叠电容器的制作方法，包括：首先提供一MOS管，所述MOS管至少包括：衬底；阱区，形成于所述衬底中；第一介质层，形成于所述阱区之中和/或表面；栅极层、第二介质层，自下而上依次形成在所述第一介质层表面；连接层，覆盖在所述第二介质层及衬底表面；然后去除部分所述连接层和第二介质层，暴露出栅极层，同时去除衬底表面的部分连接层暴露出所述衬底；暴露的栅极层电连至第一金属层，所述第二介质层表面的连接层和衬底表面的连接层通过第二金属层电连在一起。所述阱区、第一介质层以及栅极层构成第一电容器，所述栅极层、第二介质层以及位于所述第二介质层上的连接层构成第二电容器，所述第一电容器和第二电容器形并联连接。基于现有的MTE技术，通过本发明的制作方法，可以在器件中方便制作堆叠电容器结构，工艺简单，适用于工业化生产。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种堆叠电容器的制作方法，其特征在于，所述制作方法至少包括：
1)提供一MOS管，所述MOS管至少包括：
衬底；
阱区，形成于所述衬底中；
第一介质层，形成于所述阱区之中和/或表面；
栅极层、第二介质层，自下而上依次形成在所述第一介质层表面；
连接层，覆盖在所述第二介质层及衬底表面；
2)去除部分所述连接层和第二介质层，暴露出栅极层，同时去除衬底表面的部分连接层暴露出所述衬底；
暴露的栅极层电连至第一金属层，所述第二介质层表面的连接层和衬底表面的连接层通过第二金属层电连在一起。
2.根据权利要求1所述的堆叠电容器的制作方法，其特征在于：所述阱区、第一介质层以及栅极层构成第一电容器，所述栅极层、第二介质层以及位于所述第二介质层上的连接层构成第二电容器。
3.根据权利要求2所述的堆叠电容器的制作方法，其特征在于：所述第一电容器和第二电容器并联连接。
4.根据权利要求1所述的堆叠电容器的制作方法，其特征在于：在所述第一介质层、栅极层以及第二介质层的两侧形成有侧墙，所述连接层覆盖在所述第二介质层、侧墙及衬底中的阱区表面。
5.根据权利要求4所述的堆叠电容器的制作方法，其特征在于：所述步骤2)中采用光刻刻蚀工艺去除部分所述连接层和第二介质层，暴露出栅极层，同时采用光刻刻蚀工艺去除阱区表面的部分连接层以及侧墙表面的连接层，以暴露出所述阱区。
6.根据权利要求1所述的堆叠电容器的制作方法，其特征在于：所述步骤2)中，在暴露的栅极层表面制作第一通孔，在所述第二介质层表面的连接层上制作第二通孔，在所述阱区表面的连接层上制作第三通孔，通过所述第一通孔将所述栅极层电连至第一金属层，通过第二通孔和第三通孔将所述第二介质层表面的连接层以及阱区表面的连接层电连至第二金属层。
7.根据权利要求1所述的堆叠电容器的制作方法，其特征在于：所述第一金属层和第二金属层位于同一层。
8.根据权利要求1所述的堆叠电容器的制作方法，其特征在于：所述第一介质层为栅氧层和/或者浅沟槽隔离结构。
9.根据权利要求1所述的堆叠电容器的制作方法，其特征在于：所述栅极层和连接层均为多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510887802.3A CN106847748B (zh) | 2015-12-04 | 2015-12-04 | 一种堆叠电容器的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510887802.3A CN106847748B (zh) | 2015-12-04 | 2015-12-04 | 一种堆叠电容器的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106847748A true CN106847748A (zh) | 2017-06-13 |
| CN106847748B CN106847748B (zh) | 2019-12-03 |
Family
ID=59151168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510887802.3A Active CN106847748B (zh) | 2015-12-04 | 2015-12-04 | 一种堆叠电容器的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106847748B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107622995A (zh) * | 2017-10-09 | 2018-01-23 | 上海先进半导体制造股份有限公司 | 功率器件、mim电容及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102254952A (zh) * | 2010-05-17 | 2011-11-23 | 常忆科技股份有限公司 | 双多晶硅闪存的堆叠式电容器及其制造方法 |
| CN103811307A (zh) * | 2014-03-05 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其形成方法 |
-
2015
- 2015-12-04 CN CN201510887802.3A patent/CN106847748B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102254952A (zh) * | 2010-05-17 | 2011-11-23 | 常忆科技股份有限公司 | 双多晶硅闪存的堆叠式电容器及其制造方法 |
| CN103811307A (zh) * | 2014-03-05 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107622995A (zh) * | 2017-10-09 | 2018-01-23 | 上海先进半导体制造股份有限公司 | 功率器件、mim电容及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106847748B (zh) | 2019-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8169014B2 (en) | Interdigitated capacitive structure for an integrated circuit | |
| CN104465521B (zh) | 半导体器件的制造方法和半导体器件 | |
| CN110957303A (zh) | 电容器及其形成方法、半导体器件及其形成方法 | |
| KR101609426B1 (ko) | Ｆⅰｎｆｅｔ 공정에서의 멀티 게이트 및 상보적 버랙터들 | |
| TWI490984B (zh) | 記憶裝置及其製備方法 | |
| JP2011187652A (ja) | 半導体装置及びその製造方法 | |
| WO2017059750A1 (zh) | 介质电容 | |
| TW201511230A (zh) | 半導體裝置及其製造方法 | |
| CN105336726A (zh) | 半导体装置 | |
| CN114256200A (zh) | 半导体器件及其制备方法 | |
| CN103456787B (zh) | 晶体管元件及其制造方法 | |
| CN106847748A (zh) | 一种堆叠电容器的制作方法 | |
| TW201440129A (zh) | 半導體裝置之製造方法 | |
| CN214956872U (zh) | 一种硅基电容半导体结构 | |
| US20090161291A1 (en) | Capacitor for Semiconductor Device and Method of Manufacturing the Same | |
| CN113130444B (zh) | 一种半导体结构及其形成方法 | |
| CN103515322B (zh) | 半导体元件的制造方法 | |
| KR100644526B1 (ko) | 엠보싱형 커패시터의 제조 방법 | |
| TW201301447A (zh) | 半導體元件的單元接觸和位元線的製作方法 | |
| KR100672684B1 (ko) | 커패시터 및 그의 제조방법 | |
| KR20030053963A (ko) | 트렌치 캐패시터를 구비한 반도체소자 및 그 제조방법 | |
| CN104851776A (zh) | MiS电容器结构及其制造方法 | |
| KR100710199B1 (ko) | 커패시터 및 그의 제조방법 | |
| KR100940112B1 (ko) | 반도체소자의 아날로그 커패시터 제조방법 | |
| KR100816245B1 (ko) | 커패시터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |