CN104851776A - MiS电容器结构及其制造方法 - Google Patents
MiS电容器结构及其制造方法 Download PDFInfo
- Publication number
- CN104851776A CN104851776A CN201410050905.XA CN201410050905A CN104851776A CN 104851776 A CN104851776 A CN 104851776A CN 201410050905 A CN201410050905 A CN 201410050905A CN 104851776 A CN104851776 A CN 104851776A
- Authority
- CN
- China
- Prior art keywords
- screen
- mis capacitor
- active area
- trench isolation
- capacitor arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种MiS电容器结构及其制造方法,该制造方法包括:提供两侧具有浅槽隔离的衬底,通过N+/P+注入定义有源区;在有源区表面淀积屏蔽层并图形化,屏蔽层在一端将其与浅槽隔离之间的有源区露出;在当前结构上方淀积金属层和抗反射层;作快速热退火,被覆盖的有源区和其上方的金属层形成引出端;旋涂光刻胶层并图形化,以之为掩模刻蚀抗反射层和金属层,直至露出屏蔽层的边缘、引出端和浅槽隔离;去除光刻胶层并对当前结构作快速热退火;在当前结构上方淀积层间介质层,并在其中定义两个接触孔的位置,一个与引出端相连接,另一个穿透抗反射层和金属层相连接。本发明能够减少MiS电容器的工艺复杂度和降低成本。
Description
技术领域
本发明涉及半导体集成电路制造技术领域,具体来说,本发明涉及一种新型MiS(金属-绝缘体-衬底)电容器结构及其制造方法。
背景技术
在IC芯片中,传统的电容器是采用的PiP(多晶硅-绝缘体-多晶硅)电容器或者MiM(金属-绝缘体-金属)电容器。PiP和MiM电容器都需要额外的掩模版和额外的成本。为了减少工艺复杂度和成本,亟待一种新型的电容器结构与制造方法。
发明内容
本发明所要解决的技术问题是提供一种新型MiS电容器结构及其制造方法,能够减少工艺复杂度和降低成本。
为解决上述技术问题,本发明提供一种MiS电容器结构的制造方法,包括步骤:
A.提供衬底,其两侧具有浅槽隔离,所述衬底的表面通过N+/P+离子注入定义出有源区并定义出栅极,所述有源区作为所述MiS电容器结构的一块极板;
B.在所述有源区表面淀积屏蔽层,并通过光刻和刻蚀工艺将其图形化,所述屏蔽层一端覆盖到一所述浅槽隔离的上方,另一端将其与另一所述浅槽隔离之间的所述有源区露出;
C.在所述浅槽隔离、所述屏蔽层和露出的所述有源区的上方依次淀积金属层和抗反射层;
D.进行第一次快速热退火,被所述金属层覆盖的所述有源区和其上方的所述金属层发生反应,在所述有源区内形成一引出端;
E.在所述抗反射层的上方旋涂光刻胶层并对其作图形化,以所述光刻胶层为掩模,依次刻蚀所述抗反射层和所述金属层,直至露出所述屏蔽层的边缘、所述引 出端和所述浅槽隔离,仍占据所述屏蔽层上方大部分区域的所述金属层作为所述MiS电容器结构的另一块极板;
F.去除所述光刻胶层,对当前结构进行第二次快速热退火,将所述金属层从高阻状态转为低阻状态;
G.在所述浅槽隔离、所述屏蔽层的边缘、所述抗反射层和所述引出端的上方淀积层间介质层,并在所述层间介质层中定义出至少两个接触孔的位置,一个所述接触孔与所述引出端相连接,另一个所述接触孔穿透所述抗反射层和其下方的所述金属层相连接。
可选地,所述衬底为硅衬底,所述屏蔽层为氮化硅、氧化硅或者氮氧化硅,所述引出端为金属硅化物。
可选地,所述金属层为钴和氮化钛的复合层,或者钛和氮化钛的复合层。
可选地,所述屏蔽层的厚度大于等于200埃。
为解决上述技术问题,本发明还提供一种如上所述的制造方法形成的MiS电容器结构,包括:
衬底,其两侧具有浅槽隔离,所述衬底的表面通过N+/P+离子注入定义了有源区并定义了栅极,所述有源区作为所述MiS电容器结构的一块极板;
屏蔽层,位于所述有源区表面并通过光刻和刻蚀工艺被图形化,所述屏蔽层一端覆盖到一所述浅槽隔离的上方,另一端将其与另一所述浅槽隔离之间的所述有源区露出;
金属层和抗反射层,位于所述屏蔽层的上方且露出所述屏蔽层的边缘,所述金属层作为所述MiS电容器结构的另一块极板;
引出端,位于未被所述屏蔽层覆盖的所述有源区内;
层间介质层,位于所述浅槽隔离、所述屏蔽层的边缘、所述抗反射层和所述引出端的上方,在所述层间介质层中具有至少两个接触孔的位置,一个所述接触孔与所述引出端相连接,另一个所述接触孔穿透所述抗反射层和其下方的所述金属层相连接。
可选地,所述衬底为硅衬底,所述屏蔽层为氮化硅、氧化硅或者氮氧化硅,所述引出端为金属硅化物。
可选地,所述金属层为钴和氮化钛的复合层,或者钛和氮化钛的复合层。
可选地,所述屏蔽层的厚度大于等于200埃。
与现有技术相比,本发明具有以下优点:
本发明通过提供一种新型的MiS电容器结构及其制造方法,显示了较低的工艺复杂度并且降低了生产成本。在某些技术平台,甚至可以成为一个不需要任何额外成本的寄生器件。
附图说明
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显,其中:
图1至图6为本发明一个实施例的MiS电容器结构的制造过程的工艺流程图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明,在以下的描述中阐述了更多的细节以便于充分理解本发明,但是本发明显然能够以多种不同于此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎,因此不应以此具体实施例的内容限制本发明的保护范围。
MiS电容器结构的制造方法的实施例
图1至图6为本发明一个实施例的MiS电容器结构的制造过程的工艺流程图。需要注意的是,这些附图均仅作为示例,其并非是按照等比例的条件绘制的,并且不应该以此作为对本发明实际要求的保护范围构成限制。
对于该MiS电容器结构的制造过程,其主要包括如下环节:
如图1所示,执行步骤A,提供衬底101,该衬底101优选为硅衬底,在衬底101上定义并制造出浅槽隔离102。衬底101的表面通过N+/P+离子注入定义出有源区103并定义出栅极(未图示),有源区103作为MiS电容器结构的一块极板。
如图2所示,执行步骤B,在有源区103表面淀积金属硅化物的屏蔽层104,并通过光刻和刻蚀工艺将其图形化。该屏蔽层104同时作为MiS电容器的介质层,该屏蔽层104基于MiS电容器的需求以及屏蔽功能的需求,其厚度可以大于等于200埃。例如,若屏蔽层104的厚度为400埃,则MiS电容器的两块极板对上的每 平方微米区域的电容值约为1fF。屏蔽层104的材质可以为氮化硅、氧化硅或者氮氧化硅,作为MiS电容器结构的电介质材料。该屏蔽层104一端覆盖到一浅槽隔离102的上方,另一端将其与另一浅槽隔离102之间的有源区103露出。
如图3所示,执行步骤C,在浅槽隔离102、屏蔽层104和露出的有源区103的上方依次淀积金属层105和抗反射层106。其中,该金属层105可以为钴(Co)和氮化钛(TiN)的复合层,或者为钛(Ti)和氮化钛的复合层。
如图4所示,执行步骤D,进行第一次快速热退火(RTA),被金属层105覆盖的有源区103和其上方的金属层105发生反应,在有源区103内形成一引出端107。对于硅材质的衬底101,该引出端107为金属硅化物(salicide)。
请继续参考图4所示,执行步骤E,在抗反射层106的上方旋涂光刻胶层108并对其作图形化,以光刻胶层108为掩模,依次刻蚀抗反射层106和金属层105,直至露出屏蔽层104的边缘、引出端107和浅槽隔离102,仍占据屏蔽层104上方大部分区域的金属层105作为MiS电容器结构的另一块极板,其余金属层105皆是不需要的。
如图5所示,执行步骤F,去除光刻胶层108,对当前结构进行第二次快速热退火,将金属层105从高阻状态转为低阻状态。
如图6所示,执行步骤G,在浅槽隔离102、屏蔽层104的边缘、抗反射层106和引出端107的上方淀积层间介质层109,并在层间介质层109中定义出至少两个接触孔110的位置,完成MiS电容器的引出。其中,一个接触孔110与引出端107相连接,另一个接触孔110穿透抗反射层106和其下方的金属层105相连接。
MiS电容器结构的实施例
在本实施例中,借用上述图6所示的MiS电容器结构的剖面图。另外,本实施例继续沿用前述实施例的元件标号与部分内容,其中采用相同的标号来表示相同或近似的元件,并且选择性地省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例,本实施例不再重复赘述。
如图6所示,MiS电容器结构主要包括:衬底101、有源区103、屏蔽层104、金属层105、抗反射层106、引出端107和层间介质层109。
其中,该衬底101优选为硅衬底,其两侧具有浅槽隔离102。衬底101的表面 通过N+/P+离子注入定义了有源区103并定义了栅极(未图示),有源区103作为MiS电容器结构的一块极板。屏蔽层104位于有源区103表面并通过光刻和刻蚀工艺被图形化。该屏蔽层104基于MiS电容器的需求以及屏蔽功能的需求,其厚度可以大于等于200埃。例如,若屏蔽层104的厚度为400埃,则MiS电容器的两块极板对上的每平方微米区域的电容值约为1fF。屏蔽层104的材质可以为氮化硅、氧化硅或者氮氧化硅,作为MiS电容器结构的电介质材料。该屏蔽层104一端覆盖到一浅槽隔离102的上方,另一端将其与另一浅槽隔离102之间的有源区103露出。金属层105和抗反射层106位于屏蔽层104的上方且露出屏蔽层104的边缘。其中,该金属层105可以为钴(Co)和氮化钛(TiN)的复合层或者为钛(Ti)和氮化钛的复合层,该金属层105作为MiS电容器结构的另一块极板。引出端107位于未被屏蔽层104覆盖的有源区103内,对于硅材质的衬底101,该引出端107为金属硅化物。层间介质层109位于浅槽隔离102、屏蔽层104的边缘、抗反射层106和引出端107的上方,在层间介质层109中具有至少两个接触孔110的位置,一个接触孔110与引出端107相连接,另一个接触孔110穿透抗反射层106和其下方的金属层105相连接。
本发明通过提供一种新型的MiS电容器结构及其制造方法,显示了较低的工艺复杂度并且降低了生产成本。在某些技术平台,甚至可以成为一个不需要任何额外成本的寄生器件。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰,均落入本发明权利要求所界定的保护范围之内。
Claims (8)
1.一种MiS电容器结构的制造方法,包括步骤:
A.提供衬底(101),其两侧具有浅槽隔离(102),所述衬底(101)的表面通过N+/P+离子注入定义出有源区(103)并定义出栅极,所述有源区(103)作为所述MiS电容器结构的一块极板;
B.在所述有源区(103)表面淀积屏蔽层(104),并通过光刻和刻蚀工艺将其图形化,所述屏蔽层(104)一端覆盖到一所述浅槽隔离(102)的上方,另一端将其与另一所述浅槽隔离(102)之间的所述有源区(103)露出;
C.在所述浅槽隔离(102)、所述屏蔽层(104)和露出的所述有源区(103)的上方依次淀积金属层(105)和抗反射层(106);
D.进行第一次快速热退火,被所述金属层(105)覆盖的所述有源区(103)和其上方的所述金属层(105)发生反应,在所述有源区(103)内形成一引出端(107);
E.在所述抗反射层(106)的上方旋涂光刻胶层(108)并对其作图形化,以所述光刻胶层(108)为掩模,依次刻蚀所述抗反射层(106)和所述金属层(105),直至露出所述屏蔽层(104)的边缘、所述引出端(107)和所述浅槽隔离(102),仍占据所述屏蔽层(104)上方大部分区域的所述金属层(105)作为所述MiS电容器结构的另一块极板;
F.去除所述光刻胶层(108),对当前结构进行第二次快速热退火,将所述金属层(105)从高阻状态转为低阻状态;
G.在所述浅槽隔离(102)、所述屏蔽层(104)的边缘、所述抗反射层(106)和所述引出端(107)的上方淀积层间介质层(109),并在所述层间介质层(109)中定义出至少两个接触孔(110)的位置,一个所述接触孔(110)与所述引出端(107)相连接,另一个所述接触孔(110)穿透所述抗反射层(106)和其下方的所述金属层(105)相连接。
2.根据权利要求1所述的MiS电容器结构的制造方法,其特征在于,所述衬底(101)为硅衬底,所述屏蔽层(104)为氮化硅、氧化硅或者氮氧化硅,所述引出端(107)为金属硅化物。
3.根据权利要求2所述的MiS电容器结构的制造方法,其特征在于,所述金属层(105)为钴和氮化钛的复合层,或者钛和氮化钛的复合层。
4.根据权利要求3所述的MiS电容器结构的制造方法,其特征在于,所述屏蔽层(104)的厚度大于等于200埃。
5.一种如权利要求1所述的制造方法形成的MiS电容器结构,包括:
衬底(101),其两侧具有浅槽隔离(102),所述衬底(101)的表面通过N+/P+离子注入定义了有源区(103)并定义了栅极,所述有源区(103)作为所述MiS电容器结构的一块极板;
屏蔽层(104),位于所述有源区(103)表面并通过光刻和刻蚀工艺被图形化,所述屏蔽层(104)一端覆盖到一所述浅槽隔离(102)的上方,另一端将其与另一所述浅槽隔离(102)之间的所述有源区(103)露出;
金属层(105)和抗反射层(106),位于所述屏蔽层(104)的上方且露出所述屏蔽层(104)的边缘,所述金属层(105)作为所述MiS电容器结构的另一块极板;
引出端(107),位于未被所述屏蔽层(104)覆盖的所述有源区(103)内;
层间介质层(109),位于所述浅槽隔离(102)、所述屏蔽层(104)的边缘、所述抗反射层(106)和所述引出端(107)的上方,在所述层间介质层(109)中具有至少两个接触孔(110)的位置,一个所述接触孔(110)与所述引出端(107)相连接,另一个所述接触孔(110)穿透所述抗反射层(106)和其下方的所述金属层(105)相连接。
6.根据权利要求5所述的MiS电容器结构,其特征在于,所述衬底(101)为硅衬底,所述屏蔽层(104)为氮化硅、氧化硅或者氮氧化硅,所述引出端(107)为金属硅化物。
7.根据权利要求6所述的MiS电容器结构,其特征在于,所述金属层(105)为钴和氮化钛的复合层,或者钛和氮化钛的复合层。
8.根据权利要求7所述的MiS电容器结构,其特征在于,所述屏蔽层(104)的厚度大于等于200埃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410050905.XA CN104851776A (zh) | 2014-02-14 | 2014-02-14 | MiS电容器结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410050905.XA CN104851776A (zh) | 2014-02-14 | 2014-02-14 | MiS电容器结构及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104851776A true CN104851776A (zh) | 2015-08-19 |
Family
ID=53851335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410050905.XA Pending CN104851776A (zh) | 2014-02-14 | 2014-02-14 | MiS电容器结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104851776A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107039535A (zh) * | 2016-02-03 | 2017-08-11 | 中芯国际集成电路制造(上海)有限公司 | 电容器件及其形成方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1318869A (zh) * | 2000-04-17 | 2001-10-24 | 国际商业机器公司 | 制作多晶硅-多晶硅/mos叠层电容器的方法 |
JP2001308275A (ja) * | 2000-04-24 | 2001-11-02 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
US20020192881A1 (en) * | 2001-06-15 | 2002-12-19 | International Business Machines Coporation | High-dielectric constant insulators for feol capacitors |
US6545305B1 (en) * | 1998-05-08 | 2003-04-08 | Lsi Logic Corporation | Linear capacitor and process for making same |
US20030127675A1 (en) * | 2000-01-24 | 2003-07-10 | Tomotaka Fujisawa | Semiconductor device and manufacturing method thereof |
CN1619815A (zh) * | 2003-10-24 | 2005-05-25 | 雅马哈株式会社 | 带有电容器和熔断层的半导体器件及其制造方法 |
CN1689146A (zh) * | 2003-03-24 | 2005-10-26 | 富士通株式会社 | 半导体器件及其制造方法 |
CN1925164A (zh) * | 2005-08-30 | 2007-03-07 | 台湾积体电路制造股份有限公司 | 半导体装置及其形成方法 |
US20070281418A1 (en) * | 2006-05-31 | 2007-12-06 | Alpha & Omega Semiconductor, Ltd | Formation of high sheet resistance resistors and high capacitance capacitors by a single polysilicon process |
US20080029802A1 (en) * | 2006-07-20 | 2008-02-07 | United Microelectronics Corp. | Semiconductor device |
CN101609841A (zh) * | 2008-06-18 | 2009-12-23 | 中芯国际集成电路制造(上海)有限公司 | 一种金属氧化物半导体(mos)晶体管结构及其制造方法 |
US20130234289A1 (en) * | 2007-10-15 | 2013-09-12 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
-
2014
- 2014-02-14 CN CN201410050905.XA patent/CN104851776A/zh active Pending
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6545305B1 (en) * | 1998-05-08 | 2003-04-08 | Lsi Logic Corporation | Linear capacitor and process for making same |
US20030127675A1 (en) * | 2000-01-24 | 2003-07-10 | Tomotaka Fujisawa | Semiconductor device and manufacturing method thereof |
CN1318869A (zh) * | 2000-04-17 | 2001-10-24 | 国际商业机器公司 | 制作多晶硅-多晶硅/mos叠层电容器的方法 |
JP2001308275A (ja) * | 2000-04-24 | 2001-11-02 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
US20040087100A1 (en) * | 2001-06-15 | 2004-05-06 | Gousev Evgeni P. | High-dielectric constant insulators for feol capacitors |
US20030017639A1 (en) * | 2001-06-15 | 2003-01-23 | International Business Machines Corporation | High-dielectric constant insulators for FEOL capacitors |
US20020192881A1 (en) * | 2001-06-15 | 2002-12-19 | International Business Machines Coporation | High-dielectric constant insulators for feol capacitors |
CN1689146A (zh) * | 2003-03-24 | 2005-10-26 | 富士通株式会社 | 半导体器件及其制造方法 |
CN1619815A (zh) * | 2003-10-24 | 2005-05-25 | 雅马哈株式会社 | 带有电容器和熔断层的半导体器件及其制造方法 |
CN1925164A (zh) * | 2005-08-30 | 2007-03-07 | 台湾积体电路制造股份有限公司 | 半导体装置及其形成方法 |
US20070281418A1 (en) * | 2006-05-31 | 2007-12-06 | Alpha & Omega Semiconductor, Ltd | Formation of high sheet resistance resistors and high capacitance capacitors by a single polysilicon process |
US20080029802A1 (en) * | 2006-07-20 | 2008-02-07 | United Microelectronics Corp. | Semiconductor device |
US20130234289A1 (en) * | 2007-10-15 | 2013-09-12 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
CN101609841A (zh) * | 2008-06-18 | 2009-12-23 | 中芯国际集成电路制造(上海)有限公司 | 一种金属氧化物半导体(mos)晶体管结构及其制造方法 |
Non-Patent Citations (1)
Title |
---|
陈力俊: "《微电子材料与制程》", 3 March 2005 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107039535A (zh) * | 2016-02-03 | 2017-08-11 | 中芯国际集成电路制造(上海)有限公司 | 电容器件及其形成方法 |
CN107039535B (zh) * | 2016-02-03 | 2019-12-31 | 中芯国际集成电路制造(上海)有限公司 | 电容器件及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103811460A (zh) | 包括具有集成电路后端电容器及集成电路后端薄膜电阻器的半导体结构的电子装置及其制造方法 | |
CN102148137B (zh) | Mim电容器及其形成工艺 | |
CN103489786B (zh) | 一种阵列基板的制作方法 | |
CN1953149B (zh) | 半导体集成电路器件及其制造方法 | |
CN103715133A (zh) | Mos晶体管及其形成方法 | |
US7678659B2 (en) | Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof | |
CN104733299A (zh) | 交错地形成镍硅和镍锗结构 | |
KR101937512B1 (ko) | 반도체 장치 및 이의 제조방법 | |
US9142454B1 (en) | Semiconductor structure and method for manufacturing the same | |
CN101770984A (zh) | 制造pip电容器的方法 | |
US10134736B2 (en) | Method of integrating thyristor and metal-oxide semiconductor transistor on a semiconductor substrate | |
CN103839817A (zh) | 半导体器件及其制造方法 | |
TWI434423B (zh) | 使用掩罩形成平面二極體之方法 | |
CN104851776A (zh) | MiS电容器结构及其制造方法 | |
US9397182B2 (en) | Transistor structure with silicided source and drain extensions and process for fabrication | |
US20090161291A1 (en) | Capacitor for Semiconductor Device and Method of Manufacturing the Same | |
US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
US9960285B2 (en) | Contact structure | |
CN101533766A (zh) | 高压电容结构及其制造方法 | |
CN106847748B (zh) | 一种堆叠电容器的制作方法 | |
CN110729402A (zh) | 一种多晶硅电阻的制作方法 | |
CN103715129A (zh) | 注入隔离器件及其形成方法 | |
CN101202247A (zh) | Mos器件结构及其制造方法 | |
CN106960817A (zh) | 一种半导体器件以及制备方法、电子装置 | |
CN105845619A (zh) | 一种层间介质层的形成方法及半导体器件的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150819 |