CN105845619A - 一种层间介质层的形成方法及半导体器件的形成方法 - Google Patents
一种层间介质层的形成方法及半导体器件的形成方法 Download PDFInfo
- Publication number
- CN105845619A CN105845619A CN201510019428.5A CN201510019428A CN105845619A CN 105845619 A CN105845619 A CN 105845619A CN 201510019428 A CN201510019428 A CN 201510019428A CN 105845619 A CN105845619 A CN 105845619A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- interlayer dielectric
- forming method
- substrate
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供的层间介质层的形成方法,在通过化学气相淀积形成层间介质层后,对所述层间介质层进行第一次退火,然后进行刻蚀以形成接触孔。接触孔形成后,利用接触孔增大层间介质层表面积的作用,再进行第二次退火,即可完全消除层间介质层中的孔洞,完善层间介质层的质量。当层间介质层的厚度较大时,通过此方法也能得到较好质量的层间介质层。本发明同时提供一种半导体器件的形成方法,在基底中事先形成有器件结构,在上述第二次退火之后,通过所述接触孔形成布线结构,以电连接所述器件结构。此方法能够简化工艺步骤。
Description
技术领域
本发明涉及半导体领域,尤其涉及一种层间介质层的形成方法及半导体器件的形成方法。
背景技术
随着半导体器件高度集成化的发展,金属氧化物半导体(MOS)器件栅极长度正按比例缩小至更小的尺寸,相应地,半导体器件的制作工艺也在不断的改进中,以满足人们对器件性能的要求。
根据半导体器件类型和功能的不同,会引起制作的半导体器件的布线层数有所区别。半导体器件通常包括位于半导体衬底上以及半导体衬底内的器件层、位于器件层之上的层间介质层(ILD)以及位于层间介质层内用于连接器件层内的有源器件和无源器件的布线结构。层间介质层通常由绝缘材料构成,可避免有源器件或者无源器件以及构成布线结构的连线之间发生短路。
然而,实际生产中发现,层间介质层的质量并不理想,会导致影响器件的性能。一个重要的原因在于,当层间介质层的厚度较大时,普通的退火工艺并不能完全出消除其中的孔洞,无法保证层间介质层的质量。
发明内容
本发明要解决的技术问题是提供一种方法,使得在形成较厚的层间介质层时,还能保证层间介质层的质量。基于此,本发明提供的层间介质层的形成方法包括:
提供一基底;
在基底上通过化学气相淀积工艺形成层间介质层;
对所述层间介质层进行第一次退火;
刻蚀所述层间介质层,形成暴露所述基底的接触孔;
对所述层间介质层进行第二次退火。
可选的,所述化学气相淀积为流体化学气相淀积。
可选的,所述层间介质层的厚度为
可选的,所述第一次退火的温度为600摄氏度-900摄氏度,时间为0.5小时-2小时。
可选的,所述第二次退火的温度为600摄氏度-900摄氏度,时间为0.5小时-2小时。
可选的,所述接触孔下方的基底上形成有MOS器件。
可选的,刻蚀所述层间介质层的方法是:
在所述层间介质层上形成图案化的光刻胶层;
以所述图案化的光刻胶层为掩膜进行干法刻蚀形成接触孔;以及
去除所述图案化的光刻胶层。
本发明还提供一种半导体器件的形成方法,包括:
提供一基底,所述基底中形成有器件结构;
在所述基底上通过化学气相淀积工艺形成层间介质层;
对所述层间介质层进行第一次退火;
刻蚀所述层间介质层,形成暴露所述基底的接触孔;
对所述层间介质层进行第二次退火;以及
形成布线结构,所述布线结构通过所述接触孔电连接所述器件结构。
本发明提供的层间介质层的形成方法,在通过化学气相淀积形成层间介质层后,对所述层间介质层进行第一次退火,然后进行刻蚀以形成接触孔。接触孔形成后,利用接触孔增大层间介质层表面积的作用,再进行第二次退火,即可完全消除层间介质层中的孔洞,完善层间介质层的质量。当层间介质层的厚度较大时,通过此方法也能得到较好质量的层间介质层。
附图说明
图1为本发明一实施例所述层间介质层的形成方法的流程图。
图2-图5为本发明一实施例所述层间介质层的形成方法各步骤的侧视图。
具体实施方式
在背景技术中已经提及,目前层间介质层的质量不能满足要求。经本申请发明人长期研究发现,流体化学气相淀积(FCVD)由于具有填孔强的优点,被广泛应用于层间介质层的形成过程中。在通过流体化学气相淀积形成层间介质层后,通常需要进行退火工艺,以去除形成过程中可能出现在层间介质层中的孔洞,完善层间介质层的质量,再对层间介质层进行后续的刻蚀工艺。然而,当层间介质层的厚度较大时,层间介质层中会形成较多孔洞。由于有些孔洞离层间介质层的表面较远,因此普通的退火工艺并不能完全消除这些孔洞,无法保证层间介质层的质量。
如图1所示,本发明提供一种层间介质层的形成方法,包括如下步骤:
S1:提供基底;
S2:在所述基底上通过化学气相淀积形成层间介质层;
S3:对所述层间介质层进行第一次退火;
S4:刻蚀所述层间介质层,形成暴露所述基底的接触孔;
S5:对所述层间介质层进行第二次退火。
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
如图2所示,首先,执行步骤S1,提供基底10,并在所述基底10上通过化学气相淀积工艺形成层间介质层20。由于流体化学气相淀积工艺具有较好的填孔能力,因此在优选方案中,采用流体化学气相淀积形成层间介质层20。在本实施例中,层间介质层20的厚度较大,达到因此,形成层间介质层20后,层间介质层20中具有多个孔洞30,孔洞30的存在影响层间介质层20的质量。
在本实施例中,基底10可以是单晶硅、多晶硅或非晶硅衬底,也可以是硅、锗、硅锗化合物或砷化镓等材料形成的衬底,所述基底10可以具有外延层或绝缘层上硅结构,还可以是其他半导体材料,这里不一一列举。
接着,执行步骤S2,对所述层间介质层20进行第一次退火。经发明人研究发现,当层间介质层20的厚度大于时,无论在何种条件下退火,均无法完全消除层间介质层20中的孔洞30。因此,此步骤的退火仅为第一次退火,意在消除部分孔洞30。如图3所示,通过第一次退火,层间介质层20中的孔洞30的数量明显减少,但并未完全消除。优选方案中,第一次退火采用的具体条件可以是温度为600摄氏度-900摄氏度,时间为0.5小时-2小时。
接着,执行步骤S3,刻蚀所述层间介质层20,形成暴露所述基底10的接触孔40。通过刻蚀工艺除了形成后续所需的接触孔以外,还可以部分去除原本存在于需要刻蚀区域的孔洞30。如图4所示,本实施例中刻蚀的具体方法是:首先在所述层间介质层20上涂覆光刻胶层并曝光显影,形成图案化的光刻胶层,然后以所述图案化的光刻胶层作为掩膜进行干法刻蚀形成暴露所述基底10的接触孔40,最后去除图案化的光刻胶层即可。在本实施例中,所述接触孔40下方的基底10中形成有器件结构例如MOS器件,在后续接触孔40中填充的金属线连接下方的器件结构和上方的其他层或其他器件。即在第二次退火以完全去除孔洞之后,形成布线结构。此布线结构正好利用为了增加第二次退火的接触面积而形成的接触孔40,使其作为后续金属连线连接所述器件结构的接触孔,如此可以大大简化工艺步骤。
接着,执行步骤S4,对所述层间介质层20进行第二次退火。经过上述的刻蚀工艺,增大了层间介质层20的表面积,使得第二次退火能达到更好的效果。如图5所示,经过第二次退火,层间介质层20中的剩余孔洞30得以完全消除。优选方案中,第二次退火的条件为温度为600摄氏度-900摄氏度,时间为0.5小时-2小时。此时,既能完全消除层间介质层20中的剩余孔洞30,完善层间介质层的质量,又能避免层间介质层20被破坏。
本发明提供的层间介质层的形成方法,在通过化学气相淀积形成层间介质层后,对所述层间介质层进行第一次退火,然后进行刻蚀以形成接触孔。接触孔形成后,利用接触孔增大层间介质层表面积的作用,再进行第二次退火,即可完全消除层间介质层中的孔洞,完善层间介质层的质量。当层间介质层的厚度较大时,通过此方法也能得到较好质量的层间介质层。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包括这些改动和变型在内。
Claims (8)
1.一种层间介质层的形成方法,其特征在于,包括:
提供一基底;
在基底上通过化学气相淀积工艺形成层间介质层;
对所述层间介质层进行第一次退火;
刻蚀所述层间介质层,形成暴露所述基底的接触孔;
对所述层间介质层进行第二次退火。
2.如权利要求1所述的层间介质层的形成方法,其特征在于,所述化学气相淀积为流体化学气相淀积。
3.如权利要求1所述的层间介质层的形成方法,其特征在于,所述层间介质层的厚度为
4.如权利要求1所述的层间介质层的形成方法,其特征在于,所述第一次退火的温度为600摄氏度-900摄氏度,时间为0.5小时-2小时。
5.如权利要求1或4所述的层间介质层的形成方法,其特征在于,所述第二次退火的温度为600摄氏度-900摄氏度,时间为0.5小时-2小时。
6.如权利要求1所述的层间介质层的形成方法,其特征在于,所述接触孔下方的基底上形成有MOS器件。
7.如权利要求1所述的层间介质层的形成方法,其特征在于,刻蚀所述层间介质层的方法是:
在所述层间介质层上形成图案化的光刻胶层;
以所述图案化的光刻胶层为掩膜进行干法刻蚀形成接触孔;以及
去除所述图案化的光刻胶层。
8.一种半导体器件的形成方法,其特征在于,包括:
提供一基底,所述基底中形成有器件结构;
在所述基底上通过化学气相淀积工艺形成层间介质层;
对所述层间介质层进行第一次退火;
刻蚀所述层间介质层,形成暴露所述基底的接触孔;
对所述层间介质层进行第二次退火;以及
形成布线结构,所述布线结构通过所述接触孔电连接所述器件结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510019428.5A CN105845619A (zh) | 2015-01-14 | 2015-01-14 | 一种层间介质层的形成方法及半导体器件的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510019428.5A CN105845619A (zh) | 2015-01-14 | 2015-01-14 | 一种层间介质层的形成方法及半导体器件的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105845619A true CN105845619A (zh) | 2016-08-10 |
Family
ID=56579937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510019428.5A Pending CN105845619A (zh) | 2015-01-14 | 2015-01-14 | 一种层间介质层的形成方法及半导体器件的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105845619A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110892505A (zh) * | 2017-07-12 | 2020-03-17 | 应用材料公司 | 用于硅间隙填充的循环保形沉积/退火/蚀刻 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW401612B (en) * | 1997-07-03 | 2000-08-11 | Seiko Epson Corp | Semiconductor device and its manufacture method |
US6624010B2 (en) * | 2001-12-18 | 2003-09-23 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device having thin film SOI structure |
CN1725443A (zh) * | 2005-07-07 | 2006-01-25 | 广辉电子股份有限公司 | 金属/绝缘层/金属结构的制造方法 |
US20100227471A1 (en) * | 2009-03-06 | 2010-09-09 | Leung Pak K | Pseudo Hybrid Structure for Low K Interconnect Integration |
-
2015
- 2015-01-14 CN CN201510019428.5A patent/CN105845619A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW401612B (en) * | 1997-07-03 | 2000-08-11 | Seiko Epson Corp | Semiconductor device and its manufacture method |
US6624010B2 (en) * | 2001-12-18 | 2003-09-23 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device having thin film SOI structure |
CN1725443A (zh) * | 2005-07-07 | 2006-01-25 | 广辉电子股份有限公司 | 金属/绝缘层/金属结构的制造方法 |
US20100227471A1 (en) * | 2009-03-06 | 2010-09-09 | Leung Pak K | Pseudo Hybrid Structure for Low K Interconnect Integration |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110892505A (zh) * | 2017-07-12 | 2020-03-17 | 应用材料公司 | 用于硅间隙填充的循环保形沉积/退火/蚀刻 |
CN110892505B (zh) * | 2017-07-12 | 2023-05-16 | 应用材料公司 | 用于硅间隙填充的循环保形沉积/退火/蚀刻 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105023908B (zh) | 复合接触插塞结构及其制造方法 | |
US9093419B2 (en) | Semiconductor device containing MIM capacitor and fabrication method | |
CN103811310B (zh) | 电阻结构及其形成方法 | |
TW201803020A (zh) | 半導體裝置的形成方法 | |
US9653600B2 (en) | Semiconductor device and method of fabricating same | |
US10763324B2 (en) | Systems and methods for forming a thin film resistor integrated in an integrated circuit device | |
CN104600024A (zh) | 半导体装置及其制造方法 | |
US9142454B1 (en) | Semiconductor structure and method for manufacturing the same | |
CN113130746B (zh) | 半导体结构及其形成方法 | |
JP5692886B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
CN105845619A (zh) | 一种层间介质层的形成方法及半导体器件的形成方法 | |
US20120309155A1 (en) | Semiconductor process | |
TWI570886B (zh) | 半導體裝置及其形成方法 | |
KR100979001B1 (ko) | 커패시터 및 커패시터 제조 방법 | |
US20200119134A1 (en) | Embedded stack capacitor with high performance logic | |
US9490265B2 (en) | Semiconductor device and method for fabricating the same | |
JP4507257B2 (ja) | 半導体要素及び方法 | |
CN110867372B (zh) | 一种半导体器件的形成方法 | |
CN108346569B (zh) | 半导体器件的制作方法 | |
US7598137B2 (en) | Method for manufacturing semiconductor device including MIM capacitor | |
KR100945877B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
US10090197B2 (en) | Aggressive tip-to-tip scaling using subtractive integration | |
KR20100071206A (ko) | 반도체 소자의 mim커패시터 및 이를 형성하는 방법 | |
CN110896051B (zh) | 一种半导体器件的制造方法和半导体器件 | |
CN111048662A (zh) | 并联pps电容器的制作方法及并联pps电容器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160810 |