CN110729402A - 一种多晶硅电阻的制作方法 - Google Patents

一种多晶硅电阻的制作方法 Download PDF

Info

Publication number
CN110729402A
CN110729402A CN201911000316.XA CN201911000316A CN110729402A CN 110729402 A CN110729402 A CN 110729402A CN 201911000316 A CN201911000316 A CN 201911000316A CN 110729402 A CN110729402 A CN 110729402A
Authority
CN
China
Prior art keywords
layer
polysilicon
substrate
doping
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911000316.XA
Other languages
English (en)
Other versions
CN110729402B (zh
Inventor
卓红标
熊淑平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201911000316.XA priority Critical patent/CN110729402B/zh
Publication of CN110729402A publication Critical patent/CN110729402A/zh
Application granted granted Critical
Publication of CN110729402B publication Critical patent/CN110729402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种多晶硅电阻的制作方法，提供一衬底，衬底上具有表面高于该衬底表面的隔离区；在衬底上形成一层覆盖衬底表面和隔离区表面的介质层，在该介质层上形成多晶硅层；对多晶硅层进行第一次注入掺杂；在多晶硅层上形成一掩膜层；对多晶硅层进行第二次注入掺杂；去除掩膜层；刻蚀多晶硅层，形成位于隔离区上方和衬底上方尺寸相同、阻值不同的多晶硅电阻。本发明在不增加光罩的情况下在单片晶圆上至少可实现两种不同阻值的多晶硅电阻，降低生产成本，简化制造工艺，减小多晶硅电阻面积，提高产品竞争力。

Description

一种多晶硅电阻的制作方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种多晶硅电阻的制作方法。
背景技术
在正常制造工艺中，单片晶圆(wafer)面内一般仅有一种阻值(相同尺寸)的多晶硅电阻，单一类型制造的多晶硅电阻不能调节制造的灵活性，通过增加光刻工程虽然可以实现在单片晶圆上制造不同阻值的多晶硅电阻，但成本较高，工艺程序复杂，也可通过其他注入层次选择性的进行多晶硅区域注入，但综合因素较多，可调性较差。
因此，需要提出一种的方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种多晶硅电阻的制作方法，用于解决现有技术中在单片晶圆上制造不同阻值多晶硅电阻工艺复杂，可调性低的问题。
为实现上述目的及其他相关目的，本发明提供一种多晶硅电阻的制作方法，该方法至少包括以下步骤：步骤一、提供第一结构，所述第一结构上设有与其表面具有高度差的第二结构；步骤二、形成一层覆盖所述第一、第二结构表面的介质层，在该介质层上形成多晶硅层；步骤三、对所述多晶硅层进行第一次注入掺杂；步骤四、在所述多晶硅层上形成一掩膜层；步骤五、对所述多晶硅层进行第二次注入掺杂；步骤六、去除所述掩膜层；
步骤七、刻蚀所述多晶硅层，形成位于所述第一结构上方和所述第二结构上方尺寸相同、阻值不同的多晶硅电阻。
优选地，步骤一中的所述第一结构为衬底。
优选地，步骤一中的所述第二结构为隔离区。
优选地，步骤一中的所述第一结构的表面低于所述第二结构的表面。
优选地，步骤一中的所述第一结构上设有两个所述第二结构。
优选地，步骤一中的所述第一结构的表面高于所述第二结构的表面。
优选地，步骤三中的第一次注入掺杂和步骤五中的第二次注入掺杂的掺杂浓度相同。
优选地，步骤三中的第一次注入掺杂和步骤五中的第二次注入掺杂的掺杂浓度不同。
优选地，步骤一中的所述隔离区为二氧化硅材料。
如上所述，本发明的多晶硅电阻的制作方法，具有以下有益效果：本发明在不增加光罩的情况下在单片晶圆上至少可实现两种不同阻值的多晶硅电阻，降低生产成本，简化制造工艺，减小多晶硅电阻面积，提高产品竞争力。
附图说明
图1显示为本发明的多晶硅电阻的制作方法流程图；
图2显示为本发明中在衬底表面和隔离区表面形成介质层和多晶硅层的结构示意图；
图3显示为本发明中对多晶硅层进行第一次注入掺杂的结构示意图；
图4显示为本发明中在多晶硅层上形成掩膜层的结构示意图；
图5显示为本发明中对多晶硅层进行第二次注入掺杂的结构示意图；
图6显示为本发明中去除掩膜层后的结构示意图；
图7显示为本发明中形成不同阻值的多晶硅电阻的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种多晶硅电阻的制作方法，如图1所示，图1显示为本发明的多晶硅电阻的制作方法流程图。该方法至少包括以下步骤：
步骤一、提供一第一结构，所述第一结构上设有与其表面具有高度差的第二结构；本发明进一步地，所述第一结构为衬底。本发明再进一步地，步骤一中的所述第二结构为隔离区。本发明中所述第一结构的表面低于所述第二结构的表面，或者所述第一结构的表面高于所述第二结构的表面。本发明更进一步地，本实施例中所述衬底表面低于所述隔离区表面。本发明进一步地，步骤一中的所述第一结构上设有两个所述第二结构。本发明更进一步地，本实施例中所述衬底上设有两个所述隔离区。
本实施例如图2所示，所述衬底01上设有隔离区(locos)02，所述隔离区02的上表面高度高于所述衬底01的上表面高度。本发明优选地，步骤一中的所述衬底01上具有两个隔离区02，所述隔离区用于隔离衬底上的器件。本发明进一步地，步骤一中的所述隔离区为二氧化硅材料。
步骤二、在所述衬底上形成一层覆盖所述衬底表面和所述隔离区表面的介质层，在该介质层上形成多晶硅层；如图2所示，图2显示为本发明中在衬底表面和隔离区表面形成介质层和多晶硅层的结构示意图，由于所述隔离区02位于所述衬底01上，所述隔离区02占用了所述衬底01上表面的一部分，并且所述隔离区02的表面高于所述衬底01的表面，因此，该步骤二在所述衬底01上形成一层介质层03覆盖了所述衬底01和所述隔离区02，如图2所示，由于所述隔离区的存在，该介质层的上表面高低不平，本实施例中由于所述衬底01上存在两个所述隔离区02，因此，如图2所示，所述隔离区02上方的所述介质层03的高度高于所述衬底01上方的所述介质层03的高度。
该步骤在所述衬底01表面和所述隔离区02表面形成一层所述介质层03后，接着在所述介质层03上形成一层所述多晶硅层04。所述隔离区02上方的所述多晶硅层04的高度高于所述衬底01上方的所述多晶硅层04的高度。
步骤三、对所述多晶硅层进行第一次注入掺杂；如图3所示，图3显示为本发明中对多晶硅层进行第一次注入掺杂的结构示意图。本发明进一步地，步骤三中对所述多晶硅层04进行第一次注入掺杂。
步骤四、在所述多晶硅层上形成一掩膜层；如图4所示，图4显示为本发明中在多晶硅层上形成掩膜层的结构示意图。该步骤在步骤三中经过对所述多晶硅层04进行了第一次注入掺杂后，在所述多晶硅层04上形成一层掩膜层05，由于存在表面高于所述衬底01的隔离区02，因此，在所述多晶硅层04上形成的掩膜层中，所述隔离区上方的所述掩膜层的高度高于所述衬底上方的所述掩膜层的高度，经过对所述掩膜层05进行研磨平坦化后，得到如图4所示的表面平整的所述掩膜层05。由图4可知，对于所述隔离区02上方的所述多晶硅层04，其上方的所述掩膜层05的厚度较薄，而对于所述衬底01上方的所述多晶硅层04，其上方的所述掩膜层05的厚度较厚。
步骤五、对所述多晶硅层进行第二次注入掺杂；如图5所示，图5显示为本发明中对多晶硅层进行第二次注入掺杂的结构示意图。本发明进一步地，步骤三中的第一次注入掺杂和步骤五中的第二次注入掺杂的掺杂浓度相同。本发明进一步地，本实施例的步骤五中对所述多晶硅层进行第二次注入掺杂。本实施例中步骤三中第一次掺杂浓度和步骤五中第二次注入掺杂浓度相同。该第二注入通过覆盖在所述多晶硅层04上的掩膜层05进入所述多晶硅层04，其中位于所述隔离区02上方的所述多晶硅层04，由于其上方的所述掩膜层05的厚度小，所述第二次注入，可被掺杂进入所述隔离区上方的所述多晶硅层04区域；而位于所述衬底01上方的所述多晶硅层04，由于其上方的所述掩膜层05的厚度较厚，因此所述第二次注入不可被掺杂进入所述衬底上方的所述多晶硅层04的区域。由于步骤三中对所述多晶硅层04进行了第一次注入掺杂，加上第二次注入掺杂，所述隔离区上方的所述多晶硅层04的区域与所述衬底上方的所述多晶硅层04的区域中形成了不同的离子浓度。
步骤六、去除所述掩膜层；如图6所示，图6显示为本发明中去除掩膜层后的结构示意图。该步骤中将位于所述多晶硅层04上的所述掩膜层05去除，为后续形成多晶硅电阻做准备。
步骤七、刻蚀所述多晶硅层，形成位于所述第一结构上方和所述第二结构上方尺寸相同、阻值不同的多晶硅电阻。如图7所示，图7显示为本发明中形成不同阻值的多晶硅电阻的结构示意图。以及多晶硅电阻08和多晶硅电阻09的尺寸相同。由于二者位置不同，被注入的离子浓度不同，因此形成的电阻值不同。掺杂浓度越高，电阻值越低。因此多晶硅电阻09的阻值大于所述多晶硅电阻08的阻值。如图7所示，图7显示为本发明中形成不同阻值的多晶硅电阻的结构示意图。
本发明提供另一实施例，与上述实施例的不同之处在于，本实施例中步骤三中的第一次注入掺杂和步骤五中的第二次注入掺杂的掺杂浓度不同。进一步地，步骤三中第一次掺杂浓度和步骤五中第二次注入掺杂浓度不同。即使两个步骤的注入掺杂浓度不同，由于第一次注入掺杂过程中在所述多晶硅层04中的掺杂浓度均匀，第二次注入掺杂在第一次注入掺杂的基础上同等增加了一定量的掺杂浓度，因此，最后得到的位于所述隔离区上方的所述多晶硅层的掺杂浓度大于位于所述衬底上方的所述多晶硅层的掺杂浓度。因此最终得到的位于所述隔离区上方的所述多晶硅电阻08的阻值小于位于所述衬底上方的所述多晶硅电阻09的阻值，在二者尺寸相同的情况下。综上所述，本发明在不增加光罩的情况下在单片晶圆上至少可实现两种不同阻值的多晶硅电阻，降低生产成本，简化制造工艺，减小多晶硅电阻面积，提高产品竞争力。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种多晶硅电阻的制作方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供第一结构，所述第一结构上设有与其表面具有高度差的第二结构；
步骤二、形成一层覆盖所述第一、第二结构表面的介质层，在该介质层上形成多晶硅层；
步骤三、对所述多晶硅层进行第一次注入掺杂；
步骤四、在所述多晶硅层上形成一掩膜层；
步骤五、对所述多晶硅层进行第二次注入掺杂；
步骤六、去除所述掩膜层；
步骤七、刻蚀所述多晶硅层，形成位于所述第一结构上方和所述第二结构上方尺寸相同、阻值不同的多晶硅电阻。
2.根据权利要求1所述的多晶硅电阻的制作方法，其特征在于：步骤一中的所述第一结构为衬底。
3.根据权利要求2所述的多晶硅电阻的制作方法，其特征在于：步骤一中的所述第二结构为隔离区。
4.根据权利要求1或3所述的多晶硅电阻的制作方法，其特征在于：步骤一中的所述第一结构的表面低于所述第二结构的表面。
5.根据权利要求1或3所述的多晶硅电阻的制作方法，其特征在于：步骤一中的所述第一结构上设有两个所述第二结构。
6.根据权利要求1或3所述的多晶硅电阻的制作方法，其特征在于：步骤一中的所述第一结构的表面高于所述第二结构的表面。
7.根据权利要求1所述的多晶硅电阻的制作方法，其特征在于：步骤三中的第一次注入掺杂和步骤五中的第二次注入掺杂的掺杂浓度相同。
8.根据权利要求1所述的多晶硅电阻的制作方法，其特征在于：步骤三中的第一次注入掺杂和步骤五中的第二次注入掺杂的掺杂浓度不同。
9.根据权利要求3所述的多晶硅电阻的制作方法，其特征在于：步骤一中的所述隔离区为二氧化硅材料。
CN201911000316.XA 2019-10-21 2019-10-21 一种多晶硅电阻的制作方法 Active CN110729402B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911000316.XA CN110729402B (zh) 2019-10-21 2019-10-21 一种多晶硅电阻的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911000316.XA CN110729402B (zh) 2019-10-21 2019-10-21 一种多晶硅电阻的制作方法

Publications (2)

Publication Number Publication Date
CN110729402A true CN110729402A (zh) 2020-01-24
CN110729402B CN110729402B (zh) 2023-03-07

Family

ID=69220412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911000316.XA Active CN110729402B (zh) 2019-10-21 2019-10-21 一种多晶硅电阻的制作方法

Country Status (1)

Country Link
CN (1) CN110729402B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022262061A1 (zh) * 2021-06-18 2022-12-22 重庆吉芯科技有限公司 多晶硅电阻及其制造方法、逐次逼近型模数转换器

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW451489B (en) * 1998-03-30 2001-08-21 Taiwan Semiconductor Mfg Manufacturing method to fabricate devices with different resistors on the same chip in integrated circuits
WO2005034202A2 (en) * 2003-09-30 2005-04-14 International Business Machines Corporation Precision polysilicon resistor process
JP2007035666A (ja) * 2005-07-22 2007-02-08 Sanyo Electric Co Ltd 半導体装置の製造方法
KR20090124569A (ko) * 2008-05-30 2009-12-03 주식회사 동부하이텍 반도체 소자의 저항 소자의 제조방법
US20100078645A1 (en) * 2008-09-30 2010-04-01 Andreas Kurz Semiconductor device comprising a buried poly resistor
US20110175174A1 (en) * 2009-06-05 2011-07-21 Infineon Technologies Ag Methods of Manufacturing Resistors and Structures Thereof
US20130203226A1 (en) * 2012-02-07 2013-08-08 United Microelectronics Corp. Semiconductor process
CN103633089A (zh) * 2012-08-20 2014-03-12 上海华虹宏力半导体制造有限公司 多晶硅电阻及其制造方法
CN103779199A (zh) * 2012-10-26 2014-05-07 上海华虹宏力半导体制造有限公司 金属硅化钨栅极工艺中多晶硅电阻的制造方法
US20140175609A1 (en) * 2012-12-21 2014-06-26 Stmicroelectronics, Inc. Precision polysilicon resistors
US20150111361A1 (en) * 2011-11-11 2015-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Resistor

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW451489B (en) * 1998-03-30 2001-08-21 Taiwan Semiconductor Mfg Manufacturing method to fabricate devices with different resistors on the same chip in integrated circuits
WO2005034202A2 (en) * 2003-09-30 2005-04-14 International Business Machines Corporation Precision polysilicon resistor process
JP2007035666A (ja) * 2005-07-22 2007-02-08 Sanyo Electric Co Ltd 半導体装置の製造方法
KR20090124569A (ko) * 2008-05-30 2009-12-03 주식회사 동부하이텍 반도체 소자의 저항 소자의 제조방법
US20100078645A1 (en) * 2008-09-30 2010-04-01 Andreas Kurz Semiconductor device comprising a buried poly resistor
US20110175174A1 (en) * 2009-06-05 2011-07-21 Infineon Technologies Ag Methods of Manufacturing Resistors and Structures Thereof
US20150111361A1 (en) * 2011-11-11 2015-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Resistor
US20130203226A1 (en) * 2012-02-07 2013-08-08 United Microelectronics Corp. Semiconductor process
CN103633089A (zh) * 2012-08-20 2014-03-12 上海华虹宏力半导体制造有限公司 多晶硅电阻及其制造方法
CN103779199A (zh) * 2012-10-26 2014-05-07 上海华虹宏力半导体制造有限公司 金属硅化钨栅极工艺中多晶硅电阻的制造方法
US20140175609A1 (en) * 2012-12-21 2014-06-26 Stmicroelectronics, Inc. Precision polysilicon resistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022262061A1 (zh) * 2021-06-18 2022-12-22 重庆吉芯科技有限公司 多晶硅电阻及其制造方法、逐次逼近型模数转换器

Also Published As

Publication number Publication date
CN110729402B (zh) 2023-03-07

Similar Documents

Publication Publication Date Title
KR100311886B1 (ko) 실리콘-온-절연체기판의 표면실리콘층의두께를변화시키기위한방법
JP4777668B2 (ja) Ｍｉｍ型容量素子
CN102799060B (zh) 虚设图案以及形成虚设图案的方法
US10186452B2 (en) Asymmetric stair structure and method for fabricating the same
US20200168698A1 (en) Tunable on-chip nanosheet resistor
CN101140930B (zh) 半导体元件及其制造方法
CN111223811A (zh) 浅沟槽隔离结构及其制作方法
CN110729402B (zh) 一种多晶硅电阻的制作方法
CN111128713B (zh) 一种改善NORD flash单元边界字线多晶硅残留的方法
JP2005236294A (ja) 薄膜トランジスタの製造方法
CN107546143A (zh) 电子芯片中的低差量部件
CN102931239A (zh) 半导体器件及其制造方法
CN103489830A (zh) 一种集成电路的制作方法
US8946039B2 (en) Polysilicon resistor formation
KR100644526B1 (ko) 엠보싱형 커패시터의 제조 방법
US6162584A (en) Method of fabricating polysilicon structures with different resistance values for gate electrodes, resistors and capacitor plates in an integrated circuit
CN109494187B (zh) 半导体结构的制作方法
KR20120004774A (ko) 더미 패턴을 포함하는 반도체 장치 및 레이아웃
JP4330523B2 (ja) スプリットゲート型フラッシュメモリ素子のダミー層の形成方法
CN108091639B (zh) 半导体电阻及其制造方法
CN111653565B (zh) 一种高阻抗半导体电阻器结构及其制备方法
US6403438B1 (en) Process for manufacturing a resistive structure used in semiconductor integrated circuits
CN113223954B (zh) 一种改善沟槽刻蚀导致晶圆毛边的方法
CN102024809B (zh) 具有电容器结构的集成电路器件及其制作方法
US7595535B2 (en) Resistor of semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant